JPH04345054A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04345054A JPH04345054A JP14794991A JP14794991A JPH04345054A JP H04345054 A JPH04345054 A JP H04345054A JP 14794991 A JP14794991 A JP 14794991A JP 14794991 A JP14794991 A JP 14794991A JP H04345054 A JPH04345054 A JP H04345054A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- hole
- contact hole
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005530 etching Methods 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims description 25
- 239000011229 interlayer Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 15
- 239000010410 layer Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 241001339245 Callirhoe digitata Species 0.000 description 1
- 235000002259 Callirhoe involucrata Nutrition 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置とそ
の製造方法に関し、特にシリコン基板と１層目のメタル
配線の間のコンタクト、又はメタル配線間のスルーホー
ルでのコンタクトに特徴をもつ半導体集積回路装置とそ
の製造方法に関するものである。
の製造方法に関し、特にシリコン基板と１層目のメタル
配線の間のコンタクト、又はメタル配線間のスルーホー
ルでのコンタクトに特徴をもつ半導体集積回路装置とそ
の製造方法に関するものである。
【０００２】
【従来の技術】半導体集積回路装置でメタル配線の抵抗
値増大や断線を防いで信頼性を向上させるために、コン
タクトホールやスルーホールの壁面に傾斜をつけてホー
ル部でのメタル配線のカバレッジを向上させることが行
なわれている。
値増大や断線を防いで信頼性を向上させるために、コン
タクトホールやスルーホールの壁面に傾斜をつけてホー
ル部でのメタル配線のカバレッジを向上させることが行
なわれている。
【０００３】図３はコンタクトホールの壁面に傾斜をつ
ける１つの従来の方法を表わしている。 （Ａ）メタル配線と接続しようとするシリコン基板２上
に層間絶縁膜４としてＢＰＳＧ膜などを堆積し、その上
に耐エッチング用レジスト膜６を塗布し、写真製版によ
りコンタクトホール部に開口部８を形成する。 （Ｂ）そのレジスト膜６をマスクとして層間絶縁膜４の
膜厚の一部が除去される程度に等方性エッチングを施し
て凹部１０を形成する。 （Ｃ）次に、レジスト膜６をマスクとしてシリコン基板
２が露出するまで異方性エッチングを施す。 （Ｄ）レジスト膜６を除去すると、層間絶縁膜４には断
面がワインカップ状の傾斜をもつコンタクトホール１２
が形成される。
ける１つの従来の方法を表わしている。 （Ａ）メタル配線と接続しようとするシリコン基板２上
に層間絶縁膜４としてＢＰＳＧ膜などを堆積し、その上
に耐エッチング用レジスト膜６を塗布し、写真製版によ
りコンタクトホール部に開口部８を形成する。 （Ｂ）そのレジスト膜６をマスクとして層間絶縁膜４の
膜厚の一部が除去される程度に等方性エッチングを施し
て凹部１０を形成する。 （Ｃ）次に、レジスト膜６をマスクとしてシリコン基板
２が露出するまで異方性エッチングを施す。 （Ｄ）レジスト膜６を除去すると、層間絶縁膜４には断
面がワインカップ状の傾斜をもつコンタクトホール１２
が形成される。
【０００４】
【発明が解決しようとする課題】図３に示される方法で
層間絶縁膜６に形成されるコンタクトホール１２はその
断面形状がワインカップ状であるため、その後に層間絶
縁膜６上から配線用メタル膜を堆積してもコンタクトホ
ール１２で十分なカバレッジを得ることは容易ではなく
、依然としてコンタクト抵抗の増大を招いている。
層間絶縁膜６に形成されるコンタクトホール１２はその
断面形状がワインカップ状であるため、その後に層間絶
縁膜６上から配線用メタル膜を堆積してもコンタクトホ
ール１２で十分なカバレッジを得ることは容易ではなく
、依然としてコンタクト抵抗の増大を招いている。
【０００５】本発明はコンタクトホールやスルーホール
の断面形状が従来のようなワインカップ状ではなく、さ
らに滑らかな壁面の傾斜をもったコンタクトホールやス
ルーホールを形成する方法と、そのようなコンタクトホ
ールやスルーホールを介してメタル配線が下地と接続さ
れている半導体装置を提供することを目的とするもので
ある。
の断面形状が従来のようなワインカップ状ではなく、さ
らに滑らかな壁面の傾斜をもったコンタクトホールやス
ルーホールを形成する方法と、そのようなコンタクトホ
ールやスルーホールを介してメタル配線が下地と接続さ
れている半導体装置を提供することを目的とするもので
ある。
【０００６】
【課題を解決するための手段】本発明の半導体装置では
、下地上に層間絶縁膜を介してメタル配線が形成され、
このメタル配線と前記下地とが層間絶縁膜のコンタクト
ホール又はスルーホールを経て接続されているとともに
、前記コンタクトホール又はスルーホールは上方向に開
くように壁面が傾斜している。
、下地上に層間絶縁膜を介してメタル配線が形成され、
このメタル配線と前記下地とが層間絶縁膜のコンタクト
ホール又はスルーホールを経て接続されているとともに
、前記コンタクトホール又はスルーホールは上方向に開
くように壁面が傾斜している。
【０００７】このような半導体装置を製造するために、
本発明の方法は以下の工程（Ａ）から（Ｅ）によりメタ
ル配線を形成する工程を含んでいる。（Ａ）下地状の第
１の絶縁膜を堆積し、その上に第２の絶縁膜を堆積して
２層構造の層間絶縁膜を形成する工程、（Ｂ）前記層間
絶縁膜上に耐エッチング用のレジスト膜を形成し、写真
製版によりコンタクト部に開口をもつレジストパターン
を形成する工程、（Ｃ）前記レジストパターンをマスク
として前記第１の絶縁膜が露出するまで前記第２の絶縁
膜に等方性エッチングを施す工程、（Ｄ）前記レジスト
膜を除去した後、前記下地が露出するまで前記第１及び
第２の絶縁膜に異方性エッチングを施す工程、（Ｅ）前
記層間絶縁膜上からメタル膜を堆積し、パターン化して
メタル配線を形成する工程。この製造方法で、異方性エ
ッチングに対するエッチング速度は第１の絶縁膜より第
２の絶縁膜の方が小さくなるように設定されていること
が好ましい。
本発明の方法は以下の工程（Ａ）から（Ｅ）によりメタ
ル配線を形成する工程を含んでいる。（Ａ）下地状の第
１の絶縁膜を堆積し、その上に第２の絶縁膜を堆積して
２層構造の層間絶縁膜を形成する工程、（Ｂ）前記層間
絶縁膜上に耐エッチング用のレジスト膜を形成し、写真
製版によりコンタクト部に開口をもつレジストパターン
を形成する工程、（Ｃ）前記レジストパターンをマスク
として前記第１の絶縁膜が露出するまで前記第２の絶縁
膜に等方性エッチングを施す工程、（Ｄ）前記レジスト
膜を除去した後、前記下地が露出するまで前記第１及び
第２の絶縁膜に異方性エッチングを施す工程、（Ｅ）前
記層間絶縁膜上からメタル膜を堆積し、パターン化して
メタル配線を形成する工程。この製造方法で、異方性エ
ッチングに対するエッチング速度は第１の絶縁膜より第
２の絶縁膜の方が小さくなるように設定されていること
が好ましい。
【０００８】
【実施例】図１は本発明をシリコン基板とメタル配線と
のコンタクトに適用した一実施例を表わしている。シリ
コン基板２０に例えばＭＯＳトランジスタの拡散層２１
が形成されており、その拡散層２１とメタル配線２４が
層間絶縁膜２２のコンタクトホールを介して接続されて
いる。コンタクトホールが上方向に開いた形状になるよ
うに、その壁面３６が滑らかに傾斜している。
のコンタクトに適用した一実施例を表わしている。シリ
コン基板２０に例えばＭＯＳトランジスタの拡散層２１
が形成されており、その拡散層２１とメタル配線２４が
層間絶縁膜２２のコンタクトホールを介して接続されて
いる。コンタクトホールが上方向に開いた形状になるよ
うに、その壁面３６が滑らかに傾斜している。
【０００９】図２は図１の実施例のコンタクトホールを
形成する一実施例を示したものである。 （Ａ）拡散層２１が形成されたシリコン基板２０上に第
１の絶縁膜としてＢＰＳＧ膜２２を約６０００Åの厚さ
に堆積し、その上に第２の絶縁膜として不純物を含まな
いＳｉＯ２膜であるＮＳＧ膜２６を約２０００Åの厚さ
に堆積して２層構造の層間絶縁膜を形成する。後の工程
でこの層間絶縁膜に異方性ドライエッチングを施すが、
そのドライエッチングをＣＨＦ３ガスをエッチングガス
とするエッチングではそのエッチング速度の比がＮＳＧ
膜を１とすればＢＰＳＧ膜がおよそ３であるところから
、絶縁膜２２と絶縁膜２６の膜厚の比を上記のように約
３：１に設定しておく。ＮＳＧ膜２６上に耐エッチング
用レジスト膜２８を塗布し、コンタクトホールを形成す
る領域に開口をもつように、写真製版によりレジスト膜
２８をパターン化する。そして、このレジスト膜２８を
マスクとしてＮＳＧ膜２６に等方性エッチングを施す。 この等方性エッチングはＢＰＳＧ膜２２が露出するまで
行なう。これにより、ＮＳＧ膜２６に断面形状がラウン
ド状の開口部３０が形成される。
形成する一実施例を示したものである。 （Ａ）拡散層２１が形成されたシリコン基板２０上に第
１の絶縁膜としてＢＰＳＧ膜２２を約６０００Åの厚さ
に堆積し、その上に第２の絶縁膜として不純物を含まな
いＳｉＯ２膜であるＮＳＧ膜２６を約２０００Åの厚さ
に堆積して２層構造の層間絶縁膜を形成する。後の工程
でこの層間絶縁膜に異方性ドライエッチングを施すが、
そのドライエッチングをＣＨＦ３ガスをエッチングガス
とするエッチングではそのエッチング速度の比がＮＳＧ
膜を１とすればＢＰＳＧ膜がおよそ３であるところから
、絶縁膜２２と絶縁膜２６の膜厚の比を上記のように約
３：１に設定しておく。ＮＳＧ膜２６上に耐エッチング
用レジスト膜２８を塗布し、コンタクトホールを形成す
る領域に開口をもつように、写真製版によりレジスト膜
２８をパターン化する。そして、このレジスト膜２８を
マスクとしてＮＳＧ膜２６に等方性エッチングを施す。 この等方性エッチングはＢＰＳＧ膜２２が露出するまで
行なう。これにより、ＮＳＧ膜２６に断面形状がラウン
ド状の開口部３０が形成される。
【００１０】（Ｂ）レジスト膜２８を除去した後、全面
にエッチングガスＣＨＦ３を用いた異方性エッチングを
施す。この異方性エッチングではエッチング速度の比が
ＢＰＳＧ膜２２：ＮＳＧ膜２６の比がおよそ３：１であ
る。その結果、（Ａ）でＢＰＳＧ膜２２が露出していた
部分のエッチング量αとＮＳＧ膜２６がエッチングされ
る量γとの比はα：γ＝約３：１となり、ＢＰＳＧ膜２
２が露出していた部分の近くでＮＳＧ膜２６がラウンド
状に残っていた部分では、初めにＮＳＧ膜２６がエッチ
ングされ、続いて新しく露出したＢＰＳＧ膜２２がエッ
チングされて、その部分のエッチング量βはＮＳＧ膜２
６の傾斜個所に対応してαとγの中間の値になる。なお
、（Ｂ）で破線で示してあるのは全面異方性エッチング
前のＮＳＧ膜２６の形状である。
にエッチングガスＣＨＦ３を用いた異方性エッチングを
施す。この異方性エッチングではエッチング速度の比が
ＢＰＳＧ膜２２：ＮＳＧ膜２６の比がおよそ３：１であ
る。その結果、（Ａ）でＢＰＳＧ膜２２が露出していた
部分のエッチング量αとＮＳＧ膜２６がエッチングされ
る量γとの比はα：γ＝約３：１となり、ＢＰＳＧ膜２
２が露出していた部分の近くでＮＳＧ膜２６がラウンド
状に残っていた部分では、初めにＮＳＧ膜２６がエッチ
ングされ、続いて新しく露出したＢＰＳＧ膜２２がエッ
チングされて、その部分のエッチング量βはＮＳＧ膜２
６の傾斜個所に対応してαとγの中間の値になる。なお
、（Ｂ）で破線で示してあるのは全面異方性エッチング
前のＮＳＧ膜２６の形状である。
【００１１】（Ｃ）ＮＳＧ膜２６が全てエッチング除去
されるまで異方性エッチングを続けると、ＢＰＳＧ膜２
２とＮＳＧ膜２６の最初の膜厚の比がそれぞれのＣＨＦ
３ガスに対するエッチング速度比とほぼ等しく設定され
ていたことから、ＮＳＧ膜２６が全面除去された時点で
はＢＰＳＧ膜２２には壁面３６が傾斜して上方向に開い
たコンタクトホール３４が形成され、コンタクトホール
３４の底部にメタル配線と接続しようとするシリコン基
板の拡散層２１が露出した状態となる。
されるまで異方性エッチングを続けると、ＢＰＳＧ膜２
２とＮＳＧ膜２６の最初の膜厚の比がそれぞれのＣＨＦ
３ガスに対するエッチング速度比とほぼ等しく設定され
ていたことから、ＮＳＧ膜２６が全面除去された時点で
はＢＰＳＧ膜２２には壁面３６が傾斜して上方向に開い
たコンタクトホール３４が形成され、コンタクトホール
３４の底部にメタル配線と接続しようとするシリコン基
板の拡散層２１が露出した状態となる。
【００１２】その後、通常の工程に従って全面にメタル
膜を堆積し、写真製版とエッチングによりパターン化を
施せば図１のメタル配線が形成される。工程（Ｂ）で示
される異方性エッチングに対する第１の絶縁膜２２と第
２の絶縁膜２６のエッチング速度を調節すれば、得られ
るコンタクトホール３４の壁面３６の傾斜角を調節する
ことができ、所望の傾斜をもったコンタクトホールを得
ることができる。本発明の方法はコンタクトホールの形
成だけでなく、メタル配線間の接続を行なうスルーホー
ルの形成にも適用することができる。
膜を堆積し、写真製版とエッチングによりパターン化を
施せば図１のメタル配線が形成される。工程（Ｂ）で示
される異方性エッチングに対する第１の絶縁膜２２と第
２の絶縁膜２６のエッチング速度を調節すれば、得られ
るコンタクトホール３４の壁面３６の傾斜角を調節する
ことができ、所望の傾斜をもったコンタクトホールを得
ることができる。本発明の方法はコンタクトホールの形
成だけでなく、メタル配線間の接続を行なうスルーホー
ルの形成にも適用することができる。
【００１３】
【発明の効果】本発明の半導体装置は上方向に開いた滑
らかな傾斜の壁面のコンタクトホールやスルーホールを
もっているので、従来のワインカップ状のコンタクトホ
ールやスルーホールに比べて配線用メタル膜のカバレッ
ジが向上し、配線抵抗やコンタクト抵抗を低下させて半
導体装置の特性を向上させることができる。本発明の方
法では第１の絶縁膜と第２の絶縁膜の異方性エッチング
に対するエッチング速度を調節し、両絶縁膜の膜厚を調
節することにより、形成されるコンタクトホールやスル
ーホールの壁面の傾斜を所望の値に調節することができ
る。
らかな傾斜の壁面のコンタクトホールやスルーホールを
もっているので、従来のワインカップ状のコンタクトホ
ールやスルーホールに比べて配線用メタル膜のカバレッ
ジが向上し、配線抵抗やコンタクト抵抗を低下させて半
導体装置の特性を向上させることができる。本発明の方
法では第１の絶縁膜と第２の絶縁膜の異方性エッチング
に対するエッチング速度を調節し、両絶縁膜の膜厚を調
節することにより、形成されるコンタクトホールやスル
ーホールの壁面の傾斜を所望の値に調節することができ
る。
【図１】一実施例のメタル配線を示す断面図である。
【図２】一実施例の製造方法を示す工程断面図である。
【図３】従来のコンタクトホール形成方法を示す工程断
面図である。
面図である。
２０ シリコン基板
２１ 拡散層
２２ 第１の絶縁膜であるＢＰＳＧ膜２４
メタル配線 ２６ 第２の絶縁膜であるＮＳＧ膜２８
レジスト膜 ３０ 等方性エッチングによる開口部３４
コンタクトホール
メタル配線 ２６ 第２の絶縁膜であるＮＳＧ膜２８
レジスト膜 ３０ 等方性エッチングによる開口部３４
コンタクトホール
Claims (3)
- 【請求項１】 下地上に層間絶縁膜を介してメタル配
線が形成され、このメタル配線と前記下地とが層間絶縁
膜のコンタクトホール又はスルーホールを経て接続され
ているとともに、前記コンタクトホール又はスルーホー
ルは上方向に開くように壁面が傾斜している半導体装置
。 - 【請求項２】 以下の工程（Ａ）から（Ｅ）によりメ
タル配線を形成する工程を含む半導体装置の製造方法。 （Ａ）下地状の第１の絶縁膜を堆積し、その上に第２の
絶縁膜を堆積して２層構造の層間絶縁膜を形成する工程
、（Ｂ）前記層間絶縁膜上に耐エッチング用のレジスト
膜を形成し、写真製版によりコンタクト部に開口をもつ
レジストパターンを形成する工程、（Ｃ）前記レジスト
パターンをマスクとして前記第１の絶縁膜が露出するま
で前記第２の絶縁膜に等方性エッチングを施す工程、（
Ｄ）前記レジスト膜を除去した後、前記下地が露出する
まで前記第１及び第２の絶縁膜に異方性エッチングを施
す工程、（Ｅ）前記層間絶縁膜上からメタル膜を堆積し
、パターン化してメタル配線を形成する工程。 - 【請求項３】 前記異方性エッチングに対するエッチ
ング速度は前記第１の絶縁膜より前記第２の絶縁膜の方
が小さい請求項２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14794991A JPH04345054A (ja) | 1991-05-22 | 1991-05-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14794991A JPH04345054A (ja) | 1991-05-22 | 1991-05-22 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04345054A true JPH04345054A (ja) | 1992-12-01 |
Family
ID=15441718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14794991A Pending JPH04345054A (ja) | 1991-05-22 | 1991-05-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04345054A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6444586B2 (en) | 1998-07-23 | 2002-09-03 | Micron Technology, Inc. | Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher |
| US6479864B1 (en) | 1997-04-30 | 2002-11-12 | Micron Technology Inc. | Semiconductor structure having a plurality of gate stacks |
| US6989108B2 (en) | 2001-08-30 | 2006-01-24 | Micron Technology, Inc. | Etchant gas composition |
-
1991
- 1991-05-22 JP JP14794991A patent/JPH04345054A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479864B1 (en) | 1997-04-30 | 2002-11-12 | Micron Technology Inc. | Semiconductor structure having a plurality of gate stacks |
| US6551940B1 (en) * | 1997-04-30 | 2003-04-22 | Micron Technology, Inc. | Undoped silicon dioxide as etch mask for patterning of doped silicon dioxide |
| US6849557B1 (en) | 1997-04-30 | 2005-02-01 | Micron Technology, Inc. | Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide |
| US6967408B1 (en) | 1997-04-30 | 2005-11-22 | Micron Technology, Inc. | Gate stack structure |
| US6444586B2 (en) | 1998-07-23 | 2002-09-03 | Micron Technology, Inc. | Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher |
| US6989108B2 (en) | 2001-08-30 | 2006-01-24 | Micron Technology, Inc. | Etchant gas composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3507271B2 (ja) | 半導体素子の開口部の形成方法と半導体素子の製造方法 | |
| JPH0574958A (ja) | 半導体装置およびその製造方法 | |
| JPH0418701B2 (ja) | ||
| JPH0563940B2 (ja) | ||
| JP3183238B2 (ja) | 半導体装置の製造方法 | |
| JPH04345054A (ja) | 半導体装置及びその製造方法 | |
| JP3520697B2 (ja) | 半導体装置及びその製造方法 | |
| JP3367490B2 (ja) | 半導体装置の製造方法 | |
| JP2628339B2 (ja) | 半導体装置の製造方法 | |
| JP2785557B2 (ja) | 半導体装置の製造方法 | |
| JP3350156B2 (ja) | 半導体装置の製造方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JPH0521615A (ja) | 半導体装置とその製造方法 | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| JPH0697165A (ja) | 半導体装置及びその製造方法 | |
| JPH08153795A (ja) | コンタクト孔の形成方法 | |
| JPH0570301B2 (ja) | ||
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| JPH05275539A (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH04303943A (ja) | 半導体装置の製造方法 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPH01302751A (ja) | 半導体装置 |