JPH0563940B2 - - Google Patents
Info
- Publication number
- JPH0563940B2 JPH0563940B2 JP58043099A JP4309983A JPH0563940B2 JP H0563940 B2 JPH0563940 B2 JP H0563940B2 JP 58043099 A JP58043099 A JP 58043099A JP 4309983 A JP4309983 A JP 4309983A JP H0563940 B2 JPH0563940 B2 JP H0563940B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- film
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005530 etching Methods 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 238000001020 plasma etching Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 20
- 229910052782 aluminium Inorganic materials 0.000 description 20
- 239000007789 gas Substances 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000035936 sexual power Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、半導体装置の製造方法に係わり、特
に配線パターンを断線なく形成する方法に関す
る。
に配線パターンを断線なく形成する方法に関す
る。
従来、配線層間の絶縁膜に配線相互の接続のた
めの開口部（スルーホール）をつくる加工方法に
よれば第１図に示した如く、例えばアルミニウム
配線３上に被着した絶縁膜４に開口部を形成する
際、マスクパターンのずれにより開口部はアルミ
ニウム配線３からずれるため、開口部の端で絶縁
膜４には開口を作る時のオーバーエツチにより細
くて深い溝ができる。この溝のため、２層目のア
ルミニウム配線層５を形成した場合、その形状は
第１図に示したように開口部の片側の側壁で薄く
なるため、配線の断線を生じやすく、素子製造の
歩留、および信頼性の低下を招く。
めの開口部（スルーホール）をつくる加工方法に
よれば第１図に示した如く、例えばアルミニウム
配線３上に被着した絶縁膜４に開口部を形成する
際、マスクパターンのずれにより開口部はアルミ
ニウム配線３からずれるため、開口部の端で絶縁
膜４には開口を作る時のオーバーエツチにより細
くて深い溝ができる。この溝のため、２層目のア
ルミニウム配線層５を形成した場合、その形状は
第１図に示したように開口部の片側の側壁で薄く
なるため、配線の断線を生じやすく、素子製造の
歩留、および信頼性の低下を招く。
この配線の断線を防ぐためには、開口部に対応
したマスクパターンを形成する際のパターンの合
わせずれを考慮に入れ、配線巾を開口部の寸法よ
り大きくする必要がある。しかし、この場合は配
線巾が大きくなるため素子の集積度が低下する。
したマスクパターンを形成する際のパターンの合
わせずれを考慮に入れ、配線巾を開口部の寸法よ
り大きくする必要がある。しかし、この場合は配
線巾が大きくなるため素子の集積度が低下する。
本発明の目的は、素子の集積度を低下させるこ
となく、スルーホールでの配線の断線を防止する
ことができ、素子信頼性の向上をはかり得る半導
体装置の製造方法を提供することにある。
となく、スルーホールでの配線の断線を防止する
ことができ、素子信頼性の向上をはかり得る半導
体装置の製造方法を提供することにある。
上記目的を達成するために、本発明は、第１の
配線導体を形成した半導体基板上に第１の配線導
体間の凹部を概略平坦に埋め、かつ第１の配線導
体の上部表面を露出する形に第１の絶縁膜を形成
する工程と、この全面に第２の絶縁膜を形成し、
さらにこの第２の絶縁膜上に第３の絶縁膜を形成
する工程と、この第３の絶縁膜上に選択的にマス
クを形成した後、前記第３の絶縁膜のエツチング
速度が前記第２の絶縁膜のエツチング速度より速
いエツチング方法を用いて前記第３の絶縁膜をエ
ツチングする工程と、前記第２の絶縁膜のエツチ
ング速度が前記第１の絶縁膜のエツチング速度よ
り速いエツチング方法を用いて前記第２の絶縁膜
をエツチングを行ない第１の配線導体に対して接
続窓を形成し、前記マスクを除去した後、第２の
配線導体を形成する工程とを含むことを特徴とす
る。
配線導体を形成した半導体基板上に第１の配線導
体間の凹部を概略平坦に埋め、かつ第１の配線導
体の上部表面を露出する形に第１の絶縁膜を形成
する工程と、この全面に第２の絶縁膜を形成し、
さらにこの第２の絶縁膜上に第３の絶縁膜を形成
する工程と、この第３の絶縁膜上に選択的にマス
クを形成した後、前記第３の絶縁膜のエツチング
速度が前記第２の絶縁膜のエツチング速度より速
いエツチング方法を用いて前記第３の絶縁膜をエ
ツチングする工程と、前記第２の絶縁膜のエツチ
ング速度が前記第１の絶縁膜のエツチング速度よ
り速いエツチング方法を用いて前記第２の絶縁膜
をエツチングを行ない第１の配線導体に対して接
続窓を形成し、前記マスクを除去した後、第２の
配線導体を形成する工程とを含むことを特徴とす
る。
本発明によれば開口部のエツチングに際し、マ
スクパターンのずれがあつても、開口部に絶縁膜
の微細な溝ができないことから開口部での２層目
の配線の断線を防止でき、素子信頼性の向上をは
かり得る。また１層目の配線巾を大きくする必要
がないので集積度を低下させることがなく、高密
度集積回路の多層配線形成におけるスルーホール
形成に極めて有効となる。
スクパターンのずれがあつても、開口部に絶縁膜
の微細な溝ができないことから開口部での２層目
の配線の断線を防止でき、素子信頼性の向上をは
かり得る。また１層目の配線巾を大きくする必要
がないので集積度を低下させることがなく、高密
度集積回路の多層配線形成におけるスルーホール
形成に極めて有効となる。
第２図ａからｆは本発明の一実施例を示す工程
断面図である。まず、ａに示す如く、素子が形成
されたシリコン基板１１上に絶縁膜として例えば
酸化シリコン膜１２を被着した後、必要な接続孔
を開けて、この孔も含め前記酸化シリコン膜１２
上に第１の配線導体を例えばマグネトロンスパツ
タ法により厚さ〜0.8μmのアルミニウム膜を被着
した後、エツチングマスクを形成し例えばCCl4
とCl2との混合ガスを用いた反応性イオンエツチ
ング（RIE）法によりアルミニウム配線パターン
１３を形成し、その後、該アルミニウム配線パタ
ーン１３表面上を含む全面上に第１の絶縁膜とし
て例えばSiH4とN2Oガスとを用いたプラズマ気
相成長法により〜300℃の温度で酸化シリコン膜
１４を〜0.8μmの厚さ形成する。
断面図である。まず、ａに示す如く、素子が形成
されたシリコン基板１１上に絶縁膜として例えば
酸化シリコン膜１２を被着した後、必要な接続孔
を開けて、この孔も含め前記酸化シリコン膜１２
上に第１の配線導体を例えばマグネトロンスパツ
タ法により厚さ〜0.8μmのアルミニウム膜を被着
した後、エツチングマスクを形成し例えばCCl4
とCl2との混合ガスを用いた反応性イオンエツチ
ング（RIE）法によりアルミニウム配線パターン
１３を形成し、その後、該アルミニウム配線パタ
ーン１３表面上を含む全面上に第１の絶縁膜とし
て例えばSiH4とN2Oガスとを用いたプラズマ気
相成長法により〜300℃の温度で酸化シリコン膜
１４を〜0.8μmの厚さ形成する。
次に、本発明者等が先に提案した反応性イオン
エツチング法を利用した絶縁層の平坦化法（特願
昭55−1130754号、特願昭55−150179号）を用い
て前記酸化シリコン膜１４を平坦化する。即ち、
酸化シリコン膜１４上に窒化シリコン膜を形成
し、例えばCF4とH2とを用いた反応性イオンエツ
チング法により窒化シリコン膜をエツチングする
際の平坦化現象を利用して、酸化シリコン膜１４
を平坦化し、アルミニウム配線パターン１３の上
部表面の酸化シリコン膜１４が除去されるまでこ
のエツチングを進めた状態をｂに示す。
エツチング法を利用した絶縁層の平坦化法（特願
昭55−1130754号、特願昭55−150179号）を用い
て前記酸化シリコン膜１４を平坦化する。即ち、
酸化シリコン膜１４上に窒化シリコン膜を形成
し、例えばCF4とH2とを用いた反応性イオンエツ
チング法により窒化シリコン膜をエツチングする
際の平坦化現象を利用して、酸化シリコン膜１４
を平坦化し、アルミニウム配線パターン１３の上
部表面の酸化シリコン膜１４が除去されるまでこ
のエツチングを進めた状態をｂに示す。
次に、第２の絶縁膜として例えばSiH4とNH3
ガスとを用いたプラズマ気相成長法により〜300
℃の温度で窒化シリコン膜１５を〜0.2μmの厚さ
形成し、さらにその上に第３の絶縁膜として、例
えば第１の絶縁膜と同様にSiH4とN2Oガスとを
用いたプラズマ気相成長法による酸化シリコン膜
１６を〜0.8μmの厚さ形成した後、該酸化シリコ
ン膜１６上にマスクとして例えばホトレジスト１
７を塗布後、パターニングを行ない、エツチング
マスクを形成した状態をｃに示す。ｃにおいて、
マスクパターンの開口部の巾はアルミニウムパタ
ーン１３の配線巾と同一寸法であるが、パターン
の合わせずれのため、ｃに示した状態となる。
ガスとを用いたプラズマ気相成長法により〜300
℃の温度で窒化シリコン膜１５を〜0.2μmの厚さ
形成し、さらにその上に第３の絶縁膜として、例
えば第１の絶縁膜と同様にSiH4とN2Oガスとを
用いたプラズマ気相成長法による酸化シリコン膜
１６を〜0.8μmの厚さ形成した後、該酸化シリコ
ン膜１６上にマスクとして例えばホトレジスト１
７を塗布後、パターニングを行ない、エツチング
マスクを形成した状態をｃに示す。ｃにおいて、
マスクパターンの開口部の巾はアルミニウムパタ
ーン１３の配線巾と同一寸法であるが、パターン
の合わせずれのため、ｃに示した状態となる。
次に、ｄに示したように例えばCF4とH2との混
合ガスを用いた反応性イオンエツチング法により
ホトレジスト１７をマスクとして、開口部の酸化
シリコン膜１６をその下層の窒化シリコン膜１５
の表面が露出するまで、酸化シリコン膜１６のエ
ツチング速度が窒化シリコン膜１５のエツチング
速度より速い条件でエツチングする。例えば、
CF4流量を24c.c.／min、H2流量を15c.c.／min、圧
力を1.33Pa、高周波電力を150Wとした場合、酸
化シリコン膜のエツチング速度が〜400Å／min
に対して窒化シリコン膜のエツチング速度は〜20
Å／minと遅いので、窒化シリコン膜１５の表面
が露出した後は、ほとんどエツチングは進まない
のでｄに示したようになる。
合ガスを用いた反応性イオンエツチング法により
ホトレジスト１７をマスクとして、開口部の酸化
シリコン膜１６をその下層の窒化シリコン膜１５
の表面が露出するまで、酸化シリコン膜１６のエ
ツチング速度が窒化シリコン膜１５のエツチング
速度より速い条件でエツチングする。例えば、
CF4流量を24c.c.／min、H2流量を15c.c.／min、圧
力を1.33Pa、高周波電力を150Wとした場合、酸
化シリコン膜のエツチング速度が〜400Å／min
に対して窒化シリコン膜のエツチング速度は〜20
Å／minと遅いので、窒化シリコン膜１５の表面
が露出した後は、ほとんどエツチングは進まない
のでｄに示したようになる。
次いで、ｅに示したように、先ほどと同様、例
えばCF4とH2との混合ガスを用いた反応性イオン
エツチング法により、ホトレジスト１７をマスク
として、開口部の窒化シリコン膜１５をアルミニ
ウム配線パターン１３の表面が露出するまで、窒
化シリコン膜１５のエツチング速度が酸化シリコ
ン膜１４のエツチング速度より速い条件でエツチ
ングする。例えば、CF4流量を24c.c.／min、H2流
量を３c.c.／min、圧力を1.33Pa、高周波電力を
150Wとした場合、窒化シリコン膜のエツチング
速度が〜1000Å／minに対して酸化シリコン膜の
エツチング速度は〜450Å／minと遅く、またア
ルミニウムは全くエツチングされないので、アル
ミニウム配線パターン１３の表面が露出した後開
口部での酸化シリコン膜１４はほとんどエツチン
グされず、ｅに示したように、アルミニウム配線
パターン１３の表面と酸化シリコン膜１４の表面
とはほぼ同一の高さになり、エツチングされた開
口部には、第１図で示したような細くて深い溝は
生じない。
えばCF4とH2との混合ガスを用いた反応性イオン
エツチング法により、ホトレジスト１７をマスク
として、開口部の窒化シリコン膜１５をアルミニ
ウム配線パターン１３の表面が露出するまで、窒
化シリコン膜１５のエツチング速度が酸化シリコ
ン膜１４のエツチング速度より速い条件でエツチ
ングする。例えば、CF4流量を24c.c.／min、H2流
量を３c.c.／min、圧力を1.33Pa、高周波電力を
150Wとした場合、窒化シリコン膜のエツチング
速度が〜1000Å／minに対して酸化シリコン膜の
エツチング速度は〜450Å／minと遅く、またア
ルミニウムは全くエツチングされないので、アル
ミニウム配線パターン１３の表面が露出した後開
口部での酸化シリコン膜１４はほとんどエツチン
グされず、ｅに示したように、アルミニウム配線
パターン１３の表面と酸化シリコン膜１４の表面
とはほぼ同一の高さになり、エツチングされた開
口部には、第１図で示したような細くて深い溝は
生じない。
次いで、前記ホトレジスト１７を除去した後、
第２の配線導体として、例えばマグネトロンスパ
ツタ法により厚さ〜1μmのアルミニウム膜を被着
した後、エツチングマスクを形成し、例えば
CCl4とCl2との混合ガスを用いた反応性イオンエ
ツチング法により、アルミニウム配線パターン１
８を形成した状態をｆに示す。かくして形成され
たアルミニウム配線パターン１８はｆからも判る
ように、第１の配線導体であるアルミニウム配線
配線パターン１３との接続のために設けられた開
口部での被覆性は非常によく、開口部での断線は
なく、素子信頼性が向上することが判明した。
第２の配線導体として、例えばマグネトロンスパ
ツタ法により厚さ〜1μmのアルミニウム膜を被着
した後、エツチングマスクを形成し、例えば
CCl4とCl2との混合ガスを用いた反応性イオンエ
ツチング法により、アルミニウム配線パターン１
８を形成した状態をｆに示す。かくして形成され
たアルミニウム配線パターン１８はｆからも判る
ように、第１の配線導体であるアルミニウム配線
配線パターン１３との接続のために設けられた開
口部での被覆性は非常によく、開口部での断線は
なく、素子信頼性が向上することが判明した。
上記実施例では、第１のアルミニウム配線パタ
ーンの凹部を埋め、かつそのアルミニウムパター
ンの上部表面を露出して、第１の絶縁膜を形成す
る方法として、窒化シリコン膜の反応性イオンエ
ツチングによる平坦化効果を利用する場合につい
て述べたが、他に、例えば、第１の絶縁膜上にレ
ジスト、オルガノシリケートガラス、高分子樹脂
膜等の有機膜を塗布して、前記第１の絶縁膜表面
をなだらかにした後、前記第１の絶縁膜と有機膜
のエツチング速度がほぼ等しくなるエツチング方
法により第１の絶縁膜表面をエツチング除去して
もよい。また、第１の絶縁膜として、流動性高分
子膜であるポリイミド樹脂膜等を用い、その平坦
な表面全体をエツチングしてアルミニウム配線パ
ターンの表面を露出させる方法でもよい。
ーンの凹部を埋め、かつそのアルミニウムパター
ンの上部表面を露出して、第１の絶縁膜を形成す
る方法として、窒化シリコン膜の反応性イオンエ
ツチングによる平坦化効果を利用する場合につい
て述べたが、他に、例えば、第１の絶縁膜上にレ
ジスト、オルガノシリケートガラス、高分子樹脂
膜等の有機膜を塗布して、前記第１の絶縁膜表面
をなだらかにした後、前記第１の絶縁膜と有機膜
のエツチング速度がほぼ等しくなるエツチング方
法により第１の絶縁膜表面をエツチング除去して
もよい。また、第１の絶縁膜として、流動性高分
子膜であるポリイミド樹脂膜等を用い、その平坦
な表面全体をエツチングしてアルミニウム配線パ
ターンの表面を露出させる方法でもよい。
また、本実施例では、第１および第３の絶縁膜
として酸化シリコン膜、第２の絶縁膜として窒化
シリコン膜を用いた場合について説明した。即ち
この場合、第２の絶縁膜の膜厚を薄くすることに
より、配線間のキヤパシタンスを低くできるとい
う利点がある。しかしながら、第１、第２、およ
び第３の絶縁膜の種類と組合わせは、実施例に限
られるのではなく、順次、上層の絶縁膜のエツチ
ング速度が下層の絶縁膜のエツチング速度より速
いエツチング方法を用いることにより、本発明は
有効となるから、その絶縁膜の種類と組合わせ
は、エツチング方法、エツチングガスおよびエツ
チング条件により任意に選べることがわかる。ま
た、反応性イオンエツチング法の反応ガスとして
は、CF4とH2との混合ガスの他に、C2F6，C3F8，
CF3Br等とH2との混合ガスを用いることが出来、
さらにH2の代わりにCHF3を用いてもよい。
として酸化シリコン膜、第２の絶縁膜として窒化
シリコン膜を用いた場合について説明した。即ち
この場合、第２の絶縁膜の膜厚を薄くすることに
より、配線間のキヤパシタンスを低くできるとい
う利点がある。しかしながら、第１、第２、およ
び第３の絶縁膜の種類と組合わせは、実施例に限
られるのではなく、順次、上層の絶縁膜のエツチ
ング速度が下層の絶縁膜のエツチング速度より速
いエツチング方法を用いることにより、本発明は
有効となるから、その絶縁膜の種類と組合わせ
は、エツチング方法、エツチングガスおよびエツ
チング条件により任意に選べることがわかる。ま
た、反応性イオンエツチング法の反応ガスとして
は、CF4とH2との混合ガスの他に、C2F6，C3F8，
CF3Br等とH2との混合ガスを用いることが出来、
さらにH2の代わりにCHF3を用いてもよい。
また、本実施例では、配線導体としてアルミニ
ウム膜を用いたが、Mo，Ｗ，Ptおよびそれらの
シリサイド合金膜でもよい。
ウム膜を用いたが、Mo，Ｗ，Ptおよびそれらの
シリサイド合金膜でもよい。
第１図は従来の製造方法により製造された半導
体装置の断面図、第２図ａ〜ｆは本発明の一実施
例を示す工程断面図である。 １，１１…シリコン基板、２，１２…酸化シリ
コン膜、３，１３…第１の配線導体（アルミニウ
ム膜）、４…絶縁膜、５，１８…第２の配線導体
（アルミニウム膜）、１４…第１の絶縁膜（酸化シ
リコン膜）、１５…第２の絶縁膜（窒化シリコン
膜）、１６…第３の絶縁膜（酸化シリコン膜）、１
７…ホトレジスト。
体装置の断面図、第２図ａ〜ｆは本発明の一実施
例を示す工程断面図である。 １，１１…シリコン基板、２，１２…酸化シリ
コン膜、３，１３…第１の配線導体（アルミニウ
ム膜）、４…絶縁膜、５，１８…第２の配線導体
（アルミニウム膜）、１４…第１の絶縁膜（酸化シ
リコン膜）、１５…第２の絶縁膜（窒化シリコン
膜）、１６…第３の絶縁膜（酸化シリコン膜）、１
７…ホトレジスト。
Claims (1)
- 【特許請求の範囲】 １ 第１の配線導体を形成した半導体基板上に第
１の配線導体間の凹部を概略平坦に埋め、かつ第
１の配線導体の上部表面を露出する形に第１の絶
縁膜を形成する工程と、この全面に第２の絶縁膜
を形成し、さらにこの第２の絶縁膜上に第３の絶
縁膜を形成する工程と、この第３の絶縁膜上に選
択的にマスクを形成した後、前記第３の絶縁膜の
エツチング速度が前記第２の絶縁膜のエツチング
速度より速いエツチング方法を用いて前記第３の
絶縁膜をエツチングする工程と、前記第２の絶縁
膜のエツチング速度が前記第１の絶縁膜のエツチ
ング速度より速いエツチング方法を用いて前記第
２の絶縁膜をエツチングを行ない第１の配線導体
に対して接続窓を形成し、前記マスクを除去した
後、第２の配線導体を形成する工程とを含むこと
を特徴とする半導体装置の製造方法。 ２ 前記第１および第３の絶縁膜として、酸化シ
リコン膜を用い、前記第２の絶縁膜として、窒化
シリコン膜を用いたことを特徴とする前記特許請
求の範囲第１項記載の半導体装置の製造方法。 ３ 前記第３の絶縁膜のエツチング速度が前記第
２の絶縁膜のエツチング速度より速いエツチング
方法、および前記第２の絶縁膜のエツチング速度
が前記第１の絶縁膜のエツチング速度より速いエ
ツチング方法として、反応性イオンエツチング法
を用いたことを特徴とする前記特許請求の範囲第
１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4309983A JPS59169151A (ja) | 1983-03-17 | 1983-03-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4309983A JPS59169151A (ja) | 1983-03-17 | 1983-03-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59169151A JPS59169151A (ja) | 1984-09-25 |
| JPH0563940B2 true JPH0563940B2 (ja) | 1993-09-13 |
Family
ID=12654385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4309983A Granted JPS59169151A (ja) | 1983-03-17 | 1983-03-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59169151A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0821572B2 (ja) * | 1985-07-10 | 1996-03-04 | ソニー株式会社 | 半導体装置の製造方法 |
| FR2587838B1 (fr) * | 1985-09-20 | 1987-11-27 | Radiotechnique Compelec | Procede pour aplanir la surface d'un dispositif semi-conducteur utilisant du nitrure de silicium comme materiau isolant |
| FR2588418B1 (fr) * | 1985-10-03 | 1988-07-29 | Bull Sa | Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant |
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| US4767724A (en) * | 1986-03-27 | 1988-08-30 | General Electric Company | Unframed via interconnection with dielectric etch stop |
| JPS63119534A (ja) * | 1986-11-08 | 1988-05-24 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US4966870A (en) * | 1988-04-14 | 1990-10-30 | International Business Machines Corporation | Method for making borderless contacts |
| JP2769331B2 (ja) * | 1988-09-12 | 1998-06-25 | 株式会社日立製作所 | 半導体集積回路の製造方法 |
| EP0425787A3 (en) * | 1989-10-31 | 1993-04-14 | International Business Machines Corporation | Method for fabricating high circuit density, self-aligned metal lines to contact windows |
| US5141897A (en) * | 1990-03-23 | 1992-08-25 | At&T Bell Laboratories | Method of making integrated circuit interconnection |
| US5286674A (en) * | 1992-03-02 | 1994-02-15 | Motorola, Inc. | Method for forming a via structure and semiconductor device having the same |
| US5702981A (en) * | 1995-09-29 | 1997-12-30 | Maniar; Papu D. | Method for forming a via in a semiconductor device |
| JPH09115888A (ja) * | 1995-10-13 | 1997-05-02 | Nec Corp | 半導体装置の製造方法 |
| KR100287178B1 (ko) * | 1998-08-27 | 2001-04-16 | 윤종용 | 반도체소자의콘택홀형성방법 |
| JP3304898B2 (ja) | 1998-11-20 | 2002-07-22 | 株式会社村田製作所 | 複合高周波部品及びそれを用いた移動体通信装置 |
| JP2000294631A (ja) * | 1999-04-05 | 2000-10-20 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5135292A (en) * | 1974-09-20 | 1976-03-25 | Matsushita Electric Ind Co Ltd | Handotaisochi oyobi sonoseizohoho |
| JPS5731155A (en) * | 1980-07-31 | 1982-02-19 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS588578A (ja) * | 1981-07-08 | 1983-01-18 | Kazutami Saito | 便槽水浄化循環装置 |
-
1983
- 1983-03-17 JP JP4309983A patent/JPS59169151A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5135292A (en) * | 1974-09-20 | 1976-03-25 | Matsushita Electric Ind Co Ltd | Handotaisochi oyobi sonoseizohoho |
| JPS5731155A (en) * | 1980-07-31 | 1982-02-19 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS588578A (ja) * | 1981-07-08 | 1983-01-18 | Kazutami Saito | 便槽水浄化循環装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59169151A (ja) | 1984-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4545852A (en) | Planarization of dielectric films on integrated circuits | |
| JPH0563940B2 (ja) | ||
| JPH0360055A (ja) | 集積回路の製造方法 | |
| JPS63304644A (ja) | ヴアイア・ホール形成方法 | |
| JPS60138940A (ja) | 半導体装置の製造方法 | |
| JPH11135626A (ja) | 半導体装置の製造方法 | |
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| US6376357B1 (en) | Method for manufacturing a semiconductor device with voids in the insulation film between wirings | |
| US4749663A (en) | Process of fabricating a semiconductor IC involving simultaneous sputter etching and deposition | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH0259618B2 (ja) | ||
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JPH0590197A (ja) | 半導体装置の製造方法 | |
| JPH0570938B2 (ja) | ||
| US5858874A (en) | Method of fabricating semiconductor device having step of forming plug in contact hole | |
| JP2671369B2 (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JPH10163316A (ja) | 半導体装置における埋め込み配線の形成方法 | |
| US6350676B1 (en) | Method of forming high-stability metallic contacts in an integrated circuit with one or more metallized layers | |
| JPS5874037A (ja) | 半導体装置の製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JPH06295906A (ja) | 半導体装置の製造方法 | |
| JPS58169938A (ja) | 半導体装置の製造方法 |