JP2000294631A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000294631A
JP2000294631A JP11097386A JP9738699A JP2000294631A JP 2000294631 A JP2000294631 A JP 2000294631A JP 11097386 A JP11097386 A JP 11097386A JP 9738699 A JP9738699 A JP 9738699A JP 2000294631 A JP2000294631 A JP 2000294631A
Authority
JP
Japan
Prior art keywords
film
etching
etching prevention
prevention film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11097386A
Other languages
English (en)
Inventor
Masazumi Matsuura
正純 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11097386A priority Critical patent/JP2000294631A/ja
Publication of JP2000294631A publication Critical patent/JP2000294631A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 低誘電率層間絶縁膜と多層配線とを備える半
導体装置において、低誘電率層間絶縁膜の表面が雰囲気
に露出して吸湿するのを防止し、また、金属配線の界面
及び低誘電率層間絶縁膜がコンタクトホール内に露出し
てオーバーエッチングされるのを防止することを目的と
する。 【解決手段】 水分の透過を防止しつつエッチングスト
ッパとしても機能するエッチング防止膜4を低誘電率層
間絶縁膜3の表面に形成し、更に、水分の透過を防止し
つつエッチングストッパとしても機能するエッチング防
止膜6を形成して、吸湿防止効果を有するエッチング防
止膜を二重にする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、コンタクトホー
ルを介して相互に接続された上層配線及び下層配線と配
線間を絶縁する層間絶縁膜とを備えた半導体装置並びに
その製造方法に関するものである。
【0002】
【従来の技術】サブクォーターミクロン世代以降のロジ
ックデバイスにおいてデバイスの高速化を実現するため
には、デバイスの信号遅延を低減することが重要であ
る。デバイスの信号遅延はトランジスタにおける遅延と
配線における遅延との和で表わされるが、配線ピッチの
縮小が進むにつれて、トランジスタでの信号遅延よりも
配線での信号遅延の影響の方が大きくなっている。配線
での信号遅延は配線の抵抗と層間絶縁膜の容量との積に
比例するため、これを低減させるには、配線抵抗または
層間絶縁膜容量を低減することが必要となる。
【0003】その目的を達成するための試みの一つとし
て、例えば銅配線の形成の研究が盛んに行われている。
配線材料として銅を用いることにより、更なる配線抵抗
の低下が期待できるからである。
【0004】また、現在ではこのような配線は多層化し
ており、埋め込み配線プロセスにより形成されることが
多い。埋め込み配線プロセスとは、最初に層間絶縁膜と
なる層を形成してその層に予め配線溝とコンタクトホー
ルとを作り込んでおき、後に配線溝とコンタクトホール
の中に金属を埋め込んで表面の平坦化処理をすることで
配線を形成する方法のことである。
【0005】また、信号遅延低減のためのその他の試み
として低誘電率層間絶縁膜(以下、低誘電率膜と略す)
の研究が盛んに行われている。例えば、従来の代表的な
層間絶縁膜であるシリコン酸化膜に代わってシリコンフ
ッ化酸化膜を層間絶縁膜として採用すると、層間絶縁膜
の比誘電率が低下する。すると、層間絶縁膜の容量値が
減少するので信号遅延を低減することが可能となる。現
在、様々な物質がこのような低誘電率膜の候補として研
究の対象となっている。
【0006】上記の埋め込み配線プロセス及び低誘電率
膜を、多層配線の形成に適用した例について以下で説明
する。
【0007】図10は、第1層金属配線105及び第2
層金属配線110からなる多層配線構造と低誘電率膜1
03,107とを備える半導体装置D3について示して
いる。半導体装置D3は基板101を備え、基板101
の表面には下部絶縁層102が形成されている。なお、
基板101の表面及び下部絶縁層102の内部にはトラ
ンジスタ等の素子や基板上の配線等が形成されている
が、図示を省略している。また、下部絶縁層102の表
面には第1の低誘電率膜103が形成されている。
【0008】第1の低誘電率膜103の内部には第1層
金属配線105が、下部絶縁層102の表面に接触しつ
つ、第1の低誘電率膜103の表面に露出して、水平方
向に間隔を置いて複数形成されている。第1層金属配線
105及び第1の低誘電率膜103の表面には、エッチ
ング防止機能を有する層間絶縁膜(以下、エッチング防
止膜と記す、なおエッチング防止膜の必要性については
後述)106が形成されている。
【0009】エッチング防止膜106の表面には第2の
低誘電率膜107が形成され、また、第2の低誘電率膜
107及びエッチング防止膜106にはコンタクトホー
ル111A及び紙面垂直方向に延在する溝111Bが形
成されている。コンタクトホール111A及び溝111
Bには、それぞれ金属プラグ109及び第2層金属配線
110が形成されており、両者は連続している。なお、
微細化のために第1層金属配線105の幅W5と金属プ
ラグ109の幅W9とはほぼ同程度に設計され、幅W5
は幅W9に比べ充分に大きくとることはできない。ま
た、図10では金属プラグ109の位置が、エッチング
防止膜106の面内方向において第1層金属配線105
の位置と一致しておらず、アライメントがずれた状態で
コンタクトホール111Aが形成された場合を示してい
るが、後に半導体装置D3の問題点を説明する際の便宜
を図ったためである。
【0010】この図10に示した構造を形成する方法に
ついて図11〜16を用いて説明する。まず、基板10
1の表面に各素子(図示せず)を形成した後、下部絶縁
層102を形成する。次に、下部絶縁層102の表面に
第1の低誘電率膜103を形成する(図11)。そし
て、第1の低誘電率膜103のうち第1層金属配線10
5を形成すべき部分をフォトリソグラフィ技術によりエ
ッチングする。その後、第1層金属配線105の材料と
なる金属の膜を第1の低誘電率膜103の表面に形成
し、第1の低誘電率膜103のエッチングされた部分を
充分に埋める。更に金属の表面を平坦化し、第1の低誘
電率膜103のエッチングされた部分のみに残置して第
1層金属配線105を形成する(図12)。
【0011】次に、第2の低誘電率膜107に対してエ
ッチング選択性を有する(即ち第2の低誘電率膜107
のエッチングに対するストッパとして機能する)絶縁膜
を、エッチング防止膜106として第1の低誘電率膜1
03及び第1層金属配線105の表面に形成し、更にそ
の上に第2の低誘電率膜107を形成する(図13)。
そして、第2の低誘電率膜107の内部にコンタクトホ
ール111Aをフォトリソグラフィ技術により形成す
る。このとき、エッチング防止膜106が第2の低誘電
率膜107に対してエッチング選択性を有するので、コ
ンタクトホール111Aの形成時にエッチングがエッチ
ング防止膜106のところまで進行した時点で自動的に
エッチング速度が低下し、エッチングを停止することが
できる。
【0012】ここでもし仮にエッチング防止膜106が
なければ、エッチングが停止せず第1の低誘電率膜10
3までもがエッチングされてしまう可能性がある。半導
体装置の微細化が進む今日においては、下層配線を幅広
く形成して、上層配線のアライメントマージンを充分に
取ることは困難である。よって現在では、上述のように
配線の幅とコンタクトホールの径とを同程度の大きさに
設計することが多い。すると、フォトリソグラフィ技術
によるコンタクトホール形成の際にフォトマスクのアラ
イメントがずれた場合、下層配線の位置とコンタクトホ
ールの位置とが完全には重なり合わず、コンタクトホー
ル内に下層配線の周囲の層間絶縁膜が露出することにな
る。そうすれば、第2の低誘電率膜107だけでなく第
1の低誘電率膜103までもがエッチングされてしまい
かねない。
【0013】また、第1層金属配線105に銅等を採用
した場合、第2の低誘電率膜107を堆積またはエッチ
ングした際に第1層金属配線105が酸化してしまうこ
ともある。しかし、エッチング防止膜106が存在すれ
ば、そのような事態を防ぐことが可能となる。
【0014】以上がエッチング防止膜106の必要な理
由である。なお、エッチング防止膜106の材料には、
例えばシリコン窒化膜が採用される。
【0015】その後、溝111Bも同様にフォトリソグ
ラフィ技術によって形成する(図14)。このときもエ
ッチング防止膜106が存在するので第1の低誘電率膜
103と第1層金属配線105とに影響を与えることは
ない。
【0016】続いて、コンタクトホール111A内に露
出したエッチング防止膜106をエッチングし、第1層
金属配線105をコンタクトホール111Aに露出させ
る(図15)。そして、金属プラグ109及び第2層金
属配線110の材料となる金属の膜を第2の低誘電率膜
107の表面に形成し、コンタクトホール111A及び
溝111Bを充分に埋める。そして金属の表面を平坦化
して、コンタクトホール111A及び溝111Bのみに
残置し、金属プラグ109及び第2層金属配線110を
形成する(図16)。
【0017】
【発明が解決しようとする課題】低誘電率膜には以下に
示す課題が存在している。 低誘電率膜は一般に膜の密度が低いため、湿気を含ん
だ雰囲気にその表面が曝されると雰囲気中の水分を吸湿
しやすい。水の分子は常態でも僅かに分極しているた
め、膜中に取りこまれると低誘電率膜の比誘電率を上昇
させてしまうという弊害をもたらす。 低誘電率膜は一般に、シリコン酸化膜に比較して膜の
エッチング速度が速く、エッチングの制御が難しい。
【0018】図10に示した半導体装置D3、並びに図
11〜16に示した半導体装置D3の製造方法におい
て、これらの課題が問題となる。
【0019】まずの課題については、半導体装置D3
の製造方法によると、第1の低誘電率膜103の表面及
び第2の低誘電率膜107の表面が雰囲気に露出する時
間(第1の低誘電率膜103の場合はエッチング防止膜
106が形成されるまでの時間、第2の低誘電率膜10
7の場合は図16の段階の後に何らかの膜がその表面に
形成されるまでの時間)が長いので吸湿しやすい。ちな
みに、シリコン酸化膜やシリコン酸窒化膜やシリコン窒
化膜等は水分を透過させにくいので、第1の低誘電率膜
103についていえば、エッチング防止膜106にそれ
らいずれかの膜を採用することで、以降の吸湿を防止す
ることは可能である。
【0020】また、第1層金属配線105または第2層
金属配線110を形成する際に、表面を平坦化する手法
としてCMP法を用いる場合には、水分を第1の低誘電
率膜103または第2の低誘電率膜107に浴びせるこ
とになるので、その場合にもの課題が問題となる。
【0021】またの課題については、半導体装置D3
を製造する工程中、エッチング防止膜106を除去する
際に第1の低誘電率膜103をオーバーエッチングして
しまう可能性があるという点で問題となる。図17は当
該問題を示す断面図である。コンタクトホール111A
及び溝111Bの形成時にはエッチング防止膜106が
あるので第1の低誘電率膜103はエッチングの影響を
受けないものの、エッチング防止膜106自身を除去す
る際には、図17に示すように第1の低誘電率膜103
がエッチングされやすく、オーバーエッチングによる窪
み103Aを生じやすいからである。このような窪み1
03Aが生じると、コンタクトホール111Aに金属プ
ラグ109を形成する際に金属膜の埋め込み不良が生じ
やすく、その結果、半導体装置の歩留まり低下の原因と
なる。例えば、コンタクトホール111Aの内部にバリ
アメタル(図示せず)を形成する場合、埋め込み不良の
ためバリアメタルの形成が不完全になり、配線金属が層
間絶縁膜にスパイクを発生させて絶縁性を阻害しやすい
からである。
【0022】これらの課題を解決し得る技術として、特
開平6−13470号公報に開示された技術がある。こ
の技術を半導体装置D4として、図18〜23を用いて
説明する。図18は半導体装置D4の構造を示したもの
であり、半導体装置D4は半導体装置D3と同様、基板
101、下部絶縁層102、第1の層間絶縁膜203、
第1層金属配線105、第2の層間絶縁膜207、コン
タクトホール111A、溝111B、金属プラグ109
及び第2層金属配線110を備えている(なお、この技
術では層間絶縁膜に低誘電率膜を採用しているわけでは
ないので、区別するために、半導体装置D3における第
1の低誘電率膜103を第1の層間絶縁膜203に、第
2の低誘電率膜107を第2の層間絶縁膜207に、そ
れぞれ変更している)。しかし半導体装置D4では、半
導体装置D3と異なりエッチング防止膜106が形成さ
れていない。その代わりに、第1の層間絶縁膜203の
上には第1層金属配線105の表面と同一平面内にある
表面を有する第1のエッチング防止膜104が、第2の
層間絶縁膜207の上には第2層金属配線110の表面
と同一平面内にある表面を有する第2のエッチング防止
膜108が、それぞれ形成されている。
【0023】また、図19〜23は半導体装置D4の製
造方法を示したものである。まず、図11と同様、基板
101の表面に各素子(図示せず)を形成した後、下部
絶縁層102、第1の層間絶縁膜203を形成する。そ
して、第1の層間絶縁膜203の表面に第1のエッチン
グ防止膜104を形成する(図19)。そして、第1の
層間絶縁膜203及び第1のエッチング防止膜104の
うち、第1層金属配線105を形成すべき部分をフォト
リソグラフィ技術によりエッチングする。その後、第1
層金属配線105の材料となる金属の膜を第1のエッチ
ング防止膜104の表面に形成し、エッチングされた部
分を充分に埋める。更に金属の表面を平坦化して、エッ
チングされた部分にのみ金属を残置して第1層金属配線
105を形成する(図20)。
【0024】次に、第2の層間絶縁膜207を形成し、
さらにその表面に第2のエッチング防止膜108を形成
する(図21)。そして、第2の層間絶縁膜207及び
第2のエッチング防止膜108の内部にコンタクトホー
ル111A及び溝111Bをフォトリソグラフィ技術に
より形成する(図22)。そして、金属プラグ109及
び第2層金属配線110の材料となる金属の膜を、第2
のエッチング防止膜108の表面に形成し、コンタクト
ホール111A及び溝111Bを充分に埋める。そして
金属の表面を平坦化して、コンタクトホール111A及
び溝111Bのみに残置し、金属プラグ109及び第2
層金属配線110を形成する(図23)。
【0025】このような半導体装置D4を用いれば、第
1のエッチング防止膜104の表面が第1層金属配線の
表面と同一平面内に存在するので、半導体装置D3のよ
うに、コンタクトホール111Aを形成した際に第1の
層間絶縁膜203が露出することがない。よって、半導
体装置D3の場合のエッチング防止膜106の除去の際
に生じていた窪み103Aは、生じにくい。
【0026】また、半導体装置D4の製造方法によれ
ば、第1の層間絶縁膜203の形成に続いて第1のエッ
チング防止膜104が形成され、第2の層間絶縁膜20
7の形成に続いて第2のエッチング防止膜108がその
表面に形成されるので、第1の層間絶縁膜203の表面
及び第2の層間絶縁膜207の表面が雰囲気に露出する
時間が短く、吸湿しにくい。さらに、第1層金属配線1
05または第2層金属配線110を形成する際に、表面
を平坦化する手法としてCMP法を用いる場合、第1の
エッチング防止膜104または第2のエッチング防止膜
108が存在するので、水分が第1の層間絶縁膜203
または第2の層間絶縁膜207に直接触れることはな
く、第1の層間絶縁膜203及び第2の層間絶縁膜20
7が吸湿しにくい。
【0027】しかしながら半導体装置D4であっても、
半導体装置D3に比べれば窪み103Aは生じにくいも
のの、コンタクトホール111Aの形成の際に第1層金
属配線105と第1のエッチング防止膜104との界面
104Aが露出してエッチャントに曝されるので、窪み
103Aの発生を充分に抑制できるわけではない。通
常、コンタクトホールは半導体装置D4において広く分
布しており、また、各領域によって微妙に表面の高さの
高低差があるため、コンタクトホール111Aの形成時
にはコンタクトを確実にするためにエッチング時間は長
めに設定されることが多い。すると、たとえエッチング
防止膜104が形成されていても、エッチング時間が長
いために実際には界面104Aにエッチャントがしみ込
んで窪み103Aを発生させやすい。これは、エッチン
グ防止膜104をたとえ厚く形成したとしても解決しが
たい問題である。
【0028】本発明は以上の課題を解決するためになさ
れたものであり、低誘電率膜と多層配線とを備える半導
体装置において、低誘電率膜がコンタクトホール内に露
出してオーバーエッチングされるのを防止することを目
的とする。
【0029】
【課題を解決するための手段】この発明のうち請求項1
にかかるものは、表面を有する第1の層間絶縁膜と、前
記第1の層間絶縁膜の前記表面上に形成され、表面を有
し、水分の透過を防止する第1のエッチング防止膜と、
前記第1の層間絶縁膜及び前記第1のエッチング防止膜
の内部に形成され、前記第1のエッチング防止膜の前記
表面に露出する第1の配線と、前記第1のエッチング防
止膜の前記表面上に形成され、表面を有し、水分の透過
を防止し、前記第1のエッチング防止膜に対しエッチン
グ選択性を有する第2のエッチング防止膜と、前記第2
のエッチング防止膜の前記表面上に形成され、表面を有
する第2の層間絶縁膜とを備える半導体装置である。
【0030】この発明のうち請求項2にかかるものは、
請求項1に記載の半導体装置であって、前記第2の層間
絶縁膜の前記表面に形成され、表面を有し、水分の透過
を防止する第3のエッチング防止膜と、前記第2の層間
絶縁膜並びに前記第2及び第3のエッチング防止膜の内
部に形成され、前記第1の配線と電気的に接続されつ
つ、前記第3のエッチング防止膜の前記表面に露出する
第2の配線と、前記第3のエッチング防止膜の前記表面
上に形成され、表面を有し、水分の透過を防止し、前記
第3のエッチング防止膜に対しエッチング選択性を有す
る第4のエッチング防止膜と、前記第4のエッチング防
止膜の前記表面上に形成された第3の層間絶縁膜とをさ
らに備える。
【0031】この発明のうち請求項3にかかるものは、
表面を有する第1の層間絶縁膜を準備する第1の工程
と、表面を有し、水分の透過を防止する第1のエッチン
グ防止膜を前記第1の層間絶縁膜の前記表面上に形成す
る第2の工程と、前記第1のエッチング防止膜を選択的
にエッチングする第3の工程と、エッチングが施された
前記第1のエッチング防止膜をマスクとして前記第1の
層間絶縁膜にエッチングを施す第4の工程と、前記第4
の工程で得られた構造の全面に、表面を有する第1の金
属膜を形成して、前記第1の層間絶縁膜及び前記第1の
エッチング防止膜のうちエッチングが施された部分に前
記第1の金属膜を埋め込む第5の工程と、前記第1のエ
ッチング防止膜の前記表面より外側の前記第1の金属膜
を除去し、前記第1の金属膜の前記表面を平坦化して、
残置した前記第1の金属膜を配線とする第6の工程と、
表面を有し、水分の透過を防止し、前記第1のエッチン
グ防止膜に対しエッチング選択性を有する第2のエッチ
ング防止膜を、前記第1のエッチング防止膜の前記表面
及び前記配線の前記表面上に形成する第7の工程と、表
面を有する第2の層間絶縁膜を前記第2のエッチング防
止膜の前記表面上に形成する第8の工程と、前記第2の
層間絶縁膜にエッチングを施し、前記第2のエッチング
防止膜の前記表面を選択的に露出させる第9の工程と、
露出した部分の前記第2のエッチング防止膜にエッチン
グを施し、前記配線を露出させる第10の工程と、前記
第10の工程で得られた構造の全面に、表面を有する第
2の金属膜を形成して、前記第2の層間絶縁膜及び前記
第2のエッチング防止膜のうちエッチングが施された部
分に前記第2の金属膜を埋め込む第11の工程とを備え
る半導体装置の製造方法である。
【0032】この発明のうち請求項4にかかるものは、
請求項3に記載の半導体装置の製造方法であって、前記
第9の工程は、表面を有し、水分の透過を防止し、異な
るエッチング条件に応じて前記第2のエッチング防止膜
との間で相互にエッチング選択性を有する第3のエッチ
ング防止膜を前記第2の層間絶縁膜の前記表面上に形成
する第12の工程と、前記第3のエッチング防止膜にエ
ッチングを施し、前記第2の層間絶縁膜の前記表面を選
択的に露出させる第13の工程と、エッチングされた前
記第3のエッチング防止膜をマスクとして前記第2の層
間絶縁膜にエッチングを施して第1の溝を形成し、前記
第2のエッチング防止膜の前記表面を選択的に露出させ
る第14の工程と、前記第14の工程に続いて、前記第
3のエッチング防止膜にエッチングを施し、前記第2の
層間絶縁膜の前記表面を選択的に露出させる第15の工
程と、前記第15の工程に続いて、エッチングされた前
記第3のエッチング防止膜をマスクとして前記第2の層
間絶縁膜にエッチングを施し、前記第2の層間絶縁膜中
にその底を有しつつ前記第1の溝と連通する第2の溝を
形成する第16の工程とを含む。
【0033】この発明のうち請求項5にかかるものは、
請求項3に記載の半導体装置の製造方法であって、前記
第8の工程と前記第9の工程との間に、表面を有し、水
分の透過を防止し、前記第2のエッチング防止膜に対し
エッチング選択性を有する第3のエッチング防止膜を前
記第2の層間絶縁膜の前記表面上に形成する第12の工
程と、前記第3のエッチング防止膜にエッチングを施
し、前記第2の層間絶縁膜の前記表面を選択的に露出さ
せる第13の工程と、エッチングされた前記第3のエッ
チング防止膜をマスクとして前記第2の層間絶縁膜にエ
ッチングを施して、前記第2の層間絶縁膜中に底を有す
る溝を形成する第14の工程とをさらに備える。
【0034】
【発明の実施の形態】実施の形態1.図1は、本実施の
形態にかかる半導体装置D1の構造を示す断面図であ
る。半導体装置D1は、金属プラグ9を介して接続され
た第1層金属配線5と第2層金属配線10とからなる多
層配線構造を備える。この多層配線構造を構成する金属
には、例えば銅が用いられる。半導体装置D1は更に基
板1を備え、基板1の表面には下部絶縁層2が形成され
ている。なお、基板1の表面及び下部絶縁層2の内部に
はトランジスタ等の素子や基板上の配線等が形成されて
いるが、図示を省略している。
【0035】下部絶縁層2の表面には第1の低誘電率膜
3が形成されている。低誘電率膜の材料としては例え
ば、水素化シルセスキオキサン(Hydrogen Silsesquiox
ane)、メチルシルセスキオキサン(Methyl Silsesquio
xane)、ポリアリルエーテル(Polyarylether)、ベン
ゾシクロブテン(Benzocyclobutene)、ポリテトラフロ
ロエチレン(Polytetrafluoroethylene)や、ポーラス
シリカであるキセロゲル(Xerogel)、エアロゲル(Aer
ogel)等の回転塗布法で形成される材料や、フッ素化シ
リコン酸化膜、フッ素化アモルファスカーボン、パリレ
ン(Parylene)等のCVD(Chemical Vapor Depositio
n)法で形成される材料が適用可能である。このような
低誘電率膜の比誘電率は1.8〜3.0程度である。本
実施の形態においては、例えばポリアリルエーテル(以
下、PAEと記す)を第1の低誘電率膜3に使用する。
PAEは炭素、酸素、水素を主成分とする有機物であ
る。
【0036】さらに本実施の形態では、第1の低誘電率
膜3の表面に第1のエッチング防止膜4が形成されてい
る。この第1のエッチング防止膜4は、水分の透過を防
止する膜であり、第1の低誘電率膜3が外部から水分を
吸湿するのを防止する機能を備えている。第1のエッチ
ング防止膜4の材料には、例えばシリコン酸化膜が採用
される。また、第1の低誘電率膜3及び第1のエッチン
グ防止膜4の内部には第1層金属配線5が、下部絶縁層
2の表面に接触しつつ、第1のエッチング防止膜4の表
面に露出して、水平方向に間隔を置いて複数形成されて
いる。
【0037】第1層金属配線5及び第1のエッチング防
止膜4の表面には、第2のエッチング防止膜6が形成さ
れている。つまり、本発明ではエッチング防止膜を二重
に設けている。第2のエッチング防止膜6には、第1の
エッチング防止膜4の材料に対しエッチング選択性を有
し、かつ、水分の透過を防止する材料が採用される。第
1のエッチング防止膜4にシリコン酸化膜を採用した場
合には、この第2のエッチング防止膜6に例えばシリコ
ン窒化膜が採用される。
【0038】第2のエッチング防止膜6の表面には第2
の低誘電率膜7が形成され、また、第2の低誘電率膜7
の表面には第3のエッチング防止膜8が形成されてい
る。第2の低誘電率膜7の材料には、例えば第1の低誘
電率膜3と同様、PAEが採用される。また第3のエッ
チング防止膜8は、水分の透過を防止する機能を備えて
いる。第3のエッチング防止膜8には例えば、第1のエ
ッチング防止膜4と同様、シリコン酸化膜が採用され
る。
【0039】そして、第2の低誘電率膜7及び第2のエ
ッチング防止膜6に形成されたコンタクトホール11A
には、金属プラグ9が形成されている。また、第2の低
誘電率膜7及び第3のエッチング防止膜8に形成され、
紙面垂直方向に延在する溝11Bには、第2層金属配線
10が形成されている。
【0040】本実施の形態にかかる半導体装置では、第
1のエッチング防止膜4と第2のエッチング防止膜6と
が形成されて二重のエッチング防止膜となっている。よ
って、コンタクトホール11Aの形成時には、たとえエ
ッチング時間が長い場合であっても第2の低誘電率膜7
のエッチングについては、第2のエッチング防止膜6が
形成されているのでエッチングを一旦停止できる。この
とき、第1層金属配線5と第1のエッチング防止膜4と
の界面4A及び第1の低誘電率膜3は、第2のエッチン
グ防止膜6に覆われているのでコンタクトホール11A
内に露出する可能性は低い。また、コンタクトを取るた
めにコンタクトホール11A内の第2のエッチング防止
膜6を除去する際には、第1のエッチング防止膜4と第
2のエッチング防止膜6との間にエッチング選択性があ
り、また、第2の低誘電率膜7をエッチングする場合と
は異なって第2のエッチング防止膜6のエッチング時間
を長くとる必要はないので、界面4Aが露出しても、半
導体装置D3の場合のように第1の低誘電率膜3に対し
てオーバーエッチングして窪みを発生させてしまう可能
性は低い。よって、コンタクトホール11A内で金属プ
ラグ9の埋め込み不良が生じにくい構造であり、半導体
装置としての信頼性が高い。
【0041】また、第1の低誘電率膜3については、そ
の表面に第1のエッチング防止膜4と第2のエッチング
防止膜6とが二重に形成されており、それぞれが水分の
透過を防止する機能を備えているので、吸湿する可能性
が少ない。また、第2の低誘電率膜7についても、その
表面に水分の透過を防止する第3のエッチング防止膜8
が形成されているので、吸湿する可能性が少ない。よっ
て、第1の低誘電率膜3及び第2の低誘電率膜7の比誘
電率を増大させない。
【0042】なお図示してはいないが、第2層金属配線
10及び第3のエッチング防止膜8の表面に更に、第2
のエッチング防止膜6と同様の第4のエッチング防止
膜、第2の低誘電率膜7と同様の第3の低誘電率膜、第
3のエッチング防止膜8と同様の第5のエッチング防止
膜、金属プラグ9と同様の金属プラグ、第2層金属配線
10と同様の第3層金属配線が、それぞれ形成されてい
てもよい。
【0043】その場合、第3のエッチング防止膜8と第
4のエッチング防止膜との間のエッチング選択性の関係
が、第1のエッチング防止膜4と第2のエッチング防止
膜6との間のエッチング選択性の関係と同様になるの
で、第2の低誘電率膜7に窪みを発生させる可能性は低
い。また、第2の低誘電率膜7の表面に第3のエッチン
グ防止膜8と第4のエッチング防止膜とが二重に形成さ
れていることになり、それぞれが水分の透過を防止する
機能を備えているので、第2の低誘電率膜7が吸湿する
可能性が少ない。また、第3の低誘電率膜についても、
その表面に水分の透過を防止する第5のエッチング防止
膜が形成されているので、吸湿する可能性が少ない。
【0044】もちろん、このような層構造がさらに繰り
返し形成されていてもよく、その場合も各層ごとに同様
の効果がある。一般的に表現すれば、第N(N≧1)層
金属配線の表面及び第(2N−1)のエッチング防止膜
の表面に更に、第(2N)のエッチング防止膜と第(N
+1)の低誘電率膜と第(2N+1)のエッチング防止
膜とがこの順に形成され、それらの内部に金属プラグと
第(N+1)層金属配線とが形成された構造とすればよ
い。
【0045】また、図2は本実施の形態の変形にかかる
半導体装置D2の構造を示す断面図である。このよう
に、第1のエッチング防止膜4及び第3のエッチング防
止膜8を、それぞれ、より厚い第1のエッチング防止膜
14及び第3のエッチング防止膜18として形成すれ
ば、エッチング防止効果が高まり、それぞれの膜の直下
の低誘電率膜に対してオーバーエッチングによる窪みを
発生させてしまう可能性がより少なくなる。また、第1
の低誘電率膜3及び第2の低誘電率膜7が吸湿する可能
性もより少なくなる。
【0046】なお、エッチング防止膜を二重に形成する
例として、例えば特開平8-264644号公報に記載の技術が
ある。図3は、この技術を半導体装置D3に適用した場
合について示したものである(ただし、この技術は低誘
電率膜を採用しているわけではないので、その点を区別
するために第1及び第2の低誘電率膜103,107の
代わりに、第1及び第2の層間絶縁膜203,207と
して示している。)。しかしこの技術によれば、第1の
層間絶縁膜203の表面にではなく、第1層金属配線1
05の表面に、エッチング防止膜106と同じ材料のエ
ッチング防止膜204を設ける点で本発明とは構成が異
なる。このような相違は、この技術がコンタクトホール
111A内のエッチング防止膜106を除去する際に同
時にエッチング防止膜204を除去して、自己整合的に
第1層配線105と金属プラグ109とのコンタクトを
とるのを目的とすることに起因している。つまり第1の
層間絶縁膜203の保護を目的とはしておらず、本願と
は目的が異なっている。
【0047】実施の形態2.本実施の形態は、実施の形
態1にかかる半導体装置D1を製造する方法について示
したものである。半導体装置D1を製造する方法につい
て、図4〜9を用いて説明する。まず、基板1の表面に
各素子(図示せず)を形成した後、その上に下部絶縁層
2を形成する。次に、例えば回転塗布法によりPAE膜
を第1の低誘電率膜3として下部絶縁層2の表面に形成
し、続いて、例えばプラズマCVD法によりシリコン酸
化膜を第1のエッチング防止膜4として第1の低誘電率
膜3の表面に形成する(図4)。
【0048】そして、エッチング防止膜4及び第1の低
誘電率膜3のうち、第1層金属配線5を形成すべき部分
に対しフォトリソグラフィ技術を適用する。すなわち、
第1のエッチング防止膜4の表面にレジストを形成して
パターニングし、第1のエッチング防止膜4をエッチン
グする。第1のエッチング防止膜4の材料がシリコン酸
化膜なので、例えばC48とArとの混合ガスを使用し
たプラズマエッチングを行えばよい。第1の低誘電率膜
3が露出した後はエッチングガスを変更し、第1のエッ
チング防止膜4をマスクとして下部絶縁層2が露出する
まで第1の低誘電率膜3をエッチングする。第1の低誘
電率膜3の材料がPAEなので、例えば、酸素及び窒素
の混合ガス、または酸素及び窒素及びArの混合ガス、
または窒素及び水素の混合ガスのいずれかをエッチング
ガスに用いればよい。これらの混合ガスはいずれも有機
物をエッチングすることができるため、最初に第1のエ
ッチング防止膜4上に形成したレジストもこのとき同時
に除去できる。なお、シリコン酸化膜やシリコン窒化膜
等は、これらの混合ガスではほとんどエッチングされな
いので、第1のエッチング防止膜4はエッチングの影響
を受けることはほとんどない。
【0049】この後、第1層金属配線5を形成するが、
その前に、第1の低誘電率膜3がエッチングした部分の
側壁から水分を吸湿している可能性があるので、熱処理
を行い水分を放出させておく。
【0050】そして、第1層金属配線5の材料となる金
属膜を第1のエッチング防止膜4の表面に形成し、第1
のエッチング防止膜4及び第1の低誘電率膜3のうちエ
ッチングされた部分を充分に埋める。本実施の形態にお
いては、例えばメッキ法により銅を埋め込む。その後、
例えば化学的機械研磨(CMP:Chemical Mechanical
Polishing)法を用いて第1のエッチング防止膜4上の
不要な金属膜を除去し、その金属の表面を平坦化するこ
とで第1層金属配線5を形成する(図5)。なお、金属
膜を埋め込むプロセスとしては、メッキ法の他に、スパ
ッタ法で成膜した後に熱処理により金属膜を軟化させて
埋め込むリフロー法や、CVD法等がある。また、金属
膜の材料には銅の他に、Al合金等が採用されてもよ
い。
【0051】次に、第1のエッチング防止膜4及び第1
層金属配線5の表面に、例えばプラズマCVD法により
シリコン窒化膜を第2のエッチング防止膜6として形成
する。更にエッチング防止膜6の表面に、例えば回転塗
布法によりPAE膜を第2の低誘電率膜7として形成す
る。そして更に第2の低誘電率膜7の表面に、第2のエ
ッチング防止膜6に対してエッチング選択性を有する第
3のエッチング防止膜8を、例えばプラズマCVD法に
よりシリコン酸化膜を第3のエッチング防止膜8として
形成する(図6)。
【0052】そして、第2の低誘電率膜7及び第3のエ
ッチング防止膜8にコンタクトホール11A及び溝11
Bを、フォトリソグラフィ技術により形成する。このと
き、先にコンタクトホール11Aを形成してから溝11
Bを形成する方法と、先に溝11Bを形成してからコン
タクトホール11Aを形成する方法とがあるが、いずれ
を用いてもよい。以下では、例えば前者の方法を採用し
た場合について述べる。
【0053】まず、第3のエッチング防止膜8の表面に
レジストを形成してコンタクトホール11Aのパターニ
ングをし、第3のエッチング防止膜8をエッチングす
る。第3のエッチング防止膜8の材料がシリコン酸化膜
なので、第1のエッチング防止膜4と同様、例えばC4
8とArとの混合ガスを使用したプラズマエッチング
を行えばよい。第2の低誘電率膜7が露出した後は、エ
ッチングガスを変更し、第2のエッチング防止膜6が露
出するまで第2の低誘電率膜7をエッチングする。第2
の低誘電率膜7の材料がPAEなので、第1の低誘電率
膜3と同様、例えば、酸素及び窒素の混合ガス、または
酸素及び窒素及びArの混合ガス、または窒素及び水素
の混合ガスのいずれかをエッチングガスに用いればよ
い。これらの混合ガスはいずれも有機物をエッチングす
ることができるため、最初に第3のエッチング防止膜8
上に形成したレジストもこのとき同時に除去できる。一
方、これらの混合ガスは第2のエッチング防止膜6であ
るシリコン窒化膜をほとんどエッチングすることができ
ないので、コンタクトホール11Aの形成は第2のエッ
チング防止膜6が露出すれば、停止する。
【0054】次に、溝11Bについてもコンタクトホー
ル11Aと同様にしてエッチングを行い、コンタクトホ
ール11Aに連通し、第1の低誘電率膜3中に底を有す
るように形成する。つまり、第3のエッチング防止膜8
の表面にレジストを形成して、溝11Bが形成済みのコ
ンタクトホール11Aと交わるようにパターニングを
し、第3のエッチング防止膜8をプラズマエッチングす
る。ただしこのとき、すでに第2のエッチング防止膜6
であるシリコン窒化膜が露出しているので、第3のエッ
チング防止膜8であるシリコン酸化膜をエッチングする
際に第2のエッチング防止膜6をエッチングしないよう
にしなければならない。そこで、シリコン酸化膜のエッ
チング速度とシリコン窒化膜のエッチング速度の比が、
例えば10:1となるようにエッチング条件を調節して
おく。例えば、先にも使用したC48とArとの混合ガ
スは、シリコン窒化膜に対して上記の条件を満たすよう
調整できるので、同様にこのガスによるプラズマエッチ
ングを行えばよい。
【0055】そして、第2の低誘電率膜7が露出した後
は、エッチングガスを、酸素及び窒素の混合ガス、また
は酸素及び窒素及びArの混合ガス、または窒素及び水
素の混合ガスのいずれかに変更し、所望の幅及び深さと
なるまで第2の低誘電率膜7をエッチングして溝11B
を形成する(図7)。
【0056】続いて今度は、第3のエッチング防止膜8
はエッチングされずにコンタクトホール11A内の第2
のエッチング防止膜6のみがエッチングされる条件でエ
ッチングを行う。そのために、シリコン酸化膜のエッチ
ング速度とシリコン窒化膜のエッチング速度の比が、例
えば1:10となるようにエッチング条件を調節してお
く。例えば塩素と酸素との混合ガスを用いれば、上記の
条件を満たすよう調整できるので、このガスによるプラ
ズマエッチングを行えばよい。このようにして、コンタ
クトホール11A内に第1層金属配線5を露出させる
(図8)。なお、塩素と酸素との混合ガスを用いれば、
第2の低誘電率膜7は多少エッチングされてしまうの
で、溝11Bの幅は広がり、底面の高さは低くなる。よ
って予め、第2のエッチング防止膜6のエッチング時間
や、そのときの第2の低誘電率膜7のエッチング速度等
を考慮した上で、溝11Bの幅及び深さを決定しておけ
ばよい。
【0057】なお以上は、先にコンタクトホール11A
を形成してから溝11Bを形成する場合についての説明
であったが、先に溝11Bを形成してからコンタクトホ
ール11Aを形成する場合には、以下の点で工程がもう
少し行いやすいものとなる。つまり、第1に、溝11B
の形成の際に第2のエッチング防止膜6が露出しないの
で、第3のエッチング防止膜8をエッチングしつつ第2
のエッチング防止膜6はエッチングしないようにエッチ
ング選択性を考慮する必要がなく、第2に、コンタクト
ホール11Aの形成のためには、溝11B内の第2の低
誘電率膜7をパターニングしてエッチングするだけでよ
く、第3のエッチング防止膜8をエッチングする必要が
ないからである。
【0058】ただしその場合は、コンタクトホール11
Aのマスクパターンを、形成済みの溝11Bに合わせつ
つフォトリソグラフィを行う必要があるので、マスクの
アライメント調整を慎重に行わなくてはならない。その
点、先にコンタクトホール11Aを形成する場合には、
多少のアライメントのずれは許容される。
【0059】さてこの後、金属プラグ9及び第2層金属
配線10を形成するが、その前に、第2の低誘電率膜7
がコンタクトホール11A及び溝11Bの側壁部分から
水分を吸湿している可能性があるので、熱処理を行い水
分を放出させておく。
【0060】そして、金属プラグ9及び第2層金属配線
10の材料となる金属膜を、第3のエッチング防止膜8
の表面に形成してコンタクトホール11A及び溝11B
を充分に埋め、その金属の表面を例えばCMP法により
平坦化して金属をコンタクトホール11A及び溝11B
のみに残置し、金属プラグ9及び第2層金属配線10を
形成する(図9)。
【0061】なお、層構造の繰り返しを有する半導体装
置を製造する場合には、以上の工程を繰り返せばよい。
【0062】本実施の形態にかかる半導体装置の製造方
法を用いれば、第2の低誘電率膜7のエッチングについ
ては、第2のエッチング防止膜6が形成されているので
エッチングを一旦停止できる。このとき、コンタクトホ
ール11Aがフォトマスクのアライメントのずれた状態
で形成された場合であっても、第1層金属配線5と第1
のエッチング防止膜4との界面4A及び第1の低誘電率
膜3は、第2のエッチング防止膜6に覆われているので
コンタクトホール11A内に露出する可能性は低い。ま
た、コンタクトを取るためにコンタクトホール11A内
の第2のエッチング防止膜6を除去する際には、第1の
エッチング防止膜4と第2のエッチング防止膜6との間
にエッチング選択性があり、また、第2の低誘電率膜7
をエッチングする場合とは異なって第2のエッチング防
止膜6のエッチング時間を長くとる必要はないので、半
導体装置D3の場合のように第1の低誘電率膜3に対し
てオーバーエッチングして窪みを発生させてしまう可能
性が低い。
【0063】また、第1の低誘電率膜3の形成に続いて
第1のエッチング防止膜4が形成され、第2の低誘電率
膜7の形成に続いて第2のエッチング防止膜8がその表
面に形成されるので、第1の低誘電率膜3の表面及び第
2の低誘電率膜7の表面が雰囲気に露出する時間が短
く、吸湿しにくい。さらに、第1層金属配線5または第
2層金属配線10を形成する際に、表面を平坦化する手
法としてCMP法を用いる場合であっても、第1のエッ
チング防止膜4または第3のエッチング防止膜8が存在
するので、水分が第1の低誘電率膜3または第2の低誘
電率膜7に直接触れることはなく、第1の低誘電率膜3
及び第2の低誘電率膜7が吸湿しにくい。
【0064】また、コンタクトホール11Aを先に形成
する場合には、第3のエッチング防止膜8が第2のエッ
チング防止膜6に対しエッチング選択性を有するので、
エッチング条件を調整することで、第3のエッチング防
止膜8の表面を溝11B形成用にパターニングする際に
は第3のエッチング防止膜8をエッチングしつつ第2の
エッチング防止膜6はエッチングしないようにすること
ができる。一方、第2のエッチング防止膜6にエッチン
グを施して第1層金属配線5を露出させる際には第2の
エッチング防止膜6をエッチングしつつ第3のエッチン
グ防止膜8はエッチングしないようにすることができ
る。
【0065】また、第1層金属配線5に銅等を採用した
場合であっても、第2のエッチング防止膜6が存在する
ので、第1層金属配線5の酸化を防ぐことが可能とな
る。
【0066】
【発明の効果】この発明のうち請求項1にかかる半導体
装置を用いれば、第2の層間絶縁膜及び第2のエッチン
グ防止膜に溝を形成してその内部に第1の配線を露出さ
せる際に、まず第2の層間絶縁膜のエッチングを行い、
次に溝の内部の第2のエッチング防止膜を除去するが、
第2の層間絶縁膜のエッチングについては、第2のエッ
チング防止膜が形成されているのでエッチングを一旦停
止できる。このとき、第1の配線と第1のエッチング防
止膜との界面及び第1の層間絶縁膜は、第2のエッチン
グ防止膜に覆われているので溝の内部に露出する可能性
は低い。また、溝の内部の第2のエッチング防止膜を除
去する際には、第1のエッチング防止膜と第2のエッチ
ング防止膜との間にエッチング選択性があるので、第1
のエッチング防止膜に覆われた第1の層間絶縁膜に対し
てオーバーエッチングして窪みを発生させてしまう可能
性は低い。よって、溝の内部に導電体を確実に埋め込む
ことができ、第1の配線と導電体との間で信頼性の高い
コンタクトを実現できる。また、第1の層間絶縁膜につ
いては、その表面上に第1のエッチング防止膜と第2の
エッチング防止膜とが二重に形成されており、それぞれ
が水分の透過を防止する機能を備えているので、吸湿す
る可能性が少なく、第1の層間絶縁膜の比誘電率の増大
が抑制される。
【0067】この発明のうち請求項2にかかる半導体装
置を用いれば、第3の層間絶縁膜及び第4のエッチング
防止膜に溝を形成して、その内部に第2の配線を露出さ
せる際に、まず第3の層間絶縁膜のエッチングを行い、
次に溝の内部の第4のエッチング防止膜を除去するが、
第3の層間絶縁膜のエッチングについては、第4のエッ
チング防止膜が形成されているのでエッチングを一旦停
止できる。このとき、第2の配線と第3のエッチング防
止膜との界面及び第2の層間絶縁膜は、第4のエッチン
グ防止膜に覆われているので溝の内部に露出する可能性
は低い。また、溝の内部の第4のエッチング防止膜を除
去する際には、第3のエッチング防止膜と第4のエッチ
ング防止膜との間にエッチング選択性があるので、第3
のエッチング防止膜に覆われた第2の層間絶縁膜に対し
てオーバーエッチングして窪みを発生させてしまう可能
性は低い。よって、溝の内部に導電体を確実に埋め込む
ことができ、第2の配線と導電体との間で信頼性の高い
コンタクトを実現できる。また、第2の層間絶縁膜につ
いては、その表面上に第3のエッチング防止膜と第4の
エッチング防止膜とが二重に形成されており、それぞれ
が水分の透過を防止する機能を備えているので、吸湿す
る可能性が少なく、第2の層間絶縁膜の比誘電率の増大
が抑制される。
【0068】この発明のうち請求項3にかかる半導体装
置の製造方法を用いれば、第2の層間絶縁膜のエッチン
グについては、第2のエッチング防止膜が形成されてい
るのでエッチングを一旦停止できる。このとき、配線と
第1のエッチング防止膜との界面及び第1の層間絶縁膜
は、第2のエッチング防止膜に覆われているので露出す
る可能性は低い。また、第2のエッチング防止膜を除去
する際には、第1のエッチング防止膜と第2のエッチン
グ防止膜との間にエッチング選択性があるので、第1の
エッチング防止膜に覆われた第1の層間絶縁膜に対して
オーバーエッチングして窪みを発生させてしまう可能性
が低い。よって、第2の金属膜と配線との間で信頼性の
高いコンタクトを実現できる。また、第1の層間絶縁膜
の形成に続いて第1のエッチング防止膜が形成されるの
で、第1の層間絶縁膜の表面が雰囲気に露出する時間が
短く、吸湿しにくい。さらに、配線を形成する際に、表
面を平坦化する手法としてCMP法を用いる場合であっ
ても、第1のエッチング防止膜が存在するので、水分が
第1の層間絶縁膜に直接触れることはなく、第1の層間
絶縁膜が吸湿しにくい。また、配線に銅等を採用した場
合であっても、第2のエッチング防止膜が存在するの
で、配線の酸化を防ぐことが可能となる。
【0069】この発明のうち請求項4にかかる半導体装
置の製造方法を用いれば、第2の層間絶縁膜の形成に続
いて第3のエッチング防止膜がその表面に形成されるの
で、第2の層間絶縁膜の表面が雰囲気に露出する時間が
短く、吸湿しにくい。また、第3のエッチング防止膜と
第2のエッチング防止膜とが異なるエッチング条件に応
じて相互にエッチング選択性を有するので、エッチング
条件を調整することで、第3のエッチング防止膜の表面
を第2の溝形成用にパターニングする際には第3のエッ
チング防止膜をエッチングしつつ第2のエッチング防止
膜はエッチングしないようにすることができる。一方、
第2のエッチング防止膜にエッチングを施して配線を露
出させる際には第2のエッチング防止膜をエッチングし
つつ第3のエッチング防止膜はエッチングしないように
することができる。
【0070】この発明のうち請求項5にかかる半導体装
置の製造方法を用いれば、第2の層間絶縁膜の形成に続
いて第3のエッチング防止膜がその表面に形成されるの
で、第2の層間絶縁膜の表面が雰囲気に露出する時間が
短く、吸湿しにくい。また、第3のエッチング防止膜が
第2のエッチング防止膜に対しエッチング選択性を有す
るので、第2のエッチング防止膜にエッチングを施して
配線を露出させる際には、エッチング条件を調整するこ
とで、第2のエッチング防止膜をエッチングしつつ第3
のエッチング防止膜はエッチングしないようにすること
ができる。また、溝の形成の際に第2のエッチング防止
膜が露出しないので、第3のエッチング防止膜をエッチ
ングしつつ第2のエッチング防止膜はエッチングしない
ようにエッチング選択性を考慮する必要がないので、工
程が行いやすい。さらに、第2のエッチング防止膜を露
出させる際には第3のエッチング防止膜をエッチングす
る必要がないので、工程が行いやすい。
【図面の簡単な説明】
【図1】 実施の形態1の半導体装置の構造を示す断面
図である。
【図2】 実施の形態1の半導体装置の変形例を示す断
面図である。
【図3】 従来の半導体装置の構造を示す断面図であ
る。
【図4】 実施の形態2の半導体装置の製造方法の各工
程を示す断面図である。
【図5】 実施の形態2の半導体装置の製造方法の各工
程を示す断面図である。
【図6】 実施の形態2の半導体装置の製造方法の各工
程を示す断面図である。
【図7】 実施の形態2の半導体装置の製造方法の各工
程を示す断面図である。
【図8】 実施の形態2の半導体装置の製造方法の各工
程を示す断面図である。
【図9】 実施の形態2の半導体装置の製造方法の各工
程を示す断面図である。
【図10】 従来の半導体装置の構造を示す断面図であ
る。
【図11】 従来の半導体装置の製造方法の各工程を示
す断面図である。
【図12】 従来の半導体装置の製造方法の各工程を示
す断面図である。
【図13】 従来の半導体装置の製造方法の各工程を示
す断面図である。
【図14】 従来の半導体装置の製造方法の各工程を示
す断面図である。
【図15】 従来の半導体装置の製造方法の各工程を示
す断面図である。
【図16】 従来の半導体装置の製造方法の各工程を示
す断面図である。
【図17】 従来の半導体装置の問題点を示す断面図で
ある。
【図18】 従来の半導体装置の構造を示す断面図であ
る。
【図19】 従来の半導体装置の製造方法の各工程を示
す断面図である。
【図20】 従来の半導体装置の製造方法の各工程を示
す断面図である。
【図21】 従来の半導体装置の製造方法の各工程を示
す断面図である。
【図22】 従来の半導体装置の製造方法の各工程を示
す断面図である。
【図23】 従来の半導体装置の製造方法の各工程を示
す断面図である。
【符号の説明】
1 基板、2 下部絶縁層、3 第1の低誘電率膜、4
第1のエッチング防止膜、5 第1層金属配線、6
第2のエッチング防止膜、7 第2の低誘電率膜、8
第3のエッチング防止膜、9 金属プラグ、10 第2
層金属配線、11A コンタクトホール、11B 溝。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 表面を有する第1の層間絶縁膜と、 前記第1の層間絶縁膜の前記表面上に形成され、表面を
    有し、水分の透過を防止する第1のエッチング防止膜
    と、 前記第1の層間絶縁膜及び前記第1のエッチング防止膜
    の内部に形成され、前記第1のエッチング防止膜の前記
    表面に露出する第1の配線と、 前記第1のエッチング防止膜の前記表面上に形成され、
    表面を有し、水分の透過を防止し、前記第1のエッチン
    グ防止膜に対しエッチング選択性を有する第2のエッチ
    ング防止膜と、 前記第2のエッチング防止膜の前記表面上に形成され、
    表面を有する第2の層間絶縁膜とを備える半導体装置。
  2. 【請求項2】 前記第2の層間絶縁膜の前記表面に形成
    され、表面を有し、水分の透過を防止する第3のエッチ
    ング防止膜と、 前記第2の層間絶縁膜並びに前記第2及び第3のエッチ
    ング防止膜の内部に形成され、前記第1の配線と電気的
    に接続されつつ、前記第3のエッチング防止膜の前記表
    面に露出する第2の配線と、 前記第3のエッチング防止膜の前記表面上に形成され、
    表面を有し、水分の透過を防止し、前記第3のエッチン
    グ防止膜に対しエッチング選択性を有する第4のエッチ
    ング防止膜と、 前記第4のエッチング防止膜の前記表面上に形成された
    第3の層間絶縁膜とをさらに備える請求項1に記載の半
    導体装置。
  3. 【請求項3】 表面を有する第1の層間絶縁膜を準備す
    る第1の工程と、 表面を有し、水分の透過を防止する第1のエッチング防
    止膜を前記第1の層間絶縁膜の前記表面上に形成する第
    2の工程と、 前記第1のエッチング防止膜を選択的にエッチングする
    第3の工程と、 エッチングが施された前記第1のエッチング防止膜をマ
    スクとして前記第1の層間絶縁膜にエッチングを施す第
    4の工程と、 前記第4の工程で得られた構造の全面に、表面を有する
    第1の金属膜を形成して、前記第1の層間絶縁膜及び前
    記第1のエッチング防止膜のうちエッチングが施された
    部分に前記第1の金属膜を埋め込む第5の工程と、 前記第1のエッチング防止膜の前記表面より外側の前記
    第1の金属膜を除去し、前記第1の金属膜の前記表面を
    平坦化して、残置した前記第1の金属膜を配線とする第
    6の工程と、 表面を有し、水分の透過を防止し、前記第1のエッチン
    グ防止膜に対しエッチング選択性を有する第2のエッチ
    ング防止膜を、前記第1のエッチング防止膜の前記表面
    及び前記配線の前記表面上に形成する第7の工程と、 表面を有する第2の層間絶縁膜を前記第2のエッチング
    防止膜の前記表面上に形成する第8の工程と、 前記第2の層間絶縁膜にエッチングを施し、前記第2の
    エッチング防止膜の前記表面を選択的に露出させる第9
    の工程と、 露出した部分の前記第2のエッチング防止膜にエッチン
    グを施し、前記配線を露出させる第10の工程と、 前記第10の工程で得られた構造の全面に、表面を有す
    る第2の金属膜を形成して、前記第2の層間絶縁膜及び
    前記第2のエッチング防止膜のうちエッチングが施され
    た部分に前記第2の金属膜を埋め込む第11の工程とを
    備える半導体装置の製造方法。
  4. 【請求項4】 前記第9の工程は、 表面を有し、水分の透過を防止し、異なるエッチング条
    件に応じて前記第2のエッチング防止膜との間で相互に
    エッチング選択性を有する第3のエッチング防止膜を前
    記第2の層間絶縁膜の前記表面上に形成する第12の工
    程と、 前記第3のエッチング防止膜にエッチングを施し、前記
    第2の層間絶縁膜の前記表面を選択的に露出させる第1
    3の工程と、 エッチングされた前記第3のエッチング防止膜をマスク
    として前記第2の層間絶縁膜にエッチングを施して第1
    の溝を形成し、前記第2のエッチング防止膜の前記表面
    を選択的に露出させる第14の工程と、 前記第14の工程に続いて、前記第3のエッチング防止
    膜にエッチングを施し、前記第2の層間絶縁膜の前記表
    面を選択的に露出させる第15の工程と、 前記第15の工程に続いて、エッチングされた前記第3
    のエッチング防止膜をマスクとして前記第2の層間絶縁
    膜にエッチングを施し、前記第2の層間絶縁膜中にその
    底を有しつつ前記第1の溝と連通する第2の溝を形成す
    る第16の工程とを含む、請求項3に記載の半導体装置
    の製造方法。
  5. 【請求項5】 前記第8の工程と前記第9の工程との間
    に、 表面を有し、水分の透過を防止し、前記第2のエッチン
    グ防止膜に対しエッチング選択性を有する第3のエッチ
    ング防止膜を前記第2の層間絶縁膜の前記表面上に形成
    する第12の工程と、 前記第3のエッチング防止膜にエッチングを施し、前記
    第2の層間絶縁膜の前記表面を選択的に露出させる第1
    3の工程と、 エッチングされた前記第3のエッチング防止膜をマスク
    として前記第2の層間絶縁膜にエッチングを施して、前
    記第2の層間絶縁膜中に底を有する溝を形成する第14
    の工程とをさらに備える請求項3に記載の半導体装置の
    製造方法。
JP11097386A 1999-04-05 1999-04-05 半導体装置及びその製造方法 Pending JP2000294631A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11097386A JP2000294631A (ja) 1999-04-05 1999-04-05 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11097386A JP2000294631A (ja) 1999-04-05 1999-04-05 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008152767A Division JP4745370B2 (ja) 2008-06-11 2008-06-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000294631A true JP2000294631A (ja) 2000-10-20

Family

ID=14191085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11097386A Pending JP2000294631A (ja) 1999-04-05 1999-04-05 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000294631A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301237B2 (en) 2004-09-22 2007-11-27 Renesas Technology Corp. Semiconductor device
KR101095530B1 (ko) * 2008-08-12 2011-12-19 엘지이노텍 주식회사 리드프레임 반도체 패키지 및 그 제조방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169151A (ja) * 1983-03-17 1984-09-25 Toshiba Corp 半導体装置の製造方法
JPH0214552A (ja) * 1988-01-27 1990-01-18 Advanced Micro Devices Inc 半導体装置内の下方レベルの金属に接触するように少なくとも1つの付加的なレベルの金属相互接続を形成するための方法
JPH1092924A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置及びその製造方法
JPH10209273A (ja) * 1997-01-16 1998-08-07 Fujitsu Ltd 半導体装置の製造方法
JPH10284602A (ja) * 1997-02-05 1998-10-23 Fujitsu Ltd 半導体装置およびその製造方法
JPH1117008A (ja) * 1997-06-27 1999-01-22 Nec Corp 半導体装置およびその製造方法
JPH1140663A (ja) * 1997-07-16 1999-02-12 Sony Corp 多層配線の形成方法
JP2000150519A (ja) * 1998-08-31 2000-05-30 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169151A (ja) * 1983-03-17 1984-09-25 Toshiba Corp 半導体装置の製造方法
JPH0214552A (ja) * 1988-01-27 1990-01-18 Advanced Micro Devices Inc 半導体装置内の下方レベルの金属に接触するように少なくとも1つの付加的なレベルの金属相互接続を形成するための方法
JPH1092924A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置及びその製造方法
JPH10209273A (ja) * 1997-01-16 1998-08-07 Fujitsu Ltd 半導体装置の製造方法
JPH10284602A (ja) * 1997-02-05 1998-10-23 Fujitsu Ltd 半導体装置およびその製造方法
JPH1117008A (ja) * 1997-06-27 1999-01-22 Nec Corp 半導体装置およびその製造方法
JPH1140663A (ja) * 1997-07-16 1999-02-12 Sony Corp 多層配線の形成方法
JP2000150519A (ja) * 1998-08-31 2000-05-30 Fujitsu Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301237B2 (en) 2004-09-22 2007-11-27 Renesas Technology Corp. Semiconductor device
US7465662B2 (en) 2004-09-22 2008-12-16 Renesas Technology Corp. Method of making semiconductor device
KR101095530B1 (ko) * 2008-08-12 2011-12-19 엘지이노텍 주식회사 리드프레임 반도체 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US5801094A (en) Dual damascene process
US6242339B1 (en) Interconnect structure and method for forming the same
US20070010087A1 (en) Method of manufacturing a semiconductor wafer device having separated conductive patterns in peripheral area
US6323118B1 (en) Borderless dual damascene contact
JP2004179659A (ja) 集積回路におけるダマシン金属導体のためのビア形成
JP2008277437A (ja) 半導体装置およびその製造方法
US6821896B1 (en) Method to eliminate via poison effect
JPH09129727A (ja) 半導体装置及びその製造方法
JP4278497B2 (ja) 半導体装置の製造方法
TW200409172A (en) Manufacturing method for semiconductor device and the semiconductor device
JPH11162982A (ja) 半導体装置の製造方法
JP2001007202A (ja) 半導体装置の製造方法
GB2325083A (en) A dual damascene process
JP4745370B2 (ja) 半導体装置の製造方法
JP2012134422A (ja) 半導体装置及びその製造方法
JP2000294631A (ja) 半導体装置及びその製造方法
JP4819188B2 (ja) 半導体装置の製造方法
JP2000306998A (ja) 半導体装置及びその製造方法
KR100236079B1 (ko) 배선 형성 방법
KR100262009B1 (ko) 반도체장치의 제조 방법
JP2000299377A (ja) 多層配線およびその形成方法
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법
JPH10163316A (ja) 半導体装置における埋め込み配線の形成方法
KR100461784B1 (ko) 듀얼 다마신 구조를 갖는 반도체 소자의 제조 방법
JPH10173051A (ja) 配線形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080401

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930