JP2000306998A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000306998A
JP2000306998A JP11112266A JP11226699A JP2000306998A JP 2000306998 A JP2000306998 A JP 2000306998A JP 11112266 A JP11112266 A JP 11112266A JP 11226699 A JP11226699 A JP 11226699A JP 2000306998 A JP2000306998 A JP 2000306998A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
interlayer insulating
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11112266A
Other languages
English (en)
Other versions
JP3309907B2 (ja
Inventor
Koji Yokoyama
孝司 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11226699A priority Critical patent/JP3309907B2/ja
Publication of JP2000306998A publication Critical patent/JP2000306998A/ja
Application granted granted Critical
Publication of JP3309907B2 publication Critical patent/JP3309907B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 層間絶縁膜に比誘電率の小さい材料が用いら
れ配線の信号伝播遅延が改善されて高速動作が可能であ
りながら、放熱性が改善され故障が低減された高信頼性
の半導体装置を提供する。 【解決手段】 層間絶縁膜を介して上層配線と下層配線
を有し、上層配線と下層配線とを電気的に接続する接続
部を有する半導体装置において、接続部と同一材料から
なる熱伝導部を、層間絶縁膜上面に達するように下層配
線上に絶縁性薄膜を介して形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関する。
【0002】
【従来の技術】近年、コンピュータを始めとして電子機
器の性能向上が著しいが、さらなる性能の向上が求めら
れている。これらの電子機器の性能は、使用するLSI
の性能に大きく影響を受けるため、高性能のLSIが必
要とされている。特に、LSIの信号処理の高速化の要
求は年々高まっている。
【0003】LSIの信号処理速度は、主にトランジス
タ自体の動作速度および配線での信号伝播遅延時間の大
小で決まってくる。従来、大きく影響を及ぼしていたト
ランジスタの動作速度は、トランジスタのサイズを縮小
化することで向上させてきた。しかし、設計ルールが
0.25ミクロンより小さなLSIでは、後者の配線の
信号伝播遅延に関する影響が大きく現れはじめている。
特に配線層が4層を超える多層配線構造を有するLSI
デバイスにおいては、その影響は大きい。
【0004】そこで、配線の信号伝播遅延を改善する方
法として、従来のシリコン酸化膜よりも比誘電率の小さ
い層間絶縁膜を使用し、配線間や配線層間の容量を低減
する方法が検討されている。比誘電率の小さい絶縁膜と
して、ベンゾシクロブテン、パリレン、フッ素化ポリア
リルエーテル、フッ素化アモルファスカーボン等の有機
系材料或いはフィラー材料によるポーラス膜、空孔を有
するシリコン酸化膜等のポーラス膜の検討が進められて
いる。
【0005】従来の半導体装置の製造方法を図9を用い
て説明する。まず、トランジスタ等の形成してあるシリ
コン基板101上に、バリアメタル層102を介して第
1の配線103を形成する。こ第1の配線103上に反
射防止膜104を形成した後、基板全面に、プラズマC
VD法や塗布法によって、ベンゾシクロブテン、パリレ
ン、フッ素化ポリアリルエーテル、フッ素化アモルファ
スカーボン等の有機系材料或いはフィラー材料によるポ
ーラス膜、空孔を有するシリコン酸化膜等のポーラス膜
からなる層間絶縁膜105を形成する。この層間絶縁膜
105に第1配線103に達するようにコンタクト孔を
形成し導電性材料を埋め込んでコンタクト部106を形
成する。層間絶縁膜のコンタクト部上に第2配線107
を形成し、第2配線と第1配線103とを電気的に導通
させる。
【0006】
【発明が解決しようとする課題】しかしながら、層間絶
縁膜に、シリコン酸化膜に代えて比誘電率の小さい上記
絶縁材料を用いた従来の半導体装置は、この絶縁材料の
熱伝導率が低いため、配線やトランジスタで発生する熱
がデバイス内に溜り、デバイス故障の原因につながる。
【0007】これらの絶縁材料は、シリコン酸化膜の熱
伝導率1.2Wm-1-1と比較すると小さく、例えば有
機系のパリレンからなる膜では0.25Wm-1-1程度
であり、空孔を有するシリコン酸化膜からなるポーラス
膜を使用した場合では、空孔の割合に従い1.2Wm-1
-1から0.1Wm-1-1程度にまで低下していく。一
般に、比誘電率が小さいものほど熱伝導率が低下する傾
向にある。LSIデバイスの開発は、現在、消費電力を
低減させトランジスタ単体の発熱量を低下させる動きに
あるが、集積度が大幅に増加しているため、総熱量は増
加の傾向にある。さらに配線総数の増加により配線層で
の発熱量も増加している。このような状況下で熱伝導性
の低い低誘電率材料を使用すると、放熱性の低下により
デバイスが故障しやすくなり信頼性を大きく低下させる
ことになる。
【0008】そこで本発明の目的は、層間絶縁膜に比誘
電率の小さい材料が用いられ配線の信号伝播遅延が改善
されて高速動作が可能でありながら、放熱性が改善され
故障が低減された高信頼性の半導体装置およびその製造
方法を提供することにある。
【0009】
【課題を解決するための手段】第1の発明は、層間絶縁
膜を介して上層配線と下層配線を有し、上層配線と下層
配線とを電気的に接続する接続部を有する半導体装置に
おいて、接続部と同一材料からなる熱伝導部が、層間絶
縁膜上面に達するように下層配線上に絶縁性薄膜を介し
て形成されていることを特徴とする半導体装置に関す
る。
【0010】第2の発明は、下層絶縁膜に形成された溝
に導電性金属材料が埋め込まれて形成された下層配線
と、下層配線および下層絶縁膜上に形成された層間絶縁
膜上に形成された上層配線を有し、上層配線と下層配線
とを電気的に接続する接続部を有する半導体装置におい
て、接続部と同一材料からなる熱伝導部が、層間絶縁膜
上面に達するように下層配線上に絶縁性薄膜を介して形
成され、該絶縁性薄膜は下層絶縁膜上にも形成されてい
ることを特徴とする半導体装置に関する。
【0011】第3の発明は、層間絶縁膜を介して上層配
線と下層配線を有し、上層配線と下層配線とを電気的に
接続する接続部を有する半導体装置において、接続部と
同一材料からなる熱伝導部が下層配線上に層間絶縁膜上
面に達するように形成され、層間絶縁膜上面に熱伝導部
が露出した熱伝導部露出領域が絶縁性薄膜に覆われ、該
絶縁性薄膜に覆われた熱伝導部露出領域を含む層間絶縁
膜上の領域に放熱用配線が形成されていることを特徴と
する半導体装置に関する。
【0012】第4の発明は、上記第1の発明の半導体装
置の製造方法であって、下層配線材料層上に、後に形成
する層間絶縁膜の材料よりエッチングレートの小さい材
料からなり層間絶縁膜のエッチングの際エッチングスト
ッパ膜として機能する絶縁性薄膜を形成する工程と、該
絶縁性薄膜を、少なくとも熱伝導部形成領域の部分を残
し少なくとも接続部形成領域の部分を除去するようにパ
ターニングする工程と、層間絶縁膜を形成する工程と、
開口パターンを有するフォトレジストをマスクとして層
間絶縁膜をエッチングし、接続部用の開孔を下層配線に
達するように形成すると同時に、熱伝導部用の開孔を前
記絶縁性薄膜に達するように形成する工程と、接続部用
および熱伝導部用の開孔を導電性金属材料で同時に埋め
込んで接続部と熱伝導部を形成する工程を有する半導体
装置の製造方法に関する。
【0013】第5の発明は、前記絶縁性薄膜をパターニ
ングした後、配線パターンを有するフォトレジストをマ
スクとして前記下層配線材料層をパターニングして下層
配線を形成し、その後に層間絶縁膜を形成する上記第4
の発明の半導体装置の製造方法に関する。
【0014】第6の発明は、前記下層配線が、下層絶縁
膜に形成した溝を導電性金属材料で埋め込んで形成した
埋め込み配線であり、前記絶縁性薄膜は、下層配線およ
び下層絶縁膜上を含む全面に形成され、前記絶縁性薄膜
のパターニング工程において、少なくとも下層絶縁膜上
および熱伝導部形成領域の部分を残し少なくとも接続部
形成領域の部分を除去するようにパターニングする上記
第4の発明の半導体装置の製造方法に関する。
【0015】第7の発明は、上記第1の発明の半導体装
置の製造方法であって、絶縁性薄膜が上に積層された下
層配線を形成する工程と、層間絶縁膜を形成する工程
と、層間絶縁膜上にフォトレジスト層を形成し、該フォ
トレジスト層に、後のエッチングで熱伝導部用の開孔径
が接続部用の開孔径よりも小さくなるような開口パター
ンを形成する工程と、該開口パターンを有するフォトレ
ジストをマスクとして接続部用の開孔が下層配線に達
し、熱伝導部用の開孔が下層配線には達せず前記絶縁性
薄膜には達するようにドライエッチングを行う工程と、
接続部用および熱伝導部用の開孔を導電性金属材料で同
時に埋め込んで接続部と熱伝導部を形成する工程を有す
る半導体装置の製造方法に関する。
【0016】
【発明の実施の形態】以下、本発明の好適な実施の形態
を挙げて詳細に説明する。
【0017】(実施の形態1)本実施形態の半導体装置
の構成を図1を用いて説明する。この構成の主な特徴
は、第1配線3上に、第2配線7との電気的接続のため
の接続部6と同じ材料からなる放熱用の熱伝導部9を有
し、この熱伝導部9はエッチングストッパー膜8により
第1配線3と電気的に遮断されていることにある。
【0018】このエッチングストッパー膜8の材料に
は、層間絶縁膜5の材料よりエッチングレートが小さい
絶縁性材料を使用し、接続部6形成用の開孔と同時に熱
伝導部9形成用の開孔を層間絶縁膜5にエッチングによ
り形成する際にエッチングストッパーとして機能するよ
うな絶縁性材料を用いる。層間絶縁膜5がシリコン酸化
物からなる場合はシリコン窒化物を、カーボンを主材料
とする場合はシリコン酸化物を使用することが好まし
い。
【0019】接続部6および熱伝導部9は、層間絶縁膜
5にエッチングにより形成された開孔に、CVD法やス
パッタ法でタングステンやアルミニウム等の金属を埋設
して形成される。金属は絶縁膜と比較すると非常に大き
な熱伝導率を有しており、例えばアルミニウムは240
Wm-1-1程度、タングステンは180Wm-1-1程度
であるため、放熱用の熱伝導部9をこれらの金属で形成
すれば、大きな放熱効果を達成できる。さらに熱伝導部
9は、熱伝導性に優れる同様な金属からなる放熱用配線
10に接続されているため、放熱性をより高めることが
できる。
【0020】次に、本実施形態の製造方法を図2を用い
て説明する。層間絶縁膜5として空孔を多数有するシリ
コン酸化膜からなるポーラス膜を使用し、エッチングス
トッパー膜8としてシリコン窒化膜を使用する例を示
す。
【0021】まず、トランジスタ等の形成してあるシリ
コン基板1上に、第1配線3を形成するためにTi、T
iN等のバリアメタル層202を厚さ30〜200n
m、Al又はAl−Cu合金からなる配線材料層203
を厚さ300〜800nm、TiNからなるリソグラフ
ィー時の反射防止膜204を厚さ10〜100nmに連
続的にスパッタ形成する。その上に、後に形成する層間
絶縁膜5に使用する絶縁材料と異なる材料からなるエッ
チングストッパー用絶縁膜205をCVD法等により厚
さ50〜200nmに形成する(図2(a))。このエ
ッチングストッパー用絶縁膜205は、後に層間絶縁膜
5に熱伝導部9用の開孔209を形成する際、エッチン
グストッパーとしての役割を果たすものであり、層間絶
縁膜5の材料よりもエッチングレートが小さい材料を選
択する。本実施形態のように、層間絶縁膜5に空孔を多
数有するシリコン酸化膜からなるポーラス膜を用いた場
合は、エッチングストッパー用絶縁膜205には、この
ポーラス膜材料よりもエッチングレートが小さいシリコ
ン窒化膜を使用することが好ましい。
【0022】続いて、フォトレジストを塗布し、後に熱
伝導部9が形成される領域を覆うようにリソグラフィー
でパターニングしてフォトレジストパターン206を形
成し(図2(b))、このフォトレジストパターン20
6をマスクとして反射防止膜204が現れるまで絶縁膜
(シリコン窒化膜)205をエッチングし、続いてフォ
トレジストパターン206を剥離する。このようにし
て、エッチングストッパー膜8が得られる(図2
(c))。
【0023】次に、再びフォトレジストを塗布し、フォ
トリソグラフィーで第1配線の形状にパターニングする
(図2(d))。このパターニングされたフォトレジス
ト207をマスクとして、反射防止膜204以下の金属
系材料層をエッチングし、その後フォトレジスト207
を剥離する。これにより、シリコン窒化物からなるエッ
チングストッパー膜8を配した第1配線3が形成される
(図2(e))。
【0024】引き続き、層間絶縁膜5を厚さ200〜2
000nmに形成する(図2(f))。本実施形態で
は、層間絶縁膜5として空孔を多数有するシリコン酸化
膜からなるポーラス膜を塗布法により形成する例を示
す。ここでは示さないが、この層間絶縁膜5上にプラズ
マCVD法等で形成された厚さ100〜2000nmの
通常のシリコン酸化膜等の絶縁膜を形成してもよい。ま
た、層間絶縁膜5を形成する前に厚さ20〜100nm
のシリコン酸化膜等の絶縁膜を形成してもよい。
【0025】次に、第1配線と第2配線とを電気的に接
続する接続部6と、放熱用の熱伝導部9を同時に形成す
る工程について説明する。
【0026】まず、層間絶縁膜5上にフォトレジストを
塗布後パターニングしてフォトレジストパターン208
を形成し、続いてこのパターン208をマスクとして層
間絶縁膜5をエッチングして開孔209、210を形成
する(図2(g))。このエッチング工程において、熱
伝導部用の開孔209については、シリコン窒化膜から
なるエッチングストッパー膜8でエッチングが止まるた
め、次の工程でこの開孔209を金属材料で埋め込んで
金属プラグ(熱伝導部9)を形成しても熱伝導部9は第
1配線3とは電気的に接続されない。一方、接続部用の
開孔210では、エッチングを第1配線3に達するまで
行うため、接続部6と第1配線3とは電気的に接続可能
となる。
【0027】続いて、フォトレジストパターン208を
除去後、タングステンやAl等のプラグ用金属をCVD
やスパッタ等で開孔209、210を埋め込んで、接続
部6と熱伝導部9を形成する。次いで、接続部6に接す
るように層間絶縁膜5上に第2配線7を形成し、また、
熱伝導部9と接するように層間絶縁膜5上に放熱用配線
10を形成する(図2(h))。さらに配線を多層化す
る場合には、同様の工程を繰り返す。
【0028】以上に説明した方法により、上下配線の電
気的接続用の接続部6と放熱用の熱伝導部9を一度に形
成できるため、デバイスから発生する熱をLSIデバイ
ス外に効率良く放出できる構成を容易に形成できる。
【0029】なお、本実施形態においては、層間絶縁膜
5として空孔を多数有するシリコン酸化膜からなるポー
ラス膜を用い、エッチングストッパー膜8としてシリコ
ン窒化膜を用いたが、本発明はこれに限定されるもので
はない。シリコン酸化膜やフィラー材料等の無機系材料
を層間絶縁膜に使用する場合は、ベンゾシクロブテン、
パリレン、フッ素化ポリアリルエーテル、フッ素化アモ
ルファスカーボン、アモルファスカーボン等の有機系材
料をエッチングストッパー膜8に使用することもでき
る。また、層間絶縁膜に上記有機系材料を使用した場合
には、上記無機系材料をエッチングストッパー膜8に使
用できる。この他にエッチングストッパー膜8の材料と
して、酸化アルミニウムや酸化タンタル等の金属酸化物
を使用することもできる。これらの材料の組み合わせ
は、層間絶縁膜材料とエッチングストッパー膜材料のエ
ッチング選択比により決定され、層間絶縁膜にエッチン
グにより熱伝導部用の開孔と接続部用の開孔を同時に形
成する際、接続部用の開孔210が第1配線に達するエ
ッチング条件下で熱伝導部用の開孔209がエッチング
ストッパー膜8で止まるような組み合わせであればよ
い。
【0030】以上のようにして、第1配線3上に熱伝導
率の良い金属材料による熱伝導部9を設け、さらに放熱
用配線10を設けることで、LSIデバイス中で発生す
る熱を効率よくデバイス外部に放出できる。これによ
り、熱伝導率の低い低誘電率膜を層間絶縁膜に使用して
も、熱に起因したデバイスの動作不良を防止できる。
【0031】また、第1配線3と熱伝導部9が接触する
部分に、エッチングストッパーとして機能する絶縁性薄
膜(エッチングストッパー膜8)を形成することで、放
熱用の熱伝導部9と上下配線の電気的接続用の接続部6
を一度に形成できるため、半導体装置を容易に製造する
ことができる。
【0032】(実施の形態2)本実施形態の半導体装置
の構成および製造方法を図3を用いて説明する。本実施
形態では、実施形態1の構成における特定のパターンを
有するエッチングストッパー膜8に代えて通常の絶縁膜
を第1配線形成用の配線材料層上に形成し、この絶縁膜
と配線材料層を同時にパターニングして絶縁膜305が
上部に積層された第1配線3を形成し(図3(a))、
次いで層間絶縁膜5を形成する(図3(b))。そし
て、第1配線3上の層間絶縁膜5に熱伝導部用と接続部
用の開孔309、310を同時に形成する工程におい
て、エッチング時のマイクロローディング効果を利用す
るため、図3(c)に示すように、フォトレジスト30
6の接続部形成用開口パターン308に対して熱伝導部
形成用開口パターン307の開口径を小さくする。この
ような開口パターンを有するフォトレジスト306をマ
スクとして層間絶縁膜5をドライエッチングすることに
よって、図3(d)に示すように接続部用開孔310が
第1配線3に達するように形成されたとき、熱伝導部用
開孔309は第1配線3に達しないで絶縁膜305には
達するようにエッチングされる。なお、本実施の形態の
ように第1配線3上に反射防止膜4等の導電性を有する
薄膜が形成されている場合は、この導電性薄膜に達しな
いように熱伝導部用開開孔309を形成することが必要
である。このようにして形成された構成により、熱伝導
部9の電気的絶縁を確保しつつ、デバイス中の熱を効率
よく放出でき、また、このような構成を容易に製造する
ことができる。
【0033】次に、本実施形態の製造方法をさらに説明
する。
【0034】まず、実施形態1と同様にして、トランジ
スタ等の形成してあるシリコン基板上に、第1配線3を
形成するためにTi、TiN等のバリアメタル層を厚さ
30〜200nm、Al又はAl−Cu合金からなる配
線材料層を厚さ300〜800nm、TiNからなるリ
ソグラフィー時の反射防止膜を厚さ10〜100nmに
連続的にスパッタ形成する。その上に、シリコン酸化膜
からなる絶縁膜をプラズマCVD法等で厚さ10〜20
0nmに成膜する。その後、フォトリソグラフィー工程
においてシリコン酸化膜からなる絶縁膜と同時に配線材
料層をパターニングして絶縁膜305が上部に積層され
た第1配線3を形成する(図3(a))。
【0035】この第1配線3及び基板1上に、CVD法
あるいは塗布法により層間絶縁膜5を200nm〜20
00nm形成する(図3(b))。層間絶縁膜材料とし
ては、空孔を多数有するシリコン酸化膜やフィラー材料
からなるポーラス膜、ハイドロジェンシルセスキオキサ
ン膜、ベンゾシクロブテン膜、フッ素化ポリアリルエー
テル膜、フッ素化アモルファスカーボン膜、パリレン膜
等の低誘電率の材料を使用することができる。上記の層
間絶縁膜5上にさらに通常のシリコン酸化膜を形成して
もよい。
【0036】次に、第1配線と第2配線とを電気的に接
続する接続部6と、放熱用の熱伝導部9を同時に形成す
る工程について説明する。
【0037】まず、層間絶縁膜5上にフォトレジストを
塗布後パターニングして、接続部6および熱伝導部9を
形成するための開口パターン308及び307を有する
レジストパターン306を形成する。ここで、熱伝導部
形成用の開口パターン307は、最小寸法の接続部形成
用の開口パターン308に比較して開口径が小さくなる
ようにする(図3(c))。このときの開口径比は、ド
ライエッチング時のマイクロローディング効果を考慮し
て、後のエッチングにより形成される接続部用開孔31
0が第1配線3に達するエッチング条件下で、熱伝導部
が第1配線と電気的に接続しないように(ここでは熱伝
導部用開孔309が反射防止膜4に達しないように)且
つ絶縁膜305に達するように熱伝導部用開孔309が
形成される開口径比に設定する。その際、絶縁膜305
の厚さは絶縁性が保たれる範囲でできだけ薄いことが好
ましいが、このフォトレジスト層306の開口径比に応
じて適宜、厚さを調整してもよい。例えば、接続部形成
用の開口パターン308の径を250nmとした場合
は、熱伝導部形成用の開口パターン307の径を200
〜220nm程度にすることが好ましい。
【0038】続いて、このフォトレジストパターン30
6をマスクとして層間絶縁膜5をエッチングして開孔3
09、310を形成する。開孔310が第1配線3に達
したところでエッチングを停止すると、径の小さい開孔
309は絶縁膜305で停止し、第1配線3及び反射防
止膜4まで到達しない。この開孔309は第1配線上の
比較的熱伝導性の良いシリコン酸化膜からなる絶縁膜3
05には達しているため、効率よく熱が伝播可能な構成
にできる(図3(d))。このように、エッチングによ
り開孔を形成する工程おいて、開孔径にエッチングレー
トが依存するというマイクロローディング効果を利用す
ることにより、マスクの開口パターンの開口寸法でエッ
チングレートを制御して所望の開孔深さにすることがで
きるため、容易に、接続部形成用の開孔310と熱伝導
部形成用の開孔309を同時に形成できる。
【0039】続いて、フォトレジストパターン306を
除去後、タングステンやAl等のプラグ金属をCVDや
スパッタ等で開孔309、310を埋め込んで、接続部
6と熱伝導部9を形成する。次いで、接続部6に接する
ように層間絶縁膜5上に第2配線7を形成し、また、熱
伝導部9と接するように層間絶縁膜5上に放熱用配線1
0を形成する(図3(e))。さらに配線を多層化する
場合には、同様の工程を繰り返す。
【0040】以上に説明した方法により、上下配線の電
気的接続用の接続部6と放熱用の熱伝導部9を一度に形
成できるため、デバイスから発生する熱をLSIデバイ
ス外に効率良く放出できる構成を容易に形成できる。
【0041】以上のようにして、第1配線3上に熱伝導
率の良い金属材料による熱伝導部9を設け、さらに放熱
用配線10を設けることで、LSIデバイス中で発生す
る熱を効率よくデバイス外部に放出できる。これによ
り、熱伝導率の低い低誘電率膜を層間絶縁膜に使用して
も、熱に起因したデバイスの動作不良を防止できる。
【0042】また、放熱用の熱伝導部9と上下配線の電
気的接続用の接続部6を一度に形成でき、さらに、第1
配線3と熱伝導部9との間に形成される絶縁膜について
特別なパターニングを行う必要がないため、半導体装置
を容易に製造することができる。
【0043】(実施の形態3)本実施形態の半導体装置
の構成を図4を用いて説明する。本実施形態は、基板上
の絶縁膜に形成された溝へ銅等の配線金属材料を埋め込
んで形成される埋め込み配線構造に適用された例であ
る。
【0044】本実施形態の主な特徴は、実施形態1の構
成と同様に、埋め込み型の第1配線3上に第2層間絶縁
膜402の材料よりエッチングレートの小さい絶縁膜材
料からなるエッチングストッパー膜8を形成することに
ある。その際、本実施形態においては、埋め込み配線構
造の特徴を生かして、全面に形成した絶縁膜405をパ
ターニングして、第1配線3上にエッチングストッパー
膜8を設けると同時に、第1層間絶縁膜401上に絶縁
膜405を残すことが好ましい。これにより、後の工程
において、第2層間絶縁膜402をエッチングして接続
部用および熱伝導部用の開孔409、410を形成する
際、接続部形成用および熱伝導部形成用のマスク開口パ
ターンがズレた場合でも、第1層間絶縁膜401がエッ
チングされることを防止することができる。
【0045】次に、本実施形態の製造方法を図5を用い
て示す。層間絶縁膜として空孔を多数有するシリコン酸
化膜からなるポーラス膜を用い、エッチングストッパー
膜8としてシリコン窒化膜を使用する例を示す。
【0046】まず、トランジスタ等の形成してあるシリ
コン基板1上に、銅あるいは銅合金をからなる埋め込み
配線構造を形成する。埋め込み配線として第1配線3を
形成する方法としては、まず、基板1上に第1層間絶縁
膜401を形成し、この第1層間絶縁膜をパターニング
して溝を形成し、全面にTiN、Ta、TaN等からな
るバリアメタル層をCVD法やスパッタ法で厚さ10〜
100nmに形成し、次いで電気鍍金法等で銅あるいは
銅合金を厚さ200nm〜1000nmに形成する。引
き続き、第1層間絶縁膜401上の銅あるいは銅合金お
よびバリアメタル層を化学的機械的研磨法で研磨して平
坦化し、第1配線3を形成する(図5(a1、a2))。
ここで、図5(a1)は図5(a2)のA−A線断面図で
ある。
【0047】次に、第2層間絶縁膜402とは異なる材
料からなる絶縁膜405を、CVD法等により厚さ10
nm〜200nmに成膜する(図5(b))。この絶縁
膜405は、後に第2層間絶縁膜402に熱伝導部9用
の開孔409を形成する際、エッチングストッパーとし
ての役割を果たすものであり、第2層間絶縁膜402よ
りもエッチングレートが小さい材料を選択する。本実施
形態のように、第2層間絶縁膜に空孔を多数有するシリ
コン酸化膜からなるポーラス膜を用いた場合は、絶縁膜
405には、このポーラス膜よりもエッチングレートが
小さいシリコン窒化膜を使用することが好ましい。
【0048】続いて、フォトレジストを塗布し、フォト
リソグラフィーでパターニングして後に熱伝導部9が形
成される領域上にフォトレジストパターン406を形成
し、このレジストパターン406をマスクとしてエッチ
ングし、エッチングストッパー8を形成する(図5
(c))。その際、エッチングストッパー8を形成する
とともに第1層間絶縁膜401上にも絶縁膜405を残
すことが好ましい。これにより、後の工程において、第
2層間絶縁膜402をエッチングして接続部用および熱
伝導部用の開孔409、410を形成する際、接続部形
成用および熱伝導部形成用のマスク開口パターンがズレ
た場合でも、第1層間絶縁膜401がオーバーエッチン
グされることを防止することができる。この様子を、図
5(e)の平面図である図6に示す。この平面図では第
2層間絶縁膜およびレジストパターン408を省略して
いる。この平面図から、熱伝導部用開孔位置409a及
び接続部用開孔位置408aがそれぞれエッチングスト
ッパー膜8及び第1配線3の領域からズレても、エッチ
ングの際、絶縁膜405によってその下層の第1層間絶
縁膜401が保護されることが分かる。
【0049】続いて、フォトレジストパターン406を
剥離した後、第2層間絶縁膜402をCVD法あるいは
塗布法で厚さ200〜2000nmに形成する(図5
(d))。ここでは示さないが、この層間絶縁膜402
上にプラズマCVD法等で通常のシリコン酸化膜等を形
成してもよい。
【0050】次に、第1配線と第2配線とを電気的に接
続する接続部6と、放熱用の熱伝導部9を同時に形成す
る工程について説明する。
【0051】まず、フォトレジストを塗布後パターニン
グしてフォトレジストパターン408を形成し、続いて
このパターン408をマスクとして第2層間絶縁膜40
2をエッチングして開孔409、410を形成する(図
5(e))。このエッチング工程において、熱伝導部用
の開孔409については、シリコン窒化膜からなるエッ
チングストッパー膜8でエッチングが止まるため、次の
工程でこの開孔409を金属材料で埋め込んで金属プラ
グ(熱伝導部9)を形成しても熱伝導部9は第1配線3
とは電気的に接続されない。。一方、接続部用の開孔4
10では、エッチングを第1配線3に達するまで行うた
め、接続部6と第1配線3とは電気的に接続可能とな
る。 続いて、フォトレジストパターン408を除去
後、タングステンやAl等のプラグ用金属をCVDやス
パッタ等で開孔409、410を埋め込んで、接続部6
と熱伝導部9を形成する(図5(f))。次いで、接続
部6に接するように第2層間絶縁膜402上に第2配線
7を形成し、また、熱伝導部9と接するように第2層間
絶縁膜402上に放熱用配線10を形成する。さらに配
線を多層化する場合には、同様の工程を繰り返す。
【0052】以上に説明した方法により、上下配線の電
気的接続用の接続部6と放熱用の熱伝導部9を一括形成
でき、デバイスから発生する熱をLSIデバイス外に効
率良く放出できる構成を容易に形成できる。
【0053】なお、本実施形態においては、第2層間絶
縁膜402として空孔を多数有するシリコン酸化膜から
なるポーラス膜を用い、エッチングストッパー膜8とし
てシリコン窒化膜を用いたが、本発明はこれに限定され
るものではない。シリコン酸化膜やフィラー材料等の無
機系材料を第2層間絶縁膜に使用する場合は、ベンゾシ
クロブテン、パリレン、フッ素化ポリアリルエーテル、
フッ素化アモルファスカーボン、アモルファスカーボン
等の有機系材料をエッチングストッパー膜8に使用する
こともできる。また、第2層間絶縁膜に上記有機系材料
を使用した場合には、上記無機系材料をエッチングスト
ッパー膜8に使用できる。この他にエッチングストッパ
ー膜8の材料として、酸化アルミニウムや酸化タンタル
等の金属酸化物を使用することもできる。これらの材料
の組み合わせは、層間絶縁膜材料とエッチングストッパ
ー膜材料のエッチング選択比により決定され、層間絶縁
膜にエッチングにより熱伝導部用の開孔と接続部用の開
孔を同時に形成する際、接続部用の開孔410が第1配
線に達するエッチング条件下で熱伝導部用の開孔409
がエッチングストッパー膜8で止まるような組み合わせ
であればよい。
【0054】以上のようにして、第1配線3上に熱伝導
率の良い金属材料による熱伝導部9を設け、さらに放熱
用配線10を設けることで、LSIデバイス中で発生す
る熱を効率よくデバイス外部に放出できる。これによ
り、熱伝導率の低い低誘電率膜を第2層間絶縁膜402
に使用しても、熱に起因したデバイスの動作不良を防止
できる。 また、第1配線3と熱伝導部9が接触する部
分に、エッチングストッパーとして機能する絶縁性薄膜
(エッチングストッパー膜8)を形成することで、放熱
用の熱伝導部9と上下配線の電気的接続用の接続部6を
一度に形成できるため、半導体装置を容易に製造するこ
とができる。
【0055】さらに、エッチングストッパー膜8を形成
する際に絶縁膜405を第1層間絶縁膜401上に残し
た場合は、第2層間絶縁膜に熱伝導部用および接続部用
の開孔409、410を形成する際、マスクの開口パタ
ーンが所望の位置からズレても第1層間絶縁膜401の
オーバーエッチングを防ぐことができる。
【0056】(実施の形態4)本実施形態の半導体装置
の構成を図7を用いて説明する。この構成の主な特徴
は、第1配線3上に、第2配線7との電気的接続のため
の接続部6と同じ材料からなる放熱用の熱伝導部9を有
し、この熱伝導部9は層間絶縁膜5上で絶縁膜705に
より第1配線3と電気的に遮断されていることにある。
すなわち、熱伝導部9及び接続部6の何れも第1配線3
に接続されている。なお、熱伝導部9は、第1配線3と
電気的に接続される必要はないため、第1配線3上に反
射防止膜4のような熱伝導性に大きな影響を与えない薄
膜が形成されている場合は、この薄膜、すなわち本実施
の形態では反射防止膜4に接続していればよい。
【0057】層間絶縁膜5には、前記の他の実施形態で
挙げたような、空孔を多数有するシリコン酸化膜から成
るポーラス膜や、フッ素化アモルファルカーボン膜等の
誘電率の低い膜を使用する。
【0058】絶縁膜705は、シリコン窒化膜等のでき
るだけ密度の大きい材料からなる絶縁膜を使用すること
が好ましい。この絶縁膜705は、電気的絶縁が達成さ
れる最低限度の膜厚にすることが好ましく、絶縁膜70
5を薄膜化することで効率よく熱を放熱用配線10に伝
導することができる。
【0059】次に、本実施形態の装置の製造方法につい
て図8を用いて説明する。層間絶縁膜5として空孔を多
数有するシリコン酸化膜からなるポーラス膜を使用し、
絶縁膜705としてシリコン窒化膜を使用する例を示
す。
【0060】まず、トランジスタ等の形成してあるシリ
コン基板1上に第1配線3を形成するためにTi、Ti
N等のバリアメタル層を厚さ30〜200nm、Al又
はAl−Cu合金からなる配線材料層を厚さ300〜8
00nm、TiNからなるリソグラフィー時の反射防止
膜を厚さ10〜100nmに連続的にスパッタ形成す
る。
【0061】次に、フォトレジストを塗布し、フォトリ
ソグラフィーで第1配線の形状にパターニングし、この
パターニングされたフォトレジストをマスクとして反射
防止膜以下の金属系材料層をエッチングし、その後フォ
トレジストマスクを剥離除去する。
【0062】引き続き、層間絶縁膜5を厚さ200〜2
000nmに形成する。本実施形態では、層間絶縁膜5
として空孔を多数有するシリコン酸化膜からなるポーラ
ス膜を塗布法により形成する例を示す。ここでは示さな
いが、この層間絶縁膜5上にプラズマCVD法等で厚さ
100〜2000nmの通常のシリコン酸化膜等の絶縁
膜を形成してもよい。また、層間絶縁膜5を形成する前
に厚さ20〜100nmのシリコン酸化膜等の絶縁膜を
形成してもよい。
【0063】以上の工程は、エッチングストッパー膜8
を形成するための工程を行わない以外は実施形態1と同
様にして行われる。次に、第1配線と第2配線とを電気
的に接続する接続部6と、放熱用の熱伝導部9を同時に
形成する工程について説明する。
【0064】まず、層間絶縁膜5上にフォトレジストを
塗布後パターニングしてフォトレジストパターン808
を形成し、続いてこのレジストパターン808をマスク
として層間絶縁膜5をエッチングして開孔809、81
0を形成する(図8(a))。その際、これら熱伝導部
用の開孔809及び接続部用の開孔810のいずれも第
1配線3に達するまでエッチングを行う。ここで、熱伝
導部9は第1配線3と電気的に接続する必要はないた
め、第1配線3上に反射防止膜4のような熱伝導性に大
きな影響を与えない薄膜が設けられている場合は、熱伝
導部用の開孔809は、必ずしも第1配線3に達する必
要はなく、この薄膜、すなわち本実施形態では反射防止
膜4に達していればよい。
【0065】続いて、層間絶縁膜5上のフォトレジスト
パターン808を除去後、タングステンやAl等のプラ
グ金属をCVDやスパッタ等で開孔809、810を埋
め込むように成膜し、エッチバック或いは化学的機械研
磨法で層間絶縁膜5上の金属を削ることで、接続部6と
熱伝導部9を形成する。
【0066】次に、CVD法でシリコン窒化膜を5〜1
0nm程度全面に成膜し、次いで電気的接続をしないよ
うに熱伝導部9の露出面を覆うようにリソグラフィー及
びエッチング法によりパターニングして絶縁膜705を
形成する(図8(b))。
【0067】続いて、接続部6に接するように層間絶縁
膜5上に第2配線7を形成し、また、熱伝導部9上に絶
縁膜705を介して放熱用配線10を形成する(図8
(c))。
【0068】なお、絶縁膜705は接続部6が形成され
る領域以外であれば、層間絶縁膜5上の任意の領域に形
成してもよい。また、絶縁膜705の材料は、シリコン
窒化膜以外に、シリコン酸化膜、カーボン含有絶縁膜、
酸化タンタルや酸化アルミニウム等の金属酸化物などの
絶縁材料を使用できる。
【0069】以上に説明した方法により、上下配線の電
気的接続用の接続部6と放熱用の熱伝導部9を一度に形
成できるため、デバイスから発生する熱をLSIデバイ
ス外に効率良く放出できる構成を容易に形成できる。
【0070】以上のようにして、第1配線3上に熱伝導
率の良い金属材料による熱伝導部9を設け、さらに放熱
用配線10を設けることで、LSIデバイス中で発生す
る熱を効率よくデバイス外部に放出できる。これによ
り、特に熱伝導率の低い低誘電率膜を層間絶縁膜に使用
しても、熱に起因したデバイスの動作不良を防止でき
る。
【0071】
【発明の効果】以上の説明から明らかなように本発明に
よれば、層間絶縁膜に比誘電率の小さい材料が用いられ
配線の信号伝播遅延が改善されて高速動作が可能であ
り、且つ、放熱性が改善され故障が低減された高信頼性
の半導体装置を提供できる。また、このような半導体装
置を簡便に製造する方法を提供できる。
【図面の簡単な説明】
【図1】本発明の半導体装置の一実施形態の概略断面図
である。
【図2】本発明の半導体装置の製造方法の一実施形態を
説明するための工程断面図である。
【図3】本発明の半導体装置の製造方法の一実施形態を
説明するための工程断面図である。
【図4】本発明の半導体装置の一実施形態の概略断面図
である。
【図5】本発明の半導体装置の製造方法の一実施形態を
説明するための工程断面図である。
【図6】本発明の半導体装置の構成を説明するための平
面図である。
【図7】本発明の半導体装置の一実施形態の概略断面図
である。
【図8】本発明の半導体装置の製造方法の一実施形態を
説明するための工程断面図である。
【図9】従来の半導体装置の概略断面図である。
【符号の説明】
1、101 基板 2、102 バリアメタル層 3、103 第1配線 4、104 反射防止膜 5、105 層間絶縁膜 6、106 接続部 7、107 第2配線 8 エッチングストッパー膜 9 熱伝導部 10 放熱用配線 202 バリアメタル層 203 配線材料層 204 反射防止膜 205 絶縁膜 206 フォトレジストパターン 207 フォトレジストパターン 208 フォトレジストパターン 209 熱伝導部用開孔 210 接続部用開孔 305 絶縁膜 306 フォトレジストパターン 307、308 開口パターン 309 熱伝導部用開孔 310 接続部用開孔 401 第1層間絶縁膜 402 第2層間絶縁膜 405 絶縁膜 408 フォトレジストパターン 409 熱伝導部用開孔 410 接続部用開孔 705 絶縁膜 808 フォトレジストパターン 809 熱伝導部用開孔 810 接続部用開孔

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 層間絶縁膜を介して上層配線と下層配線
    を有し、上層配線と下層配線とを電気的に接続する接続
    部を有する半導体装置において、接続部と同一材料から
    なる熱伝導部が、層間絶縁膜上面に達するように下層配
    線上に絶縁性薄膜を介して形成されていることを特徴と
    する半導体装置。
  2. 【請求項2】 下層絶縁膜に形成された溝に導電性金属
    材料が埋め込まれて形成された下層配線と、下層配線お
    よび下層絶縁膜上に形成された層間絶縁膜上に形成され
    た上層配線を有し、上層配線と下層配線とを電気的に接
    続する接続部を有する半導体装置において、接続部と同
    一材料からなる熱伝導部が、層間絶縁膜上面に達するよ
    うに下層配線上に絶縁性薄膜を介して形成され、該絶縁
    性薄膜は下層絶縁膜上にも形成されていることを特徴と
    する半導体装置。
  3. 【請求項3】 前記熱伝導部は、層間絶縁膜上に形成さ
    れた放熱用配線に接続されている請求項1又は2記載の
    半導体装置。
  4. 【請求項4】 前記絶縁性薄膜が、前記層間絶縁膜の材
    料よりエッチングレートが小さい絶縁性材料からなる請
    求項1、2又は3記載の半導体装置。
  5. 【請求項5】 層間絶縁膜を介して上層配線と下層配線
    を有し、上層配線と下層配線とを電気的に接続する接続
    部を有する半導体装置において、接続部と同一材料から
    なる熱伝導部が下層配線上に層間絶縁膜上面に達するよ
    うに形成され、層間絶縁膜上面に熱伝導部が露出した熱
    伝導部露出領域が絶縁性薄膜に覆われ、該絶縁性薄膜に
    覆われた熱伝導部露出領域を含む層間絶縁膜上の領域に
    放熱用配線が形成されていることを特徴とする半導体装
    置。
  6. 【請求項6】 請求項1記載の半導体装置の製造方法で
    あって、下層配線材料層上に、後に形成する層間絶縁膜
    の材料よりエッチングレートの小さい材料からなり層間
    絶縁膜のエッチングの際エッチングストッパ膜として機
    能する絶縁性薄膜を形成する工程と、該絶縁性薄膜を、
    少なくとも熱伝導部形成領域の部分を残し少なくとも接
    続部形成領域の部分を除去するようにパターニングする
    工程と、層間絶縁膜を形成する工程と、開口パターンを
    有するフォトレジストをマスクとして層間絶縁膜をエッ
    チングし、接続部用の開孔を下層配線に達するように形
    成すると同時に、熱伝導部用の開孔を前記絶縁性薄膜に
    達するように形成する工程と、接続部用および熱伝導部
    用の開孔を導電性金属材料で同時に埋め込んで接続部と
    熱伝導部を形成する工程を有する半導体装置の製造方
    法。
  7. 【請求項7】 前記絶縁性薄膜をパターニングした後、
    配線パターンを有するフォトレジストをマスクとして前
    記下層配線材料層をパターニングして下層配線を形成
    し、その後に層間絶縁膜を形成する請求項6記載の半導
    体装置の製造方法。
  8. 【請求項8】 前記下層配線が、下層絶縁膜に形成した
    溝を導電性金属材料で埋め込んで形成した埋め込み配線
    であり、前記絶縁性薄膜は、下層配線および下層絶縁膜
    上を含む全面に形成され、前記絶縁性薄膜のパターニン
    グ工程において、少なくとも下層絶縁膜上および熱伝導
    部形成領域の部分を残し少なくとも接続部形成領域の部
    分を除去するようにパターニングする請求項6記載の半
    導体装置の製造方法。
  9. 【請求項9】 請求項1記載の半導体装置の製造方法で
    あって、絶縁性薄膜が上に積層された下層配線を形成す
    る工程と、層間絶縁膜を形成する工程と、層間絶縁膜上
    にフォトレジスト層を形成し、該フォトレジスト層に、
    後のエッチングで熱伝導部用の開孔径が接続部用の開孔
    径よりも小さくなるような開口パターンを形成する工程
    と、該開口パターンを有するフォトレジストをマスクと
    して接続部用の開孔が下層配線に達し、熱伝導部用の開
    孔が下層配線には達せず前記絶縁性薄膜には達するよう
    にドライエッチングを行う工程と、接続部用および熱伝
    導部用の開孔を導電性金属材料で同時に埋め込んで接続
    部と熱伝導部を形成する工程を有する半導体装置の製造
    方法。
JP11226699A 1999-04-20 1999-04-20 半導体装置及びその製造方法 Expired - Fee Related JP3309907B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11226699A JP3309907B2 (ja) 1999-04-20 1999-04-20 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11226699A JP3309907B2 (ja) 1999-04-20 1999-04-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000306998A true JP2000306998A (ja) 2000-11-02
JP3309907B2 JP3309907B2 (ja) 2002-07-29

Family

ID=14582412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11226699A Expired - Fee Related JP3309907B2 (ja) 1999-04-20 1999-04-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3309907B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400035B1 (ko) * 2001-02-21 2003-09-29 삼성전자주식회사 균일한 접촉 저항을 갖는 콘택을 구비한 반도체 소자 및그의 제조방법
WO2007057952A1 (ja) * 2005-11-16 2007-05-24 Fujitsu Limited 電子素子、それを有するパッケージ及び電子装置
JP2007235157A (ja) * 2007-04-23 2007-09-13 Ricoh Co Ltd 半導体集積回路装置及びその製造方法
JP2007318124A (ja) * 2006-05-11 2007-12-06 Toshiba Corp ビアラインバリアおよびエッチストップ構造
JP2017506433A (ja) * 2014-02-14 2017-03-02 クゥアルコム・インコーポレイテッドQualcomm Incorporated 集積回路抵抗器のための熱金属グラウンド
JP2017073560A (ja) * 2010-03-03 2017-04-13 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated プロセス均一性及び熱消散を改善するダミーtsv(スルーシリコンビア)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400035B1 (ko) * 2001-02-21 2003-09-29 삼성전자주식회사 균일한 접촉 저항을 갖는 콘택을 구비한 반도체 소자 및그의 제조방법
WO2007057952A1 (ja) * 2005-11-16 2007-05-24 Fujitsu Limited 電子素子、それを有するパッケージ及び電子装置
US7643302B2 (en) 2005-11-16 2010-01-05 Fujitsu Limited Electronic device, package having the same, and electronic apparatus
JP5115200B2 (ja) * 2005-11-16 2013-01-09 富士通株式会社 電子素子、それを有するパッケージ及び電子装置
JP2007318124A (ja) * 2006-05-11 2007-12-06 Toshiba Corp ビアラインバリアおよびエッチストップ構造
JP2007235157A (ja) * 2007-04-23 2007-09-13 Ricoh Co Ltd 半導体集積回路装置及びその製造方法
JP4675352B2 (ja) * 2007-04-23 2011-04-20 株式会社リコー 半導体集積回路装置
JP2017073560A (ja) * 2010-03-03 2017-04-13 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated プロセス均一性及び熱消散を改善するダミーtsv(スルーシリコンビア)
US10181454B2 (en) 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
US11222869B2 (en) 2010-03-03 2022-01-11 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
JP2017506433A (ja) * 2014-02-14 2017-03-02 クゥアルコム・インコーポレイテッドQualcomm Incorporated 集積回路抵抗器のための熱金属グラウンド

Also Published As

Publication number Publication date
JP3309907B2 (ja) 2002-07-29

Similar Documents

Publication Publication Date Title
JP3961412B2 (ja) 半導体装置及びその形成方法
TWI239069B (en) Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects
JP2002246467A (ja) 半導体装置及びその形成方法
JP3778174B2 (ja) 半導体装置及びその製造方法
JP3031301B2 (ja) 銅配線構造およびその製造方法
US6858936B2 (en) Semiconductor device having an improved construction in the interlayer insulating film
JPH09260492A (ja) 半導体装置の製造方法
JP2005340808A (ja) 半導体装置のバリア構造
JP2007035996A (ja) 半導体装置およびその製造方法
JP5117112B2 (ja) 半導体装置
JP2004228111A (ja) 半導体装置及びその製造方法
US20060131756A1 (en) Semiconductor device with a metal line and method of forming the same
US6821896B1 (en) Method to eliminate via poison effect
JP2008300675A (ja) 半導体装置
JP3309907B2 (ja) 半導体装置及びその製造方法
TWI690003B (zh) 用於形成雙鑲嵌互連結構的方法
JP3525788B2 (ja) 半導体装置の製造方法
JP2001176965A (ja) 半導体装置及びその製造方法
TW202303759A (zh) 內連線結構的形成方法
JP2007073808A (ja) 半導体装置の製造方法及び半導体装置
JP2003152074A (ja) 半導体装置の製造方法
KR100688719B1 (ko) 반도체 금속 배선 형성 방법
JPH10173051A (ja) 配線形成方法
CN116153854A (zh) 半导体结构及其形成方法
JP2002176098A (ja) 多層配線構造を有する半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees