JP5115200B2 - 電子素子、それを有するパッケージ及び電子装置 - Google Patents

電子素子、それを有するパッケージ及び電子装置 Download PDF

Info

Publication number
JP5115200B2
JP5115200B2 JP2007545125A JP2007545125A JP5115200B2 JP 5115200 B2 JP5115200 B2 JP 5115200B2 JP 2007545125 A JP2007545125 A JP 2007545125A JP 2007545125 A JP2007545125 A JP 2007545125A JP 5115200 B2 JP5115200 B2 JP 5115200B2
Authority
JP
Japan
Prior art keywords
heat
circuit element
electronic device
heat radiation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007545125A
Other languages
English (en)
Other versions
JPWO2007057952A1 (ja
Inventor
健司 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007057952A1 publication Critical patent/JPWO2007057952A1/ja
Application granted granted Critical
Publication of JP5115200B2 publication Critical patent/JP5115200B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges

Description

本発明は、一般には、ＬＳＩなどの回路素子を収納した電子素子に係り、特に、その動作時に熱を発生する回路素子の放熱構造に関する。本発明は、例えば、ＬＳＩチップや、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）やＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）等の各種パッケージ内のＬＳＩチップの放熱に好適である。
 技術背景
近年の小型で高性能な電子装置の普及により、高密度実装を実現する電子装置を提供する需要が益々高まっている。かかる要求を満足するために、ＢＧＡパッケージが従来から提案されている。ＢＧＡパッケージは、一般にＣＰＵとして機能するＩＣやＬＳＩを搭載し、ハンダ付けによってプリント基板（「システム基板」や「マザーボード」と呼ばれる場合もある。）に接続するパッケージの一種である。ＢＧＡパッケージは、リードの狭ピッチ化及び多ピン化（多リード化）を実現し、パッケージの高密度化により電子装置の高性能化を達成する。
ＣＰＵの性能向上に伴ってその発熱量も増加するため、ＣＰＵを熱的に保護するために、ＣＰＵには、ヒートシンクと呼ばれる冷却装置がヒートスプレッダを介して熱的に接続されている。ヒートシンクは、冷却フィンを含み、ＣＰＵに近接して自然冷却によってＣＰＵの放熱を行う。
図７に、パッケージに収納される従来のＬＳＩチップ１０の概略断面を示す。ＬＳＩチップ１０は発熱性回路素子としてのトランジスタ１２を含み、トランジスタ１２は、サブストレート１１上の接続部１４に実装されている。接続部１４には信号線（電源線を含む）１６が接続され、信号線１６はバンプ１８に接続されている。バンプ１８は外部基板と接続され、信号線１６とバンプ１８を介してトランジスタ１２は外部基板と電気的に接続される。サブストレート１１はパッケージの上面を介して図示しないヒートスプレッダと接触する。このように従来のＬＳＩチップ１０は、図８に示すように、サブストレート１１面側のみから放熱を行い、バンプ１８面側からは放熱を行っていない。
その他の放熱に関する従来技術としては、例えば、特許文献１乃至３がある。
特開２００２−１１９０２号公報 特開２０００−３２３５２５号公報 特開２００３−１７４９４号公報
トランジスタの動作周波数の上昇や高密度実装から発熱量が近年増加してきた。一般に、ＣＭＯＳトランジスタは高温になればなるほどチャネル内の電子（正孔）の移動度が下がるために性能は劣化する。一方、サブストレートは厚く放熱効率が悪い。特に、ＳＯＩテクノロジでは、自己発熱サブストレート（Ｓｅｌｆ−ｈｅａｔｉｎｇ Ｓｕｂｓｔｒａｔｅ）による放熱では不十分である。また、配線寄生容量低減のために使用されるＳｉＬＫ等のＬｏｗ−ｋ層間膜素材は内部に気泡を含んで熱伝導が悪い。この結果、図８に示すように、トランジスタ付近の熱排出が不十分となってきた。
そこで、本発明は、放熱効率に優れた電子素子、それを有するパッケージ及び電子装置を提供することを例示的な目的とする。
本発明の一側面としての電子素子は、外部基板と信号を送受信する回路素子と、複数の配線層と、前記配線層に形成され、前記外部基板と前記回路素子とを電気的に接続する複数の信号線と、前記配線層に設けられ、前記回路素子から離れて当該回路素子の表面に平行に延在する部分を含み、前記回路素子と熱的に接触し、前記回路素子を放熱する放熱線と、前記配線層に設けられ、前記放熱線に接続され、前記放熱線からの熱を分散するメッシュ部材と、を有し、前記複数の信号線のうち少なくとも１つは、前記メッシュ部材の中を絶縁された状態で通過することを特徴とする。かかる電子素子は、放熱線が回路素子を放熱して熱的損傷から保護し、その電気的特性を維持する。従って、かかる電子素子は、Ｌｏｗ−ｋ層間膜素材の使用や動作周波数の上昇にも適用可能である。また、放熱線が回路素子から離間されることによって放熱線が回路素子の電気的特性を悪化させることを防止することができる。また、放熱線（の一部分）が表面に垂直ではなく平行に配置されることによって放熱線は回路素子から放熱線が延在する方向に均一に熱を受けることができる。前記部分が回路素子の表面に平行な平板形状を有すれば、発熱性回路素子の表面全面から均一に熱を受けることができる。また、メッシュ部材によって放熱効率をチップ面内で均一にすることができる。メッシュ構造は信号線がその間を通過することを許容するものであり、信号線がない領域ではメッシュの代わりに平板が使用されてもよい。前記放熱線は前記回路素子と電気的に絶縁されていることが好ましい。これにより回路素子の電気的特性の低下を防止することができる。
前記電子素子は、前記外部基板と接続されるバンプを有し、前記放熱線は前記バンプに熱的に接続されていてもよい。この場合、バンプが熱排出口として機能する。また、前記外部基板と接続される複数のバンプを更に有し、前記信号線と前記放熱線は異なるバンプに接続されてもよい。異なるバンプとすることによって放熱線が回路素子の電気的特性を低下させることを防止することができる。本来チップに備わっている部材を利用することにより、部品点数の増加やチップの大型化を防止することができる。
前記放熱線は、例えば、熱伝導性に優れた銅やアルミニウムなどの金属材料から構成される。信号線と同一の材料で形成すれば信号線の形成と同一装置で放熱線をダミー配線として構成することができる。また、前記放熱線は前記信号線と同一の径を有してもよい。放熱効率を高めるために放熱線の径を信号線よりも大きくすることが考えられるが、チップの大型化をもたらす原因となる。もっとも、本発明はチップの大型化が許容される場合や放熱効率を高める必要性が大きければ放熱線の径を信号線よりも大きく設定することを許容する趣旨である。
前記メッシュ部材は前記信号線の配線層のうち前記回路素子から最も遠い配線層に形成されてもよい。これにより、最終層における放熱効率を電子素子面内で均一にすることができる。
放熱線の熱排出口はバンプに限定されず、例えば、前記回路素子に対して前記配線層とは反対側に配置され、前記回路素子を搭載し、当該回路素子からの熱を放熱するサブストレートと、前記サブストレートを貫通して前記放熱線に接続される熱伝導部とを更に有してもよい。更に、前記放熱線は前記信号線の積層方向とは垂直に延在して外部に露出してもよい。
本発明の別の側面としての回路パッケージは、上述の電子素子と、前記回路素子が搭載され、前記回路素子と少なくとも電気的に接続する基板と、前記基板に設けられ、外部との電気的接続をなすピンとを有することを特徴とする。かかる回路パッケージは上述の電子素子の作用を奏することができる。前記回路パッケージは、前記電子素子と熱的に接続され、前記電子素子で発生した熱を外部に導く熱伝導部を更に有してもよい。熱伝導部が熱排出の実効を図る。熱伝導部は、ヒートシンクのような自然放熱でもよいし、ヒートパイプや冷却ファンのような強制放熱でもよい。
本発明の更に別の側面としての電子装置は、上述の電子素子と、前記電子素子が電気的に接続するように搭載される回路基板と、を備えたことを特徴とする。かかる電子装置も上述の電子素子の作用を奏することができる。
本発明の更なる目的又はその他の特徴は、以下、添付図面を参照して説明される好ましい実施例によって明らかにされるであろう。
本発明の電子装置の概略斜視図である。 図２（ａ）は、本発明のＬＳＩチップを収納するパッケージを搭載したプリント基板の概略斜視図であり、図２（ｂ）は、パッケージの概略斜視図であり、図２（ｃ）は、図２（ｂ）に示す点線に沿ったパッケージの概略断面図である。 図２に示すＬＳＩチップの概略拡大断面図である。 図２に示すＬＳＩチップの変形例の概略拡大断面図である。 図３に示すＬＳＩチップの放熱効果を説明するための概略断面図である。 図６（ａ）は、図５に示すＬＳＩチップに適用可能なメッシュ部材の概略拡大斜視図である。図６（ｂ）は、図６（ａ）の変形例の部分斜視図である。 従来のＬＳＩチップの概略拡大断面図である 図７に示すＬＳＩチップの放熱効果を説明するための概略断面図である。
以下、添付図面を参照して、本発明の一実施例としての電子装置１００について説明する。ここで、図１は、電子装置１００の概略斜視図である。図１に示すように、電子装置１００は、例示的に、ラックマウント型のＵＮＩＸ（登録商標）サーバーとして具体化されている。電子装置１００は、一対の取り付け部１０２によって図示しないラックにネジ止めされ、図２（ａ）乃至図２（ｃ）に示すプリント基板１１０を筐体１０４内に搭載している。筐体１０４にはファンモジュール１０６が設けられている。ファンモジュール１０６は、内蔵する冷却ファンが回転して空気流を発生することによって内蔵するヒートシンクを強制的に冷却する。
プリント基板１１０は、パッケージ（電子部品）１２０と、メモリカードを挿入するための複数のブロックプレート（図示せず）と、ハードディスクやＬＡＮなどの外部機器とのコネクタ（図示せず）などを搭載する。パッケージ１２０は、ＢＧＡ、ＬＧＡ、ＰＧＡのいずれを使用してもよい。
図２（ａ）は、本実施形態のＬＳＩチップを収納するパッケージ１２０（例としてＣＰＵパッケージ）を搭載したプリント基板１１０の概略斜視図であり、図２（ｂ）は、パッケージ１２０の概略斜視図であり、図２（ｃ）は、図２（ｂ）に示す点線に沿ったパッケージ１２０の概略断面図である。図２（ｃ）に示すように、パッケージ１２０はＬＳＩチップ１４０を収納している。なお、本実施形態のパッケージ１２０は、一のＬＳＩチップ１４０が搭載されたシングルチップ型であるが、本発明はマルチチップ型のパッケージを排除するものではない。
パッケージ１２０は基板１２４を有し、ＬＳＩチップ１４０は基板上に搭載される。基板の図示上面には、ＬＳＩチップ１４０のバンプと接続される電極が形成されており、バンプと電極とは電気的に接続される。なお、電気的接続に寄与しないダミーの電極が基板に形成される場合もあるため、すべてのバンプと電極とが電気的接続をなしている必要はない。また、基板の図示下面には、プリント基板１１０に接続される複数の入出力ピン１２６が形成されている。
パッケージ１２０は、図２（ｃ）に図示されるように、その上面１２２においてヒートスプレッダ１３０に接触する。ＬＳＩチップ１３０で発生した熱は、パッケージ上面１２２を介してヒートスプレッダ１３０に伝わる。ヒートスプレッダ１３０は、ＬＳＩチップ１３０からの熱を図示しないヒートシンクに伝達する機能を有し、熱伝導率の高いＡｌＮやＣｕなどから構成される。ヒートスプレッダ１３０とＬＳＩチップ１４０との間には、熱伝導性の高いサーマルグリース又はサーマルシートが充填されてもよい。ヒートスプレッダ１３０をパッケージ１２０に加圧する際にはスティフナなど部材を介在させてもよい。
図示しないヒートシンクは、基部と多数の冷却フィンとを有する。基部は、例えば、アルミニウム、銅、窒化アルミニウム、人工ダイヤモンド、プラスチック等の高熱導電性材料から構成される平板であり、ヒートスプレッダ１３０に接合される。ヒートシンクは板金加工、アルミダイキャストその他の方法によって製造され、プラスチック製であれば、例えば、射出成形によって形成されてもよい。各冷却フィンは、板状、ピン状など任意の形状を有し、放熱面積を確保している。フィンの配置や数は任意で、高熱伝導性材料で形成される。
図３は、ＬＳＩチップ１４０の概略拡大断面図である。ＬＳＩチップ１４０はトランジスタ１４２を含み、トランジスタ１４２は、サブストレート１４１上の接続部１４３に実装されている。図３に図示されるＬＳＩチップ１４０には、信号線が多層配線によって形成されている。接続部１４３には信号線（電源線を含む）１４４が接続され、信号線１４４はＬＳＩ入出力端子であるバンプ１４８に接続されている。信号配線１４４は、トランジスタ１４２の入出力を結ぶネットワークを構成する金属配線である。バンプ１４８は外部基板と（パッケージ１２０の配線を介して）接続され、信号線１４４とバンプ１４８を介してトランジスタ１４２は外部基板と電気的に接続される。ＬＳＩ基板としてのサブストレート１４１はパッケージ１２０の図示上面を介してヒートスプレッダ１３０と接触する。
ＬＳＩチップ１４０は、更に、放熱用配線としての放熱線（又はダミー配線）１４６を有する。放熱線１４６は、信号線１４４と同様の手法によって形成される。放熱線１４６は、電気的なトランジスタネットワークからは独立した熱伝導専用ネットワークを構成する。放熱線１４６は、信号線１４４の配線層１４５ａ乃至１４５ｂに少なくとも部分的に設けられ、トランジスタ１４２と電気的に絶縁され、トランジスタ１４２を放熱する。
なお、図３においては、配線層１４５ａはトランジスタに一番近い最下層の配線層であり、配線層１４５ｂは最上層の配線層であるが、その間には複数の配線層が存在し得る。放熱線１４６が配線層に設けられるので、特許文献１乃至３のようにＬＳＩチップの外部で放熱する放熱構造よりも放熱効率が高い。
トランジスタ１４２と放熱線１４６はトランジスタの電気的特性の劣化を防止するために絶縁されるが、放熱線１４６が金属線から構成される場合にはトランジスタ１４２と放熱線１４６は離間される。放熱線１４６が絶縁体であれば両者は接触していてもよい。
ＬＳＩチップ１４０は、放熱線１４６を配線層１４５ａ乃至１４５ｂに設けてトランジスタ１４２を放熱する。ＬＳＩチップは、図５に示すように、斜線矢印で示す新たに追加された放熱路を有するので、図８に示す従来のＬＳＩチップよりも放熱効率が向上している。このため、トランジスタ１４２を熱的損傷から保護してその電気的特性を維持することができる。ＬＳＩチップ１４０は、Ｌｏｗ−ｋ層間膜素材の使用や動作周波数の上昇にも適用可能である。
信号線１４４と放熱線１４６は異なるバンプ１４８に接続される。この場合、バンプ１４８が熱排出口として機能する。本来ＬＳＩチップ１４０に備わっているバンプ１４８を利用することにより、部品点数の増加やチップ１４０の大型化を防止することができる。
放熱線１４６は、例えば、熱伝導性に優れた銅やアルミニウムなどの金属材料から構成される。信号線１４４と同一の材料で形成すれば信号線１４４の形成と同一装置で放熱線１４６をダミー配線として構成することができる。もちろん、放熱線１４６は、信号線１４４とは異なる専用の材料から構成されてもよい。
また、放熱線１４６は信号線１４６と同一の径を有してもよい。放熱効率を高めるために放熱線１４６の径を信号線１４４よりも大きくすることが考えられるが、チップ１４０の大型化をもたらす原因となる。もっとも、本発明はチップ１４０の大型化が許容される場合や放熱効率を高める必要性が大きければ放熱線１４６の径を信号線１４５よりも大きく設定することを許容する趣旨である。
放熱線１４６の熱排出口はバンプ１４８に限定されない。例えば、放熱線１４６は、図４に示すように、熱伝導部はサブストレート１４１を貫通する熱伝導部１４１ａに接続される放熱線１４６ａを更に有してもよい。これにより、放熱線１４６からの熱はヒートスプレッダ１３０に伝達される。熱伝導部１４１ａは、上述の高熱伝導率を有する材料から構成される。更に、放熱線１４６は、放熱線１４６ｂに示すように、信号線１４４の積層方向とは垂直に延在して外部に露出してもよい。なお、図４は平面的に信号線１４４と放熱線１４６を示しているが、信号線１４４と放熱線１４６ａ及び１４６ｂは接触していない。このように、放熱線１４６は、ＬＳＩチップ１４０の任意の位置から導出可能である。パッケージ１１０は、放熱線の導出部を放熱する手段を更に有してもよい。放熱手段は、ヒートシンクのような自然放熱でもよいし、ヒートパイプや冷却ファンのような強制放熱でもよい。
放熱線１４６は、最上配線層１４５ｂ又はそれに近い配線層においてメッシュ部材１４７を有することが好ましい。図６（ａ）にメッシュ部材１４７の概略拡大斜視図を示す。メッシュ部材１４７は、局所的に発熱した熱をＬＳＩチップ１４０内に分散及び均一させる効果を有する。熱の分散効果がある限り、メッシュ形状は必ずしも必要ではない。
図６（ａ）を参照するに、放熱線１４６は、トランジスタ１４２から離れてトランジスタ１４２の表面に平行に延在する部分１４６ｃを含む。トランジスタ１４２から離間されることによって放熱線１４６がトランジスタ１４２の電気的特性を悪化させることを防止することができる。トランジスタ１４２の表面に垂直ではなく平行に配置されることによって放熱線１４６はトランジスタ１４２から放熱線１４６ｃが延在する方向に均一に熱を受けることができる。
図６（ａ）に示すように、トランジスタ１４２周辺に発生した熱をトランジスタ直上に配置した最下配線層１４５ａの放熱線１４６ｃで吸収し、最上配線層１４５ｂまで伝達する。最下配線層１４５ａからメッシュ１４７までの接続線１４６ｄは使用テクノロジの最小線幅で十分である。上位メッシュの太さはバンプ１４８との接続に関するマスクデザインルールによる。
図６（ｂ）に示すように、部分１４６ｃがトランジスタ１４２の表面に平行な平板１４６ｅを有すれば、トランジスタ１４２の表面全面から均一に熱を受けることができる。なお、メッシュ構造は信号線がその間を通過することを許容するものであり、信号線がない領域ではメッシュの代わりに平板が使用されてもよい。
以上、本発明の好ましい実施例について説明したが、本発明はこれらの実施例に限定されるものではなく、様々な変形及び変更が可能である。例えば、本発明の電子装置は、ラックマウント型のサーバーに限定されず、ブックシェルフ型にも適用可能であり、また、サーバーに限定されず、パーソナルコンピュータ、ネットワーク機器、携帯電話、ＰＤＡ、その他の周辺装置にも適用可能である。また、本発明は、チップセットなどＣＰＵとして機能しない発熱性回路素子にも適用可能である。
 産業上の利用の可能性
本発明によれば、放熱線を利用して放熱効率に優れた電子素子、それを有するパッケージ及び電子装置を提供することができる。
本発明は更に以下の事項を開示する。
（付記１） 外部と信号を送受信する回路素子と、外部と前記回路素子とを電気的に接続する信号線と、前記回路素子と熱的に接触し、前記回路素子を放熱する放熱線とを有することを特徴とする電子素子。（１）
（付記２） 前記放熱線は前記回路素子と電気的に絶縁されていることを特徴とする、付記１記載の電子素子。
（付記３） 前記電子素子は、前記外部基板と接続されるバンプを有し、前記放熱線は前記バンプに熱的に接続されていることを特徴とする付記１記載の電子素子。（２）
（付記４） 前記外部基板と接続される複数のバンプを更に有し、前記信号線と前記放熱線は異なるバンプに接続されていることを特徴とする付記２記載の電子素子。
（付記５） 前記放熱線は、前記回路素子から離れて当該回路素子の表面に平行に延在する部分を含むことを特徴とする付記１記載の電子素子。（３）
（付記６） 前記放熱線に接続され、前記放熱線からの熱を分散する分散部材を更に有することを特徴とする付記１記載の電子素子。（４）
（付記７） 前記分散部材は前記信号線の配線層のうち前記回路素子から最も遠い配線層に形成されることを特徴とする付記４記載の電子素子。（５）
（付記８） 前記回路素子を搭載し、当該回路素子からの熱を放熱するサブストレートと、前記サブストレートを貫通して前記放熱線に接続される熱伝導部とを更に有することを特徴とする付記１記載の電子素子。（６）
（付記９） 前記放熱線は前記信号線の積層方向とは垂直に延在して外部に露出することを特徴とする付記１記載の電子素子。（７）
（付記１０） 回路素子と、前記回路素子と熱的に接触し、前記回路素子で発生する熱を放熱する放熱線とを有する電子素子と、前記回路素子が搭載され、前記回路素子と少なくとも電気的に接続する基板と、前記基板に設けられ、外部との電気的接続をなすピンと、を備えることを特徴とする回路パッケージ。（８）
（付記１１） 前記回路パッケージは、前記電子素子と熱的に接続され、前記電子素子で発生した熱を外部に導く熱伝導部をさらに備えることを特徴とする、付記８に記載の回路パッケージ。（９）
（付記１２） 回路素子と、前記回路素子で発生した熱を放熱する放熱配線と、前記回路素子と電気的に接続される信号配線とを備えた電子回路と、前記電子回路が電気的に接続するように搭載される回路基板と、を備えたことを特徴とする、電子装置。（１０）

Claims (8)

  1. 外部基板と信号を送受信する回路素子と、
    複数の配線層と、
    前記配線層に形成され、前記外部基板と前記回路素子とを電気的に接続する複数の信号線と、
    前記配線層に設けられ、前記回路素子から離れて当該回路素子の表面に平行に延在する部分を含み、前記回路素子と熱的に接触し、前記回路素子を放熱する放熱線と、
    前記配線層に設けられ、前記放熱線に接続され、前記放熱線からの熱を分散するメッシュ部材と、を有し、
    前記複数の信号線のうち少なくとも１つは、前記メッシュ部材の中を絶縁された状態で通過することを特徴とする電子素子。
  2. 前記電子素子は、前記外部基板と接続されるバンプを有し、
    前記放熱線は前記バンプに熱的に接続されていることを特徴とする請求項１記載の電子素子。
  3. 前記メッシュ部材は前記信号線の配線層のうち前記回路素子から最も遠い配線層に形成されることを特徴とする請求項１記載の電子素子。
  4. 前記回路素子に対して前記配線層とは反対側に配置され、前記回路素子を搭載し、当該回路素子からの熱を放熱するサブストレートと、
    前記サブストレートを貫通して前記放熱線に接続される熱伝導部とを更に有することを特徴とする請求項１記載の電子素子。
  5. 前記放熱線は前記信号線の積層方向とは垂直に延在して外部に露出することを特徴とする請求項１記載の電子素子。
  6. 請求項１から５のいずれか１つに記載の電子素子と、
    前記回路素子が搭載され、前記回路素子と少なくとも電気的に接続する基板と、
    前記基板に設けられ、外部との電気的接続をなすピンと、を備えることを特徴とする回路パッケージ。
  7. 前記回路パッケージは、前記電子素子と熱的に接続され、前記電子素子で発生した熱を外部に導く熱伝導部をさらに備えることを特徴とする、請求項６に記載の回路パッケージ。
  8. 請求項１から５のいずれか１つに記載の電子素子と、
    前記電子素子が電気的に接続するように搭載される回路基板と、を備えたことを特徴とする、電子装置。
JP2007545125A 2005-11-16 2005-11-16 電子素子、それを有するパッケージ及び電子装置 Expired - Fee Related JP5115200B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/021053 WO2007057952A1 (ja) 2005-11-16 2005-11-16 電子素子、それを有するパッケージ及び電子装置

Publications (2)

Publication Number Publication Date
JPWO2007057952A1 JPWO2007057952A1 (ja) 2009-04-30
JP5115200B2 true JP5115200B2 (ja) 2013-01-09

Family

ID=38048344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007545125A Expired - Fee Related JP5115200B2 (ja) 2005-11-16 2005-11-16 電子素子、それを有するパッケージ及び電子装置

Country Status (4)

Country Link
US (1) US7643302B2 (ja)
EP (1) EP1950805A4 (ja)
JP (1) JP5115200B2 (ja)
WO (1) WO2007057952A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5512992B2 (ja) * 2009-03-27 2014-06-04 国立大学法人 鹿児島大学 ヒートシンク一体化パッケージ及びその製造方法
US9538633B2 (en) * 2012-12-13 2017-01-03 Nvidia Corporation Passive cooling system integrated into a printed circuit board for cooling electronic components
US10061364B2 (en) * 2014-10-28 2018-08-28 Hitachi, Ltd. Method for cooling storage device
US9832876B2 (en) * 2014-12-18 2017-11-28 Intel Corporation CPU package substrates with removable memory mechanical interfaces
RU179613U1 (ru) * 2017-10-13 2018-05-21 Акционерное общество "Ордена Трудового Красного Знамени научно-исследовательский институт автоматической аппаратуры им. академика В.С. Семенихина" (АО "НИИАА") Портативное защищенное электронно-вычислительное устройство с резистентной системой принудительного охлаждения

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03278539A (ja) * 1990-03-28 1991-12-10 Nec Corp 半導体装置
JP2000306998A (ja) * 1999-04-20 2000-11-02 Nec Corp 半導体装置及びその製造方法
JP2004072017A (ja) * 2002-08-09 2004-03-04 Ricoh Co Ltd 半導体集積回路装置及びその製造方法
JP2005158777A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
JP3375224B2 (ja) * 1995-02-03 2003-02-10 三菱電機株式会社 半導体装置及びその製造方法
FR2735648B1 (fr) * 1995-06-13 1997-07-11 Bull Sa Procede de refroidissement d'un circuit integre monte dans un boitier
JPH11238734A (ja) * 1998-02-20 1999-08-31 Nec Corp 半導体集積回路
JP3446818B2 (ja) 1999-05-10 2003-09-16 日本電気株式会社 半導体装置の実装構造、及びその製造方法
JP2000331835A (ja) * 1999-05-21 2000-11-30 Taiyo Yuden Co Ltd 積層電子部品及び回路モジュール
JP2002011902A (ja) 2000-06-27 2002-01-15 Sharp Corp 画像形成装置
TW462121B (en) * 2000-09-19 2001-11-01 Siliconware Precision Industries Co Ltd Heat sink type ball grid array package
JP2002110902A (ja) 2000-10-04 2002-04-12 Toshiba Corp 半導体素子及び半導体装置
TW490820B (en) * 2000-10-04 2002-06-11 Advanced Semiconductor Eng Heat dissipation enhanced ball grid array package
US6867493B2 (en) * 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
JP2003017494A (ja) 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6552907B1 (en) * 2001-10-11 2003-04-22 Lsi Logic Corporation BGA heat ball plate spreader, BGA to PCB plate interface
EP1351301B1 (en) * 2002-04-03 2009-06-17 Panasonic Corporation Semiconductor built-in millimeter-wave band module
US6657311B1 (en) * 2002-05-16 2003-12-02 Texas Instruments Incorporated Heat dissipating flip-chip ball grid array
JP2004071670A (ja) * 2002-08-02 2004-03-04 Fuji Photo Film Co Ltd Ｉｃパッケージ、接続構造、および電子機器
US6657864B1 (en) * 2002-12-16 2003-12-02 International Business Machines Corporation High density thermal solution for direct attach modules
US6753600B1 (en) * 2003-01-28 2004-06-22 Thin Film Module, Inc. Structure of a substrate for a high density semiconductor package
US7345364B2 (en) 2004-02-04 2008-03-18 Agere Systems Inc. Structure and method for improved heat conduction for semiconductor devices
US7269017B2 (en) * 2004-11-19 2007-09-11 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices on laminate ceramic substrate
US7148554B2 (en) * 2004-12-16 2006-12-12 Delphi Technologies, Inc. Discrete electronic component arrangement including anchoring, thermally conductive pad

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03278539A (ja) * 1990-03-28 1991-12-10 Nec Corp 半導体装置
JP2000306998A (ja) * 1999-04-20 2000-11-02 Nec Corp 半導体装置及びその製造方法
JP2004072017A (ja) * 2002-08-09 2004-03-04 Ricoh Co Ltd 半導体集積回路装置及びその製造方法
JP2005158777A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP1950805A1 (en) 2008-07-30
US7643302B2 (en) 2010-01-05
WO2007057952A1 (ja) 2007-05-24
US20080218965A1 (en) 2008-09-11
EP1950805A4 (en) 2010-03-03
JPWO2007057952A1 (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
US5933324A (en) Apparatus for dissipating heat from a conductive layer in a circuit board
US6712621B2 (en) Thermally enhanced interposer and method
US6670699B2 (en) Semiconductor device packaging structure
US7772692B2 (en) Semiconductor device with cooling member
US20070090517A1 (en) Stacked die package with thermally conductive block embedded in substrate
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
JP3834023B2 (ja) インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク
KR20190122133A (ko) 이방성 열 전도 섹션 및 등방성 열 전도 섹션을 갖는 방열 디바이스
US6943293B1 (en) High power electronic package with enhanced cooling characteristics
US7705449B2 (en) Cooling apparatus for memory module
US7298028B2 (en) Printed circuit board for thermal dissipation and electronic device using the same
JP5115200B2 (ja) 電子素子、それを有するパッケージ及び電子装置
CN107708286B (zh) 印刷电路板组件
US7723843B2 (en) Multi-package module and electronic device using the same
US9558311B2 (en) Surface region selection for heat sink placement
JP4467380B2 (ja) 半導体パッケージ、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
KR100769527B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
JPH09213851A (ja) Ｉｃデバイスの放熱方法及び放熱手段
US7190068B2 (en) Bottom heat spreader
JP2803603B2 (ja) マルチチップパッケージ構造
JPH07106721A (ja) プリント回路板及びその放熱方法
CN113632218A (zh) 电子装置
JPH09213847A (ja) 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置
JP2009152284A (ja) 配線基板
JP2008171963A (ja) 半導体チップ冷却構造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121001

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees