KR20190122133A - 이방성 열 전도 섹션 및 등방성 열 전도 섹션을 갖는 방열 디바이스 - Google Patents

이방성 열 전도 섹션 및 등방성 열 전도 섹션을 갖는 방열 디바이스 Download PDF

Info

Publication number
KR20190122133A
KR20190122133A KR1020190030242A KR20190030242A KR20190122133A KR 20190122133 A KR20190122133 A KR 20190122133A KR 1020190030242 A KR1020190030242 A KR 1020190030242A KR 20190030242 A KR20190030242 A KR 20190030242A KR 20190122133 A KR20190122133 A KR 20190122133A
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit device
heat
thermally conductive
anisotropic
Prior art date
Application number
KR1020190030242A
Other languages
English (en)
Inventor
요한나 스완
아델 엘셰르비니
페라스 이드
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20190122133A publication Critical patent/KR20190122133A/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28F—DETAILS OF HEAT-EXCHANGE AND HEAT-TRANSFER APPARATUS, OF GENERAL APPLICATION
    • F28F3/00—Plate-like or laminated elements; Assemblies of plate-like or laminated elements
    • F28F3/02—Elements or assemblies thereof with means for increasing heat-transfer area, e.g. with fins, with recesses, with corrugations
    • F28F3/022—Elements or assemblies thereof with means for increasing heat-transfer area, e.g. with fins, with recesses, with corrugations the means being wires or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28F—DETAILS OF HEAT-EXCHANGE AND HEAT-TRANSFER APPARATUS, OF GENERAL APPLICATION
    • F28F13/00—Arrangements for modifying heat-transfer, e.g. increasing, decreasing
    • F28F13/003—Arrangements for modifying heat-transfer, e.g. increasing, decreasing by using permeable mass, perforated or porous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Dispersion Chemistry (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

적어도 하나의 등방성 열 전도 섹션(모든 방향에서 균일하게 높은 열 전도성)과 적어도 하나의 이방성 열 전도 섹션(적어도 한 방향에서 높은 열 전도성 및 적어도 하나의 다른 방향에서 낮은 열 전도성)을 갖는 방열 디바이스가 형성될 수 있다. 방열 디바이스는 등방성 열 전도 섹션(들) 및/또는 이방성 열 전도 섹션(들)의 적어도 일부가 적어도 하나의 집적 회로 디바이스 위에 위치되도록 복수의 집적 회로 디바이스에 열적으로 결합될 수 있다. 등방성 열 전도 섹션(들)은 핫 스폿 또는 고전력 밀도를 갖는 영역으로부터의 열 확산/제거를 허용하고, 이방성 열 전도 섹션(들)은 균일 전력 밀도 분포를 갖는 영역에서 적어도 하나의 집적 회로 디바이스로부터 열을 최소 전도 저항을 갖는 단일 방향으로 주로 전달하면서 다른 방향으로의 열 전달을 감소시킴으로써 열 크로스-토크를 감소시킨다.

Description

이방성 열 전도 섹션 및 등방성 열 전도 섹션을 갖는 방열 디바이스{HEAT DISSIPATION DEVICE HAVING ANISOTROPIC THERMALLY CONDUCTIVE SECTIONS AND ISOTROPIC THERMALLY CONDUCTIVE SECTIONS}
본 명세서의 실시예는 일반적으로 집적 회로 디바이스로부터의 열 제거에 관한 것이고, 보다 구체적으로는, 적어도 하나의 이방성 열 전도 섹션과 적어도 하나의 등방성 열 전도 섹션을 갖는 방열 디바이스에 관한 것인데, 이러한 방열 디바이스는 복수의 집적 회로 디바이스로부터 열을 제거하는 데 사용된다.
집적 회로 컴포넌트의 성능을 높이고, 가격을 낮추고, 소형화를 증가시키며, 집적 회로의 패키징 밀도를 높이는 것은 전자 산업의 지속적인 목표이다. 이러한 목표를 달성함에 따라, 집적 회로 디바이스는 더 작아진다. 따라서, 집적 회로 디바이스 내의 컴포넌트의 전력 소비 밀도는 증가되었고, 이는 결과적으로 집적 회로 디바이스의 평균 접합 온도를 증가시킨다. 집적 회로 디바이스의 온도가 너무 높아지면, 집적 회로는 손상되거나 파괴될 수 있다. 이런 문제는 다수의 집적 회로 디바이스가 단일 패키지에 통합될 때 더욱 중요하게 된다. 이러한 구성에서, 다수의 집적 회로 디바이스로부터의 열은 일반적으로 열 확산기(heat spreader)와 같은 단일 열 전도성 방열 디바이스를 이용하여 제거된다. 그러나, 집적 회로 패키지 내의 상이한 집적 회로 디바이스들은 상이한 동작 온도를 가질 수 있다. 따라서, 높은 열을 생성하는 집적 회로 디바이스가 방열 디바이스로 전달되는 열을 좌우할 수 있으며, 이는 패키지 내의 다른 집적 회로 디바이스에 의한 방열 디바이스로의 열 전달을 방해할 수 있다(예컨대, 열 크로스-토크(thermal cross-talk)). 이와 같이, 다른 집적 회로 디바이스들은 그들의 온도 한계를 초과하여 손상되거나 파괴될 수 있으며, 이는 전체 집적 회로 패키지의 고장을 초래할 수 있다.
또한, 집적 회로 디바이스들 또는 단일 집적 회로 디바이스 내의 상이한 영역들은 상이한 전력 밀도를 가질 수 있다. 요컨대, 균일 전력 분포를 갖는 집적 회로 디바이스 또는 그의 영역이 있을 수 있고, 비균일 전력 밀도 및 핫 스폿을 갖는 다른 집적 회로 디바이스 또는 그의 영역이 있을 수 있는데, 균일 전력 분포를 갖는 집적 회로 디바이스 또는 영역에 대해서는 집적 회로 디바이스와 방열 디바이스 사이의 낮은 1차원 열 전도 저항이 가장 중요하며, 비균일 전력 밀도 및 핫 스폿을 갖는 다른 집적 회로 디바이스 또는 영역에 대해서는 낮은 열 확산 저항이 요구된다. 단일의 균일한 동종 방열 디바이스를 사용하여 두 저항을 동시에 최적화하는 것은 종종 불가능하다.
본 개시의 주제는 특히 명세서의 종결 부분에서 언급되고 명백하게 청구된다. 본 개시의 전술한 특징 및 다른 특징은 첨부된 도면과 함께 고려되는 이하의 설명 및 첨부된 청구범위로부터 더욱 명백해질 것이다. 첨부된 도면은 본 개시에 따른 몇몇 실시예만을 나타내므로, 본 발명의 범위를 제한하는 것으로 간주되어서는 안된다는 것이 이해된다. 본 개시의 장점이 보다 용이하게 확인될 수 있도록, 본 개시는 첨부된 도면의 사용을 통해 더 구체적이고 자세하게 설명될 것이다.
도 1은 본 명세서의 일 실시예에 따른, 이방성 열 전도 섹션 및 등방성 열 전도 섹션을 포함하는 방열 디바이스를 포함하는 집적 회로 패키지의 측 단면도이다.
도 2는 본 명세서의 실시예에 따른, 도 1의 라인 2-2를 따른 단면도이다.
도 3은 본 명세서의 일 실시예에 따른 이방성 재료의 사시도이다.
도 4는 본 명세서의 다른 실시예에 따른 이방성 재료의 사시도이다.
도 5는 본 명세서의 일 실시예에 따른, 이방성 열 전도 섹션 및 등방성 열 전도 섹션을 포함하는 방열 디바이스를 포함하는 집적 회로 패키지의 측 단면도로서, 여기에서 방열 디바이스는 그에 부착된 별도의 푸팅(footing)을 포함한다.
도 6은 본 명세서의 실시예에 따른, 이방성 열 전도 섹션 및 등방성 열 전도 섹션을 포함하는 방열 디바이스를 포함하는 집적 회로 패키지의 측 단면도로서, 여기에서는 이방성 열 전도 섹션이 방열 디바이스에서 우위를 차지한다(predominate).
도 7은 본 명세서의 다른 실시예에 따른, 적층된 집적 회로 디바이스 구성과 열적으로 접촉하는 방열 디바이스를 포함하는 집적 회로 패키지의 측 단면도이다.
도 8은 본 발명의 다른 실시예에 따른, 몰드 재료 내에 배치된 적층된 집적 회로 디바이스 구성과 열적으로 접촉하는 방열 디바이스를 포함하는 집적 회로 패키지의 측 단면도이다.
도 9는 본 명세서에 따른 집적 회로 패키지를 제조하는 공정의 흐름도이다.
도 10은 본 명세서의 실시예에 따른 전자 디바이스/시스템이다.
다음의 상세한 설명에서는, 청구된 주제가 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시 할 수 있도록 충분히 상세하게 설명된다. 다양한 실시예가 상이하기는 하지만 반드시 상호 배타적인 것은 아니라는 것이 이해되어야 한다. 예를 들어, 일 실시예와 관련하여 여기에서 설명되는 특정 특징, 구조 또는 특성은 청구된 주제의 정신 및 범위를 벗어나지 않고 다른 실시예에서 구현될 수 있다. 본 명세서에서 "일 실시예" 또는 "실시예"에 대한 언급은, 그 실시예와 관련하여 설명된 특정 특징, 구조 또는 특성이 본 발명에 포함된 적어도 하나의 구현에 포함됨을 의미한다. 따라서, "일 실시예" 또는 "실시예에서"라는 문구의 사용은 반드시 동일한 실시예를 지칭하는 것은 아니다. 또한, 각각의 개시된 실시예 내의 개별 요소의 위치 또는 배열은 청구된 주제의 정신 및 범위를 벗어나지 않고 수정될 수 있음이 이해되어야 한다. 따라서, 다음의 상세한 설명은 제한적인 의미로 해석되어서는 안되며, 주제의 범위는, 첨부된 청구범위에 부여되는 전 범위의 균등물과 함께, 첨부된 청구범위에 의해서만 정의되고 적절히 해석된다. 도면에서, 동일한 도면 부호는 여러 도면의 전반에 걸쳐 동일하거나 유사한 요소 또는 기능을 나타내고, 그 안에 도시된 요소들은 반드시 서로에 대해 실제 축척대로 그려진 것은 아니며, 본 명세서의 맥락에서 개별 요소들을 더 쉽게 이해할 수 있도록 요소들은 확대되거나 축소될 수 있다.
여기에서 사용될 때, "~ 위(over)", "~ 에(to)" "~ 사이" 및 "~ 상(on)"이라는 용어는 하나의 층의 다른 층에 대한 상대적 위치를 나타낼 수 있다. 다른 층 "위" 또는 다른 층 "상"에 있거나 다른 층"에" 본딩된 하나의 층은 그 다른 층과 직접 접촉할 수도 있고, 또는 하나 이상의 중간 층을 가질 수도 있다. 층들 "사이"에 있는 하나의 층은 그 층들과 직접 접촉할 수도 있고, 또는 하나 이상의 중간 층을 가질 수도 있다.
"패키지(package)"라는 용어는 일반적으로 하나 이상의 다이의 자체 보유 캐리어(self-contained carrier)를 지칭하는데, 여기서 다이는 패키지 기판에 부착되고 보호를 위해 캡슐화될 수 있으며, 패키지 기판의 바깥쪽 부분에 위치하는 리드(lead), 핀 또는 범프와 다이 사이에 통합되거나 와이어 본딩된 상호접속부를 갖는다. 패키지는 특정 기능을 제공하는 단일 다이 또는 다수의 다이를 포함할 수 있다. 패키지는 일반적으로 다른 패키징된 집적 회로 및 개별 컴포넌트와의 상호접속을 위해 인쇄 회로 보드에 장착되어 더 큰 회로를 형성한다.
여기서, "코어형(cored)"이라는 용어는 일반적으로 비-가요성의 강성 재료를 포함하는 보드, 카드 또는 웨이퍼 상에 구축된 집적 회로 패키지의 기판을 지칭한다. 전형적으로, 소형 인쇄 회로 보드가 코어로서 사용되며, 그 위에 집적 회로 디바이스 및 개별 수동 컴포넌트가 납땜될 수 있다. 전형적으로, 코어는 한 면(side)에서 다른 면으로 연장되는 비아를 가지므로, 코어의 한 면 상의 회로는 코어의 대향 면 상의 회로에 직접 결합될 수 있다. 코어는 또한 도체 및 유전체 재료의 층을 구축하기 위한 플랫폼의 역할을 할 수도 있다.
여기서, "코어리스(coreless)"라는 용어는 일반적으로 코어가 없는 집적 회로 패키지의 기판을 지칭한다. 관통 비아는 고밀도 상호접속에 비해 상대적으로 큰 치수와 피치를 가지고 있기 때문에, 코어의 부재는 고밀도 패키지 아키텍처를 가능하게 한다.
여기서, "랜드측 면"이라는 용어는, 본 명세서에서 사용되는 경우, 일반적으로 집적 회로 패키지의 기판의, 인쇄 회로 보드, 마더보드 또는 다른 패키지에 대한 부착 면에 가장 가까운 면을 지칭한다. 이것은 집적 회로 패키지의 기판의, 다이 또는 다이들이 부착되는 면인 "다이측 면"과 대조적이다.
여기서, "유전체"라는 용어는 일반적으로 패키지 기판의 구조를 구성하는 임의 수의 비 전도성 재료를 지칭한다. 본 개시의 목적을 위해, 유전체 재료는 기판 상에 장착된 집적 회로 다이 위에 몰딩된 수지로서 또는 라미네이트 필름의 층으로서 집적 회로 패키지에 통합될 수 있다.
여기서, "금속화(metallization)"라는 용어는 일반적으로 패키지 기판의 유전체 재료 위에 형성된 금속 층을 지칭한다. 금속 층은 일반적으로 트레이스(traces) 및 본드 패드와 같은 금속 구조를 형성하도록 패턴화된다. 패키지 기판의 금속화는 유전체 층에 의해 분리된 다수의 층 또는 단일 층으로 제한될 수 있다.
여기서, "본드 패드"라는 용어는 일반적으로 집적 회로 패키지 및 다이에서 통합된 트레이스 및 비아를 종결시키는 금속화 구조를 지칭한다. 때로는 "본드 패드" 대신 "솔더 패드"라는 용어가 사용될 수 있으며 동일한 의미를 지닌다.
여기서, "솔더 범프"라는 용어는 일반적으로 본드 패드 상에 형성된 솔더 층을 지칭한다. 솔더 층은 전형적으로 둥근 모양을 가지며, 따라서 "솔더 범프"라는 용어를 쓴다.
여기서, "기판"이라는 용어는 일반적으로 유전체 및 금속화 구조를 포함하는 평면 플랫폼을 지칭한다. 기판은 하나의 플랫폼상에서 하나 이상의 IC 다이를 기계적으로 지지하고 전기적으로 결합하는데, 이들 하나 이상의 IC 다이는 몰딩 가능한 유전체 재료에 의해 캡슐화된다. 기판은 일반적으로 양쪽 면에 본딩 상호접속부로서 솔더 범프를 포함한다. "다이측 면"으로 일반적으로 지칭되는 기판의 한 면은 칩 또는 다이 본딩을 위한 솔더 범프를 포함한다. "랜드측 면"으로 일반적으로 지칭되는 기판의 대향 면은 패키지를 인쇄 회로 보드에 본딩하기 위한 솔더 범프를 포함한다.
여기서 "어셈블리"라는 용어는 일반적으로 단일 기능 단위로 부품들을 그룹화하는 것을 지칭한다. 부품들은 분리될 수 있고 기능 단위로 기계적으로 조립되는데, 여기서 부품들은 제거될 수 있다. 다른 예로서, 부품들은 함께 영구적으로 결합될 수 있다. 몇몇 예에서, 부품들은 함께 집적된다.
명세서의 전반에서, 그리고 청구범위에서, "접속된(connected)"이라는 용어는, 어떠한 매개 디바이스도 없는, 접속되는 대상들 사이의 전기적, 기계적 또는 자기적 접속과 같은 직접 접속을 의미한다.
"결합된"이라는 용어는, 접속되는 대상들 사이의 직접적인 전기적, 기계적, 자기적 또는 유체적 접속, 또는 하나 이상의 수동 또는 능동 매개 디바이스를 통한 간접 접속과 같은 직접 또는 간접 접속을 의미한다.
용어 "회로" 또는 "모듈"은 원하는 기능을 제공하기 위해 서로 협력하도록 구성된 하나 이상의 수동 및/또는 능동 컴포넌트를 지칭할 수 있다. "신호"라는 용어는 적어도 하나의 전류 신호, 전압 신호, 자기 신호 또는 데이터/클럭 신호를 지칭할 수 있다. 단수("a", "an" 및 "the")의 의미는 복수 참조를 포함한다. "내에(in)"의 의미는 "내에(in)" 및 "상에(on)"를 포함한다.
수직 방향은 z축 방향(z-direction)을 의미하며, "상부", "하부", "위" 및 "아래"라는 기재는 통상적인 의미와 함께 z축 방향(z-dimension)의 상대적 위치를 지칭하는 것으로 이해된다. 그러나, 실시예들은 반드시 도면에 도시된 방향 또는 구성으로 제한되는 것은 아니라는 것이 이해된다.
"실질적으로", "가까운", "대략", "근처의" 및 "약"이라는 용어는 (구체적으로 명시되지 않는 한) 일반적으로 목표 값의 +/- 10% 내에 있음을 지칭한다. 달리 명시되지 않는 한, 공통 개체를 설명하기 위해 서수 형용사인 "제 1", "제 2" 및 "제 3" 등을 사용하는 것은, 언급되고 있는 것과 동일한 개체의 상이한 예를 나타내는 것일 뿐이며, 그렇게 설명된 개체가 시간적으로, 공간적으로, 또는 다른 방식으로 주어진 순서로 존재해야 함을 암시하고자 하는 것은 아니다.
본 개시의 목적을 위해, "A 및/또는 B" 및 "A 또는 B"라는 문구는, (A),(B) 또는 (A 및 B)를 의미한다. 본 명세서의 목적을 위해, "A, B 및/또는 C"라는 문구는, (A),(B),(C),(A 및 B),(A 및 C),(B 및 C), 또는 (A, B 및 C)를 의미한다.
"단면", "프로파일" 및 "평면"으로 표시된 도면은 직교 좌표계 내의 직교 평면에 대응한다. 따라서 횡 단면도 및 프로파일 도면은 x-z 평면에서 취해지고, 평면도는 x-y 평면에서 취해진다. 전형적으로, x-z 평면의 프로파일 도면은 단면도이다. 적절한 경우, 도면에는 도면의 방향을 나타내는 축이 표시된다.
본 명세서의 실시예는, 적어도 하나의 등방성 열 전도 섹션(모든 3 개의 직교 좌표 방향 x, y 및 z에서 비교적 높은 열 전도성을 가짐) 및 적어도 하나의 이방성 열 전도 섹션(적어도 하나의 방향(예컨대, z 방향)에서는 균일하게 높은 열 전도성을 가지고 다른 방향 중 적어도 하나(예컨대, x 방향 및/또는 y 방향)에서는 상대적으로 낮은 열 전도성을 가짐)을 포함하는 방열 디바이스를 포함할 수 있다. 일 실시예에서, 방열 디바이스는, 등방성 열 전도 섹션(들) 및/또는 이방성 열 전도 섹션(들)의 적어도 일부가 적어도 하나의 집적 회로 디바이스 위에 배치되도록 복수의 집적 회로 디바이스에 열적으로 결합될 수 있다. 등방성 열 전도 섹션(들)은 집적 회로 디바이스, 특히, 집중된 고전력 밀도를 갖는 핫 스폿 또는 영역으로부터 열 확산/제거를 허용하도록 배치될 수 있다. 이방성 열 전도 섹션(들)은, 적어도 하나의 집적 회로 디바이스(예컨대, 균일한 전력 밀도 분포를 가지며 핫 스폿을 갖지 않음)로부터의 열을 주로 최소 전도 저항을 갖는 단일 방향(예를 들어, z 방향)으로 전달하면서 다른 방향(예를 들어, x 방향 및/또는 y 방향)으로의 열 전달을 실질적으로 방지하거나 최소화하도록 배치될 수 있으므로, 복수의 집적 회로 디바이스들 간의 열 크로스-토크가 감소된다.
집적 회로 패키지의 제조 시에, 집적 회로 디바이스는 일반적으로 기판 상에 장착되는데, 기판은 집적 회로 디바이스들 사이 및 외부 컴포넌트와의 전기 통신 경로를 제공한다. 도 1에 도시된 바와 같이, 집적 회로 패키지(100)는, 리플로우 가능한 솔더 범프 또는 볼과 같은 일반적으로 플립-칩 또는 "C4"(controlled collapse chip connection) 구성으로 알려진 구성의 복수의 상호접속부(126)를 통해, 인터포저, 인쇄 회로 보드, 마더 보드 등과 같은 기판(120)의 제 1 표면(122)에 부착된, 마이크로 프로세서, 칩셋, 그래픽 디바이스, 무선 디바이스, 메모리 디바이스, 주문형 집적 회로, 이들의 조합, 이들의 스택 등과 같은 복수의 집적 회로 디바이스(요소(1101, 1102 및 1103)로 도시됨)를 포함할 수 있다. 디바이스-기판 상호접속부(126)는 집적 회로 디바이스(1101, 1102 및 1103) 각각의 제 1 표면(112) 상의 본드 패드(도시되지 않음) 및 기판의 제 1 표면(122)상의 본드 패드(도시되지 않음)로부터 연장될 수 있다. 집적 회로 디바이스(1101, 1102 및 1103) 각각의 집적 회로 디바이스 본드 패드(도시되지 않음)는 집적 회로 디바이스(1101, 1102 및 1103) 내의 회로(도시되지 않음)와 전기적으로 통신할 수 있다. 기판(120)은 적어도 하나의 집적 회로 디바이스(1101, 1102 및 1103)로부터 외부 컴포넌트(도시되지 않음)로의 전기적 접속 및/또는 집적 회로 디바이스(1101, 1102 및 1103) 중 적어도 2개 사이에 전기적 접속을 형성하도록 기판을 통해 연장되는 적어도 하나의 전도성 경로(128)를 포함할 수 있다.
기판(120)은 주로, 비스말레이미드 트리아진 수지(bismaleimide triazine resin), 난연제 등급 4 재료, 폴리이미드 재료, 유리 강화 에폭시 매트릭스 재료 등을 포함하지만 이에 제한되지는 않는 적절한 유전체 재료뿐만 아니라 이들의 라미네이트 또는 다중 층으로 구성될 수 있다. 기판 전도성 경로(128)는 구리 및 알루미늄과 같은 금속 및 이들의 합금을 포함하지만 이에 제한되지 않는 임의의 전도성 재료로 구성될 수 있다. 당업자에게 이해되는 바와 같이, 기판 전도성 경로(128)는, (기판(120)의 유전체 재료를 구성하는) 유전체 재료의 층 상에 형성된 복수의 전도성 트레이스(도시되지 않음)로서 형성될 수 있는데, 이들은 전도성 비아(도시되지 않음)에 의해 접속된다. 또한, 기판(120)은 코어형 또는 코어리스 기판일 수 있다.
디바이스-기판 상호접속부(126)는 솔더 재료를 포함하지만 이에 제한되지 않는 임의의 적절한 재료로 이루어질 수 있다. 솔더 재료는, 63% 주석/37% 납 솔더와 같은 납/주석 합금과, 주석/비스무트, 공융(eutectic) 주석/은, 삼원 주석/은/구리, 공융 주석/구리 및 이와 유사한 합금과 같은 고 주석 함량 합금(예컨대, 90% 이상의 주석)을 포함하지만 이에 제한되지 않는 임의의 적절한 재료일 수 있다. 집적 회로 디바이스(1101, 1102 및 1103)가 솔더로 이루어진 디바이스-기판 상호접속부(126)에 의해 기판(120)에 부착될 때, 집적 회로 디바이스(1101, 1102 및 1103)와 기판(120) 사이에서 솔더를 고정시키기 위해, 솔더는 열, 압력 및/또는 음파 에너지에 의해 리플로우된다.
도 1에 또한 도시된 바와 같이, 본 발명의 일 실시예에 따라, 방열 디바이스(140)는 집적 회로 디바이스(1101, 1102 및 1103)의 제 2 표면(114)(제 1 표면(112)에 대향함)과 열적으로 결합될 수 있다. 방열 디바이스(140)는 적어도 하나의 이방성 열 전도 섹션(요소(1501, 1502 및 1503)로서 도시됨) 및 적어도 하나의 등방성 열 전도 섹션(요소(1601 및 1602)로서 도시됨)을 포함할 수 있다. 일 실시예에서, 적어도 하나의 이방성 열 전도 섹션(1501, 1502 및 1503)은 방열 디바이스(140)의 제 1 표면(142)에서 방열 디바이스(140)의 대향하는 제 2 표면(144)으로 연장될 수 있다.
방열 디바이스(140)의 제 2 표면(144)은, 열 파이프, (열 전도 구조에 형성된 핀(pins) 또는 필러/기둥을 갖는 구조와 같은) 팬(fan)을 갖는 높은 표면적 소산(dissipation) 구조, 액체 냉각 디바이스 등을 포함하지만 이에 제한되지 않는 능동 열 제거 디바이스(170)(도 1에서 일반적 블록으로 도시됨)와 열적으로 접촉될 수 있음이 이해될 것인데, 능동 열 제거 디바이스(170)는 당업자에게 이해되는 바와 같이 방열 디바이스(140)로부터 열을 제거한다.
등방성 열 전도 섹션(1601 및 1602)은 임의의 적절한 등방성 열 전도 재료로 이루어질 수 있다. 본 명세서의 일 실시예에서, 등방성 열 전도 섹션(1601 및 1602)은, 구리, 니켈, 알루미늄, 합금, (니켈 코팅된 구리와 같은) 코팅된 재료를 포함하는 라미네이팅된 금속 등을 포함하지만 이에 제한되지 않는, 적어도 하나의 금속 재료, 2개 이상의 금속의 합금, 이들의 조합으로 이루어질 수 있다. 본 명세서의 목적을 위해, "열 전도 구조" 및/또는 "열 전도 재료"라는 용어는, 요소(1601 및 1602)와 같은 등방성 열 전도 섹션과 관련될 때, 약 10W/m·K 이상의 열 전도성 "k"를 갖는 구조 또는 재료를 의미한다.
이방성 열 전도 섹션(1501, 1502 및 1503)(도 3 및 도 4에서는 총칭적으로 요소(150))은 임의의 적절한 이방성 열 전도 재료로 이루어질 수 있다. 본 명세서의 일 실시예에서, 도 3에 도시된 바와 같이, 이방성 열 전도 섹션(150)은 단열 재료(154)에 임베딩된 열 전도 로드(rods) 또는 필러(152)로 이루어질 수 있다. 열 전도 로드 또는 필러(152)는 z 방향을 따라 세로 축을 갖는 탄소 나노튜브 또는 나노로드를 포함할 수 있다. 열 전도 로드 또는 필러(152)는 집적 회로 디바이스(1101, 1102, 1103)(도 1 참조)와의 열적 결합을 가능하게 하도록 이방성 열 전도 섹션(150)의 하부 표면(158)에서 노출될 수 있고, 능동 열 제거 디바이스(170)(도 1 참조)와의 열적 결합을 가능하게 하도록 이방성 열 전도 섹션(150)의 상부 표면(156)에서 노출될 수 있다.
본 명세서의 또 다른 실시예에서, 도 4에 도시된 바와 같이, 이방성 열 전도 섹션(1501, 1502, 1503)은 단열 재료(154) 내에 임베딩된 2차원 열 전도 시트(155)로 이루어질 수 있다. 2차원 열 전도 시트(155)는, 그래핀 시트를 포함하지만 이에 제한되지 않는 임의의 적절한 열 전도 재료를 포함할 수 있으며, z 방향을 따라 수직으로 배향된 평면(yz 평면으로 도시됨)을 갖는다. 열 전도 시트(155)는 집적 회로 디바이스(1101, 1102, 1103)(도 1 참조)와의 열적 결합을 가능하게 하도록 이방성 열 전도 섹션(150)의 하부 표면(158)에서 노출될 수 있고, 능동 열 제거 디바이스(170)(도 1 참조)와의 열적 결합을 가능하게 하기 위해 이방성 열 전도 섹션(150)의 상부 표면(156)에서 노출될 수 있다. 단열 재료(154)는 저 전도성 폴리머(예컨대, 에폭시 및 실리카 충진된 에폭시), 세라믹, 폴리머/세라믹 복합체 등을 포함하지만 이에 제한되지 않는 임의의 적절한 단열 재료로 이루어질 수 있다.
이방성 열 전도 섹션(1501, 1502, 1503)의 열 전도 로드 또는 필러(152) 및/또는 2차원 열 전도 시트(155)는 등방성 열 전도 섹션(1601 및 1602)의 전체 열 전도성 "k"보다 높은(예컨대, z 방향에서 또는 "kz") 전도성을 가질 수 있다. 따라서, 선택 영역에서 이방성 열 전도 섹션(1501, 1502, 1503)을 사용하고 나머지는 등방성 열 전도 섹션(1601 및 1602)을 사용하는 것은, 열 크로스-토크를 제한할 뿐만 아니라, (등방성 열 전도 섹션(1601 및 1602)에 사용된 것과 같은) 등방성 열 전도 재료가 전체 방열 디바이스(140)에 걸쳐 사용되는 경우보다 더 낮은 z 방향 전도 저항을 초래할 수 있다.
본 명세서의 목적을 위해, "열 전도 구조" 및/또는 "열 전도 재료"라는 용어는, 이방성 열 전도 섹션(1501, 1502 및 1503)과 관련될 때, 약 10W/m·K 이상의 열 전도성 "k"를 갖는 구조 또는 재료를 의미한다. 또한, 본 명세서의 목적을 위해, "단열 재료"라는 용어는, 이방성 열 전도 섹션(1501, 1502, 1503)과 관련될 때, 약 1.0W/m·K 이하의 열 전도성 "k"를 갖는 구조 또는 재료를 의미한다.
도 2는 도 1의 라인 2-2를 따른 단면도를 도시하는데, 여기에서 집적 회로 디바이스(1101, 1102 및 1103)는 명료성을 위해 섀도우 라인으로 도시된다. 도 2에 도시된 바와 같이, 집적 회로 디바이스(1101, 1102 및 1103)의 각각은 집적 회로 디바이스(1101, 1102 및 1103)의 각각의 측벽(116)(도 1 참조)에 의해 정의되는 주변부(P1, P2, P3)를 각각 가질 수 있다. 일 실시예에서, 도 1 및 도 2에 도시된 바와 같이, 제 1 집적 회로 디바이스(요소(1101)로 표시됨)의 중심 영역(C1)(도 2 참조, 점선으로 표시한 원 내의 영역) 근처에는 열 확산을 필요로 하는 적어도 하나의 핫 스폿(도시되지 않음)이 위치할 수 있고, 따라서 핫 스폿(도시되지 않음) 또는 중심 영역(C1)(도 2 참조) 위에는 등방성 열 전도 섹션(1602)이 위치한다. 제 1 집적 회로 디바이스(1101)는 또한 그 측벽(116)(도 1 참조) 또는 주변부(P1)(도 2 참조) 근처에 위치한 균일 전력 영역(구체적으로 도시되지 않음)을 포함할 수 있는데, 이는 z 방향에서 최소 열 전도 저항으로 능동 열 제거 디바이스(170)에 열을 전달하는 것을 필요로 하며, 따라서, 집적 회로 디바이스(1101) 위에 수직으로(z 방향으로), 즉, 그 측벽(116)(도 1 참조) 또는 주변부(P1)(도 2 참조)에 인접한 집적 회로 디바이스(1101)의 제 2 표면(114)에 실질적으로 수직인 방향으로 이방성 열 전도 섹션(1501)이 정렬될 수 있다.
또 다른 실시예에서, 도 1 및 도 2에 도시된 바와 같이, 제 2 집적 회로 디바이스(요소(1102)로 표시됨)의 중심 영역(C2)(도 2 참조, 점선으로 표시한 원 내의 영역) 근처에는 z 방향에서 최소 열 전도 저항으로 능동 열 제거 디바이스(170)에 열을 전달하는 것을 필요로 하는 적어도 하나의 균일 전력 영역(구체적으로 도시되지 않음)이 위치할 수 있고, 따라서 집적 회로 디바이스(1102) 위에 수직으로(z 방향으로), 즉, 제 2 집적 회로 디바이스(1102)의 중심 영역(C2)에 인접한 집적 회로 디바이스(1102)의 제 2 표면(114)에 실질적으로 수직인 방향으로 이방성 열 전도 섹션(1502)이 정렬될 수 있다. 제 2 집적 회로 디바이스(1102)는 또한 그 측벽(116)(도 1 참조) 또는 주변부(P2)(도 2 참조) 근처에 위치한 적어도 하나의 핫 스폿(도시되지 않음)을 포함할 수 있는데, 이는 열 확산을 필요로 하며, 따라서, 집적 회로 디바이스(1102) 위에 수직으로(z 방향으로), 즉, 집적 회로 디바이스(1102)의 제 2 표면(114)에 실질적으로 수직인 방향으로 등방성 열 전도 섹션(1601) 또는 그 일부분이 정렬될 수 있다. 또 다른 실시예에서, 이방성 열 전도 섹션(1503)은 제 3 집적 회로 디바이스(1103) 위의 특정 위치에 형성되는데, 여기에서는 z 방향에서 최소 열 전도 저항으로 능동 열 제거 디바이스(170)(도 1 참조)로 열을 전달한다.
도 1 및 도 2는 본 명세서의 실시예에 대한 특정 구성을 도시하지만, 이방성 열 전도 섹션(1501, 1502, 1503) 및 등방성 열 전도 섹션(1601 및 1602)은 필요한 경우 낮은 1차원 열 전도 저항을 그리고 필요한 경우 낮은 열 확산 저항을 모두 가장 효과적으로 허용하는 임의의 적절한 구성을 가질 수 있음이 이해된다. 당업자에게 이해되는 바와 같이, 본 명세서의 실시예는 집적 회로 디바이스(1101, 1102, 1103)의 전력 맵에 기초한 열 저항의 최적화를 가능하게 할 수 있으며, 집적 회로 패키지(100)의 제조에 있어서 조립 또는 테스트 단계에 부정적 영향을 미치지 않으면서 열 크로스-토크를 제한할 수 있다.
집적 회로 디바이스들(1101, 1102 및 1103) 사이에서 열 전달을 가능하게 하고/하거나, 집적 회로 디바이스들(1101, 1102 및 1103) 사이에서 허용 오차를 보상하고/하거나 집적 회로 디바이스(1101, 1102 및 1103) 사이의 임의의 높이(z 방향) 차이를 보상하기 위해, 방열 디바이스(140)의 제 1 표면(142)과 각각의 집적 회로 디바이스(1101, 1102, 1103)의 제 2 표면(114)(제 1 표면(112)에 대향함) 사이에는 향상된 열 전도성을 갖는 그리스(grease) 또는 중합체와 같은 열 인터페이스 재료(172)가 배치될 수 있다. 열 인터페이스 재료(172)는 적어도 약 2 내지 3 W/m·K의 향상된 열 전도성 "k"를 가질 수 있다.
본 발명의 일 실시예에서, 방열 디바이스(140)는 방열 디바이스(140)의 제 1 표면(142)과 기판(120)의 제 1 표면(122) 사이에서 연장되는 적어도 하나의 푸팅(footing)(162)을 포함할 수 있는데, 방열 디바이스 푸팅(162)은 부착 접착제 또는 실란트 층(164)에 의해 기판 제 1 표면(122)에 부착될 수 있다. 도 1에 도시된 바와 같이, 방열 디바이스 푸팅(162)은 적어도 하나의 등방성 열 전도 섹션(1601, 1602)을 갖는 단일 재료일 수 있는데, 예컨대, 여기서, 적어도 하나의 등방성 열 전도 섹션(1601, 1602)과 방열 디바이스 푸팅(162)은 스탬핑(stamping), 스카이빙(skiving), 몰딩 등을 포함하지만 이에 제한되지 않는 단일 공정 단계에 의해 실질적으로 동시에 형성된다. 다양한 실시예에서, 방열 디바이스 푸팅(162)은, 복수의 벽, 필러 등일 수 있거나, 도 2에 도시된 바와 같이, 집적 회로 디바이스(1101, 1102 및 1103)를 둘러싸는 단일 "그림 액자" 구조일 수 있다. 부착 접착제 또는 실란트 층(164)은, (폴리디메틸실록산과 같은) 실리콘, 에폭시 등을 포함하지만 이에 제한되지 않는 임의의 적절한 재료 일 수 있다. 방열 디바이스 푸팅(162)은 방열 디바이스(140)를 기판(120)에 고정시킬 뿐만 아니라, 방열 디바이스(140)의 제 1 표면(142)과 집적 회로 디바이스들(1101, 1102 및 1103) 중 적어도 하나의 제 2 표면(114) 사이에 원하는 거리(D)(집적 회로 디바이스들(1101, 1102 및 1103)의 높이(높이)가 다를 때 보통 가장 높은 집적 회로 디바이스로부터 측정됨)를 유지한다는 것이 이해된다. 이 거리는 "본드 라인 두께"라고 지칭될 수 있다.
또한, 집적 회로 디바이스(1101, 1102 및 1103)와 기판 제 1 표면(122) 사이에는 복수의 상호접속부(126)을 둘러싸는 에폭시 재료와 같은 언더필 재료(도시되지 않음)가 배치될 수 있음이 이해된다. 당업자에게 이해되는 바와 같이, 언더필 재료(도시되지 않음)는 구조적 완전성을 제공할 수 있고 오염을 방지할 수 있다.
여기에 예시된 실시예는 x 방향으로 정렬된 3개의 집적 회로 디바이스(1101, 1102 및 1103)를 보여주지만, 임의의 적절한 개수의 집적 회로 디바이스가 x 방향과 y 방향 모두에서 임의의 적절한 구성으로 사용될 수 있음이 이해된다.
도 1에 도시된 방열 디바이스(140)는 방열 디바이스 푸팅(162)을 적어도 하나의 등방성 열 전도 섹션(1601)을 갖는 단일 재료로서 도시하지만, 본 명세서의 실시예는 이에 제한되지 않는다. 도 5에 도시된 바와 같이, 본 명세서의 다른 실시예에서, 방열 디바이스(140)는 적어도 2개의 부분으로 구성되는데, 여기서 방열 디바이스(140)의 (이방성 열 전도 섹션(1501, 1502, 1503) 및 등방성 열 전도 섹션(1601 및 1602)을 포함하는) 주 부분(165)과 적어도 하나의 방열 디바이스 푸팅(162)은 별개의 부분이다. 도시된 바와 같이, 방열 디바이스 푸팅(162)은 접착제 또는 실란트 층(166)에 의해 방열 디바이스(140)의 제 1 표면(142)에 부착될 수 있다. 다중 피스 어셈블리로서 방열 디바이스(140)를 제조하면 추가적인 조립 단계가 필요하겠지만, 방열 디바이스(140)의 제조를 전반적으로 더 용이하게 할 수 있다. 마찬가지로, 방열 디바이스 푸팅(162)은 복수의 벽, 필러 등일 수 있거나, 집적 회로 디바이스(1101, 1102 및 1103)를 둘러싸는 단일 "그림 액자" 구조일 수 있다. 접착제 또는 실란트 층(166)은, (폴리디메틸실록산과 같은) 실리콘, 에폭시 등을 포함하지만 이에 제한되지 않는 임의의 적절한 재료일 수 있다. 일 실시예에서, 접착제 또는 실란트 층(166)은 부착 접착제 또는 실란트 층(164)과 동일할 수 있다.
도 1 내지 도 5에 도시된 바와 같이, 방열 디바이스(140)에서는 등방성 열 전도 섹션(1601 및 1602)이 지배적이다(예컨대, 50%를 초과하는 부피를 차지함). 따라서, 방열 디바이스(140)는 등방성 열 전도 재료로 시작하여, 등방성 열 전도 재료의 일부를 제거하여 등방성 열 전도 섹션(1601 및 1602)을 형성한 다음, 등방성 열 전도 재료의 제거된 부분에 이방성 열 전도 섹션(1501, 1502, 1503)을 형성함으로써 형성될 수 있다. 대안적으로, 도 6에 도시된 바와 같이, 이방성 열 전도 섹션(들)이 방열 디바이스(140)에서 주를 이루도록 하는 것(예컨대, 50%를 초과하는 부피를 차지함)이 유리할 수도 있다. 따라서, 방열 디바이스(140)는 이방성 열 전도 재료로 시작하여, 이방성 열 전도 재료의 일부를 제거하여 이방성 열 전도 섹션(150)을 형성한 다음, 이방성 열 전도 재료의 제거된 영역에 등방성 열 전도 섹션(160a 및 160b)을 형성함으로써 형성될 수 있다. 위의 제조 단계를 위한 공정은 당업계에 공지되어 있으며, 간결함을 위해 여기에서 설명되지 않을 것이다.
도 1 내지 도 6의 예시는, 집적 회로 디바이스(1101, 1102 및 1103)에 대한 평면 구성을 도시하지만, 본 구성의 다양한 실시예는 이에 제한되지 않는다. 도 7에 도시된 바와 같이, 집적 회로 디바이스(1101, 1102, 1103 및 1104)는 적층 구성으로 조립될 수 있다. 도시된 바와 같이, 기판(120)은 내부에 형성된 공동(124)을 포함할 수 있으며, 요소(1104)로서 도시된 적어도 하나의 부가적 집적 회로 디바이스가 공동(124) 내에 적어도 부분적으로 배치될 수 있다. 도 1에서와 같이, 부가적 집적 회로 디바이스(1104)는, 부가적 집적 회로(1104)의 제 1 표면(112)으로부터 연장되는 디바이스-기판 상호접속부(126)를 통해 공동(124) 내의 기판(120)에 전기적으로 부착될 수 있다. 집적 회로 디바이스들(1101, 1102, 1103) 중 적어도 하나는 예컨대 당업계에 공지된 고밀도 상호접속부(182)를 사용하여 부가적 집적 회로 디바이스(1104)의 제 2 표면(114)에 전기적으로 부착될 수 있는데, 고밀도 상호접속부(182)는 부가적 집적 회로 디바이스(1104) 내에서 관통 실리콘 비아(도시되지 않음)를 사용하여 집적 회로들(도시되지 않음)과 접촉할 수 있다. 방열 디바이스(140)는 도시된 바와 같이 이방성 열 전도 섹션(150' 및 150") 및 등방성 열 전도 섹션(160' 및 160")으로 구성될 수 있다.
도 8에 도시된 또 다른 실시예에서, 집적 회로 디바이스(1101, 1102, 1103, 및 1104)의 적층 구성이 몰드 재료(192) 내에 배치되어 몰드 패키지(190)를 형성할 수 있다. 도 7에서와 같이, 부가적 집적 회로 디바이스(1104)는 집적 회로(1104)의 제 1 표면(112)으로부터 디바이스-기판 상호접속부(126)를 통해 기판(120)에 전기적으로 부착될 수 있다. 집적 회로 디바이스들(1101, 1102 및 1103) 중 적어도 하나는 예컨대 고밀도 상호접속부(182)를 사용하여 부가적 집적 회로 디바이스(1104)의 제 2 표면(114)에 전기적으로 부착될 수 있는데, 고밀도 상호접속부(182)는 부가적 집적 회로 디바이스(1104) 내에서 관통 실리콘 비아(도시되지 않음)를 사용하여 집적 회로들(도시되지 않음)과 접촉할 수 있다. 집적 회로 디바이스들 중 적어도 하나(요소(1101 및 1103)로서 도시됨)는, 몰딩된 패키지(190) 내의 관통 몰드 상호접속부(196) 및 디바이스 상호접속부(194)에 전기적으로 부착되는 디바이스-기판 상호접속부(126)를 통해 기판(120)에 전기적으로 부착될 수 있다. 도시된 바와 같이, 방열 디바이스(140)는 이방성 열 전도 섹션(150' 및 150") 및 등방성 열 전도 섹션(160' 및 160")을 포함한다. 몰딩된 패키지(190)의 제조 공정은 당업계에 공지되어 있으며, 간결함을 위해 여기에서는 설명되지 않을 것이다.
도 9는 본 명세서의 실시예에 따른 집적 회로 구조를 제조하는 공정(200)의 흐름도이다. 블록 210에 설명된 바와 같이, 기판이 형성될 수 있다. 블록 220에 설명된 바와 같이, 제 1 표면 및 대향하는 제 2 표면을 갖는 적어도 하나의 집적 회로 디바이스가 형성될 수 있다. 블록 230에 설명된 바와 같이, 적어도 하나의 집적 회로 디바이스의 제 1 표면은 기판에 부착될 수 있다. 블록 240에 설명된 바와 같이, 적어도 하나의 등방성 열 전도 섹션 및 적어도 하나의 이방성 열 전도 섹션을 포함하는 방열 디바이스가 형성될 수 있다. 블록 250에 설명된 바와 같이, 방열 디바이스의 적어도 하나의 등방성 열 전도 섹션 및/또는 적어도 하나의 이방성 열 전도 섹션의 적어도 일부는 집적 회로 디바이스 위에 수직으로 정렬될 수 있다. 블록 260에서 설명된 바와 같이, 방열 디바이스는 적어도 하나의 집적 회로 디바이스의 제 2 표면에 열적으로 결합될 수 있다.
도 10은 본 명세서의 일 구현예에 따른 전자 또는 컴퓨팅 디바이스(300)를 도시한다. 컴퓨팅 디바이스(300)는 보드(302)가 내부에 배치된 하우징(301)을 포함할 수 있다. 보드(302)는 프로세서(304), 적어도 하나의 통신 칩(306A, 306B), 휘발성 메모리(308)(예컨대 DRAM), 비휘발성 메모리(310)(예컨대 ROM), 플래시 메모리(312), 그래픽 프로세서 또는 CPU(314), 디지털 신호 프로세서(도시되지 않음), 암호 프로세서(도시되지 않음), 칩셋(316), 안테나, 디스플레이(터치스크린 디스플레이), 터치스크린 제어기, 배터리, 오디오 코덱(도시되지 않음), 비디오 코덱(도시되지 않음), 전력 증폭기(AMP), GPS(Global Positioning System) 디바이스, 나침반, 가속도계(accelerometer)(도시되지 않음), 자이로스코프(gyroscope)(도시하지 않음), 스피커, 카메라 및 대용량 저장 디바이스(도시되지 않음)(예컨대, 하드 디스크 드라이브, 콤팩트 디스크(CD), 디지털 다용도 디스크(DVD) 등)를 포함 할 수 있지만 이에 제한되지 않는 다수의 집적 회로를 포함할 수 있다. 집적 회로 컴포넌트들 중 어느 것이라도 보드(302)에 물리적으로 및 전기적으로 결합될 수 있다. 몇몇 구현예에서, 집적 회로 컴포넌트들 중 적어도 하나는 프로세서(304)의 일부일 수 있다.
통신 칩은 컴퓨팅 디바이스로 및 디바이스로부터 데이터를 전송하기 위한 무선 통신을 가능하게 한다. "무선"이라는 용어 및 그 파생어는, 비 고체 매체를 통한 변조된 전자기 방사의 사용을 통해 데이터를 전달할 수 있는, 회로, 디바이스, 시스템, 방법, 기술, 통신 채널 등을 설명하는 데 사용될 수 있다. 이 용어는, 몇몇 실시예에서는 그렇지 않을 수도 있지만, 연관된 디바이스가 어떠한 와이어도 포함하지 않는다는 것을 의미하지는 않는다. 통신 칩은 Wi-Fi(IEEE 802.11 계열), WiMAX(IEEE 802.16 계열), IEEE 802.20, LTE(Long Term Evolution), Ev-DO, HSPA +, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 이들의 파생물뿐만 아니라, 3G, 4G, 5G 및 그 이상으로 지정된 임의의 다른 무선 프로토콜을 포함하지만 이에 제한되지 않는 다수의 무선 표준 또는 프로토콜 중 임의의 것을 구현할 수 있다. 컴퓨팅 디바이스는 복수의 통신 칩을 포함할 수 있다. 예를 들어, 제 1 통신 칩은 Wi-Fi 및 블루투스와 같은 보다 짧은 범위의 무선 통신에 전용될 수 있고, 제 2 통신 칩은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 및 기타의 것과 같은 보다 긴 범위의 무선 통신에 전용될 수 있다.
"프로세서"라는 용어는 레지스터 및/또는 메모리로부터의 전자 데이터를 처리하여 그 전자 데이터를 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 디바이스 또는 디바이스의 일부를 지칭할 수 있다.
집적 회로 컴포넌트들 중 적어도 하나는, 적어도 하나의 등방성 열 전도 섹션(x, y 및 z 방향의 열 전도성) 및 적어도 하나의 이방성 열 전도 섹션(적어도 하나의 방향(예컨대, z 방향)에서의 높은 열 전도성 및 적어도 하나의 다른 방향(예컨대, x 방향 및/또는 y 방향)에서의 낮은 열 전도성)을 포함하는 방열 디바이스를 포함하는 열 솔루션을 포함할 수 있다.
다양한 구현예에서, 컴퓨팅 디바이스는 랩탑, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA(personal digital assistant), 울트라 모바일 PC, 모바일폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 컨트롤 유닛, 디지털 카메라, 휴대용 뮤직 플레이어 또는 디지털 비디오 레코더일 수 있다. 다른 구현예에서, 컴퓨팅 디바이스는 데이터를 처리하는 임의의 다른 전자 디바이스일 수 있다.
본 설명의 명세서의 주제는 반드시 도 1 내지 도 10에 도시된 특정 응용에 제한되는 것은 아니라는 것이 이해된다. 당업자에게 이해되는 바와 같이, 본 주제는 임의의 적절한 전자 애플리케이션 뿐만 아니라, 다른 집적 회로 디바이스 및 어셈블리 애플리케이션에도 적용될 수 있다.
본 발명의 실시예를 상세하게 설명하였지만, 첨부된 청구범위에 의해 정의된 본 발명은, 그 정신 또는 범위에서 벗어나지 않으면서 많은 명백한 변경이 가능하므로 위의 설명에 제시된 특정 세부사항에 의해 제한되지 않는다고 이해된다.

Claims (24)

  1. 방열 디바이스(heat dissipation device)로서,
    적어도 하나의 등방성 열 전도 섹션(isotropic thermally conductive section)과,
    적어도 하나의 이방성 열 전도 섹션(anisotropic thermally conductive section)을 포함하는
    방열 디바이스.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 이방성 열 전도 섹션은 단열 재료(thermally insulative material)에 임베딩된 복수의 열 전도 로드(rods)를 포함하는
    방열 디바이스.
  3. 제 2 항에 있어서,
    상기 복수의 열 전도 로드는 탄소 나노로드(nanorods)를 포함하는
    방열 디바이스.
  4. 제 2 항에 있어서,
    상기 복수의 열 전도 로드는 탄소 나노튜브(nanotubes)를 포함하는
    방열 디바이스.
  5. 제 1 항에 있어서,
    상기 적어도 하나의 이방성 열 전도 섹션은 단열 재료에 임베딩된 복수의 열 전도 시트를 포함하는
    방열 디바이스.
  6. 제 5 항에 있어서,
    상기 복수의 열 전도 시트는 그래핀 시트(graphene sheets)를 포함하는
    방열 디바이스.
  7. 집적 회로 구조체로서,
    기판과,
    제 1 표면 및 대향하는 제 2 표면을 갖는 적어도 하나의 집적 회로 디바이스－ 상기 적어도 하나의 집적 회로 디바이스 중 제 1 집적 회로 디바이스의 제 1 표면은 상기 기판에 전기적으로 부착됨 － 와,
    상기 적어도 하나의 집적 회로 디바이스의 제 2 표면에 열적으로 결합된 방열 디바이스 － 상기 방열 디바이스는 적어도 하나의 등방성 열 전도 섹션 및 적어도 하나의 이방성 열 전도 섹션을 포함하고, 상기 적어도 하나의 등방성 열 전도 섹션 및/또는 상기 적어도 하나의 이방성 열 전도 섹션의 적어도 일부는 상기 집적 회로 디바이스의 수직 방향으로 위에 위치함 － 를 포함하는
    집적 회로 구조체.
  8. 제 7 항에 있어서,
    상기 적어도 하나의 이방성 열 전도 섹션은 단열 재료에 임베딩된 복수의 열 전도 로드를 포함하는
    집적 회로 구조체.
  9. 제 8 항에 있어서,
    상기 복수의 열 전도 로드는 탄소 나노로드를 포함하는
    집적 회로 구조체.
  10. 제 8 항에 있어서,
    상기 복수의 열 전도 로드는 탄소 나노튜브를 포함하는
    집적 회로 구조체.
  11. 제 7 항에 있어서,
    상기 적어도 하나의 이방성 열 전도 섹션은 단열 재료에 임베딩된 복수의 열 전도 시트를 포함하는
    집적 회로 구조체.
  12. 제 11 항에 있어서,
    상기 복수의 열 전도 시트는 그래핀 시트를 포함하는
    집적 회로 구조체.
  13. 제 7 항 내지 제 12 항 중 어느 한 항에 있어서,
    제 1 표면 및 대향하는 제 2 표면을 갖는 부가적 집적 회로 디바이스를 더 포함하되, 상기 부가적 집적 회로는 상기 적어도 하나의 집적 회로 디바이스와 적층된 구성을 갖고, 상기 부가적 집적 회로 디바이스의 상기 제 1 표면은 상기 기판에 전기적으로 부착되고, 상기 적어도 하나의 집적 회로 디바이스는 상기 부가적 집적 회로 디바이스에 전기적으로 접속되는
    집적 회로 구조체.
  14. 제 13 항에 있어서,
    상기 기판은 공동을 더 포함하고, 상기 부가적 집적 회로는 상기 공동 내에 적어도 부분적으로 배치되는
    집적 회로 구조체.
  15. 제 13 항에 있어서,
    상기 적어도 하나의 집적 회로 디바이스 및 상기 부가적 집적 회로 디바이스는 몰드 재료 내에 임베딩되는
    집적 회로 구조체.
  16. 전자 시스템으로서,
    하우징과,
    상기 하우징 내의 보드와,
    제 1 표면 및 대향하는 제 2 표면을 갖는 적어도 하나의 집적 회로 디바이스－ 상기 적어도 하나의 집적 회로 디바이스 중 제 1 집적 회로 디바이스의 제 1 표면은 상기 보드에 전기적으로 부착됨 － 와,
    상기 적어도 하나의 집적 회로 디바이스의 제 2 표면에 열적으로 결합된 방열 디바이스 － 상기 방열 디바이스는 적어도 하나의 등방성 열 전도 섹션 및 적어도 하나의 이방성 열 전도 섹션을 포함하고, 상기 적어도 하나의 등방성 열 전도 섹션 및/또는 상기 적어도 하나의 이방성 열 전도 섹션 중 적어도 일부는 상기 집적 회로 디바이스의 수직 방향으로 위에 위치함 － 를 포함하는
    전자 시스템.
  17. 제 16 항에 있어서,
    상기 적어도 하나의 이방성 열 전도 섹션은 단열 재료에 임베딩된 복수의 열 전도 로드를 포함하는
    전자 시스템.
  18. 제 17 항에 있어서,
    상기 복수의 열 전도 로드는 탄소 나노로드를 포함하는
    전자 시스템.
  19. 제 17 항에 있어서,
    상기 복수의 열 전도 로드는 탄소 나노튜브를 포함하는
    전자 시스템.
  20. 제 16 항에 있어서,
    상기 적어도 하나의 이방성 열 전도 섹션은 단열 재료에 임베딩된 복수의 열 전도 시트를 포함하는
    전자 시스템.
  21. 제 20 항에 있어서,
    상기 복수의 열 전도 시트는 그래핀 시트를 포함하는
    전자 시스템.
  22. 제 16 항 내지 제 21 항 중 어느 한 항에 있어서,
    제 1 표면 및 대향하는 제 2 표면을 갖는 부가적 집적 회로 디바이스를 더 포함하되, 상기 부가적 집적 회로는 상기 적어도 하나의 집적 회로와 적층된 구성을 갖고, 상기 부가적 집적 회로 디바이스의 상기 제 1 표면은 상기 보드에 전기적으로 부착되고, 상기 적어도 하나의 집적 회로 디바이스는 상기 부가적 집적 회로 디바이스에 전기적으로 접속되는
    전자 시스템.
  23. 제 22 항에 있어서,
    상기 보드는 공동을 더 포함하고, 상기 부가적 집적 회로는 상기 공동 내에 적어도 부분적으로 배치되는
    전자 시스템.
  24. 제 22 항에 있어서,
    상기 적어도 하나의 집적 회로 디바이스 및 상기 부가적 집적 회로 디바이스는 몰드 재료 내에 임베딩되는
    전자 시스템.
KR1020190030242A 2018-04-19 2019-03-18 이방성 열 전도 섹션 및 등방성 열 전도 섹션을 갖는 방열 디바이스 KR20190122133A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/957,431 US11226162B2 (en) 2018-04-19 2018-04-19 Heat dissipation device having anisotropic thermally conductive sections and isotropic thermally conductive sections
US15/957,431 2018-04-19

Publications (1)

Publication Number Publication Date
KR20190122133A true KR20190122133A (ko) 2019-10-29

Family

ID=68105271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190030242A KR20190122133A (ko) 2018-04-19 2019-03-18 이방성 열 전도 섹션 및 등방성 열 전도 섹션을 갖는 방열 디바이스

Country Status (4)

Country Link
US (2) US11226162B2 (ko)
KR (1) KR20190122133A (ko)
CN (1) CN110391220A (ko)
DE (1) DE102019106314A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10791651B2 (en) * 2016-05-31 2020-09-29 Carbice Corporation Carbon nanotube-based thermal interface materials and methods of making and using thereof
TWI755492B (zh) 2017-03-06 2022-02-21 美商卡爾拜斯有限公司 基於碳納米管的熱界面材料及其製造和使用方法
US11302599B2 (en) * 2018-04-19 2022-04-12 Intel Corporation Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
KR102661833B1 (ko) * 2019-04-17 2024-05-02 삼성전자주식회사 반도체 패키지
KR20210059470A (ko) * 2019-11-15 2021-05-25 삼성전자주식회사 반도체 패키지 및 PoP 타입 패키지
KR20210078891A (ko) * 2019-12-19 2021-06-29 삼성전자주식회사 반도체 소자 및 이를 구비한 반도체 패키지
US11291106B2 (en) * 2020-01-29 2022-03-29 Dell Products L.P. System and method for enhanced cooling
CN115708420A (zh) * 2021-06-18 2023-02-21 华为技术有限公司 芯片封装结构及其制备方法、封装系统
US20230345613A1 (en) * 2022-04-25 2023-10-26 Nvidia Corporation Printed circuit board assembly with integrated vapor chamber
CN117501435A (zh) * 2022-06-15 2024-02-02 华为数字能源技术有限公司 半导体封装和制造半导体封装的方法
WO2024000250A1 (en) * 2022-06-29 2024-01-04 Qualcomm Incorporated Device comprising thermally anisotropic conductive channels and thermally insulating material

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2442985C (en) * 2001-03-30 2016-05-31 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
US7271461B2 (en) * 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
US7439731B2 (en) * 2005-06-24 2008-10-21 Crafts Douglas E Temporary planar electrical contact device and method using vertically-compressible nanotube contact structures
US8537553B2 (en) * 2011-02-14 2013-09-17 Futurewei Technologies, Inc. Devices having anisotropic conductivity heatsinks, and methods of making thereof
WO2016025478A1 (en) * 2014-08-11 2016-02-18 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure
US10064287B2 (en) * 2014-11-05 2018-08-28 Infineon Technologies Austria Ag System and method of providing a semiconductor carrier and redistribution structure
US9786765B2 (en) * 2016-02-16 2017-10-10 Globalfoundries Inc. FINFET having notched fins and method of forming same
US10991675B2 (en) * 2016-10-10 2021-04-27 Monolithic 3D Inc. 3D semiconductor device and structure
US10586909B2 (en) * 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies

Also Published As

Publication number Publication date
CN110391220A (zh) 2019-10-29
US11226162B2 (en) 2022-01-18
US11933555B2 (en) 2024-03-19
DE102019106314A1 (de) 2019-10-24
US20220042750A1 (en) 2022-02-10
US20190323785A1 (en) 2019-10-24

Similar Documents

Publication Publication Date Title
US11933555B2 (en) Heat dissipation device having anisotropic thermally conductive sections and isotropic thermally conductive sections
US11302599B2 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
US11640929B2 (en) Thermal management solutions for cored substrates
CN114730746A (zh) 用于改善堆叠的底部管芯的冷却的导热柱/有源管芯
US20200219789A1 (en) Thermal management solutions for integrated circuit assemblies using phase change materials
KR20210071818A (ko) 재구성된 웨이퍼 조립체
US20210235596A1 (en) Heat dissipation device having shielding/containment extensions
US11652020B2 (en) Thermal solutions for multi-package assemblies and methods for fabricating the same
US20220069532A1 (en) Electronic socket pin for self-retention to a conductive interposer
US11749585B2 (en) High thermal conductivity, high modulus structure within a mold material layer of an integrated circuit package
US20210249326A1 (en) Heat dissipation devices having thermal interface material containment structures
US11551997B2 (en) Thermal management solutions using self-healing polymeric thermal interface materials
US20230136469A1 (en) Thermal management solutions for embedded integrated circuit devices
US11482471B2 (en) Thermal management solutions for integrated circuit packages
US20210143082A1 (en) Plastic crystal thermal interface materials
US20220384306A1 (en) Thermal interface structure for integrated circuit device assemblies
US20230137684A1 (en) Boiling enhancement for two-phase immersion cooling of integrated circuit devices
US20220397726A1 (en) Heat dissipation structures for optical communication devices
US11721607B2 (en) Integrated circuit assemblies having metal foam structures
US11621208B2 (en) Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices
US11823972B2 (en) Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices
US20210104448A1 (en) Lateral heat removal for 3d stack thermal management
US20230317556A1 (en) Chassis customization with high throughput additive manufactured modification structures
EP4099070A1 (en) Thermal interface structures for optical communication devices
US20220084962A1 (en) Radio frequency antennas and waveguides for communication between integrated circuit devices

Legal Events

Date Code Title Description
A201 Request for examination