KR20210071818A - 재구성된 웨이퍼 조립체 - Google Patents

재구성된 웨이퍼 조립체 Download PDF

Info

Publication number
KR20210071818A
KR20210071818A KR1020200124285A KR20200124285A KR20210071818A KR 20210071818 A KR20210071818 A KR 20210071818A KR 1020200124285 A KR1020200124285 A KR 1020200124285A KR 20200124285 A KR20200124285 A KR 20200124285A KR 20210071818 A KR20210071818 A KR 20210071818A
Authority
KR
South Korea
Prior art keywords
integrated circuit
substrate
circuit devices
circuit device
base substrate
Prior art date
Application number
KR1020200124285A
Other languages
English (en)
Inventor
아델 엘쉐어비니
쇼나 리프
헤닝 브라우니슈
요한나 스완
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20210071818A publication Critical patent/KR20210071818A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/064—Fluid cooling, e.g. by integral pipes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Optical Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

베이스 기판에 부착된 재구성된 웨이퍼를 포함하는 집적 회로 장치 조립체가 형성될 수 있다. 기판은 열 관리 및 광 신호 경로를 제공한다. 일 실시예에서, 베이스 기판은 재구성된 웨이퍼에서 집적 회로 장치를 전기적으로 결합하기 위한 복수의 전기 인터커넥트를 포함할 수 있다. 다른 실시예에서, 재구성된 웨이퍼에서 집적 회로 장치를 전기적으로 결합하기 위한 복수의 전기 인터커넥트가 재구성된 웨이퍼 자체에 형성될 수 있다.

Description

재구성된 웨이퍼 조립체{RECONSTITUTED WAFER ASSEMBLY}
본 설명의 실시예는 일반적으로 집적 회로 장치 조립체의 제조에 관한 것이고, 더 구체적으로는 베이스 기판에 부착된 재구성된 웨이퍼를 포함하는 집적 회로 장치 조립체의 제조에 관한 것이며, 여기서 베이스 기판은 열 관리 및 광 신호 경로를 제공한다.
집적 회로 산업은 컴퓨터 서버 및, 휴대용 컴퓨터, 전자 태블릿, 휴대폰, 디지털 카메라 등과 같은 휴대용 제품을 포함하지만 이에 제한되지 않는 다양한 전자 제품에 사용하기 위해 전보다 더 빠르고, 더 작고, 더 얇은 집적 회로 패키지를 생산하기 위해 지속적으로 노력하고 있다.
이러한 목적이 달성되면 집적 회로 장치는 더 작아진다. 그러나 컴퓨팅 관련 요구는 스케일링(예를 들면, 무어의 법칙)이 달성할 수 있는 것보다 훨씬 빠르게 증가하고 있다. 예를 들어, 당업자가 이해할 수 있는 바와 같이, 머신 인텔리전스시스템은 수천 개의 코어 수, 10 기가바이트를 초과하는 "니어 컴퓨트(near compute)" 메모리, 다수의 노드간에 초당 1 테라바이트를 초과하는 연결 대역폭, 저 레이턴시, 열 제어 및 우수한 제조 가능성을 요구하고 있다. 모놀리식 통합(Monolithic integration) 및/또는 웨이퍼 적층(stacking)을 통해 이러한 요구 사항을 충족시키려는 시도가 있었다. 모놀리식 통합은, 모놀리식으로 통합된 실리콘(예를 들면, 웨이퍼)의 넓은 영역이 기능하도록 여러 레벨의 리던던시(redundancy)를 사용하는 웨이퍼 스케일 슈퍼컴퓨터를 형성하는 것을 포함할 수 있다. 그러나, 이러한 모놀리식 통합은 당업자가 이해할 수 있는 바와 같이, 기생 커패시턴스로 인한 낮은 성능, 더 큰 설계 복잡성 및 통합을 지원하기 위한 상당한 면적 패널티를 포함하는 결점을 가질 수 있다. 본 기술분야에 알려진 바와 같이, 웨이퍼 적층은 메모리와 컴퓨팅 장치 사이에서와 같은 이종성(heterogeneity)을 지원하기 위해 모놀리식 통합과 함께 사용될 수 있지만, 전술한 바와 같이 모놀리식 통합과 관련된 다른 문제는 다루지 않는다. 조립체 기반 접근법을 사용하여 모놀리식 통합을 위해 재구성된 웨이퍼를 형성할 수 있는데, 여기에서는 복수의 "알려진 양호한 다이스", 즉 집적 회로 장치가 예를 들면, 유전체 재료와 함께 부착되어 웨이퍼와 같은 기판을 형성한다. 집적 회로 장치는 EMIB(embedded multi-die interconnect bridges), 수동 인터포저, 상급 고밀도 유기 패키지 등과 같은 "다이 스티칭(die-stitching)" 구조에 의해 전기적으로 결합될 수 있다. 재구성된 웨이퍼는 모놀리식 통합과 관련하여 전술한 문제 중 일부를 해결할 수 있지만 레이턴시, 대역폭 밀도 및 열 제어와 관련된 기존 문제를 극복하려면 추가 혁신이 필요하다.
본 개시의 대상은 명세서의 결론 부분에서 구체적으로 언급되고 명확하게 청구된다. 본 개시의 전술한 특징 및 다른 특징은 첨부 도면과 함께 고려되는 경우 다음의 설명 및 첨부된 청구 범위로부터 보다 완전히 명확해질 것이다. 첨부된 도면은 본 개시에 따른 일부 실시예만을 도시하고 따라서 그 범위를 제한하는 것으로 간주되어서는 안된다는 점을 이해할 것이다. 본 개시에서는 첨부된 도면을 사용하여 추가적인 특이성 및 세부사항이 설명될 것이며, 따라서 본 개시의 이점이 보다 쉽게 확인될 수 있다.
도 1은 본 설명의 실시예에 따른 베이스 기판을 가지며, 적어도 하나의 유체 냉각 네트워크 및 적어도 하나의 광 도파관 네트워크를 제공하고, 복수의 집적 회로 장치를 갖는 재구성된 기판에 부착되는 집적 회로 장치 조립체의 측단면도이다.
도 2 및 도 3은 각각 본 설명의 일 실시예에 따른 베이스 기판에 형성된 유체 냉각 네트워크의 측단면도 및 평면도이다.
도 4 및 도 5는 각각 본 설명의 다른 실시예에 따른 광 도파관 네트워크 내부에 형성된 도 2 및 도 3의 베이스 기판에 대한 측단면도 및 평면도이다.
도 6 및 도 7은 각각 본 설명의 일 실시예에 따른 적어도 하나의 전기 인터커넥트가 내부에 형성된 도 4 및 도 5의 베이스 기판에 대한 측단면도 및 평면도이다.
도 8은 본 설명의 다른 실시예에 따른 적어도 하나의 전기 인터커넥트가 내부에 형성된 도 4 및 도 5의 베이스 기판의 측단면도이다.
도 9는 본 설명의 또 다른 실시예에 따른 적어도 하나의 전기 인터커넥트가 내부에 형성된 도 4 및 도 5의 베이스 기판의 측단면도이다.
도 10 및 도 11은 각각 본 설명의 일 실시예에 따른 복수의 집적 회로 장치가 부착된 도 6 및 도 7의 베이스 기판의 측단면도 및 평면도이다.
도 12는 본 설명의 일 실시예에 따른 도 10 및 11의 베이스 기판상에 재구성된 웨이퍼의 형성(formation)에 대한 측단면도이다.
도 13은 본 설명의 일 실시예에 따른, 베이스 기판상에 재구성된 웨이퍼의 부착에 대한 측단면도이다.
도 14 내지 16은 본 설명의 일 실시예에 따른, 제 1 및 제 2 기판을 갖는 베이스 기판의 제조의 측단면도이다.
도 17은 본 설명의 일 실시예에 따른 대형 집적 회로 장치 조립체의 평면도이다.
도 18은 본 설명의 일 실시예에 따른, 집적 회로 장치 조립체를 제조하기 위한 방법의 흐름도이다.
도 19는 본 설명의 일 실시예에 따른 전자 장치/시스템이다.
다음의 상세한 설명에서, 청구된 대상이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 대상을 실시할 수 있도록 충분히 상세하게 설명된다. 다양한 실시예는 비록 상이하지만 반드시 상호 배타적인 것은 아님을 이해해야 한다. 예를 들어, 일 실시예와 관련하여 본 명세서에 설명된 특정 특징, 구조 또는 특성은 청구된 대상의 사상 및 범위를 벗어나지 않고 다른 실시예 내에서 구현될 수 있다. 본 명세서 내에서 "하나의 실시예" 또는 "일 실시예"에 대한 언급은 실시예와 관련하여 설명된 구체적인 특징, 구조 또는 특성이 본 설명 내에 포함되는 적어도 하나의 구현예에 포함된다는 것을 의미한다. 따라서, "하나의 실시예" 또는 "일 실시예에서"라는 문구의 사용은 반드시 동일한 실시예를 지칭하는 것은 아니다. 또한, 각각의 개시된 실시예 내의 개별 요소의 위치 또는 배열은 청구된 대상의 사상 및 범위를 벗어나지 않는 범위에서 수정될 수 있음을 이해해야 한다. 따라서, 다음의 상세한 설명은 제한적인 의미로 받아 들여서는 안되며, 대상의 범위는 첨부된 청구 범위에 의해서만 정의되고, 첨부된 청구 범위에 부여된 균등물의 전체 범위와 함께 적절하게 해석된다. 도면에서 동일한 숫자는 여러 도면에서 동일하거나 유사한 구성 요소 또는 기능을 지칭하며, 본 명세서에 표현된 구성 요소는 반드시 서로 축척대로 그려질 필요는 없으며, 오히려 본 설명의 맥락에서 구성 요소를 보다 쉽게 이해하기 위해 개별 요소를 확대 또는 축소할 수 있다.
본 명세서에서 사용되는 용어 "위", "~ 에", "사이" 및 "상"은 다른 층에 대한 한 층의 상대적 위치를 지칭할 수 있다. 다른 층 "위" 또는 "상" 또는 다른 층 "에" 본딩된 하나의 층은 다른 층과 직접 접촉할 수 있거나 하나 이상의 개재 층을 가질 수 있다. 층 "사이"의 하나의 층은 층과 직접 접촉할 수 있거나 하나 이상의 개재 층을 가질 수 있다.
용어 "패키지"는 일반적으로 하나 이상의 다이의 독립형 캐리어를 지칭하며, 여기서 다이는 패키지 기판에 부착되고, 다이와 리드, 패키지 기판의 외부 부분에 위치한 리드, 핀 또는 범프 사이에 통합되거나 와이어 본딩된 인터커넥트를 이용하여 보호를 위해 캡슐화될 수 있다. 패키지에는 특정 기능을 제공하는 단일 다이 또는 다수의 다이가 포함될 수 있다. 패키지는 일반적으로 다른 패키지 집적 회로 및 개별 구성 요소와의 인터커넥트를 위해 인쇄 회로 보드에 장착되어 더 큰 회로를 형성한다.
여기서, "코어드(cored)"라는 용어는 일반적으로 비가요성 강성 재료를 포함하는 보드, 카드 또는 웨이퍼 상에 구축된 집적 회로 패키지의 기판을 지칭한다. 일반적으로 소형 인쇄 회로 보드가 코어로 사용되며, 그 위에 집적 회로 장치와 개별 수동 구성 요소가 납땜될 수 있다. 일반적으로 코어에는 한쪽에서 다른쪽으로 연장되는 비아가 있어 코어의 한쪽에 있는 회로를 코어의 반대쪽에 있는 회로에 직접 연결하게 할 수 있다. 코어는 또한 전도체 및 유전체 재료 층을 구축하기 위한 플랫폼 역할을 할 수 있다.
여기서, "코어리스(coreless)"라는 용어는 일반적으로 코어가 없는 집적 회로 패키지의 기판을 지칭한다. 코어가 없기 때문에 관통 비아가 고밀도 인터커넥트에 비해 상대적으로 큰 치수와 피치를 가지므로 고밀도 패키지 아키텍처가 가능하다.
여기서, "랜드면(land side)"이라는 용어는 본 명세서에서 사용되는 경우 일반적으로 인쇄 회로 보드, 마더 보드 또는 기타 패키지에 대한 부착면에 가장 가까운 집적 회로 패키지의 기판 측면을 지칭한다. 이는 다이 또는 다이들이 부착되는 집적 회로 패키지의 기판 측면인 "다이면(die side)"이라는 용어와 대조된다.
여기서, "유전체"라는 용어는 일반적으로 패키지 또는 실리콘 기판의 구조를 구성하는 임의의 수의 비전도성 재료를 지칭한다. 본 개시의 목적을 위해, 유전체 재료는 라미네이트 필름의 층으로서 또는 기판 상에 장착된 집적 회로 다이스 위에 성형된 수지로서 또는 스핀-온 유리와 같은 스핀-온 유전체로서 또는 화학적 기상 증착 또는 실리콘 산화물 또는 질화물과 같은 물리적 및/또는 화학적 증착 기술을 통해 증착된 유전체로서 집적 회로 패키지에 삽입될 수 있다.
여기서, "금속화"라는 용어는 일반적으로 패키지 기판의 유전체 재료 위에 그리고 이를 관통하여 형성된 금속 층을 지칭한다. 금속층은 일반적으로 패턴화되어 트레이스 및 본드 패드와 같은 금속 구조를 형성한다. 패키지 기판의 금속화는 단일 층 또는 유전체 층에 의해 분리된 다층으로 제한될 수 있다.
여기서, "본드 패드"라는 용어는 일반적으로 집적 회로 패키지 및 다이에서 집적된 트레이스 및 비아를 종단하는 금속화 구조를 지칭한다. 용어 "솔더 패드"는 때때로 "본드 패드"로 대체될 수 있으며 동일한 의미를 지닌다.
여기서, "솔더 범프"라는 용어는 일반적으로 본드 패드 상에 형성된 솔더 층을 지칭한다. 솔더 층은 일반적으로 둥근 모양이므로 "솔더 범프"라는 용어가 사용된다.
여기서, "기판"이라는 용어는 일반적으로 유전체 및 금속화 구조를 포함하는 평면 플랫폼을 지칭한다. 기판은 성형 가능한 유전체 재료에 의해 하나 이상의 IC 다이를 캡슐화하여 단일 플랫폼에서 하나 이상의 IC 다이를 기계적으로 지지하고 전기적으로 결합한다. 기판은 일반적으로 양면에 본딩 인터커넥트로서 솔더 범프를 포함한다. 일반적으로 "다이면"이라고 하는 기판의 한면은 칩 또는 다이 본딩을 위한 솔더 범프를 포함하다. 일반적으로 "랜드면"이라고 하는 기판의 반대면은 패키지를 인쇄 회로 보드에 본딩하기 위한 솔더 범프를 포함한다.
여기서, "조립체"라는 용어는 일반적으로 단일 기능 유닛으로 구성 요소를 그룹화하는 것을 의미하다. 구성 요소는 분리되며 기능 유닛에 기계적으로 조립될 수 있고, 구성 요소는 제거될 수 있다. 다른 예에서, 구성 요소는 영구적으로 함께 본딩될 수 있다. 일부 경우에는 구성 요소가 함께 통합된다.
명세서 전체 및 청구 범위에서 "연결된(connected)"이라는 용어는 중간 장치없이 연결된 사물 간의 전기적, 기계적 또는 자기적 연결과 같은 직접 연결을 의미한다.
용어 "결합된"은 하나 이상의 수동 또는 능동 중간 장치를 통해 연결된 사물 간의 직접적인 전기적, 기계적, 자기적 또는 유체 연결 또는 간접적 연결과 같은 직접 또는 간접 연결을 의미하다.
용어 "회로" 또는 "모듈"은 원하는 기능을 제공하기 위해 서로 협력하도록 배열된 하나 이상의 수동 및/또는 능동 구성 요소를 지칭할 수 있다. 용어 "신호"는 적어도 하나의 전류 신호, 전압 신호, 자기 신호 또는 데이터/클럭 신호를 지칭할 수 있다. "일(a, an) 및 "그(the)"의 의미는 복수 참조를 포함한다. "~에(in)"의 의미에는 안에("in") 및 상에("on")가 포함된다.
수직 배향은 z-방향이고, "상단", "하단", "위" 및 "아래"의 인용은 일반적인 의미를 갖는 z-차원에서의 상대적 위치를 지칭하는 것으로 이해된다. 그러나, 실시예가 반드시 도면에 예시된 배향 또는 구성으로 제한되는 것은 아니라는 점이 이해된다.
용어 "실질적으로", "근접", "대략", "거의" 및 "약"은 일반적으로 (구체적으로 명시되지 않는 한) 목표 값의 +/- 10 % 이내를 지칭한다. 달리 명시되지 않는 한, 공통 객체를 설명하기 위해 서수 형용사 "제 1", "제 2" 및 "제 3" 등을 사용하는 것은 단지 유사한 객체의 다른 경우가 참조되고 있다는 것을 나타내며 그와 같이 설명된 객체가 시간적, 공간적, 순위 또는 기타 방식으로 지정된 순서로 있어야 한다는 것을 암시하려는 것이 아니다.
본 개시의 목적상, "A 및/또는 B" 및 "A 또는 B"라는 문구는 (A), (B) 또는 (A 및 B)를 의미한다. 본 개시의 목적상, "A, B 및/또는 C"라는 문구는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
"횡단면", "종단면" 및 "평면"으로 표시된 도면은 직교 좌표계 내의 직교 평면에 대응한다. 따라서 횡단면도 및 종단면도는 x-z 평면에서 가져오고, 평면도는 x-y 평면에서 가져온다. 일반적으로 x-z 평면의 종단면도는 횡단면도이다. 적절한 경우 도면에는 도면의 방향을 나타내는 축이 표시된다.
본 설명의 실시예는 베이스 기판에 부착된 재구성된 웨이퍼를 포함하는 집적 회로 장치 조립체를 포함하며, 베이스 기판은 열 관리 및 광 신호 경로를 제공한다. 일 실시예에서, 베이스 기판은 재구성된 웨이퍼에서 집적 회로 장치를 전기적으로 결합하기 위한 복수의 전기 인터커넥터를 포함할 수 있다. 다른 실시예에서, 재구성된 웨이퍼에서 집적 회로 장치를 전기적으로 결합하기 위한 복수의 전기 인터커넥트가 재구성된 웨이퍼 자체에 형성될 수 있다.
도 1에 도시된 바와 같이, 집적 회로 장치 조립체(100)는 제 1 표면(122) 및 반대쪽의 제 2 표면(124)을 갖는 제 1 기판(120)으로부터 형성된 베이스 기판(110)을 포함할 수 있다. 베이스 기판(110)은 그 내부에 형성된 유체 냉각 네트워크(130)를 가질 수 있다. 유체 냉각 네트워크(130)는 당업자에게 이해되는 바와 같이, 사용될 수 있는 고전력 및/또는 열 핫스팟에 대한 가능성으로 인해 특히 중요할 수 있다. 유체 냉각 네트워크(130)는 적어도 하나의 유입 챔버(132), 적어도 하나의 유출 챔버(134) 및 적어도 하나의 유입 챔버(132)와 적어도 하나의 유출 챔버(134) 사이에서 연장되는 적어도 하나의 유체 채널(136)을 포함할 수 있다. 적어도 하나의 유체 채널(136)은 이의 제 1 표면(122)으로부터 제 1 기판(120) 내로 연장될 수 있다. 적어도 하나의 유입 챔버(132) 및 적어도 하나의 유출 챔버(134)는 각각 제 2 표면(124)으로부터 적어도 하나의 유체 채널(136)로 연장하도록 형성될 수 있다. 도 1에 도시된 바와 같이, 광 도파관 네트워크(150)는 논의될 바와 같이 이의 제 1 표면(122)으로부터 제 1 기판(120)으로 연장하여 형성될 수 있다. 베이스 기판(110)은 제 1 기판(120)의 제 1 표면(122) 상에 형성된 전기 인터커넥트 층(160)을 더 포함할 수 있다.
재구성된 웨이퍼(210)는 베이스 기판(110) 상에 형성되거나 결합될 수 있다. 재구성된 웨이퍼(210)는 유전체 재료(220)에 캡슐화된 복수의 집적 회로 장치(1401-1403)를 포함할 수 있으며, 각각의 집적 회로 장치(1401-1403)는 제 1 표면(142)와 제 2 표면(144)를 갖는다. 재구성된 웨이퍼(210)의 각각의 집적 회로 장치(1401-1403)의 제 2 표면(144)은 베이스 기판(110)의 전기 인터커넥트 층(160) 내의 전기 인터커넥트(164)에 전기적으로 부착될 수 있다. 구체적으로 집적 회로 장치(1403)로 도시된 집적 회로 장치 중 적어도 하나는 베이스 기판(110)의 광 도파관 네트워크(150)에 결합된 광 라우터일 수 있다.
도 1에 도시된 바와 같이, 작동 유체(화살표 128로 표시됨)는 적어도 하나의 유입 챔버(132)로 향할 수 있으며, 여기서 적어도 하나의 유체 채널(136)을 통해 적어도 하나의 유출 챔버(134)로 흐른다. 복수의 집적 회로 장치(1401-1403)에 대한 적어도 하나의 유체 채널(136)의 밀접 접근성(close proximity)은 작동 유체(128)에 의해 그로부터 열이 제거되는 결과를 초래한다. 작동 유체(128)는 물, 글리콜, 염수 등을 포함하지만 이에 제한되지 않는 임의의 적절한 열 전도 유체일 수 있다. 다른 실시예에서, 작동 유체(128)는 2 상 냉각 시스템일 수 있으며, 여기서 작동 유체(128)는 유체 채널(136)의 일부 위의 액체이고, 유체 채널(136)의 다른 부분 위의 가스이다. 일 실시예에서, 작동 유체(128)는 물보다 낮은 비등점을 갖는 냉각 냉매일 수 있으며, 이는 유체 채널(136)을 가로 질러 지나치게 높은 압력 강하가 없고/없거나 더 많은 수의 유입 챔버(132) 및 유출 챔버(134)를 필요로 하지 않는 긴 유체 채널(136)을 가능하게 수 있다.
재구성된 웨이퍼(210)는 각각의 집적 회로 장치(1401-1403)의 제 1 표면(142)으로부터 유전체 재료(220)의 제 1 표면(222)까지 연장되는 복수의 전도성 비아(230)를 포함할 수 있다. 솔더 볼과 같은 외부 부착물(240), 핀 그리드 어레이 압축 핀 또는 컴플라이언트 인터커넥트(compliant interconnects)가, 집적 회로 장치 조립체(100)를 인터포저, 인쇄 회로 보드, 마더 보드 등과 같은 외부 구성 요소(도시되지 않음)에 부착하기 위해 각 전도성 비아(230)에 배치될 수 있다. 재구성된 웨이퍼(210)는 한 쌍의 인접한 집적 회로 장치 사이에 전기적으로 연결된 적어도 하나의 칩렛을 더 포함할 수 있다. 예를 들어, 제 1 칩렛(252)은 인접한 집적 회로 장치(1401, 1402)와 공유될 수 있고, 제 2 칩렛(254)은 인접한 집적 회로 장치(1402, 1403)와 공유될 수 있다. 적어도 하나의 칩렛, 예를 들어 제 1 칩렛(252) 및 제 2 칩렛(254)은 능동 및/또는 수동 장치일 수 있고, 외부 구성 요소(도시되지 않음)에 부착하기 위한 솔더 볼과 같은 외부 부착물(256)을 가질 수 있다.
당업자에게 이해되는 바와 같이, 본 설명의 실시예는 본질적으로 광 및 전기 신호 네트워크 모두의 사용을 통해 대기 시간 및 대역폭 밀도에 관한 문제를 해결할 수 있는 웨이퍼 레벨 슈퍼컴퓨터이며, 베이스 기판에 유체 냉각 네트워크를 제작하여 열 제거와 관련된 문제를 해결한다.
도 2 내지 12는 도 1의 집적 회로 장치(100)를 제조하는 방법을 예시한다. 도 2 및 도 3에 도시된 바와 같이, 베이스 기판(110)은 실리콘과 같은 제 1 기판(120)을 형성 또는 제공하고 그 내부에 유체 냉각 네트워크(130)를 형성함으로써 형성될 수 있다. 이전에 논의되고 도 2에 도시된 바와 같이, 유체 냉각 네트워크(130)는 적어도 하나의 유입 챔버(132), 적어도 하나의 유출 챔버(134), 및 적어도 하나의 유입 챔버(132)와 적어도 하나의 유출 챔버(134) 사이에서 연장하는 적어도 하나의 유체 채널(136)을 포함할 수 있다. 적어도 하나의 유체 채널(136)은 제 1 표면(122)으로부터 제 1 기판(120) 내로 연장될 수 있다. 적어도 하나의 유입 챔버(132) 및 적어도 하나의 유출 챔버(134)는 각각 제 2 표면(124)에서 적어도 하나의 유체 채널(136)로 연장하도록 형성될 수 있다. 적어도 하나의 유체 채널(136)은 집적 회로 장치(도 1의 요소(1401-1403) 참조)에서 열을 효과적으로 제거하는 데 필요한 임의의 적절한 형상 또는 구성을 가질 수 있다. 도 2에 도시된 일 실시예에서, 적어도 하나의 유체 채널(136)은 각각의 집적 회로 장치(도 1에 집적 회로 장치(1401-1403)로 도시됨)에 대한 적어도 하나의 장치 부착 영역(140DA1-140DA6) 내의 복수의 실질적으로 평행한 서브 채널(138)로 팬 아웃될 수 있고, 장치 부착 영역(140DA1-140DA6) 외부의 단일 채널로 재결합한다. 서브채널(138)은 상이한 폭 및 길이(도시되지 않음)로, 예를 들어, 각 집적 회로 장치(도 1에 집적 회로 장치(1401-1403)로 표시됨)에 대한 적어도 하나의 장치 부착 영역(140DA1-140DA6)내의 특정 위치 위에서 더 넓어지도록 구성될 수 있어, 그러한 집적 회로 장치(도 1에 집적 회로 장치(1401-1403)로 표시됨) 위에 더 높은 질량 유량(따라서 더 높은 열 전달)을 허용할 수 있다는 점을 이해할 것이다. 추가로, 더 긴 서브 채널(138)은 또한 더 짧은 서브 채널(138)보다 더 넓게 설계되어 모든 서브 채널(138)이 유사한 질량 유량을 갖고 장치 부착 영역(140DA1-140DA6)에 대해 균일한 냉각 능력을 지원하도록 한다. 유체 냉각 네트워크(130)를 위한 보다 복잡한 구조는 예를 들어, 적어도 하나의 유입 챔버(132)로부터 적어도 하나의 유체 채널(136)로 Z-방향으로 또는 다층 유체 채널(136) 라우팅을 지원하기 위해 다수의 기판을 적층하는 것을 통해 형성될 수 있음이 이해되며, 이는 상이한 집적 회로 장치(도 1에 집적 회로 장치(1401-1403)로서 도시됨)가 상이한 냉각 요건(예를 들어, 특정 광학 구성 요소는 표준 로직 구성 요소에 비해 엄격한 온도 창에서 작동이 필요할 수 있음)을 갖는 경우, 설계를 단순화할 수 있다. 적어도 하나의 유입 챔버(132), 적어도 하나의 유출 챔버(134) 및 적어도 하나의 유체 채널(136)은 각각 리소그래피, 마이크로머시닝 등을 포함하지만 이에 제한되지 않는 임의의 적절한 프로세스에 의해 형성될 수 있다.
도 4 및 도 5에 도시된 바와 같이, 광 도파관 네트워크(150)는 이의 제 1 표면(122)으로부터 제 1 기판(120) 내로 연장하여 형성될 수 있다. 도 5에 도시된 바와 같이, 광 도파관 네트워크(150)는 적어도 하나의 광 캐리어 분배 네트워크(152), 적어도 하나의 수평(x-방향) 광 인터커넥트(154) 및 적어도 하나의 수직 (y-방향) 광 인터커넥트(156)를 포함할 수 있다. 광 도파관 네트워크(150)는 본 기술 분야에 알려진 임의의 기술에 의해 형성될 수 있다. 예를 들어, 광 도파관 네트워크(150)의 임의의 구성 요소는, 베이스 기판(120) 상에 얇은 산화물 층(도시되지 않음)을 증착 또는 성장시키고, 얇은 산화물 층(도시되지 않음)의 상단에 실리콘 층(도시되지 않음)을 (예를 들어, 다른 웨이퍼에 본딩하거나 다결정 실리콘 층을 증착함으로써) 증착하며, 마스크(도시되지 않음)를 통해 실리콘 층(도시되지 않음)을 에칭함으로써 형성될 수 있다. 본 기술 분야에 알려진 다양한 기술이 존재하므로 본 기술은 단지 예시일 뿐이라는 점을 이해할 것이다. 도파관을 제조하는 다양한 기술이 잘 알려져 있으므로, 명확성과 간결함을 위해 이에 대해서는 본 명세서에서 논의하지 않을 것이다. 광 도파관 네트워크(150)의 구성 요소, 예를 들어, 적어도 하나의 광 캐리어 분배 네트워크(152), 적어도 하나의 수평 광 인터커넥트(154) 및 적어도 하나의 수직 광 인터커넥트(156)는 서로 교차할 수 있으며, 이는 본 기술분야에 알려진 바와 같이, 다층 도파관 공정에 의해, 트랜지션에서 교차 광학 칩렛을 부착함으로써, 또는 평면 도파관 교차 설계(예를 들어, 광학 커플러)로서 획득될 수 있다는 점에 유의한다. 광 도파관 네트워크(150)는 유체 냉각 네트워크(130)에 의해 이미 점유된 영역을 피하기 위해 형성/라우팅되어야 한다는 점에 유의한다. 나아가, 광 도파관 네트워크(150)는 광-전기 변환기와 같은 추가 구성 요소를 가질 것이라는 점에 유의해야 하나, 그러한 구성 요소가 잘 알려져 있고 광 도파관 네트워크(150)를 전기 시스템에 결합하는 것이 잘 알려져 있으므로, 구성 요소 및 통합에 대한 설명은 명확성과 간결함을 위해 본 명세서에 도시되거나 논의되지 않을 것이다.
도 6 및 도 7에 도시된 바와 같이, 베이스 기판(110)은 제 1 기판(120)의 제 1 표면(122)상에 형성된 전기 인터커넥트 층(160)을 더 포함할 수 있다. 일 실시예에서, 전기 인터커넥트 층(160)은, 먼저 유체 냉각 네트워크(130)를 희생 재료 (112)로 채우고, 제 1 기판(120)의 제 1 표면(122) 위에 유전체 재료 층(162)을 형성하고, 복수의 전기 인터커넥트 또는 트레이스(164)를 형성하여 형성될 수 있고, 이는 집적 회로 장치 조립체(100)(도 1 참조)내에 인접한 집적 회로 장치들(1401-1406)을 인터커넥트하고/하거나 집적 회로 장치들(1401-1406)을 집적 회로 장치 조립체(100)(도 1 참조) 외부의 전자 장치(도시되지 않음)와 인터커넥트하는 데 사용될 수 있다. 다른 실시예에서, 전기 인터커넥트 층(160)은 또한 별개로 제조된 다음 제 1 기판(120)에 본딩될 수 있다.
유전체 재료 층(162)은 실리콘 산화물, 실리콘 질화물, 탄소 도핑 유전체, 불소 도핑 유전체, 다공성 유전체, 유기 고분자 유전체 등을 포함하지만 이에 제한되지 않는 적절한 유전체 재료로 구성될 수 있는 하나 이상의 유전체 재료 층을 포함할 수 있다. 복수의 전기 인터커넥트 또는 트레이스(164)는 구리, 은, 니켈, 금 및 알루미늄과 같은 금속, 이들의 합금 등을 포함하지만 이에 제한되지 않는 임의의 적절한 전도성 재료로 제조될 수 있다.
전기 인터커넥트(164)가 도 6 및 도 7에 개별 구조로 도시되어 있지만, 본 설명의 실시예는 이에 한정되지 않는다. 일 실시예에서, 도 8에 도시된 바와 같이, 전기 인터커넥트(164)는 브리지 구조(172)(예컨대, 실리콘 브리지)로 형성되고 제 1 기판(120)에 부착될 수 있다. 다른 실시예에서, 도 9에 도시된 바와 같이, 전기 인터커넥트(164)는 층상 구조(174)로 형성될 수 있으며, 여기서 복수의 전기 인터커넥트(1641-1643)는 유전체 층(1761-1764) 사이에 및/또는 이를 관통하여 형성될 수 있다.
그 다음, 집적 회로 장치(1401-1406)는 도 10에 도시된 바와 같이 정렬되고 베이스 기판(110)에 부착될 수 있다. 집적 회로 장치(1403)로서 구체적으로 도시된 집적 회로 장치 중 적어도 하나는 광학 라우터일 수 있다. 도 4 및 도 6에 도시된 바와 같이, 광 도파관 네트워크(150)의 구성 요소(예를 들어, 적어도 하나의 광 캐리어 분배 네트워크(152), 적어도 하나의 수평 광 인터커넥트(154) 및 적어도 하나의 수직 광 인터커넥트(156))는 장치 부착 영역(140DA3)으로 연장될 수 있다. 따라서, 광 라우터(집적 회로 장치(1403))가 베이스 기판(110)에 부착될 때, 복수의 전기 인터커넥트(164)의 부분에 정렬되어야 하며 광 도파관 네트워크(150), 예를 들어, 적어도 하나의 광 캐리어 분배 네트워크(152), 적어도 하나의 수평 광 인터커넥트(154) 및 적어도 하나의 수직 광 인터커넥트(156)의 구성 요소에 정렬되어야 할 것이다. 이는 당업자에게 이해되는 바와 같이 적절한 정렬을 보장하기 위해, 다른 마스크 세트/리소그래피를 사용하는 것이 필요할 수 있고, 광 도파관 네트워크(150) 예를 들어, 적어도 하나의 광 캐리어 분배 네트워크(152), 적어도 하나의 수평 광 인터커넥트(154), 및 적어도 하나의 수직 광 인터커넥트(156)의 구성 요소에 대해 더 큰 피치를 사용할 것이 필요할 수 있다. 나머지 집적 회로 장치, 즉 요소(1401, 1402 및 1404-1406)는 마이크로프로세서, 전압 조정기, 멀티칩 패키지, 칩셋, 그래픽 장치, 무선 장치, 메모리 또는 캐시 장치(예를 들면, 동적 랜덤 액세스 메모리, 정적 랜덤 액세스 메모리, 비 휘발성 메모리 등), 주문형 집적 회로 장치, 이들의 조합, 이들의 스택 등을 포함하지만 이에 제한되지 않는 임의의 적절한 장치일 수 있다. 메모리 또는 캐시 장치는 그 자체의 코어 복합체로 구성될 수 있으며 당업자에게 이해되는 바와 같이, 특별한 냉각이 필요할 수 있다. 나머지 집적 회로 장치, 즉 요소(1401, 1402 및 1404-1406)는 동종(즉, 모두 동일) 또는 이종 (즉, 적어도 하나가 다른 것과 다름)일 수 있다.
집적 회로 장치(1401-1406)는 본 기술분야에 알려진 임의의 기술에 의해 베이스 기판(110)의 전기 인터커넥트부(164)에 전기적으로 부착될 수 있다. 일 실시예에서, 전기적 연결을 형성하기 위해 하이브리드 본딩 기술이 사용될 수 있다. 하이브리드 본딩 기술을 사용하면 도 11에 도시된 바와 같이, 베이스 기판(110)의 전기 인터커넥트 층(160)의 유전체 재료 층(162)은 실온(예를 들면, 섭씨 약 25도)에서 각각의 집적 회로 장치(요소(1401 및 1402)로 도시됨)의 제 2 표면(144)상의 유전체 재료(182)과 화학적 결합(예컨대, 공유 결합)을 형성한다. 각각의 집적 회로 장치(요소(1401 및 1402)로 도시됨)는 유전체 재료 층(182) 내에 적어도 하나의 본드 패드(184)를 가질 수 있다. 그런 다음 열이 가해져서 베이스 기판(110)의 인터커넥트 층(160)의 유전체 재료 층(162) 및 각각의 집적 회로 장치(요소(1401 및 1402)로 도시됨)의 제 2 표면(144)상의 유전체 재료(182) 사이에 더 강한 결합을 형성한다. 또한 열은 동시에 베이스 기판(110)의 전기 인터커넥트(164) 및 집적 회로 장치의 본드 패드(184)가 팽창 및 융합하여 영구적인 결합을 형성하게 한다. 본드 패드(184)는 예를 들어, 관통 실리콘 비아(도시되지 않음)를 이용하거나 집적 회로 장치(1401 및 1402)상의 금속화 스택(도시되지 않음)을 통해 이들 각각의 집적 회로 장치(1401, 1402)의 집적 회로(도시되지 않음)에 전기적으로 연결된다는 점이 이해된다. 이러한 하이브리드 본딩 기술은 유체 냉각 네트워크(130)의 적어도 하나의 유체 채널(136)을 밀봉할 수 있고, 집적 회로 장치(1401-1406)와 적어도 하나의 유체 채널(136) 사이에 낮은 열 저항으로 귀결된다.
도 12에 도시된 바와 같이, 집적 회로 장치(요소(1401-1403)가 예시됨)는 이를 유전체 재료(220)에 캡슐화함으로써 재구성된 웨이퍼(210)를 형성하는 데 사용될 수 있다. 일 실시예에서, 희생 재료(112)는 유전체 재료(220)의 증착 후에 제거될 수 있다. 재구성된 웨이퍼(210)는 각각의 집적 회로 장치(1401-1403)의 제 1 표면(142)으로부터 유전체 재료(220)의 제 1 표면(222)까지 연장되는 복수의 전도성 비아(230)를 포함한다. 당업자가 이해할 수 있는 바와 같이, 전도성 비아(230)는 집적 회로 장치(예를 들면, 요소(1401-1403) 내의 집적 회로(도시되지 않음))와 전기적으로 통신할 수 있다. 유전체 재료(220)는 실리카와 같은 무기 필러로 채워질 수 있는 에폭시일 수 있거나, 실리콘 산화물 또는 실리콘 질화물과 같은 무기 재료일 수 있다.
추가로 도 12에 도시된 바와 같이, 솔더 볼과 같은 외부 부착물(240)은 집적 회로 장치 조립체(100)를 인터포저, 인쇄 회로 보드, 마더 보드 등과 같은 외부 구성 요소(도시되지 않음)에 부착하기 위해 각각의 전도성 비아(230)상에 배치될 수 있다. 외부 부착물(240)이 볼 그리드 어레이 부착을 위한 솔더 볼로 도시되어 있지만, 외부 부착물(240)은 랜드 그리드 어레이 부착을 위한 전도성 필라일 수 있거나 소켓 부착을 위한 전도성 핀일 수 있다.
재구성된 웨이퍼(210)는 한 쌍의 인접한 집적 회로 장치 사이에 전기적으로 결합되는 적어도 하나의 칩렛을 더 포함할 수 있다. 예를 들어, 도 1과 관련하여 앞서 논의한 바와 같이 또한 도 12에 도시된 바와 같이, 제 1 칩렛(252)은 인접한 집적 회로 장치(1401, 1402)와 공유될 수 있고, 제 2 칩렛(254)은 인접한 집적 회로 장치(1402, 1403)와 공유될 수 있다. 적어도 하나의 칩렛, 예를 들어, 제 1 칩렛(252) 및 제 2 칩렛(254)은 능동 및/또는 수동 장치일 수 있고, 마더 보드(도시되지 않음)에 부착하기 위한 솔더 볼과 같은 외부 부착물(256)을 가질 수 있다. 외부 부착물(256)이 볼 그리드 어레이 부착을 위한 솔더 볼로 도시되어 있지만, 외부 부착물(256)은 랜드 그리드 어레이 부착을 위한 전도성 필라일 수 있거나, 소켓 부착을 위한 전도성 핀일 수 있다. 수동적인 측면에서, 장치는 트레이스, 경로 또는 인터커넥트(262)일 수 있으며, 장치의 능동적인 측면은 기능성 집적 회로일 수 있고, 이는 DC-DC 컨버터 등을 통해 집적 회로 장치(1401-1406)로의 전력 전달을 위해 신호 혼잡을 줄이는 로컬 메모리 캐시 및 능동 라우팅(예를 들면, "스루 버스-바(through bus-bars)")을 포함하나 이에 한정되는 것은 아니다. 재구성된 웨이퍼(210)가 먼저 형성된 다음 이의 전기 인터커넥트 층(160)을 통해 베이스 기판(110)에 부착될 수 있다는 점이 이해된다.
일 실시예에서, 적어도 하나의 칩렛, 예를 들어, 제 1 칩렛(252) 및 제 2 칩렛(254)은 라우팅/인터커넥트 장치일 수 있으며, 이는 인터커넥트 층(160)을 불필요하게 만들 수 있다. 도 13에 도시된 바와 같이, 재구성된 웨이퍼(210)는 접착제 또는 밀봉 층(186)을 사이에 두고 베이스 기판(110)상에 부착되거나 형성될 수 있다.
본 설명의 다른 실시예에서, 공간이 부족한 경우, 광 도파관 네트워크(150)는 유체 냉각 네트워크(130)와 수직(y-방향)으로 정렬되도록 이동될 수 있다. 이는 제 2 기판(190, 예를 들어, 실리콘 기판)을 이용하여 달성될 수 있으며, 도 6 및 7과 관련하여 논의한 바와 같이 희생 재료(112)를 사용할 필요성을 제거할 것이다. 도 2 및 도 3에서 시작하여, 제 1 표면(192)과 반대편의 제 2 표면(194)을 갖는 제 2 기판(190)이 제공되거나 형성될 수 있으며, 제 2 기판(190)의 제 2 표면(194)은 예를 들면, 접착제(도시되지 않음)로 제 1 기판(120)의 제 1 표면(122)에 부착될 수 있어, 도 14에 도시된 바와 같이, 적어도 하나의 유체 채널(136)을 밀봉한다. 그 다음, 광 도파관 네트워크(150)가 제 2 기판의 제 1 표면(192)으로부터 제 2 기판(190) 내로 연장되도록 형성될 수 있다. 이전에 논의되고 도 15에 도시된 바와 같이, 광 도파관 네트워크(150)는 적어도 하나의 광 캐리어 분배 네트워크(152), 적어도 하나의 수평 광 인터커넥트(154) 및 적어도 하나의 수직 광 인터커넥트(156)를 포함할 수 있다. 광 도파관 네트워크(130)는 앞서 논의한 바와 같이 본 기술 분야에 알려진 임의의 기술에 의해 형성될 수 있다. 도 16에 도시된 바와 같이, 전기 인터커넥트 층(150)은 제 2 기판(190)의 제 1 표면(192) 상에 형성될 수 있고, 집적 회로 장치 조립체(100)의 제조는 도 10에서 시작하여 그 이후로 이어지는 설명과 유사한 방식으로 계속될 수 있다.
본 발명의 또 다른 실시예에서, 집적 회로 장치(1401-1404)의 구성은 대형 집적 회로 장치 조립체(270)의 "세트" 또는 "타일"일 수 있다. 도 17에 도시된 바와 같이, 4 개의 타일(2721-2724)(점선으로 식별됨)이 함께 결합되어 대형 집적 회로 장치 조립체(270)를 형성할 수 있다. 도시된 바와 같이, 단일 레이저 다이오드(274)가 광 캐리어 분배 네트워크(152)(도 10 참조)에 사용될 수 있고, 4 개의 타일(2721-2724) 각각 간에 공유된다. 그러나, 다수의 레이저 다이오드(274) 및/또는 다수의 광 캐리어 분배 네트워크(152)(도 10 참조)가 리던던시/전력을 위해 사용될 수 있다. 앞서 논의한 바와 같이, 타일(2721-2724)의 집적 회로 장치(1401-1406)는 전기 인터커넥트(164)(도 10 참조)를 통해 근처의 집적 회로 장치와 통신하거나 광 도파관 네트워크(150)(도 10 참조)를 사용하여 더 멀리 떨어진 집적 회로 장치와 통신하도록 선택될 수 있다. 따라서, 본 설명의 실시예는 (즉, 집적 회로 장치 조립체(270)의 일 측면(side)에서 다른 측면으로 집적 회로 장치를 선형으로 관통하는) 수축기(systolic) 데이터 경로뿐만 아니라 (예를 들면, 전기 인터커넥트(164) 및 광 도파관 네트워크(150)(도 10 참조)를 통과하는) 분기(branching)를 지원한다. 본 설명의 실시예의 성능(capability)으로 인해, 메모리 컨트롤러, PCIe (Peripheral Component Interconnect Express) 인터페이스, 가속기 링크 등과 같은 추가 오프-조립체 장치 구성 요소(2801-2804)가 예를 들면, 도 17에 도시된 바와 같이, 타일(2721-2724) 중 적어도 하나의 주변 장치 주위의 대형 집적 장치 조립체(270)에 결합될 수 있다. 이들 오프-조립체 장치 구성 요소(2801-2806)는 타일(2721-2724)의 임의의 단일 집적 회로 장치(1401-1406)로 및/또는 그로부터의 레이턴시를 최소화하기 위해 그와 연관된 적어도 하나의 광학 라우터(도시되지 않음)를 가질 수 있다.
도 18은 본 설명의 실시예에 따른 집적 회로 장치 조립체를 제조하는 공정(300)의 흐름도이다. 블록(310)에 제시된 바와 같이, 적어도 하나의 유체 냉각 네트워크 및 적어도 하나의 광 도파관 네트워크를 갖는 베이스 기판이 형성될 수 있다. 복수의 집적 회로 장치가 베이스 기판에 부착될 수 있으며, 여기서 복수의 집적 회로 장치 중 적어도 하나의 집적 회로 장치는 블록(320)에 제시된 바와 같이 베이스 기판의 광 도파관 네트워크에 광학적으로 결합된 광 라우터를 포함한다. 블록(330)에 제시된 바와 같이, 복수의 집적 회로 장치는 유전체 재료로 캡슐화될 수 있다. 복수의 집적 회로 장치 중 제 1 집적 회로 장치는 블록(340)에 제시된 바와 같이, 적어도 하나의 전기 인터커넥트를 갖는 복수의 집적 회로 장치의 제 2 집적 회로 장치에 전기적으로 결합된다.
도 19는 본 설명의 일 구현예에 따른 전자 시스템 또는 컴퓨팅 장치(400)를 도시한다. 컴퓨팅 장치(400)는 내부에 보드(402)가 배치된 하우징(401)을 포함할 수 있다. 컴퓨팅 장치(400)는 프로세서(404), 적어도 하나의 통신 칩(406A, 406B), 휘발성 메모리(408, 예를 들어, DRAM), 비 휘발성 메모리(410, 예를 들어, ROM), 플래시 메모리(412), 그래픽 프로세서 또는 CPU(414), 디지털 신호 프로세서(도시되지 않음), 암호화 프로세서(도시되지 않음), 칩셋(416), 안테나, 디스플레이(터치 스크린 디스플레이), 터치 스크린 컨트롤러, 배터리, 오디오 코덱(도시되지 않음), 비디오 코덱(도시되지 않음), 전력 증폭기(AMP), GPS(Global Positioning System) 장치, 나침반, 가속도계(도시되지 않음), 자이로스코프(도시되지 않음), 스피커, 카메라 및 대용량 저장 장치(도시되지 않음)(예를 들면, 하드 디스크 드라이브, 컴팩트 디스크(CD), 디지털 다용도 디스크(DVD) 등)를 포함하지만 이에 제한되지 않는 다수의 집적 회로 구성 요소를 포함할 수 있다. 집적 회로 구성 요소 중 임의의 것은 보드(402)에 물리적 및 전기적으로 결합될 수 있다. 일부 구현예에서, 집적 회로 구성 요소 중 적어도 하나가 프로세서(404)의 일부일 수 있다.
통신 칩은 컴퓨팅 장치로/로부터의 데이터 전송을 위한 무선 통신을 가능하게한다. 용어 "무선" 및 그 파생어는 넌-솔리드 매체를 통해 변조된 전자기 복사선을 사용하여 데이터를 통신할 수 있는 회로, 장치, 시스템, 방법, 기술, 통신 채널 등을 설명하는 데 사용될 수 있다. 이 용어는 일부 실시예에서는 그렇지 않을 수 있지만 연관된 장치가 어떤 와이어도 포함하지 않는다는 것을 의미하지는 않는다. 통신 칩 또는 장치는 Wi-Fi(IEEE 802.11 제품군), WiMAX(IEEE 802.16 제품군), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, 그 파생품 및 3G, 4G, 5G 이상으로 지정된 기타 모든 무선 프로토콜을 포함하되, 이에 제한되지 않는 다수의 무선 표준 또는 프로토콜 중 임의의 것을 구현할 수 있다. 컴퓨팅 장치는 복수의 통신 칩을 포함할 수 있다. 예를 들어, 제 1 통신 칩은 Wi-Fi 및 Bluetooth와 같은 단거리 무선 통신 전용일 수 있고, 제 2 통신 칩은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 및 기타와 같은 장거리 무선 통신 전용일 수 있다.
용어 "프로세서"는 레지스터 및/또는 메모리로부터 전자 데이터를 처리하여 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 전자 데이터를 변환하는 임의의 장치 또는 장치의 일부를 지칭할 수 있다.
집적 회로 구성 요소 중 적어도 하나는, 적어도 하나의 유체 냉각 네트워크 및 적어도 하나의 광 도파관 네트워크를 갖는 베이스 기판 및 베이스 기판에 부착된 복수의 집적 회로 장치를 포함하는 적어도 하나의 집적 회로 장치 조립체를 포함할 수 있고, 복수의 집적 회로 장치 중 적어도 하나의 집적 회로 장치는 베이스 기판의 적어도 하나의 광 도파관 네트워크에 광학적으로 결합된 광학 라우터, 복수의 집적 회로 장치를 캡슐화하는 유전체 재료, 및 복수의 집적 회로 장치 중 제 1 집적 회로 장치를 복수의 집적 회로 장치 중 제 2 집적 회로 장치에 전기적으로 결합하는 적어도 하나의 인터커넥트를 포함한다.
다양한 구현예에서, 컴퓨팅 장치는 랩톱, 넷북, 노트북, 울트라 북, 스마트 폰, 태블릿, PDA(Personal Digital Assistant), 울트라 모바일 PC, 휴대폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 장치, 디지털 카메라, 휴대용 음악 플레이어 또는 디지털 비디오 레코더일 수 있다. 추가 구현예에서, 컴퓨팅 장치는 데이터를 처리하는 임의의 다른 전자 장치일 수 있다.
본 설명의 대상은 반드시 도 1 내지 19에 예시된 특정 응용예로 제한되지 않는다는 점이 이해된다. 본 대상은 당업자에게 이해되는 바와 같이, 임의의 적절한 전자 응용예뿐만 아니라 다른 집적 회로 장치 및 조립체 응용예에도 적용될 수 있다.
다음의 예는 추가 실시예에 관한 것이고, 예의 세부 사항은 하나 이상의 실시예의 어느 곳에서나 사용될 수 있으며, 여기서 예 1은 집적 회로 장치 조립체로서, 적어도 하나의 유체 냉각 네트워크 및 적어도 하나의 광 도파관 네크워크를 갖는 베이스 기판과, 베이스 기판에 부착된 복수의 집적 회로 장치를 포함하고, 복수의 집적 회로 장치 중 적어도 하나의 집적 회로 장치는 베이스 기판의 적어도 하나의 광 도파관 네트워크에 광학적으로 결합된 광 라우터, 복수의 집적 회로 장치를 캡슐화하는 유전체 재료, 및 복수의 집적 회로 장치 중 제 1 집적 회로 장치를 복수의 집적 회로 장치 중 제 2 집적 회로 장치에 전기적으로 결합하는 적어도 하나의 전기 인터커넥트를 포함한다.
예 2에서, 예 1의 대상은 베이스 기판과 복수의 집적 회로 장치 사이에 전기 인터커넥트 층을 선택적으로 포함할 수 있고, 적어도 하나의 전기 인터커넥트는 전기 인터커넥트 층 내에 배치된다.
예 3에서, 예 1 및 2 중 어느 하나의 대상은, 중합체 재료, 무기 재료 및 중합체 재료와 무기 충전제 입자의 혼합물로 이루어진 그룹으로부터 선택된 유전체 재료를 선택적으로 포함할 수 있다.
예 4에서, 예 1 내지 3 중 어느 하나의 대상은, 적어도 하나의 광 캐리어 분배 네트워크, 적어도 하나의 수평 광 인터커넥트 및 적어도 하나의 수직 광 인터커넥트를 포함하는 적어도 하나의 광 도파관 네트워크를 선택적으로 포함할 수 있다.
예 5에서, 예 1 내지 4 중 어느 하나의 대상은 제 1 기판을 포함하는 베이스 기판을 선택적으로 포함할 수 있으며, 적어도 하나의 유체 냉각 네트워크 채널은 적어도 하나의 유입 챔버, 적어도 하나의 유출 챔버, 및 제 1 기판의 제 1 표면으로부터 제 1 기판 내로 연장되는 적어도 하나의 유체 채널을 포함하고, 적어도 하나의 유체 채널은 유입 챔버와 유출 챔버 사이에서 연장된다.
예 6에서, 예 5의 대상은 제 1 기판의 제 1 표면으로부터 제 1 기판 내로 연장되는 적어도 하나의 광 도파관 네트워크를 선택적으로 포함할 수 있다.
예 7에서, 예 5의 대상은 제 1 표면 및 반대편의 제 2 표면을 갖는 제 2 기판을 더 포함하는 베이스 기판을 선택적으로 포함할 수 있으며, 여기서 제 2 기판의 제 2 표면은 제 1 기판의 제 1 표면에 부착되고, 적어도 하나의 광 도파관 네트워크는 제 2 기판의 제 1 표면으로부터 제 2 기판 내로 연장된다.
예 8에서, 예 1 내지 7 중 어느 하나의 대상은 베이스 기판에 부착되는 복수의 집적 회로 장치 각각의 제 2 표면을 선택적으로 포함할 수 있고, 복수의 집적 회로 장치 중 제 1 집적 회로 장치의 제 1 표면을 복수의 집적 회로 장치 중 제 2 집적 회로 장치의 제 1 표면에 전기적으로 결합하는 적어도 하나의 칩렛을 더 포함한다.
예 9에서, 예 8의 대상은 수동 장치인 적어도 하나의 칩렛을 선택적으로 포함할 수 있다.
예 10에서, 예 8의 대상은 능동 장치인 적어도 하나의 칩렛을 선택적으로 포함할 수 있다.
예 11은 보드 및 보드에 전기적으로 부착된 집적 회로 장치 조립체를 포함하는 전자 시스템으로서, 집적 회로 장치 조립체는 적어도 하나의 유체 냉각 네트워크 및 적어도 하나의 광 도파관 네트워크를 갖는 베이스 기판과, 베이스 기판에 부착된 복수의 집적 회로 장치 - 복수의 집적 회로 장치 중 적어도 하나의 집적 회로 장치는 베이스 기판의 적어도 하나의 광 도파관 네트워크에 광학적으로 결합된 광학 라우터를 포함함 -와, 복수의 집적 회로 장치를 캡슐화하는 유전체 재료와, 복수의 집적 회로 장치 중 제 1 집적 회로 장치를 복수의 집적 회로 장치 중 제 2 집적 회로 장치에 전기적으로 결합하는 적어도 하나의 전기 인터커넥트를 포함한다.
예 12에서, 예 11의 대상은 베이스 기판과 복수의 집적 회로 장치 사이에 전기 인터커넥트 층을 선택적으로 포함할 수 있으며, 적어도 하나의 전기 인터커넥트는 전기 인터커넥트 층 내에 배치된다.
예 13에서, 예 11 및 12 중 어느 하나의 대상은, 중합체 재료, 무기 재료 및 중합체 재료와 무기 충전제 입자의 혼합물로 이루어진 그룹으로부터 선택되는 유전체 재료를 선택적으로 포함할 수 있다.
예 14에서, 예 11 내지 13 중 어느 하나의 대상은 적어도 하나의 광 캐리어 분배 네트워크, 적어도 하나의 수평 광 인터커넥트 및 적어도 하나의 수직 광 인터커넥트를 포함하는 적어도 하나의 광 도파관 네트워크를 선택적으로 포함할 수 있다.
예 15에서, 예 11 내지 14 중 어느 하나의 대상은 제 1 기판을 포함하는 베이스 기판을 선택적으로 포함할 수 있으며, 적어도 하나의 유체 냉각 네트워크 채널은 적어도 하나의 유입 챔버, 적어도 하나의 유출 챔버, 및 제 1 기판의 제 1 표면으로부터 제 1 기판 내로 연장되는 적어도 하나의 유체 채널을 포함하고, 적어도 하나의 유체 채널은 유입 챔버와 유출 챔버 사이에서 연장된다.
예 16에서, 예 15의 대상은 선택적으로 제 1 기판의 제 1 표면으로부터 제 1 기판 내로 연장되는 적어도 하나의 광 도파관 네트워크를 포함할 수 있다.
예 17에서, 예 15의 대상은 제 1 표면 및 반대편의 제 2 표면을 갖는 제 2 기판을 더 포함하는 베이스 기판을 선택적으로 포함할 수 있으며, 제 2 기판의 제 2 표면은 제 1 기판의 제 1 표면에 부착되고, 적어도 하나의 광 도파관 네트워크는 제 2 기판의 제 1 표면으로부터 제 2 기판 내로 연장된다.
예 18에서, 예 11 내지 17 중 어느 하나의 대상은 베이스 기판에 부착되는 복수의 집적 회로 장치 각각의 제 2 표면을 선택적으로 포함할 수 있고, 복수의 집적 회로 장치 중 제 1 집적 회로 장치의 제 1 표면을 복수의 집적 회로 장치 중 제 2 집적 회로 장치의 제 1 표면에 전기적으로 결합하는 적어도 하나의 칩렛을 더 포함한다.
예 19에서, 예 18의 대상은 수동 장치인 적어도 하나의 칩렛을 선택적으로 포함할 수 있다.
예 20에서, 예 18의 대상은 능동 장치인 적어도 하나의 칩렛을 선택적으로 포함할 수 있다.
예 21은 집적 회로 장치 조립체를 제조하는 방법으로서, 적어도 하나의 유체 냉각 네트워크 및 적어도 하나의 광 도파관 네트워크를 갖는 베이스 기판을 형성하는 단계와, 복수의 집적 회로 장치를 베이스 기판에 부착하는 단계 - 복수의 집적 회로 장치 중 적어도 하나의 집적 회로 장치는 베이스 기판의 적어도 하나의 광 도파관 네트워크에 광학적으로 결합되는 광학 라우터를 포함함 - 와, 유전체 재료로 복수의 집적 회로 장치를 캡슐화하는 단계와, 복수의 집적 회로 장치 중 제 1 집적 회로 장치를 복수의 집적 회로 장치 중 제 2 집적 회로 장치에 적어도 하나의 전기 인터커넥트를 이용하여 전기적으로 결합하는 단계를 포함한다.
예 22에서, 예 21의 대상은 베이스 기판과 복수의 집적 회로 장치 사이에 전기 인터커넥트 층을 형성하는 단계를 선택적으로 포함할 수 있으며, 적어도 하나의 전기 인터커넥트는 전기 인터커넥트 층 내에 배치된다.
예 23에서, 예 21 및 22 중 어느 하나의 대상은 유전체 재료로 복수의 집적 회로 장치를 캡슐화하는 단계가 고분자 재료, 무기 재료 및 고분자 재료와 무기 충전제 입자의 혼합물로 구성된 그룹으로부터 선택된 재료로 복수의 집적 회로 장치를 캡슐화하는 단계를 포함하는 것을 선택적으로 포함할 수 있다.
예 24에서, 예 21 내지 23 중 어느 하나의 대상은, 적어도 하나의 광 캐리어 분배 네트워크를 형성하는 단계와, 적어도 하나의 수평 광 인터커넥트를 형성하는 단계와, 적어도 하나의 수직 광 인터커넥트를 형성하는 단계를 포함하는 적어도 하나의 광 도파관 네트워크를 형성하는 단계를 선택적으로 포함할 수 있다.
예 25에서, 예 21 내지 24 중 어느 하나의 대상은, 제 1 기판을 포함하는 베이스 기판을 선택적으로 포함할 수 있으며, 적어도 하나의 유체 냉각 네트워크 채널은 적어도 하나의 유입 챔버, 적어도 하나의 유출 챔버, 및 제1 기판의 제 1 표면으로부터 제 1 기판 내로 연장되는 적어도 하나의 유체 채널을 포함하고, 적어도 하나의 유체 채널은 유입 챔버와 유출 챔버 사이에서 연장된다.
예 26에서, 예 25의 대상은 선택적으로 제 1 기판의 제 1 표면으로부터 제 1 기판 내로 연장되는 적어도 하나의 광 도파관 네트워크를 포함할 수 있다.
예 27에서, 예 25의 대상은 제 1 표면 및 반대편의 제 2 표면을 갖는 제 2 기판을 더 포함하는 베이스 기판을 선택적으로 포함할 수 있으며, 제 2 기판의 제 2 표면은 제 1 기판의 제 1 표면에 부착되고, 적어도 하나의 광 도파관 네트워크는 제 2 기판의 제 1 표면으로부터 제 2 기판 내로 연장된다.
예 28에서, 예 21 내지 27 중 어느 하나의 대상은, 복수의 집적 회로 장치를 베이스 기판에 부착하는 단계가 복수의 집적 회로 장치 각각의 제 2 표면을 베이스 기판에 부착하는 단계와, 적어도 하나의 칩렛은 복수의 집적 회로 장치 중 제 1 집적 회로 장치의 제 1 표면을 복수의 집적 회로 장치 중 제 2 집적 회로 장치의 제 1 표면에 전기적으로 결합하는 단계를 더 포함하는 것을 선택적으로 포함할 수 있다.
예 29에서, 예 28의 대상은 적어도 하나의 칩렛을 전기적으로 부착하는 단계가 수동 장치를 전기적으로 부착하는 단계를 포함하는 것을 선택적으로 포함할 수 있다.
예 30에서, 예 28의 대상은 적어도 하나의 칩렛을 전기적으로 부착하는 단계가 능동 장치를 전기적으로 부착하는 단계를 포함하는 것을 선택적으로 포함할 수 있다.
이와 같이 본 발명의 상세한 실시예들을 설명하였지만, 첨부된 청구 범위에 의해 정의된 발명은 그 사상 또는 범위에서 벗어나지 않는 범위에서 이들의 많은 명백한 변형이 가능하기 때문에 전술한 설명에 기술된 특정 세부 사항들로 제한하려는 것이 아니라는 점을 이해할 것이다.

Claims (25)

  1. 집적 회로 장치 조립체로서,
    적어도 하나의 유체 냉각 네트워크 및 적어도 하나의 광 도파관 네트워크를갖는 베이스 기판과,
    상기 베이스 기판에 부착된 복수의 집적 회로 장치 - 상기 복수의 집적 회로 장치 중 적어도 하나의 집적 회로 장치는 상기 베이스 기판의 적어도 하나의 광 도파관 네트워크에 광학적으로 결합된 광 라우터를 포함함 - 와,
    상기 복수의 집적 회로 장치를 캡슐화하는 유전체 재료와,
    상기 복수의 집적 회로 장치의 제 1 집적 회로 장치를 상기 복수의 집적 회로 장치의 제 2 집적 회로 장치에 전기적으로 결합하는 적어도 하나의 전기 인터커넥트를 포함하는
    집적 회로 장치 조립체.
  2. 제 1 항에 있어서,
    상기 베이스 기판과 상기 복수의 집적 회로 장치 사이에 전기 인터커넥트 층을 더 포함하고, 상기 적어도 하나의 전기 인터커넥트가 상기 전기 인터커넥트 층 내에 배치되는
    집적 회로 장치 조립체.
  3. 제 1 항에 있어서,
    상기 유전체 재료는 중합체 재료, 무기 재료, 및 중합체 재료와 무기 충전제 입자의 혼합물로 이루어진 그룹으로부터 선택되는
    집적 회로 장치 조립체.
  4. 제 1 항에 있어서,
    상기 적어도 하나의 광 도파관 네트워크는 적어도 하나의 광 캐리어 분배 네트워크, 적어도 하나의 수평 광 인터커넥트 및 적어도 하나의 수직 광 인터커넥트를 포함하는
    집적 회로 장치 조립체.
  5. 제 1 항에 있어서,
    상기 베이스 기판은 제 1 기판을 포함하고,
    상기 적어도 하나의 유체 냉각 네트워크 채널은 적어도 하나의 유입 챔버, 적어도 하나의 유출 챔버, 및 상기 제 1 기판의 제 1 표면으로부터의 상기 제 1 기판 내로 연장되는 적어도 하나의 유체 채널을 포함하고,
    상기 적어도 하나의 유체 채널은 상기 유입 챔버와 상기 유출 챔버 사이에서 연장되는
    하는 집적 회로 장치 조립체.
  6. 제 5 항에 있어서,
    상기 적어도 하나의 광 도파관 네트워크는 상기 제 1 기판의 제 1 표면으로부터 상기 제 1 기판 내로 연장되는
    집적 회로 장치 조립체.
  7. 제 5 항에 있어서,
    상기 베이스 기판은 제 1 표면 및 반대편의 제 2 표면을 갖는 제 2 기판을 더 포함하고,
    상기 제 2 기판의 제 2 표면은 상기 제 1 기판의 제 1 표면에 부착되고,
    상기 적어도 하나의 광 도파관 네트워크는 상기 제 2 기판의 제 1 표면으로부터 상기 제 2 기판 내로 연장되는
    집적 회로 장치 조립체.
  8. 제 1 항에 있어서,
    상기 복수의 집적 회로 장치 각각의 제 2 표면은 상기 베이스 기판에 부착되고,
    상기 복수의 집적 회로 장치 중 상기 제 1 집적 회로 장치의 제 1 표면을 상기 복수의 집적 회로 장치 중 상기 제 2 집적 회로 장치의 제 1 표면에 전기적으로 결합하는 적어도 하나의 칩렛을 더 포함하는
    집적 회로 장치 조립체.
  9. 제 7 항에 있어서,
    상기 적어도 하나의 칩렛은 수동 장치인
    집적 회로 장치 조립체.
  10. 제 7 항에 있어서,
    상기 적어도 하나의 칩렛은 능동 장치인
    집적 회로 장치 조립체.
  11. 전자 시스템으로서,
    보드와,
    상기 보드에 전기적으로 부착된 집적 회로 장치 조립체를 포함하고,
    상기 집적 회로 장치 조립체는,
    적어도 하나의 유체 냉각 네트워크 및 적어도 하나의 광 도파관 네트워크를 갖는 베이스 기판과,
    상기 베이스 기판에 부착된 복수의 집적 회로 장치 - 상기 복수의 집적 회로 장치 중 적어도 하나의 집적 회로 장치는 상기 베이스 기판의 적어도 하나의 광 도파관 네트워크에 광학적으로 결합된 광 라우터를 포함함 -와,
    상기 복수의 집적 회로 장치를 캡슐화하는 유전체 재료와,
    상기 복수의 집적 회로 장치 중 제 1 집적 회로 장치를 상기 복수의 집적 회로 장치 중 제 2 집적 회로 장치에 전기적으로 결합하는 적어도 하나의 전기 인터커넥트를 포함하는
    전자 시스템.
  12. 제 11 항에 있어서,
    상기 베이스 기판과 상기 복수의 집적 회로 장치 사이에 전기 인터커넥트 층을 더 포함하고,
    상기 적어도 하나의 전기 인터커넥트가 상기 전기 인터커넥트 층 내에 배치되는
    전자 시스템.
  13. 제 11 항에 있어서,
    상기 유전체 재료는 중합체 재료, 무기 재료, 및 중합체 재료와 무기 충전제 입자의 혼합물로 이루어진 그룹으로부터 선택되는
    전자 시스템.
  14. 제 11 항에 있어서,
    상기 적어도 하나의 광 도파관 네트워크는 적어도 하나의 광 캐리어 분배 네트워크, 적어도 하나의 수평 광 인터커넥트 및 적어도 하나의 수직 광 인터커넥트를 포함하는
    전자 시스템.
  15. 제 11 항에 있어서,
    상기 베이스 기판은 제 1 기판을 포함하고,
    상기 적어도 하나의 유체 냉각 네트워크 채널은 적어도 하나의 유입 챔버, 적어도 하나의 유출 챔버, 및 상기 제 1 기판의 제 1 표면으로부터 상기 제 1 기판 내로 연장되는 적어도 하나의 유체 채널을 포함하며,
    상기 적어도 하나의 유체 채널은 상기 유입 챔버와 상기 유출 챔버 사이에서 연장되는
    전자 시스템.
  16. 제 15 항에 있어서,
    상기 적어도 하나의 광 도파관 네트워크는 상기 제 1 기판의 제 1 표면으로부터 상기 제 1 기판 내로 연장되는
    전자 시스템.
  17. 제 15 항에 있어서,
    상기 베이스 기판은 제 1 표면 및 반대편의 제 2 표면을 갖는 제 2 기판을 더 포함하고,
    상기 제 2 기판의 제 2 표면은 상기 제 1 기판의 제 1 표면에 부착되고,
    상기 적어도 하나의 광 도파관 네트워크는 상기 제 2 기판의 제 1 표면으로부터 상기 제 2 기판 내로 연장되는
    전자 시스템.
  18. 제 11 항에 있어서,
    상기 복수의 집적 회로 장치 각각의 제 2 표면은 상기 베이스 기판에 부착되고,
    상기 복수의 집적 회로 장치 중 상기 제 1 집적 회로 장치의 제 1 표면을 상기 복수의 집적 회로 장치 중 상기 제 2 집적 회로 장치의 제 1 표면에 전기적으로 결합하는 적어도 하나의 칩렛을 더 포함하는
    전자 시스템.
  19. 집적 회로 장치 조립체를 형성하는 방법으로서,
    적어도 하나의 유체 냉각 네트워크를 형성하는 단계와 그 내부에 적어도 하나의 광 도파관 네트워크를 형성하는 단계를 포함하는 베이스 기판을 형성하는 단계와,
    복수의 집적 회로 장치를 상기 베이스 기판에 부착하는 단계 - 상기 복수의 집적 회로 장치 중 적어도 하나의 집적 회로 장치는 상기 베이스 기판의 광 도파관 네트워크에 광학적으로 결합된 광 라우터를 포함함 - 와,
    상기 복수의 집적 회로 장치를 유전체 재료로 캡슐화하는 단계와,
    상기 복수의 집적 회로 장치의 제 1 집적 회로 장치를 적어도 하나의 전기 인터커넥트를 사용하여 상기 복수의 집적 회로 장치의 제 2 집적 회로 장치에 전기적으로 결합하는 단계를 포함하는
    방법.
  20. 제 19 항에 있어서,
    상기 베이스 기판과 상기 복수의 집적 회로 장치 사이에 전기 인터커넥트 층을 형성하는 단계를 더 포함하고,
    상기 적어도 하나의 전기 인터커넥트가 상기 전기 인터커넥트 층 내에 배치되는
    방법.
  21. 제 19 항에 있어서,
    상기 적어도 하나의 광 도파관 네트워크를 형성하는 단계는 적어도 하나의 광 캐리어 분배 네트워크를 형성하는 단계와, 적어도 하나의 수평 광 인터커넥트를 형성하는 단계와, 적어도 하나의 수직 광 인터커넥트를 형성하는 단계를 포함하는
    방법.
  22. 제 19 항에 있어서,
    상기 베이스 기판을 형성하는 단계는 제 1 기판을 형성하는 단계를 포함하고,
    상기 적어도 하나의 유체 냉각 네트워크 채널을 형성하는 단계는 적어도 하나의 유입 챔버를 형성하는 단계와, 적어도 하나의 유출 챔버를 형성하는 단계와, 상기 제 1 기판의 제 1 표면으로부터 제 1 기판 내로 연장되는 적어도 하나의 유체 채널을 형성하는 단계를 포함하고,
    상기 적어도 하나의 유체 채널은 상기 유입 챔버와 상기 유출 챔버 사이에서 연장되도록 형성되는
    방법.
  23. 제 22 항에 있어서,
    상기 적어도 하나의 광 도파관 네트워크를 형성하는 단계는 상기 제 1 기판의 상기 제 1 표면으로부터 상기 제 1 기판 내로 연장하도록 상기 적어도 하나의 광 도파관 네트워크를 형성하는 단계를 포함하는
    방법.
  24. 제 22 항에 있어서,
    상기 베이스 기판을 형성하는 단계는 제 1 표면 및 반대편의 제 2 표면을 갖는 제 2 기판을 형성하는 단계와, 상기 제 2 기판의 제 2 표면을 상기 제 1 기판의 제 1 표면에 부착하는 단계를 더 포함하고,
    상기 적어도 하나의 광 도파관 네트워크는 상기 제 2 기판의 제 1 표면으로부터 상기 제 2 기판 내로 연장하도록 상기 광 도파관 네트워크를 형성하는 단계를 포함하는
    방법.
  25. 제 19 항에 있어서,
    상기 복수의 집적 회로 장치를 상기 베이스 기판에 부착하는 단계는 상기 복수의 집적 회로 장치 각각의 제 2 표면을 상기 베이스 기판에 부착하는 단계를 포함하고,
    적어도 하나의 칩렛을 상기 복수의 집적 회로 장치 중 상기 제 1 집적 회로 장치의 제 1 표면에 부착하고 상기 복수의 집적 회로 장치 중 상기 제 2 집적 회로 장치의 제 1 표면에 부착하는 단계를 더 포함하는
    방법.

KR1020200124285A 2019-12-06 2020-09-24 재구성된 웨이퍼 조립체 KR20210071818A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/706,383 US10943851B1 (en) 2019-12-06 2019-12-06 Reconstituted wafer assembly
US16/706,383 2019-12-06

Publications (1)

Publication Number Publication Date
KR20210071818A true KR20210071818A (ko) 2021-06-16

Family

ID=74851811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200124285A KR20210071818A (ko) 2019-12-06 2020-09-24 재구성된 웨이퍼 조립체

Country Status (6)

Country Link
US (1) US10943851B1 (ko)
JP (1) JP2021093515A (ko)
KR (1) KR20210071818A (ko)
CN (1) CN112928101A (ko)
DE (1) DE102020129253A1 (ko)
TW (1) TW202123794A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018132143B4 (de) * 2018-12-13 2023-10-12 Infineon Technologies Ag Leiterplatte, Chip-Kühlgehäuse, Baugruppe und Verfahren zum Kühlen eines Halbleiterchips
US20220406686A1 (en) * 2021-06-16 2022-12-22 Intel Corporation Glass-based cavity and channels for cooling of embedded dies and 3d integrated modules using package substrates with glass core
US20230345613A1 (en) * 2022-04-25 2023-10-26 Nvidia Corporation Printed circuit board assembly with integrated vapor chamber
CN116540368B (zh) * 2023-06-25 2024-01-09 之江实验室 芯片冷却结构及其制造方法及光子集成芯片

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929518A (en) * 1997-07-20 1999-07-27 Motorola, Inc. Circuit board and method
US6713866B2 (en) * 2002-04-22 2004-03-30 Agilent Technologies, Inc. Cooling of optoelectronic elements
US7727806B2 (en) * 2006-05-01 2010-06-01 Charles Stark Draper Laboratory, Inc. Systems and methods for high density multi-component modules
US7298623B1 (en) * 2006-06-29 2007-11-20 International Business Machines Corporation Organic substrate with integral thermal dissipation channels, and method for producing same
US9057853B2 (en) * 2009-02-20 2015-06-16 The Hong Kong University Of Science And Technology Apparatus having an embedded 3D hybrid integration for optoelectronic interconnects
US8179676B2 (en) * 2010-07-21 2012-05-15 Telefonaktiebolaget L M Ericsson (Publ) Optical interconnects in cooling substrates
US8569861B2 (en) * 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
EP2605345B1 (en) * 2011-12-13 2021-04-28 Alcatel Lucent Thermal management of photonics assemblies
GB2514551A (en) * 2013-05-28 2014-12-03 Ibm Fluid-cooled electronic circuit device with cooling fluid conduits having optical transmission medium
WO2018178745A1 (en) * 2017-03-29 2018-10-04 Telefonaktiebolaget Lm Ericsson (Publ) Chip-carrier socket for microfluidic-cooled three-dimensional electronic/photonic integrated circuits

Also Published As

Publication number Publication date
TW202123794A (zh) 2021-06-16
JP2021093515A (ja) 2021-06-17
CN112928101A (zh) 2021-06-08
DE102020129253A1 (de) 2021-06-10
US10943851B1 (en) 2021-03-09

Similar Documents

Publication Publication Date Title
EP2808891B1 (en) Direct external interconnect for embedded interconnect bridge package
US10943851B1 (en) Reconstituted wafer assembly
US9842832B2 (en) High density interconnection of microelectronic devices
US11688665B2 (en) Thermal management solutions for stacked integrated circuit devices
KR20190122133A (ko) 이방성 열 전도 섹션 및 등방성 열 전도 섹션을 갖는 방열 디바이스
US11640929B2 (en) Thermal management solutions for cored substrates
US11302599B2 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
US11482472B2 (en) Thermal management solutions for stacked integrated circuit devices
US11417586B2 (en) Thermal management solutions for substrates in integrated circuit packages
US20190385931A1 (en) Thermal management solutions for stacked integrated circuit devices
US9177831B2 (en) Die assembly on thin dielectric sheet
US20220397726A1 (en) Heat dissipation structures for optical communication devices
WO2019066937A1 (en) CONFIGURATION OF HIGH DENSITY CHIP ENCLOSURE ON SYSTEM CARDS
US11817423B2 (en) Double-sided substrate with cavities for direct die-to-die interconnect
US11823972B2 (en) Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices
US11621208B2 (en) Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices
KR20220123217A (ko) 집적 회로 디바이스들을 위한 금속화 층들에서의 스킵 레벨 비아들
US20200043829A1 (en) Thermal management solutions for stacked integrated circuit devices
US11610856B2 (en) Connectivity between integrated circuit dice in a multi-chip package
US20220404553A1 (en) Optical communication between integrated circuit device assemblies
US20220084962A1 (en) Radio frequency antennas and waveguides for communication between integrated circuit devices
US20220399249A1 (en) Liquid cooled interposer for integrated circuit stack
US20220399278A1 (en) Package with embedded device cavity provided by spaced interposers
US20230387073A1 (en) Integrated circuit assemblies having interconnection bridges spanning integrated circuit devices therein
US20210080500A1 (en) Dual sided thermal management solutions for integrated circuit packages