JP3778174B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3778174B2 JP3778174B2 JP2003108729A JP2003108729A JP3778174B2 JP 3778174 B2 JP3778174 B2 JP 3778174B2 JP 2003108729 A JP2003108729 A JP 2003108729A JP 2003108729 A JP2003108729 A JP 2003108729A JP 3778174 B2 JP3778174 B2 JP 3778174B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- mask
- insulating film
- sioc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
- H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
- H02G3/00—Installations of electric cables or lines or protective tubing therefor in or on buildings, equivalent structures or vehicles
- H02G3/22—Installations of cables or lines through walls, floors or ceilings, e.g. into buildings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
- H02G3/00—Installations of electric cables or lines or protective tubing therefor in or on buildings, equivalent structures or vehicles
- H02G3/02—Details
- H02G3/08—Distribution boxes; Connection or junction boxes
- H02G3/18—Distribution boxes; Connection or junction boxes providing line outlets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Description
【０００１】
【発明の属する技術分野】
本発明は、低誘電率層間絶縁膜内にデュアルダマシン構造の多層配線構造を有する半導体装置及びその製造方法に関し、更に詳細には、良好な形状のデュアルダマシン構造の配線構造を備えた半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となっている。そこで、多層配線構造で用いられる導電層には、アルミニウム（Ａｌ）系合金の配線に代わり、低電気抵抗の銅（Ｃｕ）配線が導入されるようになっている。
Ｃｕは、従来の多層配線構造に使われているＡｌなどの金属材料とは異なって、ドライエッチングによるパターニングが困難なため、絶縁膜に配線溝を形成し、配線溝にＣｕ膜を埋め込むことにより配線パターンを形成するダマシン法が一般にＣｕ多層配線構造に適用されている。
特に、特願平１０−１４３９１４号公報などに開示されているデュアルダマシン法は、接続孔と配線溝とを形成した上で、Ｃｕ埋め込みを接続孔と配線溝とに同時に行う方法であって、工程数の削減に有効であることから注目されている。
【０００３】
また、高集積半導体装置では、配線間容量の増大が半導体装置の動作速度の低下を招くために、低誘電率膜を層間絶縁膜に用いて配線間容量の増大を抑制した微細な多層配線が不可欠となっている。
低誘電率層間絶縁膜の材料として、従来から比較的使用実績のある比誘電率３．５程度のフッ素含有酸化シリコン（ＦＳＧ）に加えて、ポリアリールエーテル（ＰＡＥ）に代表される有機シリコン系のポリマーや、ハイドロゲンシルセキオサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）に代表される無機系材料などの比誘電率２．７前後の低誘電率膜が挙げられる。更に、近年では、それらを多孔質化させて比誘電率を２．２前後とした低誘電率材料の適用も試みられている。
【０００４】
デュアルダマシン法を低誘電率層間絶縁膜に適用する場合、以下の技術的な制約を解決することが必要である。
第１には、低誘電率膜の組成がパターニングに用いられるレジストの組成に近いために、レジスト除去プロセスの際に低誘電率膜も損傷を受け易いことが挙げられる。具体的には、レジストマスクを用いてエッチングを行った後のレジスト剥離処理や、処理済みのレジストパターンが製品規格を満たさない場合のレジスト再生処理などを行う際、低誘電率膜に対する損傷を抑制できることが不可欠である。
【０００５】
第２には、配線と接続孔との間で合わせ余裕を持たないボーダレス構造にデュアルダマシン法を適用する際の留意点である。
半導体装置の微細化に伴い、０．１８μｍ世代以降の多層配線では、ボーダレス構造に対応出来る加工プロセスを採用することが大前提となっている。従って、低誘電率膜を含む層間絶縁膜にデュアルダマシン法による配線溝と接続孔の同時形成を行う場合でも、合わせずれによるヴィア抵抗の変動が少ないプロセスであることが重要である。
【０００６】
第３には、配線溝を深さ制御性良く形成するためには、配線溝の底部近くにエッチング阻止膜を介在させることが望ましいものの、比誘電率の比較的高いエッチング阻止膜を層間絶縁膜内に介在させると、層間容量が増加することになって、好ましくない。
従って、配線溝の形成を制御しつつ、しかも容量増加を抑えることが出来る低誘電率膜層間構造のデュアルダマシンプロセスが要求されている。
【０００７】
上述したような技術的な制約を解決できるデュアルダマシン法として、例えば特開２０００−１５０５１９号公報、或いは特開２００１−４４１８９号公報に開示の技術がある。
【０００８】
ここで、図１１から図１３を参照して、特開２００１−４４１８９号公報に開示されている低誘電率層間膜に対するデュアルダマシン法の適用例を説明する。図１１（ａ）と（ｂ）、図１２（ｃ）から（ｅ）、及び図１３（ｆ）と（ｇ）は、それぞれ、特開２００１−４４１８９号公報に開示の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
先ず、図１１（ａ）に示すように、図示しない基板に堆積された下地絶縁膜５１上に有機絶縁膜５２と酸化シリコン（ＳｉＯ2 ）膜５３からなる積層膜を配線間絶縁膜として成膜し、次いで配線間絶縁膜に銅（Ｃｕ）膜の埋め込み配線５４を形成する。
Ｃｕ埋め込み配線５４上に、順次、Ｃｕ膜の酸化防止層として炭化シリコン（ＳｉＣ）膜５５を、メチルシルセスキオキサン（ＭＳＱ）膜として炭素含有酸化シリコン（ＳｉＯＣ）膜５６を、有機絶縁膜としてポリアリールエーテル（ＰＡＥ）膜５７を成膜する。
続いて、第１のマスク形成層として酸化シリコン（ＳｉＯ2 ）膜５８を、第２のマスク形成層として窒化シリコン（ＳｉＮ）膜５９を順次成膜し、更に、配線溝パターンを有するレジストマスク６０をＳｉＮ膜５９上に形成する。
【０００９】
次に、図１１（ｂ）に示すように、レジストマスク６０を用いたドライエッチング法によりＳｉＮ膜５９をエッチングし、配線溝パターンを有する第２のマスク５９′（ＳｉＮ膜５９）を形成し、続いてレジストマスク６０を除去する。
次いで、接続孔パターンのレジストパターンの少なくとも一部が、配線溝パターンを有する第２のマスク５９′（ＳｉＮ膜５９）に重なるように、接続孔パターンを有するレジストマスク６１を第２のマスク５９′及びＳｉＯ2 膜５８上に形成する。
【００１０】
図１２（ｃ）に示すように、接続孔パターンを有するレジストマスク６１を用いてドライエッチング法により、ＳｉＮ膜からなる第２のマスク５９′と第１のマスク形成層のＳｉＯ2 膜５８をエッチングして開口を形成し、続いてＰＡＥ膜５７をエッチングしてＳｉＯＣ膜５６を露出する接続孔６２を開口する。ここで、レジストマスク６１は、ＰＡＥ膜５７のエッチング処理で同時に除去することが出来る。
また、ＰＡＥ膜５７の開口中にレジストマスク６１は薄くなって行くが、ＳｉＯ2 膜５８からなる第１のマスク５８′が存在するので、第１のマスク５８′をマスクにして良好な開口形状の接続孔６２を開口することが出来る。
【００１１】
次に、図１２（ｄ）に示すように、更にＳｉＯＣ膜５６をエッチングして接続孔６２をＳｉＣ膜５５まで掘り下げて接続孔６３を開口する。接続孔６３の開口と共に、配線溝形成領域に残存し、第１のマスク５８′を形成するＳｉＯ2 膜５８は、配線溝パターンを有する第２のマスク５９′（ＳｉＮ膜５９）をマスクとするエッチングにより配線溝パターン６４を形成する。
図１２（ｅ）に示すように、配線溝パターン６４の底部に残存するＰＡＥ膜５７をエッチングして配線溝６５とし、接続孔６３の底部にあるＳｉＣ膜５５をエッチングして接続孔６３をＣｕ埋め込み配線５４に連通させることにより、所定のデュアルダマシン加工、つまり接続孔６５と配線溝６６の形成が完了する。
尚、配線溝形成領域外に残存する第２のマスク５９′（ＳｉＮ膜５９）、接続孔６３底部のＳｉＣ膜５５をエッチングする過程で除去される。
【００１２】
続いて、薬液を用いた後処理、及びＲＦスパッタリング処理により、接続孔６５や配線溝６６の側壁に残留するエッチング付着物を除去し、接続孔６５底部のＣｕ変質層を正常化した後、図１３（ｆ）に示すように、バリアメタルとしてＴａ膜６７をスパッタリング法により成膜し、電解めっき法あるいはスパッタリング法によりＣｕ膜６８を堆積して、接続孔６５と配線溝６６に導電膜の埋め込みを行う。
次いで、図１３（ｇ）に示すように、堆積したＴａ膜６７及びＣｕ膜６８のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去する。以上の工程を経て、デュアルダマシン構造の多層配線構造を形成することができる。
更に、下層のＣｕ埋め込み配線５４と同様、酸化防止層として例えばＳｉＣ膜６９をデュアルダマシン配線６８上に成膜する。
【００１３】
【特許文献１】
特開２００１−４４１８９号（図１）
【００１４】
【発明が解決しようとする課題】
ところで、上述の従来のデュアルダマシン法を更に微細な０. １μｍ世代以降の多層配線に適用する場合、次に示すような問題点があった。
即ち、第２のマスク５９′は、接続孔層間膜のＳｉＯＣ膜（ＭＳＱ膜）５６をエッチングして接続孔６３を開口し、かつＳｉＯ2 膜５８の配線溝形成領域に配線パターン６４を開口するために用いられるので、ある程度の厚さが必要である。例えば、第２のマスク５９′にＳｉＮ膜５９を用いて、接続孔層間膜である膜厚４００ｎｍのＳｉＯＣ膜５６を開口する場合、配線溝上方の広がりや肩落ちを抑制するためには、膜厚１００〜１５０ｎｍのＳｉＮ膜５９がエッチング選択比上から必要となる。
しかし、第２のマスク形成層、即ちＳｉＮ膜５９の膜厚が厚くなると、ＳｉＮ膜５９をエッチングして形成する第２のマスク５９′を段差上に形成せざるを得なくなるが、段差上では、第２のマスク５９′の微細なパターンを正確に形成することが難しい。
【００１５】
そこで、本発明者は、特願２００２−２２１０６９にて、ＰＡＥ膜５７上に、順次、第１マスク形成層として膜厚１５０ｎｍのＳｉＯ2 膜、第２マスク形成層として膜厚１００ｎｍの窒化シリコン（ＳｉＮ）膜、及び第３マスク形成層として膜厚５０ｎｍのＳｉＯ2 膜を成膜した、三層マスクによるデュアルダマシン法を提案している。
【００１６】
ここで、図１４及び図１５を参照して、特願２００２−２２１０６９（以下、先の出願と言う）で提案した三層のマスク構造によるデュアルダマシン法を説明する。図１４（ａ）から（ｃ）、及び図１５（ｄ）から（ｆ）は、それぞれ、先の出願で開示した方法によりデュアルダマシン構造を形成する際の各工程の断面図である。図１４及び図１５に示す部位のうち図１１から図１３に示す部位と同じものには同じ符号を付している。
【００１７】
先ず、図１４（ａ）に示すように、前掲公報と同様にして、下地絶縁膜５１上に有機絶縁膜５２と酸化シリコン（ＳｉＣ）膜５３からなる積層膜を配線間絶縁膜として成膜し、次いで層間絶縁膜に銅（Ｃｕ）膜の埋め込み配線５４を形成する。Ｃｕ埋め込み配線５４上に、順次、炭化シリコン（ＳｉＣ）膜５５、炭素含有酸化シリコン（ＳｉＯＣ）膜５６、及びＰＡＥ膜５７を成膜する。
続いて、ＰＡＥ膜５７上に、順次、第１マスク形成層として膜厚１５０ｎｍのＳｉＯ2 膜５８、第２マスク形成層として膜厚１００ｎｍの窒化シリコン（ＳｉＮ）膜５９を、更に、第３マスク形成層として膜厚５０ｎｍのＳｉＯ2 膜７０を成膜する。
次いで、配線溝パターンをレジストパターンとして有するレジストマスク６０をＳｉＯ2 膜７０上に形成する。
【００１８】
次に、図１４（ｂ）に示すように、レジストマスク６０上からドライエッチング法により、第３マスク形成層であるＳｉＯ2 膜７０をエッチングして、配線溝中間パターンを有する第３のマスク７０′を形成する。
続いて、図４（ｂ）に示すように、接続孔パターンの少なくとも一部が配線溝中間パターンを構成する第３のマスク７０′（ＳｉＯ2 膜７０）に重なるようにして、残存するＳｉＯ2 膜７０及びＳｉＮ膜５９上に、接続孔パターンを有するレジストマスク６１を形成する。
【００１９】
続いて、接続孔パターンを有するレジストマスク６１を用いて、ドライエッチング法により、接続孔形成領域に存在するＳｉＯ2 膜７０、第２マスク形成層であるＳｉＮ膜５９、及び第１マスク形成層であるＳｉＯ2 膜５８をエッチングし、続いて残存するＳｉＮ膜５９を第２のマスク５９′としてＰＡＥ膜５７をエッチングして、図１４（ｃ）に示すように、ＳｉＯＣ膜５６を露出させる接続孔６２を開口する。残存するＳｉＯ2 膜７０は、配線溝パターンのマスク７０′を構成する。
尚、レジストマスク６１は、ＰＡＥ膜５７をエッチング加工する際に、同時に除去することが出来る。
【００２０】
次に、図１５（ｄ）に示すように、配線溝パターンを有する第３のマスク７０′（ＳｉＯ2 膜７０）を用いて、ドライエッチング法によりＳｉＮ膜５９をエッチングして配線溝パターン６４を有する第２のマスク５９′を形成すると共に、ＳｉＯＣ膜５６を途中までエッチングして接続孔７１を形成する。
次に、ＳｉＯ2 膜５８からなる第１のマスク５８′をマスクにして、ＳｉＯＣ膜５６の下部層をエッチングして、図１５（ｅ）に示すように、ＳｉＣ膜５５を露出させる接続孔６３を開口する。
この際、配線溝パターンが形成されたＳｉＮ膜５９からなる第２のマスク５９′を用いて、配線溝領域に残存するＳｉＯ2 膜５８を同時に除去して配線溝パターンを有する第１のマスク５８′を形成する。
【００２１】
続いて、図１５（ｆ）に示すように、第１のマスク５８′（ＳｉＯ2 膜５８）により配線溝底部に残存するＰＡＥ膜５７をエッチングして、配線溝６６を開口し、接続孔底部にあるＳｉＣ膜５５をエッチングして、Ｃｕ埋め込み層５４に連通した接続孔６５を形成することにより、所定のデュアルダマシン加工が完了する。
以下、前述の従来の方法と同様にして、上層埋め込み配線６８を形成する。
【００２２】
上述のようにして形成されたデュアルダマシン構造の多層配線は、接続孔パターンを有するレジストマスク６１を形成する際、下地層の段差が残存ＳｉＯ2 膜７０の膜厚５０ｎｍ程度に抑えられるので、高精度の接続孔パターンを有するレジストマスクを形成することができる。高精度の接続孔パターンを有するレジストマスクを使うことにより、微細寸法の接続孔開口を配線溝の形状悪化無く安定して形成することができる。
これにより、良好なヴィアコンタント特性を得ることが出来る。また、本実施形態例の方法を適用することにより、低誘電率層間絶縁膜内に良好な配線形状のデュアルダマシン構造を有する半導体装置を高い歩留まりで製造することができる。
【００２３】
ところで、本発明者は、更に、配線間容量を低減するために、下層配線の配線間絶縁膜を構成する上述の有機絶縁膜６２上のＳｉＯ2 膜５３（比誘電率４．１）及び上層配線の配線間絶縁膜を構成し、かつ第１マスク形成層として機能するＳｉＯ2 膜５８（比誘電率４．１）に代えて、炭素含有酸化シリコン膜（ＳｉＯＣ／比誘電率３．０）を使用することを試みた。
ここで、図１６から図２０を参照して、本発明者が試みた改変案の構成及びその問題点を説明する。図１６（ａ）と（ｂ）、図１７（ｃ）と（ｄ）、図１８（ｅ）と（ｆ）、図１９（ｇ）と（ｈ）、及び図２０（ｉ）と（ｊ）は、それぞれ、改変案の工程を示す断面図である。図１６から図２０に示す部位のうち図１から図１０に示すものと同じものには同じ符号を付している。
【００２４】
先ず、図１６（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に有機絶縁膜、例えばＰＡＥ膜２と比誘電率３．０程度の炭素含有酸化シリコン（ＳｉＯＣ）膜３からなる積層絶縁膜を成膜し、次いで積層絶縁膜に配線溝を形成し、配線溝内に銅（Ｃｕ）膜の埋め込み配線４を形成する。ＳｉＯＣ膜３の成膜には、平行平板型プラズマＣＶＤ装置を使用し、原料ガスのシリコン源としてメチルシランを用いた。
Ｃｕ埋め込み配線４上に、順次、Ｃｕ膜の酸化防止層として機能する炭化シリコン（ＳｉＣ）膜５、炭素含有酸化シリコン（ＳｉＯＣ）膜６、及び有機絶縁膜としてポリアリールエーテル（ＰＡＥ）膜７を成膜した。
【００２５】
続いて、ＰＡＥ膜７上に、順次、第１マスク形成層として比誘電率３．０程度のＳｉＯＣ膜８、第２マスク形成層として窒化シリコン（ＳｉＮ）膜９、及び第３マスク形成層として膜厚５０ｎｍのＳｉＯ2 膜１０を成膜した。
次いで、配線溝パターンをレジストパターンとしてを有するレジストマスク１１をＳｉＯ2 膜１０上に形成した。
【００２６】
次に、図１６（ｂ）に示すように、レジストマスク１１上からドライエッチング法により、第３マスク形成層であるＳｉＯ2 膜１０をエッチングして、配線溝パターン１３を有する第３のマスク１０′をＳｉＮ膜９上に形成した。
ＳｉＯ2 膜１０をエッチングした後、しかるべき後処理を施して、レジストマスク１１及びエッチング処理の際に生じた残留付着物を完全に除去した。
【００２７】
続いて、図１７（ｃ）に示すように、接続孔パターンの少なくとも一部が、配線溝パターン１３を構成する第３のマスク１０′（ＳｉＯ2 膜１０）に重なるようにして、接続孔パターンを有するレジストマスク１２を残存するＳｉＯ2 膜１０及びＳｉＮ膜９上に形成した。
続いて、レジストマスク１２を用いてドライエッチング法により、第３のマスク１０′（ＳｉＯ2 膜１０）、第２のマスク形成層であるＳｉＮ膜９、及び第１マスク形成層であるＳｉＯＣ膜８をエッチングし、続いて残存するＳｉＮ膜９を第２のマスクとしてＰＡＥ膜７をエッチングして、図１７（ｄ）に示すように、ＳｉＯＣ膜６を露出させる接続孔１４を開口した。残存するＳｉＯ2 膜１０は、配線溝パターン１３を有するマスク１０′を形成する。
尚、レジストマスク１２は、ＰＡＥ膜７をエッチング加工する際に、同時に除去することが出来る。
【００２８】
次に、図１８（ｅ）に示すように、配線溝パターン１３を有する第３のマスク１０′（ＳｉＯ2 膜１０）を用いてドライエッチング法により、ＳｉＮ膜９をエッチングして配線溝パターン１５を有する第２のマスク９′を形成した。
第３のマスク１０′を用いた第２マスク形成層のＳｉＮ膜９のエッチング工程では、接続孔１４の底部に露出するＳｉＯＣ膜６が途中までエッチングされて接続孔１４が掘り下げられ、接続孔１６を開口することができる。
このエッチング条件下ではＳｉＯＣ膜に対するエッチング選択比（ＳｉＮ／ＳｉＮ）を１弱にすることができるので、１００ｎｍ厚のＳｉＮ膜９をエッチングする場合、必要なオーバーエッチング量を含めて接続孔１６はＳｉＯＣ膜６内に１５０〜２００ｎｍの深さまで掘り下げられることになる。
【００２９】
次に、第１のマスク８′（ＳｉＯ2 膜８）をマスクにして、ＳｉＯＣ膜６の下部層をエッチングして、図１８（ｆ）に示すように、ＳｉＣ膜５を露出させる接続孔１７を開口すると共に配線溝パターン１５が形成された第２のマスク９′（ＳｉＮ膜９）を用いて配線溝領域に残存する第１のマスク８′（ＳｉＯＣ膜８）を同時に除去して、配線溝として開口部１８を形成しようとした。
【００３０】
しかし、接続孔１７の形成及び配線溝１８の形成に際して、図１９（ｇ）に示すように、幅広配線溝となる開口部１８ＡにＳｉＯＣ膜８が残存する領域１９が生じることが確認された。
これは、エッチングマスクであるＳｉＮ膜９と開口すべきＳｉＯＣ膜８の加工選択比によりＳｉＯＣ膜８をエッチングする際に発生する特有の現象である。つり、接続孔１７を形成するＳｉＯＣ膜６や、或る配線溝幅以下の開口部に残存するＳｉＯＣ膜８であれば、それらを容易に除去して開口することが出来るが、開口部１８Ａのような幅広配線溝の開口部では、ＳｉＯＣ膜８からの炭素がエッチング雰囲気中に過剰に供給される結果、ＳｉＯＣ膜のエッチングストップが発生することによると考えられる。
また、これを防ぐために、ＳｉＯＣ膜を開口し易いようにエッチング条件を変更すると、今度は、エッチングマスクであるＳｉＮ膜との選択比が低下するために、加工変換差が増大してしまうことも判明した。ここで、加工変換差とは、第１のマスク８′（ＳｉＯＣ膜８）の開口寸法と、第２のマスク９′（ＳｉＮ膜９）の開口寸法の差を言う。
【００３１】
次いで、配線溝１８の底部に残存するＰＡＥ膜７をエッチングして配線溝２０を設け、接続孔１７の底部にあるＳｉＣ膜５をエッチングして、所定のデュアルダマシン加工を完了した。
尚、配線溝領域外に残存した第２のマスク９′（ＳｉＮ膜９）は、接続孔１７の底部のＳｉＣ膜５をエッチングする過程で除去された。
【００３２】
しかし、ＰＡＥ膜７及びＳｉＣ膜５のエッチングでは、三つの形状不具合が発生するという問題があった。
第１の不具合は、幅広配線溝となる開口パターン部にはＳｉＯＣ膜８が残存した領域１９があるため、図１９（ｆ）に示すように、その領域２１のＰＡＥ膜７をエッチングしても、所定形状の配線溝２０を開口することは出来なかった。
第２の不具合は、接続孔１７と下層配線４との合わせずれにより生じた、接続孔１７の直下の下層配線４の配線間絶縁膜の部分に、スリット状の掘れ２２が発生したことである。
第３の不具合は、第２のマスク６′（ＳｉＮ膜９）の下に残存する第１のマスク８′（ＳｉＯＣ膜８）で、配線溝２０の開口部が激しい肩落ち形状となったことである。
第２及び第３の不具合は、ＳｉＣ膜５およびＳｉＮ膜９をエッチングする場合のＳｉＯＣ膜８に対する選択比（ＳｉＣ／ＳｉＯＣ又はＳｉＮ／ＳｉＯＣ）が１程度しか確保出来ないことに起因するものである。
【００３３】
続いて、薬液を用いた後処理及び水素アニール処理により、配線溝２０や接続孔１７の側壁に残留するエッチング付着物や、接続孔底部のＣｕ変質層を清浄にした後、図２０（ｉ）に示すように、例えばバリアメタルとしてＴａ膜２３をスパッタリング法により成膜し、Ｃｕ膜２４が電解めっき法あるいはスパッタリング法により堆積され、接続孔１７と配線溝２０へ導電膜の埋め込みを行った。
しかし、接続孔１７と下層配線４が合わせずれを起こした領域には、先述したスリット状の掘れ２２が生じていて、局所的にアスペクト比が高くなっているために、埋め込み不良２５が発生するという問題が生じた。
【００３４】
続いて、図２０（ｊ）に示すように、堆積したＴａ膜２３、Ｃｕ膜２４のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去して、デュアルダマシン構造の多層配線構造を形成した。また、下層配線パターンと同様、酸化防止層として例えばＳｉＣ膜２７をデュアルダマシン配線２３／２４上に成膜した。
しかし、幅広配線となる開口部２６では、領域１９にＳｉＯＣ膜８が、領域２１にＰＡＥ膜７が残存しているために、開口部２６の領域で、配線膜厚が局所的に薄くなっているという問題があった。
【００３５】
このようにして形成されたデュアルダマシン法による多層配線は、接続孔部のＣｕ膜埋め込み不良２５や、配線膜厚が局所的に薄くなる領域２６の発生により、接続孔及び配線抵抗の局所的増大を引き起こすという問題を有する。
また、領域１９に残存するＳｉＯＣ膜８の残り方にもばらつきがあって、極端な場合には、幅広配線が完全に断線していて、導通不良に至る場合もある。
更には、半導体装置が動作する範囲内で配線と接続孔が導通した場合でも、局所的に薄いＣｕ配線領域に電流・熱ストレスが集中すること、接続孔１７内に発生した埋め込み不良２５が成長することにより、その後の使用環境下において、エレクトロマイグレーションやストレスマイグレーション等の信頼性不良を誘発する可能性が大きい。
【００３６】
そこで、本発明の目的は、上層配線の配線間絶縁膜として有機絶縁膜とＳｉＯＣ膜の積層絶縁膜を有し、良好なデュアルダマシン加工形状の低誘電率層間構造を備えた、配線間容量の低い多層配線を有する半導体装置及び半導体装置の製法を提供することにある。
【００３７】
【課題を解決するための手段】
本発明者は、先述した改変案の加工形状の不具合を解決するために、以下に説明する実験を行った。
実験例１
ＳｉＮ膜をマスクとし、エッチングガスとしてＣ5 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2 の混合ガスを使用して、ＳｉＯＣ膜をエッチングする際のＳｉＯＣ膜の炭素含有量（原子％）と、ＳｉＯ2 膜に対するＳｉＯＣ膜のエッチング量相対比（ＳｉＯＣ／ＳｉＯ2 ）との関係を実験により求め、図２１に示す結果を得た。図２１から判る通り、ＳｉＯＣ膜中の炭素含有量が９原子％を超えると、ＳｉＯＣ膜のエッチング量が急峻に低下することが判明した。
尚、実験例１及び２では、平行平板型ＣＶＤ装置によりＳｉＯＣ膜を成膜する際、メチルシランと酸素の流量比を変更することにより、ＳｉＯＣ膜の炭素含有量を調整した。
【００３８】
実験例２
また、ＳｉＮ膜をマスクとし、エッチングガスとしてＣＨ2 Ｆ2 ／Ｏ2 ／Ａｒの混合ガス使用して、ＳｉＯＣ膜をエッチングする際のＳｉＯＣ膜の炭素含有量（原子％）と、ＳｉＯＣ膜に対するＳｉＣ膜又はＳｉＮ膜のエッチング選択比との関係を実験により求め、図２２に示す結果を得た。
実験例２では、ＳｉＯＣ膜に対するＳｉＣ膜又はＳｉＮ膜のエッチング選択比は、ＳｉＯＣ膜の炭素含有量の増大に応じて、低下していくことが判った。
【００３９】
また、ＳｉＯＣ膜の比誘電率の炭素含有量依存性は、図２３に示すように、炭素含有量の減少と共に、比誘電率は上昇する傾向にあるが、図２１及び図２２との比較から判る通り、少なくともハロゲン系ガスを用いたＳｉＯＣ膜のエッチングレートほど、急峻な変動ではない。
尚、図２３に示した炭素含有量と比誘電率の関係は、ＳｉＯＣ膜の密度等を変化させる成膜条件によってある幅を持って絶対値を変動させることも可能である。
【００４０】
従って、図２１から図２３に示す関係から以下のことが判る。
（１）ＳｉＯＣ膜中の炭素含有量を９原子％以下にしてエッチング速度を高めることにより、改変案で生じた第１の不具合、つまり幅広配線溝１８ＡでのＳｉＯＣ膜８の残存を防止することができる。
（２）ＳｉＯＣ膜中の炭素含有量を９原子％以下では、ＳｉＣ膜／ＳｉＯＣ膜又はＳｉＮ膜／ＳｉＯＣ膜のエッチング選択比を１．５以上に維持することができる。これにより、改変案で生じた第２及び第３の不具合、つまりスリット状の掘れ２２の発生、及び配線溝２０の開口部の肩落ち形状の発生を防止することができる。
（３）ＳｉＯＣ膜中の炭素含有量を３原子％以上９原子％以下では、比誘電率を３．２から３．８の範囲の低比誘電率に維持することができる。
【００４１】
上記目的を達成するために、上述の知見に基づいて、本発明に係る半導体装置（以下、第１の発明と言う）は、下層埋め込み配線と、下層埋め込み配線上の層間絶縁膜と、層間絶縁膜上の配線間絶縁膜に設けられた配線溝に埋め込まれ、層間絶縁膜を貫通するコンタクトプラグを介して下層埋め込み配線に導通する上層埋め込み配線とを有する配線構造をデュアルダマシン法により形成してなる半導体装置において、
層間絶縁膜が、第１の炭素含有酸化シリコン膜（ＳｉＯＣ膜）であり、
配線間絶縁膜が、有機又は無機の低誘電率絶縁膜と、低誘電率絶縁膜上に設けられ、炭素含有量が第１の炭素含有酸化シリコン膜より小さい第２の炭素含有酸化シリコン膜（ＳｉＯＣ膜）との積層絶縁膜であることを特徴としている。
【００４２】
第２の炭素含有酸化シリコン膜は一層である必要はない。つまり、本発明に係る別の半導体装置（以下、第２の発明と言う）は、下層埋め込み配線と、下層埋め込み配線上の層間絶縁膜と、層間絶縁膜上の配線間絶縁膜に設けられた配線溝に埋め込まれ、層間絶縁膜を貫通するコンタクトプラグを介して下層埋め込み配線に導通する上層埋め込み配線とを有する配線構造をデュアルダマシン法により形成してなる半導体装置において、
層間絶縁膜が、第１の炭素含有酸化シリコン膜（ＳｉＯＣ膜）であり、
配線間絶縁膜が、有機又は無機の低誘電率絶縁膜と、低誘電率絶縁膜上に設けられた、炭素含有量の相互に異なる複数層の第２の炭素含有酸化シリコン膜との積層絶縁膜であって、第２の炭素含有酸化シリコン膜の最上層は、炭素含有量が第１の炭素含有酸化シリコン膜より小さいことを特徴としている。
【００４３】
第１の発明では、好適には、第２の炭素含有酸化シリコン膜の炭素含有量は３原子％以上９原子％以下である。
また、第２の発明では、好適には、第２の炭素含有酸化シリコン膜の最上層の炭素含有量は３原子％以上９原子％以下である。
第１及び第２の発明では、有機の低誘電率絶縁膜として、ポリアリールエーテル（ＰＡＥ）膜、ポリアリレルエーテル膜、アモルファスカーボン膜、ポリテトラトラフロロエチレン膜等を挙げることができる。また、無機低誘電率絶縁膜として、キセロゲル膜、多孔質構造のメチルシルセスキオキサン（ＭＳＱ）膜、ハイドロゲンシルセキオサン（ＨＳＱ）等を挙げることができる。更には、無機低誘電率絶縁膜と有機低誘電率絶縁膜との組み合わせでも良い。
層間絶縁膜は、ＳｉＯＣ膜が好ましいものの、ＳｉＯＦ膜、ＳｉＯ2 膜、ＭＳＱ膜、ＨＳＱ膜でも良い。
【００４４】
第１及び第２の発明では、上層配線の配線間絶縁膜として、従来の有機絶縁膜とＳｉＯ2 膜との積層絶縁膜に代えて、有機絶縁膜と低誘電率のＳｉＯＣ膜との積層絶縁膜を設けているので、従来に比べて、上層配線の配線間容量を低減することができる。また、第２の発明では、炭素含有量の相互に異なる複数のＳｉＯＣ膜の積層膜を設けることにより、上層配線の配線間容量の一層の低減を図り、かつ形状良好な配線構造を実現することができる。
第１及び第２の発明では、更に好適には、下層埋め込み配線が、層間絶縁膜の下層に設けられた有機絶縁膜とその上の炭素含有酸化シリコン膜との積層膜からなる配線間絶縁膜内に埋め込まれている。これにより、更に配線間容量が低下する。
【００４５】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、下層埋め込み配線と、下層埋め込み配線上の層間絶縁膜と、層間絶縁膜上の配線間絶縁膜に設けられた配線溝に埋め込まれ、層間絶縁膜を貫通するコンタクトプラグを介して下層埋め込み配線に導通する上層埋め込み配線とを有する配線構造を備える半導体装置の製造方法において、配線構造の形成に際し、
（イ）下層配線上に、層間絶縁膜として第１の絶縁膜を成膜する工程と、
（ロ）第１の絶縁膜上に、上層配線の配線間絶縁膜として第２の絶縁膜と第３の絶縁膜兼第１のマスクを形成する第１マスク形成層との積層膜、並びにマスク形成層として第２のマスク及び第３のマスクをそれぞれ形成する第２マスク形成層及び第３マスク形成層を順次成膜する工程と、
（ハ）第３マスク形成層をパターニングして配線溝パターンを有する第３のマスクを形成する工程と、
（ニ）第３のマスクを含む第２マスク形成層上に接続孔パターンを有するレジストマスクを形成する工程と、
（ホ）レジストマスクを使って第３のマスク、第２マスク形成層、及び第３の絶縁膜兼第１マスク形成層をエッチングし、更に第２の絶縁膜をエッチングして、接続孔を開口する工程と、
（ヘ）第３のマスクを用いて第２マスク形成層をエッチングして、配線溝パターンを有する第２のマスクを形成すると共に、第１の絶縁膜の途中まで接続孔を掘り下げる工程と、
（ト）第２のマスクを用いて第３の絶縁膜兼第１マスク形成層をエッチングして、配線溝パターンを有する第１のマスクを形成すると共に、接続孔の底部に残存する第１の絶縁膜をエッチングして接続孔を開口する工程と、
（チ）第１のマスクを用いて第２の絶縁膜をエッチングし、第２の絶縁膜に配線溝を形成する工程と、
（リ）第２及び第３のマスクを除去する工程と
を有し、第３の絶縁膜兼第１マスク形成層として炭素含有量が第１の絶縁膜より小さい炭素含有酸化シリコン膜（ＳｉＯＣ膜）を成膜することを特徴としている。
【００４６】
第３の絶縁膜兼第１マスク形成層としてＳｉＯＣ膜を成膜することにより、配線間絶縁膜の比誘電率を低下させ、配線間容量を低減させることができる。
また、ＳｉＯＣ膜中の炭素含有量を後述の特定した範囲内に規制することにより、更に一層配線間容量を低減させることができる。
【００４７】
本発明方法では、工程（ニ）で接続孔パターンを有するレジストマスクを形成する際の下地層の段差が、第３マスク形成層の膜厚に依存して小さく抑えられるから、つまり下地層はほぼ平坦であるから、高精度の接続孔パターンを有するレジストマスクを形成することができる。これにより、配線溝の形状悪化無く、微細寸法の接続孔を安定して開口することができるので、良好なヴィアコンタント特性を得ることが出来る。
また、接続孔のパターニングを行った後に、最終的な配線溝のパターニングを行うので、上層配線と接続孔のマスクアライメントが間接合わせとならない。よって、アライメント誤差の小さい多層配線を形成することができる。
以上の説明のように、本発明方法を適用したデュアルダマシンプロセスにより、高精度で形成された配線間容量の小さい多層配線を有する半導体装置を高い歩留まりで製造することができる。
【００４８】
好適には、本発明方法の工程（ロ）では、第３の絶縁膜兼第１マスク形成層として炭素含有量が３原子％以上９原子％以下の炭素含有酸化シリコン膜を含む無機絶縁膜を成膜する。
また、工程（ロ）では、第３の絶縁膜兼第１マスク形成層として炭素含有量が相互に異なる複数層の炭素含有酸化シリコン膜であって、かつ最上層の炭素含有酸化シリコン膜として炭素含有量が３原子％以上９原子％以下の炭素含有酸化シリコン膜を成膜するようにしてもよい。
【００４９】
本発明方法では、ＳｉＯＣ膜中の炭素含有量を特定した範囲内に規制してエッチング速度を高めることにより、幅広配線溝でのＳｉＯＣ膜の残存を防止することができる。
同じく、ＳｉＯＣ膜中の炭素含有量を特定した範囲内に規制してＳｉＣ膜／ＳｉＯＣ膜又はＳｉＮ膜／ＳｉＯＣ膜のエッチング選択比を１．５以上に設定することにより、改変案で生じたような下層配線の配線間絶縁膜のスリット状の掘れの発生、及び上層配線の配線溝の開口部の肩落ち形状の発生を防止することができる。
これにより、デュアルダマシン法による所定の形状の配線構造を形成することができる。
【００５０】
本発明方法では、工程（イ）では第１の絶縁膜として炭素含有酸化シリコン膜を、工程（ロ）では第２の絶縁膜として有機絶縁膜を、それぞれ、成膜する。
工程（ロ）では、上層のマスク形成層に形成したマスクを用いて反応性イオンエッチング法により下層のマスク形成層を加工出来る材料で、第１、第２、及び第３マスク形成層を成膜する。
例えば、工程（ロ）では、第２マスク形成層としてシリコン窒化膜（ＳｉＮ膜）、及び第３マスク形成層としてシリコン酸化膜（ＳｉＯ2 膜）をそれぞれ成膜する。
尚、上層のマスク形成層に形成したマスクを用いて反応性イオンエッチング法により下層のマスク形成層を加工出来る材料で、第２及び第３マスク形成層を成膜する限り、第２及び第３マスク形成層の成膜材料には制約はなく、第２マスク形成層としてＳｉＮ膜に代えてＳｉＣ膜を使ってもよく、また、第３マスク形成層をＳｉＯ2 膜に代えてアモルファスシリコン膜にしても良い。
また、工程（ロ）では、第３の絶縁膜兼第１マスク形成層、並びに第２及び第３マスク形成層を光透過性を有する材料で成膜する。
【００５１】
工程（ニ）では、第３のマスクを含む第２マスク形成層上に接続孔パターンを有するレジストマスクを形成する際、接続孔パターンの少なくとも一部が第３のマスクの配線溝中間パターンに重なるように、レジストマスクを形成する。これにより、上層配線とコンタクトプラグとのミスアライメントを防止することができる。
また、本発明方法では、下層配線の形成に際して、下地層上に有機絶縁膜及び第１の炭素含有酸化シリコン膜（ＳｉＯＣ膜）を成膜し、有機絶縁膜及び第１の炭素含有酸化シリコン膜内に埋め込み下層配線を形成しても良い。
これにより、下層配線の配線間容量を低減することができる。
【００５２】
【発明の実施の形態】
以下に、添付図面を参照して、実施形態例に基づいて本発明をより詳細に説明する。尚、以下の実施形態例で示した膜種、膜厚、成膜方法、その他寸法等は、本発明の理解を容易にするための例示であって、本発明はこれら例示に限定されるものではない。
半導体装置の実施形態例１
本実施形態例は第１の発明に係る半導体装置の実施形態の一例であって、図１は本実施形態例の半導体装置の構成を示す断面図である。
本実施形態例の半導体装置３０は、図１に示すように、下層Ｃｕ埋め込み配線４と、下層Ｃｕ埋め込み配線４の酸化防止膜として成膜されている膜厚５０ｎｍのＳｉＣ膜５及び膜厚４００ｎｍのＳｉＯＣ膜６からなる層間絶縁膜と、ＳｉＣ膜５及びＳｉＯＣ膜６を貫通するコンタクトプラグ２９を介して下層Ｃｕ埋め込み配線４に導通する上層Ｃｕ埋め込み配線２３／２４とを有し、コンタクトプラグ２９及び上層Ｃｕ埋め込み配線２３／２４がデュアルダマシン法により同じ埋め込み工程で形成された配線構造を有する。
ＳｉＯＣ膜６は、炭素含有量が約１２原子％で、比誘電率が３．０程度の膜である。
【００５３】
下層Ｃｕ埋め込み配線４は、下地絶縁膜１上に形成された、有機絶縁膜、例えば膜厚２００ｎｍのＰＡＥ膜２、及び膜厚５０ｎｍのＳｉＯＣ膜２８の積層膜からなる配線間絶縁膜内に設けられた配線溝をバリヤメタル層２３を介してＣｕ膜を埋め込んで形成された、配線厚が２５０ｎｍの埋め込み配線である。尚、ＳｉＯＣ膜２８は、先ず、膜厚１５０ｎｍ成膜し、配線溝にＣｕ埋め込み層を形成し、次いで研磨して出来上がり残膜を５０ｎｍに設定して、ＣｕＣＭＰ加工を行う。
ＳｉＯＣ膜２８は炭素含有量が約６原子％のＳｉＯＣ膜であって、比誘電率が３．５程度である。また、ＰＡＥ膜７は比誘電率が２．６程度の有機絶縁膜である。ＳｉＣ膜５は、デュアルダマシン法により上層Ｃｕ埋め込み配線の形成中、下層Ｃｕ埋め込み配線４を保護する酸化防止膜として機能する。
上層Ｃｕ埋め込み配線２４は、有機絶縁膜として膜厚２００ｎｍのＰＡＥ膜７と、膜厚１５０ｎｍのＳｉＯＣ膜２８の積層膜からなる配線間絶縁膜内に設けられた配線溝にバリヤメタル層２３を介してＣｕ膜を埋め込んで形成された埋め込み配線である。
【００５４】
本実施形態例の半導体装置３０では、下層Ｃｕ埋め込み配線２３／４及び上層Ｃｕ埋め込み配線２３／２４の配線間絶縁膜が、従来のＰＡＥ膜２又は７とＳｉＯ2 膜（比誘電率４. １）の積層絶縁膜に代えて、ＰＡＥ膜２又７と比誘電率３. ５のＳｉＯＣ膜２８の積層絶縁膜を用いているので、従来のデュアルダマシン法による配線構造を有する半導体装置に比べて、下層配線及び上層配線の配線間容量が約５〜１０％程度低減する。
【００５５】
本実施形態例の半導体装置３０の配線間絶縁膜は、例示した膜種、膜厚、製法に限定されることはない。例えば、ＰＡＥ膜２又は７上のＳｉＯＣ膜２８は、加工特性と配線間容量の低減効果の観点から、炭素含有量が３原子％以上９原子％以下であることが好ましいものの、炭素含有量が６原子％に限られることはない。
【００５６】
半導体装置の製造方法の実施形態例１
本実施形態例は、本発明方法に係る半導体装置の製造方法を実施形態例１の半導体装置の製造に適用した実施形態の一例である。図２（ａ）と（ｂ）、図３（ｃ）と（ｄ）、図４（ｅ）と（ｆ）、及び図５（ｇ）と（ｈ）は、それぞれ、本実施形態例の方法により半導体装置にデュアルダマシン法による配線構造を形成する際の各工程の断面図である。
先ず、図２（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に、有機絶縁膜として例えば膜厚２００ｎｍのＰＡＥ膜２、ＰＡＥ膜２と、炭素含有量が６原子％で比誘電率が３．５程度の炭素含有酸化シリコン膜（ＳｉＯＣ膜）２８との積層膜からなる配線間絶縁膜を成膜し、次いで配線間絶縁膜に配線溝を形成し、続いて配線溝にバリアメタル膜２３を介して配線厚が２５０ｎｍの銅（Ｃｕ）膜を埋め込んで下層埋め込み配線４を形成する。
【００５７】
ＳｉＯＣ膜２８を成膜する際には、一例として、成膜装置として平行平板型プラズマＣＶＤ装置を、シリコン源としてトリメチルシランを使用し、トリメチルシランと酸素との流量比を約１：１とする。また、成膜条件として、基板温度を３５０℃、プラズマパワーを３００Ｗ、成膜雰囲気の圧力を５００Ｐａ程度にそれぞれ設定する。
以上の成膜条件により、炭素含有量が６原子％で比誘電率が３. ５程度のＳｉＯＣ膜２８を成膜することが出来る。
尚、ＳｉＯＣ膜２８は、先ず、膜厚１５０ｎｍ成膜し、配線溝にＣｕ埋め込み層を形成し、次いで研磨して出来上がり残膜を５０ｎｍに設定して、ＣｕＣＭＰ加工を行う。
【００５８】
続いて、Ｃｕ配線４上に酸化防止層として膜厚５０ｎｍの炭化シリコン（ＳｉＣ）膜５を成膜し、更に接続孔を貫通させる第１の絶縁膜（層間絶縁膜）として４００ｎｍ厚の炭素含有酸化シリコン（ＳｉＯＣ）膜６を成膜する。
ＳｉＣ膜５及びＳｉＯＣ膜６を成膜する際には、一例として、平行平板型プラズマＣＶＤ装置を用い、その際シリコン源として使用するガスは、どちらの膜の成膜の際にもメチルシランである。
また、成膜条件として、基板温度を３００〜４００℃、プラズマパワーを１５０〜３５０Ｗ、成膜雰囲気の圧力を１００〜１０００Ｐａ程度に設定する。
以上の成膜条件により、比誘電率が５. ０程度のＳｉＣ膜５、及び炭素含有量が１２原子％程度で、比誘電率が３. ０のＳｉＯＣ膜６を成膜することが出来る。
【００５９】
次に、ＳｉＯＣ膜６上に、第２の絶縁膜として比誘電率２. ６程度の有機ポリマー膜を成膜する。本実施形態例では、有機ポリマー膜としてポリアリールエーテル（ＰＡＥ）膜７を２００ｎｍ成膜する。有機ポリマー膜は、前駆体をスピンコート法により堆積した後、４００℃〜４５０℃のキュア処理を行って成膜することが出来る。
ＰＡＥ膜の他には、ＢＣＢ膜、ポリイミド膜、アモルファスカーボン膜などを用いることもできる。
続いて、ＰＡＥ膜７上に、順次、第３の絶縁膜兼第１マスク形成層として、更にはＰＡＥ膜７の保護層として機能する膜厚１５０ｎｍのＳｉＯＣ膜２８を成膜し、更に第２マスク形成層として膜厚１００ｎｍの窒化シリコン（ＳｉＮ）膜９を、及び第３マスク形成層として膜厚５０ｎｍのＳｉＯ2 膜１０を成膜する。後述するように、ＰＡＥ膜７及びＳｉＯＣ膜２８の積層膜は、上層配線の配線間絶縁膜として機能する。
次いで、配線溝パターンをレジストパターンとして有するレジストマスク１１をＳｉＯ2 膜１０上に形成する。
【００６０】
第３の絶縁膜兼第１マスク形成層のＳｉＯＣ膜２８は、下層配線の配線間絶縁膜としてＰＡＥ膜２上に成膜したＳｉＯＣ膜２８と同様に比誘電率３．５程度で炭素含有量が６原子％のＳｉＯＣ膜であって、下層配線の配線間絶縁膜のＳｉＯＣ膜２８と同様に成膜する。
第３マスク形成層としてのＳｉＯ2 膜１０は、例えばシリコン源としてモノシラン（ＳｉＨ4 ）を用い、酸化剤として一酸化二窒素（Ｎ2 Ｏ）ガスを用いたプラズマＣＶＤ法により成膜することが出来る。
また、第２マスク形成層であるＳｉＮ膜９は、ＳｉＯ2 膜１０の成膜と同様のプラズマＣＶＤ装置により、例えばシリコン源としてモノシラン（ＳｉＨ4 ）を、窒化剤としてアンモニア（ＮＨ3 ）ガスを、酸化剤として一酸化二窒素（Ｎ2 Ｏ）ガスを用い、不活性ガスをキャリアガスにして成膜することが出来る。
【００６１】
次に、図２（ｂ）に示すように、レジストマスク１１上からドライエッチング法により、第３マスク形成層であるＳｉＯ2 膜１０をエッチングして、配線溝中間パターン１３を有する第３のマスク１０′を形成する。
レジストマスク１１を用いてＳｉＯ2 膜１０をエッチングする際には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン（Ｃ4 Ｆ8 ）、一酸化炭素（ＣＯ）、及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ4 Ｆ8 ：ＣＯ：Ａｒ）を１：５：２０、バイアスパワーを１２００Ｗ、基板温度を２０℃に設定する。
このエッチング条件下では、ＳｉＮ膜に対して１０以上のエッチング選択比（ＳｉＯ2 ／ＳｉＮ）を得ることが出来るので、下地の第２マスク形成層であるＳｉＮ膜９がエッチングされるようなことは殆ど生じない。
ＳｉＯ2 膜１０をエッチングした後、例えば酸素（Ｏ2 ）プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、レジストマスク１１及びエッチング処理の際に生じた残留付着物を完全に除去する。
【００６２】
次に、図３（ｃ）に示すように、接続孔パターン１４′の少なくとも一部が、配線溝中間パターン１３を構成する第３のマスク１０′（ＳｉＯ2 膜１０）に重なるようにして、残存するＳｉＯ2 膜１０及びＳｉＮ膜９上に、接続孔パターン１４′を有するレジストマスク１２を形成する。
レジストマスク１２の形成に際し、配線溝中間パターン１３を構成するＳｉＯ2 膜１０により生じた段差は、概ねＳｉＯ2 膜１０の膜厚である５０ｎｍ程度に抑えられるので、平坦部にレジストマスクを形成する場合とほぼ同等のリソグラフィー特性にて、良好な接続孔のレジストパターン形状を得ることができる。
また、塗布系の反射防止膜（ＢＡＲＣ）を併用する場合でも、配線溝中間パターン１３の寸法や疎密具合により、ＢＡＲＣの埋め込み形状の変動を微少に抑えることができるので、露光処理時のレジスト形状悪化や、寸法変動の原因となる焦点深度ばらつきを低減することができる。
【００６３】
続いて、接続孔パターン１４′を有するレジストマスク１２を用いて、ドライエッチング法により、接続孔形成領域に存在する第３のマスク１０′（ＳｉＯ2 膜１０）、第２マスク形成層であるＳｉＮ膜９、及び第１マスク形成層であるＳｉＯＣ膜２８をエッチングし、続いて残存するＳｉＮ膜９を第２のマスク９′としてＰＡＥ膜７をエッチングして、図３（ｄ）に示すように、ＳｉＯＣ膜６を露出させる接続孔１４を開口する。
残存するＳｉＯ2 膜１０は、配線溝パターン１３′を有するマスク１０′を構成する。
尚、レジストマスク１２は、ＰＡＥ膜７をエッチング加工する際に、同時に除去することが出来る。
【００６４】
ＳｉＯ2 膜１０からＳｉＯＣ膜２８までエッチングして接続孔１４を開口する際には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン（Ｃ4 Ｆ8 ）及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ4 Ｆ8 ：Ａｒ）を１：４、バイアスパワーを４００Ｗ、基板温度を２０℃に設定する。
【００６５】
本実施形態例では、このエッチング条件下でエッチング選択比（ＳｉＯ2 ／ＳｉＮ又はＳｉＯＣ／ＳｉＮ）が１前後となり、１ステップで三層からなる第１から第３マスク形成層をエッチングして接続孔１４を開口している。
しかし、これに限らず、レジスト選択比やエッチング変換差等が問題になる場合は、３ステップエッチングにより、順次、第１マスク形成層、第２マスク形成層、及び第３マスク形成層をエッチングして、下地マスク形成層又は下地絶縁膜に対し選択的に対象マスク形成層を順次エッチングしていくようにすることも可能である。
【００６６】
また、ＰＡＥ膜７の接続孔開口は、通常の高密度プラズマエッチング装置を用い、エッチングガスとして例えばアンモニア（ＮＨ3 ）を用い、ＲＦパワーを１５０Ｗ、基板温度を２０℃に設定する。
このエッチング条件下で、レジストマスク１２のエッチングレートはＰＡＥ膜７のそれとほぼ同等であるから、ＰＡＥ膜７の開口中にレジストマスク１２は減肉して行くが、第２のマスク９′（ＳｉＮ膜９）がエッチングマスクとして機能して、良好な接続孔の開口形状を得ることが出来る。
因みに、ＰＡＥ膜７のエッチング条件下で、ＳｉＮ膜、ＳｉＯ2 膜、及びＳｉＯＣ膜に対するエッチング選択比は１００以上になる。
【００６７】
次に、図４（ｅ）に示すように、配線溝パターン１３′を有する第３のマスク１０′（ＳｉＯ2 膜１０）を用いて、ドライエッチング法により、ＳｉＮ膜９をエッチングして配線溝パターン１５を有する第２のマスク９′をＳｉＯＣ膜２８上に形成する。
ＳｉＮ膜９のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置を使用して、例えばエッチングガスとしてジフルオルメタン（ＣＨ2 Ｆ2 ）、酸素（Ｏ2 ）、及びアルゴン（Ａｒ）を用い、ガス流量比（ＣＨ2 Ｆ2 ：Ｏ2 ：Ａｒ）を２：１：５、及びバイアスパワーを１００Ｗに設定する。
このエッチング条件下で、ＳｉＯ2 膜に対するエッチング選択比（ＳｉＮ／ＳｉＯ2 ）が３程度になるので、第３マスク形成層であるＳｉＯ2 膜１０の膜厚が５０ｎｍ程度であれば、第２マスク形成層である膜厚１００ｎｍのＳｉＮ膜９をエッチングする際、ＳｉＯ2 膜１０の減肉に対して十分な余裕をもって配線溝パターン１５を開口することが出来る。
【００６８】
また、第３のマスク１０′を用いた第２マスク形成層のＳｉＮ膜９のエッチング工程では、接続孔１４の底部に露出するＳｉＯＣ膜６が途中までエッチングされ、接続孔１４を掘り下げた接続孔１６を開口させることができる。
このエッチング条件下のＳｉＯＣ膜に対するエッチング選択比（ＳｉＮ／ＳｉＮ）は１弱にすることができるので、１００ｎｍ厚のＳｉＮ膜９をエッチングする場合、必要なオーバーエッチング量を含めて接続孔１６はＳｉＯＣ膜６内に１５０〜２００ｎｍの深さまで掘り下げられることになる。
【００６９】
次に、第１のマスク２８′（ＳｉＯＣ膜２８）をマスクにして、ＳｉＯＣ膜６の下部層をエッチングして、図４（ｆ）に示すように、ＳｉＣ膜５を露出させる接続孔１７を開口する。
この際、配線溝パターン１５が形成された第２のマスク９′（ＳｉＮ膜９）を用いて、配線溝領域に残存するＳｉＯＣ膜２８を同時に除去して配線溝パターンの開口部１８を有する第３のマスク２８′（ＳｉＯＣ膜２８）を形成する。
【００７０】
このエッチングは、例えば一般的なマグネトロン方式のエッチング装置を使用し、例えばエッチングガスとしてのオクタフルオロシクロペンテン（Ｃ5 Ｆ8 ）、一酸化炭素（ＣＯ）、アルゴン（Ａｒ）、及び酸素（Ｏ2 ）を用い、ガス流量比（Ｃ5 Ｆ8 ：ＣＯ：Ａｒ：Ｏ2 ）を１：１０：５：１、バイアスパワーを１６００Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下で、ＳｉＮ膜に対する１０以上のエッチング選択比（ＳｉＯＣ／ＳｉＮ）を得ることが出来るので、接続孔底部に残る膜厚２００〜２５０ｎｍのＳｉＯＣ膜６をエッチングする際、第２のマスクのＳｉＮ膜９の膜厚が１００ｎｍあれば、ＳｉＮ膜９の減肉に対して十分に余裕を持って配線溝上方の広がりや肩落ちを抑制した良好な開口形状を得ることが出来る。
また、配線溝領域に残存する低炭素ＳｉＯＣ膜２８は、広い開口部でも、急峻なエッチング量低下を招かないように、炭素含有量が６原子％程度に調整されているので、改変案のように、幅広開口パターンでのエッチング残りを発生させることもない。
【００７１】
続いて、図５（ｇ）に示すように、第３のマスク２８′（ＳｉＯＣ膜２８）を使って開口部１８の底部に残存するＰＡＥ膜７をエッチングして、配線溝２０をＳｉＯＣ膜６上に開口する。同時に接続孔１７の底部にあるＳｉＣ膜５をエッチングすることにより、接続孔１７′をＣｕ埋め込み層４に連通させた所定のデュアルダマシン加工を完了することができる。
尚、ＳｉＯＣ膜２８上に残存するＳｉＮ膜９は、接続孔１７底部のＳｉＣ膜５をエッチングする過程で除去される。
【００７２】
この時、接続孔１７′と下層配線４とが合わせずれを起こした部分ではＳｉＯＣ膜２８が、図５（ｇ）の″Ａ″に示すように、露出するが、ＳｉＯＣ膜２８の炭素含有量を６原子％程度に調整されているので、エッチング選択比（ＳｉＣ／ＳｉＯＣ又はＳｉＮ／ＳｉＯＣ）を２程度まで確保することができることにより、改変案のようなスリット状の顕著な掘れが発生することはない。
また、同様の理由により、第２のマスク９′（ＳｉＮ膜９）の下に残存するＳｉＯＣ膜２８でも、配線パターンの開口部１８の肩落ちの発生もなく、良好な開口形状を得ることが出来る。
【００７３】
配線溝２０を開口するＰＡＥ膜７のエッチングは、通常の高密度プラズマエッチング装置を使用して、エッチングガスには例えばアンモニア（ＮＨ3 ）を用い、ＲＦパワーを１５０Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下で、ＳｉＯＣ膜２８に対するエッチング選択比は、１００以上になるので、深さばらつき無く、制御性良く配線溝の開口を行うことが出来る。
【００７４】
接続孔１７の底部にあるＳｉＣ膜５のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてジフルオルメタン（ＣＨ2 Ｆ2 ）、酸素（Ｏ2 ）、及びアルゴン（Ａｒ）を用い、ガス流量比（ＣＨ2 Ｆ2 ：Ｏ2 ：Ａｒ）を２：１：５、バイアスパワーを１００Ｗに設定する。
但し、上記エッチング条件ではＳｉＯＣ膜６に対する選択比は１前後であるため、配線溝２０の底部のＳｉＯＣ膜６の膜掘れが問題になるならば、ＰＡＥ膜７への配線溝開口前に、ＳｉＣ膜５のエッチングを行うことも出来る。
【００７５】
しかるべき薬液を用いた後処理、及びＲＦスパッタリング処理により、配線溝２０や接続孔１７の側壁に残留するエッチング付着物を除去し、接続孔１７′底部のＣｕ変質層を正常のＣｕ層に転化した後、図５（ｈ）に示すように、例えばバリアメタルとしてＴａ膜２３をスパッタリング法により成膜し、Ｃｕ膜２４を電解めっき法あるいはスパッタリング法により堆積し、接続孔１７′と配線溝２０への導電膜の埋め込みを同時に行う。
更に、堆積したＴａ膜２３、Ｃｕ膜２４のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去することにより、図１に示すデュアルダマシン構造の多層配線構造を形成することができる。
本実施形態例では、最終的な上層配線の膜厚を例えば２５０ｎｍ程度となるように調整する。また、下層配線パターンと同様、酸化防止層として例えばＳｉＣ膜２７をデュアルダマシン配線１８上に成膜する。
【００７６】
本実施形態例では、ＳｉＯＣ膜２８中の炭素含有量を６原子％に規制することにより、図４（ｆ）に示す開口部１８の開口の際、エッチング速度を高めて幅広配線溝でのＳｉＯＣ膜２８の残存を防止することがでる。また、ＳｉＯＣ膜２８中の炭素含有量を６原子％に規制することにより、ＳｉＣ膜／ＳｉＯＣ膜又はＳｉＮ膜／ＳｉＯＣ膜のエッチング選択比を１．５以上に維持することができるので、図５（ｇ）の接続孔１７の開口の際、改変案で生じたような下層配線４の配線間絶縁膜のスリット状の掘れの発生、及び上層配線の配線溝２０の開口部の肩落ち形状の発生を防止することができる。従って、所定の形状の配線構造をデュアルダマシン法により容易に形成することができる。
【００７７】
更には、従来のＳｉＯ2 膜（比誘電率４. １）をＳｉＯＣ膜２８に代え、ＳｉＯＣ膜２８中の炭素含有量を６原子％に規制してＳｉＯＣ膜２８の比誘電率を３. ５にまで低誘電率化することにより、ＰＡＥ膜７とＳｉＯＣ膜２８の積層膜からなる配線間絶縁膜の比誘電率を低減しているので、従来のデュアルダマシン法による配線構造に比べて、下層配線及び上層配線の配線間容量を約５〜１０％程度低減することができる。
【００７８】
本工程を経て形成されたデュアルダマシン構造の多層配線は、接続孔パターンを有するレジストマスク１２を形成する際、下地層の段差が残存ＳｉＯ2 膜１０の膜厚５０ｎｍ程度に抑えられるので、高精度の接続孔パターンを有するレジストマスクを形成することができる。高精度の接続孔パターンを有するレジストマスクを使うことにより、微細寸法の接続孔開口を配線溝の形状悪化無く安定して形成することができる。
これにより、良好なヴィアコンタント特性を得ることが出来る。
【００７９】
尚、本実施形態例で示した絶縁膜は、例示した膜種、膜厚、製法に限定されることはない。例えば、ＰＡＥ膜２又は７上に保護層及び第３の絶縁膜兼第１マスク形成層として堆積したＳｉＯＣ膜２８は、加工特性と配線間容量の低減効果の観点から、炭素含有量が３原子％以上９原子％以下であることが好ましいものの、炭素含有量が６原子％に限られることはない。
また、ＳｉＯＣ膜２８の成膜方法は、平行平板型プラズマＣＶＤ装置を使ったプラズマＣＶＤ法には限定されず、高密度プラズマＣＶＤ法、スピンコート法により堆積しても良い。
【００８０】
半導体装置の実施形態例２
本実施形態例は第２の発明に係る半導体装置の実施形態の一例であって、図６は本実施形態例の半導体装置の構成を示す断面図である。図６に示す部位のうち図１と同じものには同じ符号を付している。
本実施形態例の半導体装置４０は、図６に示すように、配線間絶縁膜の構成を除いて、実施形態例１の半導体装置３０と同じ構成を備えている。即ち、本実施形態例の半導体装置４０は、下層Ｃｕ埋め込み配線４と、下層Ｃｕ埋め込み配線４の酸化防止膜として成膜されている膜厚５０ｎｍのＳｉＣ膜５及び膜厚４００ｎｍのＳｉＯＣ膜６からなる層間絶縁膜と、ＳｉＣ膜５及びＳｉＯＣ膜６を貫通するコンタクトプラグ２９を介して下層Ｃｕ埋め込み配線４に導通する上層Ｃｕ埋め込み配線２３／２４とを有し、コンタクトプラグ２９及び上層Ｃｕ埋め込み配線２３／２４がデュアルダマシン法により同じ埋め込み工程で形成された配線構造を有する。
ＳｉＯＣ膜６は、炭素含有量が約１２原子％で、比誘電率が３．０程度の膜である。
【００８１】
本実施形態例では、下層Ｃｕ埋め込み配線４は、下地絶縁膜１上に形成された、有機絶縁膜、例えば膜厚２００ｎｍのＰＡＥ膜２、膜厚２０ｎｍのＳｉＯＣ膜３、及び膜厚３０ｎｍのＳｉＯＣ膜２８の積層絶縁膜内に設けられた配線溝をバリヤメタル層２３を介してＣｕ膜を埋め込んで形成された、配線厚が２５０ｎｍの埋め込み配線である。
ＳｉＯＣ膜３は、炭素含有量が約１２原子％で、比誘電率が約３．０のＳｉＯＣ膜であり、一方、ＳｉＯＣ膜２８は、炭素含有量が約６原子％で、比誘電率が３．５程度のＳｉＯＣ膜である。尚、ＳｉＯＣ膜２８は、ＳｉＯＣ膜３上に膜厚１３０ｎｍ成膜し、配線溝にＣｕ膜を埋め込んだ後、出来上がり残膜を３０ｎｍになるように設定して、ＣｕＣＭＰ加工を行う。これは、後述の上層Ｃｕ埋め込み配線の配線間絶縁膜についても同様である。
また、ＰＡＥ膜２は比誘電率が２．６程度の有機絶縁膜である。図１中、５はデュアルダマシン法による上層Ｃｕ埋め込み配線の形成中、下層Ｃｕ埋め込み配線４を保護する膜厚５０ｎｍの酸化防止膜である。
【００８２】
上層Ｃｕ埋め込み配線２４は、膜厚２００ｎｍのＰＡＥ膜７、膜厚２０ｎｍのＳｉＯＣ膜８、及び膜厚３０ｎｍのＳｉＯＣ膜２８の積層膜からなる配線間絶縁膜内に設けられた配線溝をバリヤメタル層２３を介してＣｕ膜を埋め込んで形成された埋め込み配線である。
ＳｉＯＣ膜８は炭素含有量が約１２原子％で、比誘電率が約３．０のＳｉＯＣ膜である。また、ＰＡＥ膜７は比誘電率が２．６程度の有機絶縁膜である。
【００８３】
本実施形態例の半導体装置４０では、下層Ｃｕ埋め込み配線２３／４及び上層Ｃｕ埋め込み配線２３／２４の配線間絶縁膜が、従来のＰＡＥ膜２又は７とＳｉＯ2 膜（比誘電率４. １）との積層絶縁膜に代えて、ＰＡＥ膜２又７、比誘電率３．５のＳｉＯＣ膜８、及び比誘電率３. ０のＳｉＯＣ膜２８の積層絶縁膜を用いているので、従来のデュアルダマシン法による配線構造に比べて下層配線及び上層配線の配線間容量が約８〜１３％程度低減することが可能となり、実施形態例１の半導体装置に比べて、更に、配線間容量を低減できる。
【００８４】
実施形態例２の半導体装置４０の配線間絶縁膜は、例示した膜種、膜厚、製法に限定されることはない。例えば、ＰＡＥ膜２又は７上に堆積したＳｉＯＣ膜２８は、加工特性と配線間容量の低減効果の観点から、炭素含有量が３原子％以上９原子％以下であることが好ましいものの、炭素含有量が６原子％に限られることはない。また、同様に、ＳｉＯＣ膜８の炭素含有量も１２原子％に限られるものではない。
【００８５】
尚、以下の記載は、実施形態例１及び２の半導体装置の双方に関するものである。
実施形態例１及び２の半導体装置３０、４０では、Ｃｕ膜の酸化防止層としてＳｉＣ膜５、２７を設けているが、ＳｉＣ膜に限らず、ＣＶＤ法により成膜したＳｉＮ膜でもよく、またＳｉＣ膜中に窒素（Ｎ2 ）や水素（Ｈ）等の軽元素が含有した膜やそれらの積層構造を用いることも可能である。
接続孔部の層間絶縁膜となるＳｉＯＣ膜６は、ＳｉＯＣ膜の代わりに、例えばＣＶＤ法により成膜されたＳｉＯＦ膜やＳｉＯ2 膜、或いはスピンコート法により形成されるＭＳＱ膜やＨＳＱ膜でもよい。
上層Ｃｕ埋め込み配線２３／２４の配線間絶縁膜となるＰＡＥ膜７は、ＰＡＥ膜に代えて、ポリアリレンエーテル膜、アモルファスカーボン膜、ポリテトラトラフロロエチレン膜の適用が可能である。更には、キセロゲル膜、多孔質構造を有するＭＳＱ膜や有機ポリマー等を用いてもよく、これらを組み合わせた積層膜でもよい。
【００８６】
半導体装置の製造方法の実施形態例２
本実施形態例は、本発明方法に係る半導体装置の製造方法を実施形態例２の半導体装置の製造に適用した実施形態の一例である。図７（ａ）と（ｂ）、図８（ｃ）と（ｄ）、図９（ｅ）と（ｆ）、及び図１０（ｇ）と（ｈ）は、それぞれ、本実施形態例の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
実施形態例１と同様に、図７（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に、有機絶縁膜として例えばＰＡＥ膜２と、炭素含有量が約１２原子％のＳｉＯＣ膜３と、炭素含有量が約６原子％のＳｉＯＣ膜２８とからなる積層膜を配線間絶縁膜にして、配線厚２５０ｎｍの銅（Ｃｕ）膜の埋め込み配線４を形成する。
【００８７】
ＳｉＯＣ膜３及びＳｉＯＣ膜２８を成膜する際には、成膜装置として平行平板型プラズマＣＶＤ装置を、シリコン源としてトリメチルシランを使用し、ＳｉＯＣ膜３の成膜の際にはトリメチルシランと酸素との流量比を約２：１とし、ＳｉＯＣ膜２８の成膜の際にはトリメチルシランと酸素との流量比を約１：１とする。また、成膜条件として、基板温度を３５０℃、プラズマパワーを３００Ｗ、成膜雰囲気の圧力を５００Ｐａ程度にそれぞれ設定する。
以上の成膜条件により、比誘電率がそれぞれ３．０程度及び３. ５程度のＳｉＯＣ膜８及びＳｉＯＣ膜２８を成膜することが出来る。
尚、ＳｉＯＣ膜２８は、先ず、ＳｉＯＣ膜３上に、膜厚１３０ｎｍ成膜し、配線溝にＣｕ膜を埋め込んだ後、出来上がり残膜を３０ｎｍになるように設定して、ＣｕＣＭＰ加工を行う。
【００８８】
続いて、実施形態例１と同様にして、Ｃｕ配線４上に酸化防止層として膜厚５０ｎｍの炭化シリコン（ＳｉＣ）膜５、４００ｎｍ厚の炭素含有酸化シリコン（ＳｉＯＣ）膜６、及び有機ポリマーとして比誘電率２. ６程度で膜厚２００ｎｍのポリアリールエーテル（ＰＡＥ）膜７を成膜する。
【００８９】
次に、本実施形態例では、ＰＡＥ膜７上に、炭素含有量が１２原子％で膜厚が２０ｎｍのＳｉＯＣ膜８及び炭素含有量が６原子％で膜厚が１３０ｎｍのＳｉＯＣ膜２８の積層膜を成膜して、ＰＡＥ膜７の保護層及び第３の絶縁膜兼第１マスク形成層として機能させる。
続いて、順次、第２マスク形成層として例えば膜厚１００ｎｍの窒化シリコン（ＳｉＮ）膜９、及び第３マスク形成層として膜厚５０ｎｍの酸化シリコン（ＳｉＯ2 ）膜１０を成膜する。
次いで、配線溝パターンをレジストパターンとして有するレジストマスク１１をＳｉＯ2 膜１０上に形成する。
【００９０】
第３の絶縁膜兼第１マスク形成層となるＳｉＯＣ膜８及びＳｉＯＣ膜２８を成膜する際には、下層配線層間のＰＡＥ膜２上に成膜したＳｉＯＣ膜３及びＳｉＯＣ膜２８とそれぞれ同様にして成膜することにより、比誘電率がそれぞれ３．０及び３．５程度のＳｉＯＣ膜３及び２８を成膜することができる。
第３の絶縁膜兼第３マスク形成層となるＳｉＯ2 膜１０は、実施形態例１と同様に、例えばシリコン源としてモノシラン（ＳｉＨ4 ）を用い、酸化剤として一酸化二窒素（Ｎ2 Ｏ）ガスを用いたプラズマＣＶＤ法により成膜することが出来る。
また、第２マスク形成層となるＳｉＮ膜９は、実施形態例１と同様に、ＳｉＯ2 膜１０の成膜と同様のプラズマＣＶＤ装置により、例えばシリコン源としてモノシラン（ＳｉＨ4 ）を、窒化剤としてアンモニア（ＮＨ3 ）ガスを、酸化剤として一酸化二窒素（Ｎ2 Ｏ）ガスを用い、不活性ガスをキャリアガスにして成膜することが出来る。
【００９１】
次に、図７（ｂ）に示すように、レジストマスク１１上からドライエッチング法により、ＳｉＯ2 膜１０をエッチングして、配線溝中間パターン１３を有する第３のマスク１０′を形成する。
レジストマスク１１を用いてＳｉＯ2 膜１０をエッチングする際には、実施形態例１と同様に、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン（Ｃ4 Ｆ8 ）、一酸化炭素（ＣＯ）、及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ4 Ｆ8 ：ＣＯ：Ａｒ）を１：５：２０、バイアスパワーを１２００Ｗ、基板温度を２０℃に設定する。
このエッチング条件下では、ＳｉＮ膜に対して１０以上のエッチング選択比（ＳｉＯ2 ／ＳｉＮ）を得ることが出来るので、下地の第２マスク形成層であるＳｉＮ膜９がエッチングされるようなことは殆ど生じない。
ＳｉＯ2 膜１０をエッチングした後、例えば酸素（Ｏ2 ）プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、レジストマスク１１及びエッチング処理の際に生じた残留付着物を完全に除去する。
【００９２】
次に、図８（ｃ）に示すように、実施形態例１と同様に、接続孔パターンの少なくとも一部が、配線溝中間パターン１３を構成する第３のマスク１０′（ＳｉＯ2 膜１０）に重なるようにして、残存するＳｉＯ2 膜１０及びＳｉＮ膜９上に、接続孔パターン１４′を有するレジストマスク１２を形成する。
レジストマスク１２の形成に際し、配線溝中間パターン１３を構成するＳｉＯ2 膜１０により生じた段差は、概ねＳｉＯ2 膜１０の膜厚である５０ｎｍ程度に抑えられるので、平坦部にレジストマスクを形成する場合とほぼ同等のリソグラフィー特性にて、良好な接続孔のレジストパターン形状を得ることができる。
また、塗布系の反射防止膜（ＢＡＲＣ）を併用する場合でも、配線溝パターン１３の寸法や疎密具合により、ＢＡＲＣの埋め込み形状の変動を微少に抑えることができるので、露光処理時のレジスト形状悪化や、寸法変動の原因となる焦点深度ばらつきを低減することができる。
【００９３】
続いて、接続孔パターン１４′を有するレジストマスク１２を用いて、ドライエッチング法により、接続孔形成領域に存在する第３のマスク１０′（ＳｉＯ2 膜１０）、第２マスク形成層であるＳｉＮ膜９、並びに第１マスク形成層であるＳｉＯＣ膜２８及び８の積層膜をエッチングする。続いて、残存するＳｉＮ膜９を第２のマスクとしてＰＡＥ膜７をエッチングして、図８（ｄ）に示すように、ＳｉＯＣ膜６を露出させる接続孔１４を開口する。
尚、レジストマスク１２は、ＰＡＥ膜７をエッチング加工する際に、同時に除去することが出来る。
残存するＳｉＯ2 膜１０は、配線溝パターン１３′を構成する第３のマスク１０′を形成し、また、エッチングされたＳｉＮ膜９は、接続孔パターンを有する第２のマスク９′を構成する。
【００９４】
ＳｉＯ2 膜１０からＳｉＯＣ膜２８、８までエッチングして接続孔１４を開口する際には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン（Ｃ4 Ｆ8 ）及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ4 Ｆ8 ：Ａｒ）を１：４、バイアスパワーを４００Ｗ、基板温度を２０℃に設定する。
【００９５】
本実施形態例では、このエッチング条件下でエッチング選択比（ＳｉＯ2 ／ＳｉＮ又はＳｉＯＣ／ＳｉＮ）が１前後となり、１ステップで三層からなる第１から第３マスク形成層をエッチングして接続孔１４を開口している。
しかし、これに限らず、レジスト選択比やエッチング変換差等が問題になる場合は、３ステップエッチングにより順次第１マスク形成層、第２マスク形成層、及び第３マスク形成層をエッチングして、下地マスク形成層又は下地絶縁膜に対し選択的に対象マスク形成層を順次エッチングしていくようにすることも可能である。
【００９６】
また、ＰＡＥ膜７の接続孔開口は、実施形態例１と同様に、通常の高密度プラズマエッチング装置を用い、エッチングガスとして例えばアンモニア（ＮＨ3 ）を用い、ＲＦパワーを１５０Ｗ、基板温度を２０℃に設定する。
このエッチング条件下で、レジストマスク１２のエッチングレートはＰＡＥ膜７のそれとほぼ同等であるから、ＰＡＥ膜７の開口中にレジストマスク１２は減肉して行くが、第２のマスクであるＳｉＮ膜９がエッチングマスクとして機能して、良好な接続孔の開口形状を得ることが出来る。
因みに、ＰＡＥ膜７のエッチング条件下で、ＳｉＮ膜、ＳｉＯ2 膜、及びＳｉＯＣ膜に対するエッチング選択比は１００以上になる。
【００９７】
次に、図９（ｅ）に示すように、実施形態例１と同様に、配線溝パターン１３′を有する第３のマスク１０′（ＳｉＯ2 膜１０）を用いて、ドライエッチング法により、ＳｉＮ膜９をエッチングして配線溝パターン１５を有する第２のマスク９′を形成する。
ＳｉＮ膜９のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置を使用して、例えばエッチングガスとしてジフルオルメタン（ＣＨ2 Ｆ2 ）、酸素（Ｏ2 ）、及びアルゴン（Ａｒ）を用い、ガス流量比（ＣＨ2 Ｆ2 ：Ｏ2 ：Ａｒ）を２：１：５、及びバイアスパワーを１００Ｗに設定する。
このエッチング条件下で、ＳｉＯ2 膜に対するエッチング選択比（ＳｉＮ／ＳｉＯ2 ）が３程度になるので、第３マスク形成層であるＳｉＯ2 膜１０の膜厚が５０ｎｍ程度であれば、第２マスク形成層である膜厚１００ｎｍのＳｉＮ膜９をエッチングする際、ＳｉＯ2 膜１０の減肉に対して十分な余裕をもって配線溝パターン１５を開口することが出来る。
【００９８】
また、第３のマスク１０′（ＳｉＯ2 膜１０）を用いた、第２マスク形成層のＳｉＮ膜９のエッチング工程では、接続孔１４の底部に露出するＳｉＯＣ膜６が途中までエッチングされ、接続孔１４を掘り下げた接続孔１６を開口させることができる。
このエッチング条件下のＳｉＯＣ膜に対するエッチング選択比（ＳｉＮ／ＳｉＮ）は１弱にすることができるので、１００ｎｍ厚のＳｉＮ膜９をエッチングする場合、必要なオーバーエッチング量を含めて接続孔１６はＳｉＯＣ膜６内に１５０〜２００ｎｍの深さまで掘り下げられることになる。
【００９９】
次に、第１のマスク２８′（ＳｉＯＣ膜２８）をマスクにして、ＳｉＯＣ膜６の下部層をエッチングして、図９（ｆ）に示すように、ＳｉＣ膜５を露出させる接続孔１７を開口する。
この際、配線溝パターン１５が形成された第２のマスク９′（ＳｉＮ膜９）を用いて、配線溝領域に残存する第１のマスク２８′（ＳｉＯＣ膜２８）及びＳｉＯＣ膜８を同時に除去して開口部１８を形成する。
【０１００】
このエッチングは、例えば一般的なマグネトロン方式のエッチング装置を使用し、例えばエッチングガスとしてのオクタフルオロシクロペンテン（Ｃ5 Ｆ8 ）、一酸化炭素（ＣＯ）、アルゴン（Ａｒ）、及び酸素（Ｏ2 ）を用い、ガス流量比（Ｃ5 Ｆ8 ：ＣＯ：Ａｒ：Ｏ2 ）を１：１０：５：１、バイアスパワーを１６００Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下で、ＳｉＮ膜に対する１０以上のエッチング選択比（ＳｉＯＣ／ＳｉＮ）を得ることが出来るので、接続孔底部に残る膜厚２００〜２５０ｎｍのＳｉＯＣ膜６をエッチングする際、第２のマスク９′（ＳｉＮ膜９）の膜厚が１００ｎｍあれば、ＳｉＮ膜９の減肉に対して十分に余裕を持って配線溝上方の広がりや肩落ちを抑制した良好な開口形状を得ることが出来る。
【０１０１】
また、配線溝領域に残存する低炭素含有量のＳｉＯＣ膜２８は、実験例１で説明したように、広い開口部でも、急峻なエッチング量低下を招かないように、炭素含有量が６原子％程度に調整されているので、改変案のように、幅広開口パターンでのエッチング残りを発生させることもない。
尚、仮にこの工程で、ＳｉＯＣ膜８が多少残存しても、引き続いて行う、接続孔１７底部のＳｉＣ膜５の開口、及び第２のマスク９′（ＳｉＮ膜９）によるＰＡＥ膜７の開口の際に除去することができる。
【０１０２】
続いて、図１０（ｇ）に示すように、第２のマスク９′（ＳｉＮ膜９）を使って、開口部１８の底部に残存するＰＡＥ膜７をエッチングして、配線溝２０を形成すると共に接続孔１７底部にあるＳｉＣ膜５をエッチングすることにより、接続孔１７をＣｕ埋め込み層４に連通させて接続孔１７′とし、所定のデュアルダマシン加工を完了することができる。
尚、ＳｉＯＣ膜２８上に残存するＳｉＮ膜９は、接続孔１７底部のＳｉＣ膜５をエッチングする過程で除去される。
【０１０３】
この時、接続孔１７′と下層配線４とが合わせずれを起こした部分のＳｉＣ膜５の直下にはＳｉＯＣ膜２８が、図１０（ｇ）のＡに示すように、露出するものの、炭素含有量を６原子％程度に調整されているので、エッチング選択比（ＳｉＣ／ＳｉＯＣ又はＳｉＮ／ＳｉＯＣ）を２程度まで確保することができることにより、図１０（ｇ）のＡに示すように、多少の堀りが発生するものの、改変案のようにスリット状に顕著な掘れが発生することはない。
また、同様の理由により、第２のマスク９′（ＳｉＮ膜９）の下に残存する低炭素ＳｉＯＣ膜２８では、改変案のように配線パターンの開口部の肩落ちの発生もなく、良好な開口形状を得ることが出来る。
【０１０４】
配線溝２０を開口するＰＡＥ膜７のエッチングは、実施形態例１と同様に、通常の高密度プラズマエッチング装置を使用して、エッチングガスには例えばアンモニア（ＮＨ3 ）を用い、ＲＦパワーを１５０Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下で、ＳｉＯＣ膜２８に対するエッチング選択比は、１００以上になるので、深さばらつき無く、制御性良く配線溝の開口を行うことが出来る。
【０１０５】
接続孔１７の底部にあるＳｉＣ膜５のエッチングは、実施形態例１と同様に、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてジフルオルメタン（ＣＨ2 Ｆ2 ）、酸素（Ｏ2 ）、及びアルゴン（Ａｒ）を用い、ガス流量比（ＣＨ2 Ｆ2 ：Ｏ2 ：Ａｒ）を２：１：５、バイアスパワーを１００Ｗに設定する。
但し、上記エッチング条件ではＳｉＯＣ膜６に対する選択比は１前後であるため、配線溝２０の底部のＳｉＯＣ膜６の膜掘れが問題になるならば、ＰＡＥ膜７への配線溝開口前に、ＳｉＣ膜５のエッチングを行うことも出来る。
【０１０６】
しかるべき薬液を用いた後処理、及びＲＦスパッタリング処理により、配線溝２０や接続孔１７の側壁に残留するエッチング付着物を除去し、接続孔１７底部のＣｕ変質層を正常のＣｕ層に転化した後、図１０（ｈ）に示すように、例えばバリアメタルとしてＴａ膜２３をスパッタリング法により成膜し、Ｃｕ膜２４を電解めっき法あるいはスパッタリング法により堆積し、配線溝２０と接続孔１７′への導電膜の埋め込みを同時に行う。
【０１０７】
更に、堆積したＴａ膜２３、Ｃｕ膜２４のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去することにより、図６に示すように、デュアルダマシン構造の多層配線構造を形成することができる。
本実施形態例では、最終的な上層配線の膜厚を例えば２５０ｎｍ程度となるように調整する。これにより、ＰＡＥ膜７の保護層であるＳｉＯＣ膜２８は約３０ｎｍの残膜となる。下層配線パターンと同様、酸化防止層として例えばＳｉＣ膜２７をデュアルダマシン配線１８上に成膜する。
【０１０８】
本実施形態例では、下層Ｃｕ埋め込み配線２３／４及び上層Ｃｕ埋め込み配線２３／２４の配線間絶縁膜が、従来のＰＡＥ膜２又は７とＳｉＯ2 膜（比誘電率４. １）の積層絶縁膜に代えて、ＰＡＥ膜２又は７と比誘電率３．５のＳｉＯＣ膜８と比誘電率３. ０のＳｉＯＣ膜２８の積層絶縁膜を用いているので、積層絶縁膜の比誘電率が低下し、従来のデュアルダマシン法による配線構造に比べて、下層配線及び上層配線の配線間容量が約８〜１３％程度低減することが可能となり、実施形態例１の半導体装置に比べても、更に、配線間容量を低減できる。
【０１０９】
本実施形態例では、ＳｉＯＣ膜２８中の炭素含有量を６原子％に規制することにより、図９（ｆ）に示す開口部１８の開口の際、エッチング速度を高めて幅広配線溝でのＳｉＯＣ膜２８の残存を防止することがでる。同じく、ＳｉＯＣ膜２８中の炭素含有量を６原子％に規制することにより、ＳｉＣ膜／ＳｉＯＣ膜又はＳｉＮ膜／ＳｉＯＣ膜のエッチング選択比を１．５以上に維持することができるので、図１０（ｇ）の接続孔１７′の開口の際、改変案で生じたような下層配線４の配線間絶縁膜のスリット状の掘れの発生、及び上層配線の配線溝２０の開口部の肩落ち形状の発生を防止することができる。従って、デュアルダマシン法による所定の形状の配線構造を容易に形成することができる。
【０１１０】
本工程を経て形成されたデュアルダマシン構造の多層配線は、接続孔パターンを有するレジストマスク１２を形成する際、下地層の段差が残存ＳｉＯ2 膜１０の膜厚５０ｎｍ程度に抑えられるので、高精度の接続孔パターンを有するレジストマスクを形成することができる。高精度の接続孔パターンを有するレジストマスクを使うことにより、微細寸法の接続孔開口を配線溝の形状悪化無く安定して形成することができる。
これにより、良好なヴィアコンタント特性を得ることが出来る。また、本実施形態例の方法を適用することにより、低誘電率層間絶縁膜内に良好な配線形状のデュアルダマシン構造を有する半導体装置を高い歩留まりで製造することができる。
【０１１１】
尚、本実施形態例で示した絶縁膜は、例示した膜種、膜厚、製法に限定されることはない。本実施形態例では、例えばＰＡＥ膜７上の保護層、及び第３の絶縁膜兼第１マスク形成層として、下層に膜厚２０ｎｍで炭素含有量１２原子％のＳｉＯＣ膜８を、上層に膜厚１３０ｎｍで炭素含有量６原子％のＳｉＯＣ膜２８を積層成膜し、ＣｕＣＭＰ工程で、ＳｉＯＣ膜２８が３０ｎｍとなるように研磨しているが、膜厚も加工特性が許容する限り、厚膜化或いは薄膜化してもよい。
ＳｉＯＣ膜２８は、加工特性と配線間容量の低減効果の観点から、炭素含有量が３原子％以上９原子％以下であることが好ましいものの、炭素含有量が６原子％に限られることはない。また、同様に、ＳｉＯＣ膜８の炭素含有量も１２原子％に限られることはなく、配線間絶縁膜の比誘電率を低下させるために、ＳｉＯＣ膜８の炭素含有量も１２原子％以上にしても良い。
【０１１２】
ＣＭＰ後のＳｉＯＣ膜２８の残膜も、本実施形態例では３０ｎｍに設定しているが、これに限らず、研磨ばらつきによる下層ＳｉＯＣ膜８の露出や、配線間容量の変動が許す限り３０ｎｍにこだわる必要はない。また、ＳｉＯＣ膜２８の成膜法は平行平板型のプラズマＣＶＤ法には限定されず、高密度プラズマＣＶＤ法、スピンコート法により堆積しても良い。
【０１１３】
以下は、半導体装置の製造方法の実施形態例１及び２に共通する補足的説明である。
実施形態例１及び２で、Ｃｕ膜の酸化防止層としてＳｉＣ膜５、２７を設けているが、ＳｉＣ膜に限らず、ＣＶＤ法により成膜したＳｉＮ膜でもよく、またＳｉＣ膜中に窒素（Ｎ2 ）や水素（Ｈ）等の軽元素が含有した膜やそれらの積層構造を用いることも可能である。
接続孔部の層間絶縁膜となるＳｉＯＣ膜６は、例えばＳｉＯＣ膜の代わりに、ＣＶＤ法により成膜されたＳｉＯＦ膜やＳｉＯ2 膜、スピンコート法により形成されるＭＳＱ膜やＨＳＱ膜でもよい。
上層配線の配線間絶縁膜となるＰＡＥ膜７は、ＰＡＥ膜に代えて、ポリアリレンエーテル膜、アモルファスカーボン膜、ポリテトラトラフロロエチレン膜の適用が可能である。さらに、キセロゲル膜、多孔質構造を有するＭＳＱ膜の適用や、これらの組み合わせも可能である。
【０１１４】
また、ＳｉＯＣ膜２８上に形成する第２マスク形成層及び第３マスク形成層は、上から膜厚５０ｎｍのＳｉＯ2 膜１０、膜厚１００ｎｍのＳｉＮ膜９としたが、上層マスクを用いて下層マスクをエッチング出来る組み合わせの膜種、膜厚、製法であれば、記載の内容にはこだわらない。
例えば、第２のマスク形成層をＳｉＮ膜に代えてＣＶＤ法で成膜したＳｉＣ膜としてもよく、膜厚に関してもエッチング選択比が許す限り薄膜化することも可能である。また、第３マスク形成層をスパッタリング法により形成したアモルファスシリコン膜として更に薄膜化することも出来る。
また、接続孔のレジストパターニングにおける下地段差が許容でき、ＳｉＯＣ膜６に接続孔１７の開口が可能であるならは、ＳｉＮ膜のみ成膜し、レジストマスクによる配線溝の加工を直接ＳｉＮ膜９に施す製法を用いても良い。
【０１１５】
【発明の効果】
第１の発明によれば、上層配線の配線間絶縁膜として、従来の有機絶縁膜とＳｉＯ2 膜（比誘電率４. １）との積層絶縁膜に代えて、有機絶縁膜と比誘電率の低いＳｉＯＣ膜の積層絶縁膜を用いているので、積層絶縁膜の比誘電率が低下し、従来の半導体装置に比べて配線間容量が低い半導体装置を実現することができる。
第２の発明によれば、上層配線の配線間絶縁膜として、従来の有機絶縁膜とＳｉＯ2 膜（比誘電率４. １）との積層絶縁膜に代えて、有機絶縁膜と比誘電率が相互に異なる複数層の低誘電率ＳｉＯＣ膜との積層絶縁膜を用いているので、積層絶縁膜の比誘電率が低下し、従来の半導体装置に比べて配線間容量が低い半導体装置を実現することができる。
【０１１６】
本発明方法によれば、第３の絶縁膜兼第１マスク形成層として成膜するＳｉＯＣ膜中の炭素含有量を所定範囲内に規制することにより、幅広配線溝でのＳｉＯＣ膜の残存を防止し、かつ第２マスク形成層及び第３マスク形成層のＳｉＯＣ膜に対するエッチング選択比を大きく維持することができる。
これにより、下層配線の配線間絶縁膜のスリット状の掘れの発生、及び上層配線の配線溝の開口部の肩落ち形状の発生を防止することができるので、デュアルダマシン法による所定の形状の配線構造を容易に形成することができる。
【０１１７】
また、本発明方法によれば、接続孔パターンを有するレジストマスクを第２マスク形成層上に形成する際、段差を第３マスク形成層の膜厚程度に抑えることができるので、高精度の接続孔パターンを有するレジストマスクを形成することができる。高精度の接続孔パターンを有するレジストマスクを使うことにより、微細寸法の接続孔開口を配線溝の形状悪化無く安定して形成することができ、良好なヴィアコンタント特性を得ることが出来る。
よって、本発明方法を適用することにより、低誘電率層間絶縁膜内に良好な配線形状のデュアルダマシン構造を有する半導体装置を高い歩留まりで製造することができる。
【図面の簡単な説明】
【図１】実施形態例１の半導体装置の構成を示す断面図である。
【図２】図２（ａ）と（ｂ）は、それぞれ、実施形態例１の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図３】図３（ｃ）と（ｄ）は、それぞれ、図２（ｂ）に引き続いて、実施形態例１の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図４】図４（ｅ）と（ｆ）は、それぞれ、図３（ｄ）に引き続いて、実施形態例１の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図５】図５（ｇ）と（ｈ）は、それぞれ、図４（ｆ）に引き続いて、実施形態例１の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図６】実施形態例２の半導体装置の構成を示す断面図である。
【図７】図７（ａ）と（ｂ）は、それぞれ、実施形態例２の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図８】図８（ｃ）と（ｄ）は、それぞれ、図７（ｂ）に引き続いて、実施形態例２の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図９】図９（ｅ）と（ｆ）は、それぞれ、図８（ｄ）に引き続いて、実施形態例２の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１０】図１０（ｇ）と（ｈ）は、それぞれ、図９（ｆ）に引き続いて、実施形態例２の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１１】図１１（ａ）と（ｂ）は、それぞれ、従来の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１２】図１２（ｃ）から（ｅ）は、それぞれ、図１１（ｂ）に引き続いて従来の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１３】図１３（ｆ）と（ｇ）は、それぞれ、図１２（ｅ）に引き続いて、従来の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１４】図１４（ａ）から（ｃ）は、それぞれ、先の出願の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１５】図１５（ｄ）から（ｆ）は、それぞれ、図１４（ｃ）に引き続いて、先の出願の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１６】図１６（ａ）と（ｂ）は、それぞれ、先の出願の改変案の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１７】図１７（ｃ）と（ｄ）は、それぞれ、図１６（ｂ）に引き続いて、先の出願の改変案の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１８】図１８（ｅ）と（ｆ）は、それぞれ、図１７（ｄ）に引き続いて、先の出願の改変案の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１９】図１９（ｇ）と（ｈ）は、それぞれ、図１８（ｆ）に引き続いて、先の出願の改変案の方法でデュアルダマシン法により配線構造を形成する際の各工程の問題点を説明する断面図である。
【図２０】図２０（ｉ）と（ｊ）は、それぞれ、図１９（ｈ）に引き続いて、先の出願の改変案の方法でデュアルダマシン法により配線構造を形成する際の各工程の問題点を説明する断面図である。
【図２１】ＳｉＯＣ膜の炭素含有量とエッチング量相対比（ＳｉＯＣ膜／ＳｉＯ2 膜）との関係を示すグラフである。
【図２２】ＳｉＯＣ膜の炭素含有量とエッチング量選択比（ＳｉＣ膜／ＳｉＯＣ膜、又はＳｉＮ膜／ＳｉＯＣ膜）との関係を示すグラフである。
【図２３】ＳｉＯＣ膜の炭素含有量と比誘電率との関係を示すグラフである。
【符号の説明】
１……下地絶縁膜、２……ＰＡＥ膜、３……炭素含有量が１２原子％のＳｉＯＣ膜、４……下層配線、５……ＳｉＣ膜、６……炭素含有量が１２原子％のＳｉＯＣ膜、７……ＰＡＥ膜、８……炭素含有量が６原子％のＳｉＯＣ膜、８′……第１のマスク、９……ＳｉＮ膜、９′……第２のマスク、１０……ＳｉＯ2 膜、１１……溝配線用レジストパターン、１２……接続孔用レジストパターン、１３……配線溝中間パターン、１３′……配線溝パターン、１４……ＰＡＥ膜まで開口された接続孔、１４′……接続孔パターン、１５……第２のハードマスクに転写された溝配線パターン、１６……ＳｉＯＣ膜６の途中まで開口された接続孔、１７……ＳｉＣ膜５まで開口された接続孔、１７′……接続孔、１８……第１のマスクまで加工された配線用溝、１９……幅広の配線用溝に残存したＳｉＯＣ膜、２０……配線用溝、２１……幅広の配線用溝に残存したＰＡＥ膜、２２……下層配線との合わせずれ部に発生したスリット状の掘れ、２３……バリアメタル、２４……銅膜、２５……下層配線との合わせずれ部に発生した埋め込み不良、２６……幅広の配線用溝に残存した絶縁膜起因により局所的に上層配線が薄くなった領域、２７……ＳｉＣ膜、２８……炭素含有量が約６原子％のＳｉＯＣ膜、２９……コンタクトプラグ、３０……実施形態例１の半導体装置、４０……実施形態例２の半導体装置、５１……下地絶縁膜、５２……有機膜、５３……ＳｉＯ2 膜、５４……Ｃｕ埋め込み配線、５５……ＳｉＣ膜、５６……ＳｉＯＣ膜、５７……ＰＡＥ膜、５８……ＳｉＯ2 膜、５８′……第１のマスク、５９……ＳｉＮ膜、５９′……第２のマスク、６０……レジストマスク、６１……レジストマスク、６２……ＳｉＯＣ膜５６までの接続孔、６３……ＳｉＣ膜５５までの接続孔、６４……ＰＡＥ膜までの配線溝、６５……接続孔、６６……配線溝、６７……Ｔａ膜、６８……Ｃｕ膜、６９……ＳｉＣ膜、７０……ＳｉＯ2 膜、７０′……第３のマスク、７１……ＳｉＯＣ膜５６途中までの接続孔。
【発明の属する技術分野】
本発明は、低誘電率層間絶縁膜内にデュアルダマシン構造の多層配線構造を有する半導体装置及びその製造方法に関し、更に詳細には、良好な形状のデュアルダマシン構造の配線構造を備えた半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となっている。そこで、多層配線構造で用いられる導電層には、アルミニウム（Ａｌ）系合金の配線に代わり、低電気抵抗の銅（Ｃｕ）配線が導入されるようになっている。
Ｃｕは、従来の多層配線構造に使われているＡｌなどの金属材料とは異なって、ドライエッチングによるパターニングが困難なため、絶縁膜に配線溝を形成し、配線溝にＣｕ膜を埋め込むことにより配線パターンを形成するダマシン法が一般にＣｕ多層配線構造に適用されている。
特に、特願平１０−１４３９１４号公報などに開示されているデュアルダマシン法は、接続孔と配線溝とを形成した上で、Ｃｕ埋め込みを接続孔と配線溝とに同時に行う方法であって、工程数の削減に有効であることから注目されている。
【０００３】
また、高集積半導体装置では、配線間容量の増大が半導体装置の動作速度の低下を招くために、低誘電率膜を層間絶縁膜に用いて配線間容量の増大を抑制した微細な多層配線が不可欠となっている。
低誘電率層間絶縁膜の材料として、従来から比較的使用実績のある比誘電率３．５程度のフッ素含有酸化シリコン（ＦＳＧ）に加えて、ポリアリールエーテル（ＰＡＥ）に代表される有機シリコン系のポリマーや、ハイドロゲンシルセキオサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）に代表される無機系材料などの比誘電率２．７前後の低誘電率膜が挙げられる。更に、近年では、それらを多孔質化させて比誘電率を２．２前後とした低誘電率材料の適用も試みられている。
【０００４】
デュアルダマシン法を低誘電率層間絶縁膜に適用する場合、以下の技術的な制約を解決することが必要である。
第１には、低誘電率膜の組成がパターニングに用いられるレジストの組成に近いために、レジスト除去プロセスの際に低誘電率膜も損傷を受け易いことが挙げられる。具体的には、レジストマスクを用いてエッチングを行った後のレジスト剥離処理や、処理済みのレジストパターンが製品規格を満たさない場合のレジスト再生処理などを行う際、低誘電率膜に対する損傷を抑制できることが不可欠である。
【０００５】
第２には、配線と接続孔との間で合わせ余裕を持たないボーダレス構造にデュアルダマシン法を適用する際の留意点である。
半導体装置の微細化に伴い、０．１８μｍ世代以降の多層配線では、ボーダレス構造に対応出来る加工プロセスを採用することが大前提となっている。従って、低誘電率膜を含む層間絶縁膜にデュアルダマシン法による配線溝と接続孔の同時形成を行う場合でも、合わせずれによるヴィア抵抗の変動が少ないプロセスであることが重要である。
【０００６】
第３には、配線溝を深さ制御性良く形成するためには、配線溝の底部近くにエッチング阻止膜を介在させることが望ましいものの、比誘電率の比較的高いエッチング阻止膜を層間絶縁膜内に介在させると、層間容量が増加することになって、好ましくない。
従って、配線溝の形成を制御しつつ、しかも容量増加を抑えることが出来る低誘電率膜層間構造のデュアルダマシンプロセスが要求されている。
【０００７】
上述したような技術的な制約を解決できるデュアルダマシン法として、例えば特開２０００−１５０５１９号公報、或いは特開２００１−４４１８９号公報に開示の技術がある。
【０００８】
ここで、図１１から図１３を参照して、特開２００１−４４１８９号公報に開示されている低誘電率層間膜に対するデュアルダマシン法の適用例を説明する。図１１（ａ）と（ｂ）、図１２（ｃ）から（ｅ）、及び図１３（ｆ）と（ｇ）は、それぞれ、特開２００１−４４１８９号公報に開示の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
先ず、図１１（ａ）に示すように、図示しない基板に堆積された下地絶縁膜５１上に有機絶縁膜５２と酸化シリコン（ＳｉＯ2 ）膜５３からなる積層膜を配線間絶縁膜として成膜し、次いで配線間絶縁膜に銅（Ｃｕ）膜の埋め込み配線５４を形成する。
Ｃｕ埋め込み配線５４上に、順次、Ｃｕ膜の酸化防止層として炭化シリコン（ＳｉＣ）膜５５を、メチルシルセスキオキサン（ＭＳＱ）膜として炭素含有酸化シリコン（ＳｉＯＣ）膜５６を、有機絶縁膜としてポリアリールエーテル（ＰＡＥ）膜５７を成膜する。
続いて、第１のマスク形成層として酸化シリコン（ＳｉＯ2 ）膜５８を、第２のマスク形成層として窒化シリコン（ＳｉＮ）膜５９を順次成膜し、更に、配線溝パターンを有するレジストマスク６０をＳｉＮ膜５９上に形成する。
【０００９】
次に、図１１（ｂ）に示すように、レジストマスク６０を用いたドライエッチング法によりＳｉＮ膜５９をエッチングし、配線溝パターンを有する第２のマスク５９′（ＳｉＮ膜５９）を形成し、続いてレジストマスク６０を除去する。
次いで、接続孔パターンのレジストパターンの少なくとも一部が、配線溝パターンを有する第２のマスク５９′（ＳｉＮ膜５９）に重なるように、接続孔パターンを有するレジストマスク６１を第２のマスク５９′及びＳｉＯ2 膜５８上に形成する。
【００１０】
図１２（ｃ）に示すように、接続孔パターンを有するレジストマスク６１を用いてドライエッチング法により、ＳｉＮ膜からなる第２のマスク５９′と第１のマスク形成層のＳｉＯ2 膜５８をエッチングして開口を形成し、続いてＰＡＥ膜５７をエッチングしてＳｉＯＣ膜５６を露出する接続孔６２を開口する。ここで、レジストマスク６１は、ＰＡＥ膜５７のエッチング処理で同時に除去することが出来る。
また、ＰＡＥ膜５７の開口中にレジストマスク６１は薄くなって行くが、ＳｉＯ2 膜５８からなる第１のマスク５８′が存在するので、第１のマスク５８′をマスクにして良好な開口形状の接続孔６２を開口することが出来る。
【００１１】
次に、図１２（ｄ）に示すように、更にＳｉＯＣ膜５６をエッチングして接続孔６２をＳｉＣ膜５５まで掘り下げて接続孔６３を開口する。接続孔６３の開口と共に、配線溝形成領域に残存し、第１のマスク５８′を形成するＳｉＯ2 膜５８は、配線溝パターンを有する第２のマスク５９′（ＳｉＮ膜５９）をマスクとするエッチングにより配線溝パターン６４を形成する。
図１２（ｅ）に示すように、配線溝パターン６４の底部に残存するＰＡＥ膜５７をエッチングして配線溝６５とし、接続孔６３の底部にあるＳｉＣ膜５５をエッチングして接続孔６３をＣｕ埋め込み配線５４に連通させることにより、所定のデュアルダマシン加工、つまり接続孔６５と配線溝６６の形成が完了する。
尚、配線溝形成領域外に残存する第２のマスク５９′（ＳｉＮ膜５９）、接続孔６３底部のＳｉＣ膜５５をエッチングする過程で除去される。
【００１２】
続いて、薬液を用いた後処理、及びＲＦスパッタリング処理により、接続孔６５や配線溝６６の側壁に残留するエッチング付着物を除去し、接続孔６５底部のＣｕ変質層を正常化した後、図１３（ｆ）に示すように、バリアメタルとしてＴａ膜６７をスパッタリング法により成膜し、電解めっき法あるいはスパッタリング法によりＣｕ膜６８を堆積して、接続孔６５と配線溝６６に導電膜の埋め込みを行う。
次いで、図１３（ｇ）に示すように、堆積したＴａ膜６７及びＣｕ膜６８のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去する。以上の工程を経て、デュアルダマシン構造の多層配線構造を形成することができる。
更に、下層のＣｕ埋め込み配線５４と同様、酸化防止層として例えばＳｉＣ膜６９をデュアルダマシン配線６８上に成膜する。
【００１３】
【特許文献１】
特開２００１−４４１８９号（図１）
【００１４】
【発明が解決しようとする課題】
ところで、上述の従来のデュアルダマシン法を更に微細な０. １μｍ世代以降の多層配線に適用する場合、次に示すような問題点があった。
即ち、第２のマスク５９′は、接続孔層間膜のＳｉＯＣ膜（ＭＳＱ膜）５６をエッチングして接続孔６３を開口し、かつＳｉＯ2 膜５８の配線溝形成領域に配線パターン６４を開口するために用いられるので、ある程度の厚さが必要である。例えば、第２のマスク５９′にＳｉＮ膜５９を用いて、接続孔層間膜である膜厚４００ｎｍのＳｉＯＣ膜５６を開口する場合、配線溝上方の広がりや肩落ちを抑制するためには、膜厚１００〜１５０ｎｍのＳｉＮ膜５９がエッチング選択比上から必要となる。
しかし、第２のマスク形成層、即ちＳｉＮ膜５９の膜厚が厚くなると、ＳｉＮ膜５９をエッチングして形成する第２のマスク５９′を段差上に形成せざるを得なくなるが、段差上では、第２のマスク５９′の微細なパターンを正確に形成することが難しい。
【００１５】
そこで、本発明者は、特願２００２−２２１０６９にて、ＰＡＥ膜５７上に、順次、第１マスク形成層として膜厚１５０ｎｍのＳｉＯ2 膜、第２マスク形成層として膜厚１００ｎｍの窒化シリコン（ＳｉＮ）膜、及び第３マスク形成層として膜厚５０ｎｍのＳｉＯ2 膜を成膜した、三層マスクによるデュアルダマシン法を提案している。
【００１６】
ここで、図１４及び図１５を参照して、特願２００２−２２１０６９（以下、先の出願と言う）で提案した三層のマスク構造によるデュアルダマシン法を説明する。図１４（ａ）から（ｃ）、及び図１５（ｄ）から（ｆ）は、それぞれ、先の出願で開示した方法によりデュアルダマシン構造を形成する際の各工程の断面図である。図１４及び図１５に示す部位のうち図１１から図１３に示す部位と同じものには同じ符号を付している。
【００１７】
先ず、図１４（ａ）に示すように、前掲公報と同様にして、下地絶縁膜５１上に有機絶縁膜５２と酸化シリコン（ＳｉＣ）膜５３からなる積層膜を配線間絶縁膜として成膜し、次いで層間絶縁膜に銅（Ｃｕ）膜の埋め込み配線５４を形成する。Ｃｕ埋め込み配線５４上に、順次、炭化シリコン（ＳｉＣ）膜５５、炭素含有酸化シリコン（ＳｉＯＣ）膜５６、及びＰＡＥ膜５７を成膜する。
続いて、ＰＡＥ膜５７上に、順次、第１マスク形成層として膜厚１５０ｎｍのＳｉＯ2 膜５８、第２マスク形成層として膜厚１００ｎｍの窒化シリコン（ＳｉＮ）膜５９を、更に、第３マスク形成層として膜厚５０ｎｍのＳｉＯ2 膜７０を成膜する。
次いで、配線溝パターンをレジストパターンとして有するレジストマスク６０をＳｉＯ2 膜７０上に形成する。
【００１８】
次に、図１４（ｂ）に示すように、レジストマスク６０上からドライエッチング法により、第３マスク形成層であるＳｉＯ2 膜７０をエッチングして、配線溝中間パターンを有する第３のマスク７０′を形成する。
続いて、図４（ｂ）に示すように、接続孔パターンの少なくとも一部が配線溝中間パターンを構成する第３のマスク７０′（ＳｉＯ2 膜７０）に重なるようにして、残存するＳｉＯ2 膜７０及びＳｉＮ膜５９上に、接続孔パターンを有するレジストマスク６１を形成する。
【００１９】
続いて、接続孔パターンを有するレジストマスク６１を用いて、ドライエッチング法により、接続孔形成領域に存在するＳｉＯ2 膜７０、第２マスク形成層であるＳｉＮ膜５９、及び第１マスク形成層であるＳｉＯ2 膜５８をエッチングし、続いて残存するＳｉＮ膜５９を第２のマスク５９′としてＰＡＥ膜５７をエッチングして、図１４（ｃ）に示すように、ＳｉＯＣ膜５６を露出させる接続孔６２を開口する。残存するＳｉＯ2 膜７０は、配線溝パターンのマスク７０′を構成する。
尚、レジストマスク６１は、ＰＡＥ膜５７をエッチング加工する際に、同時に除去することが出来る。
【００２０】
次に、図１５（ｄ）に示すように、配線溝パターンを有する第３のマスク７０′（ＳｉＯ2 膜７０）を用いて、ドライエッチング法によりＳｉＮ膜５９をエッチングして配線溝パターン６４を有する第２のマスク５９′を形成すると共に、ＳｉＯＣ膜５６を途中までエッチングして接続孔７１を形成する。
次に、ＳｉＯ2 膜５８からなる第１のマスク５８′をマスクにして、ＳｉＯＣ膜５６の下部層をエッチングして、図１５（ｅ）に示すように、ＳｉＣ膜５５を露出させる接続孔６３を開口する。
この際、配線溝パターンが形成されたＳｉＮ膜５９からなる第２のマスク５９′を用いて、配線溝領域に残存するＳｉＯ2 膜５８を同時に除去して配線溝パターンを有する第１のマスク５８′を形成する。
【００２１】
続いて、図１５（ｆ）に示すように、第１のマスク５８′（ＳｉＯ2 膜５８）により配線溝底部に残存するＰＡＥ膜５７をエッチングして、配線溝６６を開口し、接続孔底部にあるＳｉＣ膜５５をエッチングして、Ｃｕ埋め込み層５４に連通した接続孔６５を形成することにより、所定のデュアルダマシン加工が完了する。
以下、前述の従来の方法と同様にして、上層埋め込み配線６８を形成する。
【００２２】
上述のようにして形成されたデュアルダマシン構造の多層配線は、接続孔パターンを有するレジストマスク６１を形成する際、下地層の段差が残存ＳｉＯ2 膜７０の膜厚５０ｎｍ程度に抑えられるので、高精度の接続孔パターンを有するレジストマスクを形成することができる。高精度の接続孔パターンを有するレジストマスクを使うことにより、微細寸法の接続孔開口を配線溝の形状悪化無く安定して形成することができる。
これにより、良好なヴィアコンタント特性を得ることが出来る。また、本実施形態例の方法を適用することにより、低誘電率層間絶縁膜内に良好な配線形状のデュアルダマシン構造を有する半導体装置を高い歩留まりで製造することができる。
【００２３】
ところで、本発明者は、更に、配線間容量を低減するために、下層配線の配線間絶縁膜を構成する上述の有機絶縁膜６２上のＳｉＯ2 膜５３（比誘電率４．１）及び上層配線の配線間絶縁膜を構成し、かつ第１マスク形成層として機能するＳｉＯ2 膜５８（比誘電率４．１）に代えて、炭素含有酸化シリコン膜（ＳｉＯＣ／比誘電率３．０）を使用することを試みた。
ここで、図１６から図２０を参照して、本発明者が試みた改変案の構成及びその問題点を説明する。図１６（ａ）と（ｂ）、図１７（ｃ）と（ｄ）、図１８（ｅ）と（ｆ）、図１９（ｇ）と（ｈ）、及び図２０（ｉ）と（ｊ）は、それぞれ、改変案の工程を示す断面図である。図１６から図２０に示す部位のうち図１から図１０に示すものと同じものには同じ符号を付している。
【００２４】
先ず、図１６（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に有機絶縁膜、例えばＰＡＥ膜２と比誘電率３．０程度の炭素含有酸化シリコン（ＳｉＯＣ）膜３からなる積層絶縁膜を成膜し、次いで積層絶縁膜に配線溝を形成し、配線溝内に銅（Ｃｕ）膜の埋め込み配線４を形成する。ＳｉＯＣ膜３の成膜には、平行平板型プラズマＣＶＤ装置を使用し、原料ガスのシリコン源としてメチルシランを用いた。
Ｃｕ埋め込み配線４上に、順次、Ｃｕ膜の酸化防止層として機能する炭化シリコン（ＳｉＣ）膜５、炭素含有酸化シリコン（ＳｉＯＣ）膜６、及び有機絶縁膜としてポリアリールエーテル（ＰＡＥ）膜７を成膜した。
【００２５】
続いて、ＰＡＥ膜７上に、順次、第１マスク形成層として比誘電率３．０程度のＳｉＯＣ膜８、第２マスク形成層として窒化シリコン（ＳｉＮ）膜９、及び第３マスク形成層として膜厚５０ｎｍのＳｉＯ2 膜１０を成膜した。
次いで、配線溝パターンをレジストパターンとしてを有するレジストマスク１１をＳｉＯ2 膜１０上に形成した。
【００２６】
次に、図１６（ｂ）に示すように、レジストマスク１１上からドライエッチング法により、第３マスク形成層であるＳｉＯ2 膜１０をエッチングして、配線溝パターン１３を有する第３のマスク１０′をＳｉＮ膜９上に形成した。
ＳｉＯ2 膜１０をエッチングした後、しかるべき後処理を施して、レジストマスク１１及びエッチング処理の際に生じた残留付着物を完全に除去した。
【００２７】
続いて、図１７（ｃ）に示すように、接続孔パターンの少なくとも一部が、配線溝パターン１３を構成する第３のマスク１０′（ＳｉＯ2 膜１０）に重なるようにして、接続孔パターンを有するレジストマスク１２を残存するＳｉＯ2 膜１０及びＳｉＮ膜９上に形成した。
続いて、レジストマスク１２を用いてドライエッチング法により、第３のマスク１０′（ＳｉＯ2 膜１０）、第２のマスク形成層であるＳｉＮ膜９、及び第１マスク形成層であるＳｉＯＣ膜８をエッチングし、続いて残存するＳｉＮ膜９を第２のマスクとしてＰＡＥ膜７をエッチングして、図１７（ｄ）に示すように、ＳｉＯＣ膜６を露出させる接続孔１４を開口した。残存するＳｉＯ2 膜１０は、配線溝パターン１３を有するマスク１０′を形成する。
尚、レジストマスク１２は、ＰＡＥ膜７をエッチング加工する際に、同時に除去することが出来る。
【００２８】
次に、図１８（ｅ）に示すように、配線溝パターン１３を有する第３のマスク１０′（ＳｉＯ2 膜１０）を用いてドライエッチング法により、ＳｉＮ膜９をエッチングして配線溝パターン１５を有する第２のマスク９′を形成した。
第３のマスク１０′を用いた第２マスク形成層のＳｉＮ膜９のエッチング工程では、接続孔１４の底部に露出するＳｉＯＣ膜６が途中までエッチングされて接続孔１４が掘り下げられ、接続孔１６を開口することができる。
このエッチング条件下ではＳｉＯＣ膜に対するエッチング選択比（ＳｉＮ／ＳｉＮ）を１弱にすることができるので、１００ｎｍ厚のＳｉＮ膜９をエッチングする場合、必要なオーバーエッチング量を含めて接続孔１６はＳｉＯＣ膜６内に１５０〜２００ｎｍの深さまで掘り下げられることになる。
【００２９】
次に、第１のマスク８′（ＳｉＯ2 膜８）をマスクにして、ＳｉＯＣ膜６の下部層をエッチングして、図１８（ｆ）に示すように、ＳｉＣ膜５を露出させる接続孔１７を開口すると共に配線溝パターン１５が形成された第２のマスク９′（ＳｉＮ膜９）を用いて配線溝領域に残存する第１のマスク８′（ＳｉＯＣ膜８）を同時に除去して、配線溝として開口部１８を形成しようとした。
【００３０】
しかし、接続孔１７の形成及び配線溝１８の形成に際して、図１９（ｇ）に示すように、幅広配線溝となる開口部１８ＡにＳｉＯＣ膜８が残存する領域１９が生じることが確認された。
これは、エッチングマスクであるＳｉＮ膜９と開口すべきＳｉＯＣ膜８の加工選択比によりＳｉＯＣ膜８をエッチングする際に発生する特有の現象である。つり、接続孔１７を形成するＳｉＯＣ膜６や、或る配線溝幅以下の開口部に残存するＳｉＯＣ膜８であれば、それらを容易に除去して開口することが出来るが、開口部１８Ａのような幅広配線溝の開口部では、ＳｉＯＣ膜８からの炭素がエッチング雰囲気中に過剰に供給される結果、ＳｉＯＣ膜のエッチングストップが発生することによると考えられる。
また、これを防ぐために、ＳｉＯＣ膜を開口し易いようにエッチング条件を変更すると、今度は、エッチングマスクであるＳｉＮ膜との選択比が低下するために、加工変換差が増大してしまうことも判明した。ここで、加工変換差とは、第１のマスク８′（ＳｉＯＣ膜８）の開口寸法と、第２のマスク９′（ＳｉＮ膜９）の開口寸法の差を言う。
【００３１】
次いで、配線溝１８の底部に残存するＰＡＥ膜７をエッチングして配線溝２０を設け、接続孔１７の底部にあるＳｉＣ膜５をエッチングして、所定のデュアルダマシン加工を完了した。
尚、配線溝領域外に残存した第２のマスク９′（ＳｉＮ膜９）は、接続孔１７の底部のＳｉＣ膜５をエッチングする過程で除去された。
【００３２】
しかし、ＰＡＥ膜７及びＳｉＣ膜５のエッチングでは、三つの形状不具合が発生するという問題があった。
第１の不具合は、幅広配線溝となる開口パターン部にはＳｉＯＣ膜８が残存した領域１９があるため、図１９（ｆ）に示すように、その領域２１のＰＡＥ膜７をエッチングしても、所定形状の配線溝２０を開口することは出来なかった。
第２の不具合は、接続孔１７と下層配線４との合わせずれにより生じた、接続孔１７の直下の下層配線４の配線間絶縁膜の部分に、スリット状の掘れ２２が発生したことである。
第３の不具合は、第２のマスク６′（ＳｉＮ膜９）の下に残存する第１のマスク８′（ＳｉＯＣ膜８）で、配線溝２０の開口部が激しい肩落ち形状となったことである。
第２及び第３の不具合は、ＳｉＣ膜５およびＳｉＮ膜９をエッチングする場合のＳｉＯＣ膜８に対する選択比（ＳｉＣ／ＳｉＯＣ又はＳｉＮ／ＳｉＯＣ）が１程度しか確保出来ないことに起因するものである。
【００３３】
続いて、薬液を用いた後処理及び水素アニール処理により、配線溝２０や接続孔１７の側壁に残留するエッチング付着物や、接続孔底部のＣｕ変質層を清浄にした後、図２０（ｉ）に示すように、例えばバリアメタルとしてＴａ膜２３をスパッタリング法により成膜し、Ｃｕ膜２４が電解めっき法あるいはスパッタリング法により堆積され、接続孔１７と配線溝２０へ導電膜の埋め込みを行った。
しかし、接続孔１７と下層配線４が合わせずれを起こした領域には、先述したスリット状の掘れ２２が生じていて、局所的にアスペクト比が高くなっているために、埋め込み不良２５が発生するという問題が生じた。
【００３４】
続いて、図２０（ｊ）に示すように、堆積したＴａ膜２３、Ｃｕ膜２４のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去して、デュアルダマシン構造の多層配線構造を形成した。また、下層配線パターンと同様、酸化防止層として例えばＳｉＣ膜２７をデュアルダマシン配線２３／２４上に成膜した。
しかし、幅広配線となる開口部２６では、領域１９にＳｉＯＣ膜８が、領域２１にＰＡＥ膜７が残存しているために、開口部２６の領域で、配線膜厚が局所的に薄くなっているという問題があった。
【００３５】
このようにして形成されたデュアルダマシン法による多層配線は、接続孔部のＣｕ膜埋め込み不良２５や、配線膜厚が局所的に薄くなる領域２６の発生により、接続孔及び配線抵抗の局所的増大を引き起こすという問題を有する。
また、領域１９に残存するＳｉＯＣ膜８の残り方にもばらつきがあって、極端な場合には、幅広配線が完全に断線していて、導通不良に至る場合もある。
更には、半導体装置が動作する範囲内で配線と接続孔が導通した場合でも、局所的に薄いＣｕ配線領域に電流・熱ストレスが集中すること、接続孔１７内に発生した埋め込み不良２５が成長することにより、その後の使用環境下において、エレクトロマイグレーションやストレスマイグレーション等の信頼性不良を誘発する可能性が大きい。
【００３６】
そこで、本発明の目的は、上層配線の配線間絶縁膜として有機絶縁膜とＳｉＯＣ膜の積層絶縁膜を有し、良好なデュアルダマシン加工形状の低誘電率層間構造を備えた、配線間容量の低い多層配線を有する半導体装置及び半導体装置の製法を提供することにある。
【００３７】
【課題を解決するための手段】
本発明者は、先述した改変案の加工形状の不具合を解決するために、以下に説明する実験を行った。
実験例１
ＳｉＮ膜をマスクとし、エッチングガスとしてＣ5 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2 の混合ガスを使用して、ＳｉＯＣ膜をエッチングする際のＳｉＯＣ膜の炭素含有量（原子％）と、ＳｉＯ2 膜に対するＳｉＯＣ膜のエッチング量相対比（ＳｉＯＣ／ＳｉＯ2 ）との関係を実験により求め、図２１に示す結果を得た。図２１から判る通り、ＳｉＯＣ膜中の炭素含有量が９原子％を超えると、ＳｉＯＣ膜のエッチング量が急峻に低下することが判明した。
尚、実験例１及び２では、平行平板型ＣＶＤ装置によりＳｉＯＣ膜を成膜する際、メチルシランと酸素の流量比を変更することにより、ＳｉＯＣ膜の炭素含有量を調整した。
【００３８】
実験例２
また、ＳｉＮ膜をマスクとし、エッチングガスとしてＣＨ2 Ｆ2 ／Ｏ2 ／Ａｒの混合ガス使用して、ＳｉＯＣ膜をエッチングする際のＳｉＯＣ膜の炭素含有量（原子％）と、ＳｉＯＣ膜に対するＳｉＣ膜又はＳｉＮ膜のエッチング選択比との関係を実験により求め、図２２に示す結果を得た。
実験例２では、ＳｉＯＣ膜に対するＳｉＣ膜又はＳｉＮ膜のエッチング選択比は、ＳｉＯＣ膜の炭素含有量の増大に応じて、低下していくことが判った。
【００３９】
また、ＳｉＯＣ膜の比誘電率の炭素含有量依存性は、図２３に示すように、炭素含有量の減少と共に、比誘電率は上昇する傾向にあるが、図２１及び図２２との比較から判る通り、少なくともハロゲン系ガスを用いたＳｉＯＣ膜のエッチングレートほど、急峻な変動ではない。
尚、図２３に示した炭素含有量と比誘電率の関係は、ＳｉＯＣ膜の密度等を変化させる成膜条件によってある幅を持って絶対値を変動させることも可能である。
【００４０】
従って、図２１から図２３に示す関係から以下のことが判る。
（１）ＳｉＯＣ膜中の炭素含有量を９原子％以下にしてエッチング速度を高めることにより、改変案で生じた第１の不具合、つまり幅広配線溝１８ＡでのＳｉＯＣ膜８の残存を防止することができる。
（２）ＳｉＯＣ膜中の炭素含有量を９原子％以下では、ＳｉＣ膜／ＳｉＯＣ膜又はＳｉＮ膜／ＳｉＯＣ膜のエッチング選択比を１．５以上に維持することができる。これにより、改変案で生じた第２及び第３の不具合、つまりスリット状の掘れ２２の発生、及び配線溝２０の開口部の肩落ち形状の発生を防止することができる。
（３）ＳｉＯＣ膜中の炭素含有量を３原子％以上９原子％以下では、比誘電率を３．２から３．８の範囲の低比誘電率に維持することができる。
【００４１】
上記目的を達成するために、上述の知見に基づいて、本発明に係る半導体装置（以下、第１の発明と言う）は、下層埋め込み配線と、下層埋め込み配線上の層間絶縁膜と、層間絶縁膜上の配線間絶縁膜に設けられた配線溝に埋め込まれ、層間絶縁膜を貫通するコンタクトプラグを介して下層埋め込み配線に導通する上層埋め込み配線とを有する配線構造をデュアルダマシン法により形成してなる半導体装置において、
層間絶縁膜が、第１の炭素含有酸化シリコン膜（ＳｉＯＣ膜）であり、
配線間絶縁膜が、有機又は無機の低誘電率絶縁膜と、低誘電率絶縁膜上に設けられ、炭素含有量が第１の炭素含有酸化シリコン膜より小さい第２の炭素含有酸化シリコン膜（ＳｉＯＣ膜）との積層絶縁膜であることを特徴としている。
【００４２】
第２の炭素含有酸化シリコン膜は一層である必要はない。つまり、本発明に係る別の半導体装置（以下、第２の発明と言う）は、下層埋め込み配線と、下層埋め込み配線上の層間絶縁膜と、層間絶縁膜上の配線間絶縁膜に設けられた配線溝に埋め込まれ、層間絶縁膜を貫通するコンタクトプラグを介して下層埋め込み配線に導通する上層埋め込み配線とを有する配線構造をデュアルダマシン法により形成してなる半導体装置において、
層間絶縁膜が、第１の炭素含有酸化シリコン膜（ＳｉＯＣ膜）であり、
配線間絶縁膜が、有機又は無機の低誘電率絶縁膜と、低誘電率絶縁膜上に設けられた、炭素含有量の相互に異なる複数層の第２の炭素含有酸化シリコン膜との積層絶縁膜であって、第２の炭素含有酸化シリコン膜の最上層は、炭素含有量が第１の炭素含有酸化シリコン膜より小さいことを特徴としている。
【００４３】
第１の発明では、好適には、第２の炭素含有酸化シリコン膜の炭素含有量は３原子％以上９原子％以下である。
また、第２の発明では、好適には、第２の炭素含有酸化シリコン膜の最上層の炭素含有量は３原子％以上９原子％以下である。
第１及び第２の発明では、有機の低誘電率絶縁膜として、ポリアリールエーテル（ＰＡＥ）膜、ポリアリレルエーテル膜、アモルファスカーボン膜、ポリテトラトラフロロエチレン膜等を挙げることができる。また、無機低誘電率絶縁膜として、キセロゲル膜、多孔質構造のメチルシルセスキオキサン（ＭＳＱ）膜、ハイドロゲンシルセキオサン（ＨＳＱ）等を挙げることができる。更には、無機低誘電率絶縁膜と有機低誘電率絶縁膜との組み合わせでも良い。
層間絶縁膜は、ＳｉＯＣ膜が好ましいものの、ＳｉＯＦ膜、ＳｉＯ2 膜、ＭＳＱ膜、ＨＳＱ膜でも良い。
【００４４】
第１及び第２の発明では、上層配線の配線間絶縁膜として、従来の有機絶縁膜とＳｉＯ2 膜との積層絶縁膜に代えて、有機絶縁膜と低誘電率のＳｉＯＣ膜との積層絶縁膜を設けているので、従来に比べて、上層配線の配線間容量を低減することができる。また、第２の発明では、炭素含有量の相互に異なる複数のＳｉＯＣ膜の積層膜を設けることにより、上層配線の配線間容量の一層の低減を図り、かつ形状良好な配線構造を実現することができる。
第１及び第２の発明では、更に好適には、下層埋め込み配線が、層間絶縁膜の下層に設けられた有機絶縁膜とその上の炭素含有酸化シリコン膜との積層膜からなる配線間絶縁膜内に埋め込まれている。これにより、更に配線間容量が低下する。
【００４５】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、下層埋め込み配線と、下層埋め込み配線上の層間絶縁膜と、層間絶縁膜上の配線間絶縁膜に設けられた配線溝に埋め込まれ、層間絶縁膜を貫通するコンタクトプラグを介して下層埋め込み配線に導通する上層埋め込み配線とを有する配線構造を備える半導体装置の製造方法において、配線構造の形成に際し、
（イ）下層配線上に、層間絶縁膜として第１の絶縁膜を成膜する工程と、
（ロ）第１の絶縁膜上に、上層配線の配線間絶縁膜として第２の絶縁膜と第３の絶縁膜兼第１のマスクを形成する第１マスク形成層との積層膜、並びにマスク形成層として第２のマスク及び第３のマスクをそれぞれ形成する第２マスク形成層及び第３マスク形成層を順次成膜する工程と、
（ハ）第３マスク形成層をパターニングして配線溝パターンを有する第３のマスクを形成する工程と、
（ニ）第３のマスクを含む第２マスク形成層上に接続孔パターンを有するレジストマスクを形成する工程と、
（ホ）レジストマスクを使って第３のマスク、第２マスク形成層、及び第３の絶縁膜兼第１マスク形成層をエッチングし、更に第２の絶縁膜をエッチングして、接続孔を開口する工程と、
（ヘ）第３のマスクを用いて第２マスク形成層をエッチングして、配線溝パターンを有する第２のマスクを形成すると共に、第１の絶縁膜の途中まで接続孔を掘り下げる工程と、
（ト）第２のマスクを用いて第３の絶縁膜兼第１マスク形成層をエッチングして、配線溝パターンを有する第１のマスクを形成すると共に、接続孔の底部に残存する第１の絶縁膜をエッチングして接続孔を開口する工程と、
（チ）第１のマスクを用いて第２の絶縁膜をエッチングし、第２の絶縁膜に配線溝を形成する工程と、
（リ）第２及び第３のマスクを除去する工程と
を有し、第３の絶縁膜兼第１マスク形成層として炭素含有量が第１の絶縁膜より小さい炭素含有酸化シリコン膜（ＳｉＯＣ膜）を成膜することを特徴としている。
【００４６】
第３の絶縁膜兼第１マスク形成層としてＳｉＯＣ膜を成膜することにより、配線間絶縁膜の比誘電率を低下させ、配線間容量を低減させることができる。
また、ＳｉＯＣ膜中の炭素含有量を後述の特定した範囲内に規制することにより、更に一層配線間容量を低減させることができる。
【００４７】
本発明方法では、工程（ニ）で接続孔パターンを有するレジストマスクを形成する際の下地層の段差が、第３マスク形成層の膜厚に依存して小さく抑えられるから、つまり下地層はほぼ平坦であるから、高精度の接続孔パターンを有するレジストマスクを形成することができる。これにより、配線溝の形状悪化無く、微細寸法の接続孔を安定して開口することができるので、良好なヴィアコンタント特性を得ることが出来る。
また、接続孔のパターニングを行った後に、最終的な配線溝のパターニングを行うので、上層配線と接続孔のマスクアライメントが間接合わせとならない。よって、アライメント誤差の小さい多層配線を形成することができる。
以上の説明のように、本発明方法を適用したデュアルダマシンプロセスにより、高精度で形成された配線間容量の小さい多層配線を有する半導体装置を高い歩留まりで製造することができる。
【００４８】
好適には、本発明方法の工程（ロ）では、第３の絶縁膜兼第１マスク形成層として炭素含有量が３原子％以上９原子％以下の炭素含有酸化シリコン膜を含む無機絶縁膜を成膜する。
また、工程（ロ）では、第３の絶縁膜兼第１マスク形成層として炭素含有量が相互に異なる複数層の炭素含有酸化シリコン膜であって、かつ最上層の炭素含有酸化シリコン膜として炭素含有量が３原子％以上９原子％以下の炭素含有酸化シリコン膜を成膜するようにしてもよい。
【００４９】
本発明方法では、ＳｉＯＣ膜中の炭素含有量を特定した範囲内に規制してエッチング速度を高めることにより、幅広配線溝でのＳｉＯＣ膜の残存を防止することができる。
同じく、ＳｉＯＣ膜中の炭素含有量を特定した範囲内に規制してＳｉＣ膜／ＳｉＯＣ膜又はＳｉＮ膜／ＳｉＯＣ膜のエッチング選択比を１．５以上に設定することにより、改変案で生じたような下層配線の配線間絶縁膜のスリット状の掘れの発生、及び上層配線の配線溝の開口部の肩落ち形状の発生を防止することができる。
これにより、デュアルダマシン法による所定の形状の配線構造を形成することができる。
【００５０】
本発明方法では、工程（イ）では第１の絶縁膜として炭素含有酸化シリコン膜を、工程（ロ）では第２の絶縁膜として有機絶縁膜を、それぞれ、成膜する。
工程（ロ）では、上層のマスク形成層に形成したマスクを用いて反応性イオンエッチング法により下層のマスク形成層を加工出来る材料で、第１、第２、及び第３マスク形成層を成膜する。
例えば、工程（ロ）では、第２マスク形成層としてシリコン窒化膜（ＳｉＮ膜）、及び第３マスク形成層としてシリコン酸化膜（ＳｉＯ2 膜）をそれぞれ成膜する。
尚、上層のマスク形成層に形成したマスクを用いて反応性イオンエッチング法により下層のマスク形成層を加工出来る材料で、第２及び第３マスク形成層を成膜する限り、第２及び第３マスク形成層の成膜材料には制約はなく、第２マスク形成層としてＳｉＮ膜に代えてＳｉＣ膜を使ってもよく、また、第３マスク形成層をＳｉＯ2 膜に代えてアモルファスシリコン膜にしても良い。
また、工程（ロ）では、第３の絶縁膜兼第１マスク形成層、並びに第２及び第３マスク形成層を光透過性を有する材料で成膜する。
【００５１】
工程（ニ）では、第３のマスクを含む第２マスク形成層上に接続孔パターンを有するレジストマスクを形成する際、接続孔パターンの少なくとも一部が第３のマスクの配線溝中間パターンに重なるように、レジストマスクを形成する。これにより、上層配線とコンタクトプラグとのミスアライメントを防止することができる。
また、本発明方法では、下層配線の形成に際して、下地層上に有機絶縁膜及び第１の炭素含有酸化シリコン膜（ＳｉＯＣ膜）を成膜し、有機絶縁膜及び第１の炭素含有酸化シリコン膜内に埋め込み下層配線を形成しても良い。
これにより、下層配線の配線間容量を低減することができる。
【００５２】
【発明の実施の形態】
以下に、添付図面を参照して、実施形態例に基づいて本発明をより詳細に説明する。尚、以下の実施形態例で示した膜種、膜厚、成膜方法、その他寸法等は、本発明の理解を容易にするための例示であって、本発明はこれら例示に限定されるものではない。
半導体装置の実施形態例１
本実施形態例は第１の発明に係る半導体装置の実施形態の一例であって、図１は本実施形態例の半導体装置の構成を示す断面図である。
本実施形態例の半導体装置３０は、図１に示すように、下層Ｃｕ埋め込み配線４と、下層Ｃｕ埋め込み配線４の酸化防止膜として成膜されている膜厚５０ｎｍのＳｉＣ膜５及び膜厚４００ｎｍのＳｉＯＣ膜６からなる層間絶縁膜と、ＳｉＣ膜５及びＳｉＯＣ膜６を貫通するコンタクトプラグ２９を介して下層Ｃｕ埋め込み配線４に導通する上層Ｃｕ埋め込み配線２３／２４とを有し、コンタクトプラグ２９及び上層Ｃｕ埋め込み配線２３／２４がデュアルダマシン法により同じ埋め込み工程で形成された配線構造を有する。
ＳｉＯＣ膜６は、炭素含有量が約１２原子％で、比誘電率が３．０程度の膜である。
【００５３】
下層Ｃｕ埋め込み配線４は、下地絶縁膜１上に形成された、有機絶縁膜、例えば膜厚２００ｎｍのＰＡＥ膜２、及び膜厚５０ｎｍのＳｉＯＣ膜２８の積層膜からなる配線間絶縁膜内に設けられた配線溝をバリヤメタル層２３を介してＣｕ膜を埋め込んで形成された、配線厚が２５０ｎｍの埋め込み配線である。尚、ＳｉＯＣ膜２８は、先ず、膜厚１５０ｎｍ成膜し、配線溝にＣｕ埋め込み層を形成し、次いで研磨して出来上がり残膜を５０ｎｍに設定して、ＣｕＣＭＰ加工を行う。
ＳｉＯＣ膜２８は炭素含有量が約６原子％のＳｉＯＣ膜であって、比誘電率が３．５程度である。また、ＰＡＥ膜７は比誘電率が２．６程度の有機絶縁膜である。ＳｉＣ膜５は、デュアルダマシン法により上層Ｃｕ埋め込み配線の形成中、下層Ｃｕ埋め込み配線４を保護する酸化防止膜として機能する。
上層Ｃｕ埋め込み配線２４は、有機絶縁膜として膜厚２００ｎｍのＰＡＥ膜７と、膜厚１５０ｎｍのＳｉＯＣ膜２８の積層膜からなる配線間絶縁膜内に設けられた配線溝にバリヤメタル層２３を介してＣｕ膜を埋め込んで形成された埋め込み配線である。
【００５４】
本実施形態例の半導体装置３０では、下層Ｃｕ埋め込み配線２３／４及び上層Ｃｕ埋め込み配線２３／２４の配線間絶縁膜が、従来のＰＡＥ膜２又は７とＳｉＯ2 膜（比誘電率４. １）の積層絶縁膜に代えて、ＰＡＥ膜２又７と比誘電率３. ５のＳｉＯＣ膜２８の積層絶縁膜を用いているので、従来のデュアルダマシン法による配線構造を有する半導体装置に比べて、下層配線及び上層配線の配線間容量が約５〜１０％程度低減する。
【００５５】
本実施形態例の半導体装置３０の配線間絶縁膜は、例示した膜種、膜厚、製法に限定されることはない。例えば、ＰＡＥ膜２又は７上のＳｉＯＣ膜２８は、加工特性と配線間容量の低減効果の観点から、炭素含有量が３原子％以上９原子％以下であることが好ましいものの、炭素含有量が６原子％に限られることはない。
【００５６】
半導体装置の製造方法の実施形態例１
本実施形態例は、本発明方法に係る半導体装置の製造方法を実施形態例１の半導体装置の製造に適用した実施形態の一例である。図２（ａ）と（ｂ）、図３（ｃ）と（ｄ）、図４（ｅ）と（ｆ）、及び図５（ｇ）と（ｈ）は、それぞれ、本実施形態例の方法により半導体装置にデュアルダマシン法による配線構造を形成する際の各工程の断面図である。
先ず、図２（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に、有機絶縁膜として例えば膜厚２００ｎｍのＰＡＥ膜２、ＰＡＥ膜２と、炭素含有量が６原子％で比誘電率が３．５程度の炭素含有酸化シリコン膜（ＳｉＯＣ膜）２８との積層膜からなる配線間絶縁膜を成膜し、次いで配線間絶縁膜に配線溝を形成し、続いて配線溝にバリアメタル膜２３を介して配線厚が２５０ｎｍの銅（Ｃｕ）膜を埋め込んで下層埋め込み配線４を形成する。
【００５７】
ＳｉＯＣ膜２８を成膜する際には、一例として、成膜装置として平行平板型プラズマＣＶＤ装置を、シリコン源としてトリメチルシランを使用し、トリメチルシランと酸素との流量比を約１：１とする。また、成膜条件として、基板温度を３５０℃、プラズマパワーを３００Ｗ、成膜雰囲気の圧力を５００Ｐａ程度にそれぞれ設定する。
以上の成膜条件により、炭素含有量が６原子％で比誘電率が３. ５程度のＳｉＯＣ膜２８を成膜することが出来る。
尚、ＳｉＯＣ膜２８は、先ず、膜厚１５０ｎｍ成膜し、配線溝にＣｕ埋め込み層を形成し、次いで研磨して出来上がり残膜を５０ｎｍに設定して、ＣｕＣＭＰ加工を行う。
【００５８】
続いて、Ｃｕ配線４上に酸化防止層として膜厚５０ｎｍの炭化シリコン（ＳｉＣ）膜５を成膜し、更に接続孔を貫通させる第１の絶縁膜（層間絶縁膜）として４００ｎｍ厚の炭素含有酸化シリコン（ＳｉＯＣ）膜６を成膜する。
ＳｉＣ膜５及びＳｉＯＣ膜６を成膜する際には、一例として、平行平板型プラズマＣＶＤ装置を用い、その際シリコン源として使用するガスは、どちらの膜の成膜の際にもメチルシランである。
また、成膜条件として、基板温度を３００〜４００℃、プラズマパワーを１５０〜３５０Ｗ、成膜雰囲気の圧力を１００〜１０００Ｐａ程度に設定する。
以上の成膜条件により、比誘電率が５. ０程度のＳｉＣ膜５、及び炭素含有量が１２原子％程度で、比誘電率が３. ０のＳｉＯＣ膜６を成膜することが出来る。
【００５９】
次に、ＳｉＯＣ膜６上に、第２の絶縁膜として比誘電率２. ６程度の有機ポリマー膜を成膜する。本実施形態例では、有機ポリマー膜としてポリアリールエーテル（ＰＡＥ）膜７を２００ｎｍ成膜する。有機ポリマー膜は、前駆体をスピンコート法により堆積した後、４００℃〜４５０℃のキュア処理を行って成膜することが出来る。
ＰＡＥ膜の他には、ＢＣＢ膜、ポリイミド膜、アモルファスカーボン膜などを用いることもできる。
続いて、ＰＡＥ膜７上に、順次、第３の絶縁膜兼第１マスク形成層として、更にはＰＡＥ膜７の保護層として機能する膜厚１５０ｎｍのＳｉＯＣ膜２８を成膜し、更に第２マスク形成層として膜厚１００ｎｍの窒化シリコン（ＳｉＮ）膜９を、及び第３マスク形成層として膜厚５０ｎｍのＳｉＯ2 膜１０を成膜する。後述するように、ＰＡＥ膜７及びＳｉＯＣ膜２８の積層膜は、上層配線の配線間絶縁膜として機能する。
次いで、配線溝パターンをレジストパターンとして有するレジストマスク１１をＳｉＯ2 膜１０上に形成する。
【００６０】
第３の絶縁膜兼第１マスク形成層のＳｉＯＣ膜２８は、下層配線の配線間絶縁膜としてＰＡＥ膜２上に成膜したＳｉＯＣ膜２８と同様に比誘電率３．５程度で炭素含有量が６原子％のＳｉＯＣ膜であって、下層配線の配線間絶縁膜のＳｉＯＣ膜２８と同様に成膜する。
第３マスク形成層としてのＳｉＯ2 膜１０は、例えばシリコン源としてモノシラン（ＳｉＨ4 ）を用い、酸化剤として一酸化二窒素（Ｎ2 Ｏ）ガスを用いたプラズマＣＶＤ法により成膜することが出来る。
また、第２マスク形成層であるＳｉＮ膜９は、ＳｉＯ2 膜１０の成膜と同様のプラズマＣＶＤ装置により、例えばシリコン源としてモノシラン（ＳｉＨ4 ）を、窒化剤としてアンモニア（ＮＨ3 ）ガスを、酸化剤として一酸化二窒素（Ｎ2 Ｏ）ガスを用い、不活性ガスをキャリアガスにして成膜することが出来る。
【００６１】
次に、図２（ｂ）に示すように、レジストマスク１１上からドライエッチング法により、第３マスク形成層であるＳｉＯ2 膜１０をエッチングして、配線溝中間パターン１３を有する第３のマスク１０′を形成する。
レジストマスク１１を用いてＳｉＯ2 膜１０をエッチングする際には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン（Ｃ4 Ｆ8 ）、一酸化炭素（ＣＯ）、及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ4 Ｆ8 ：ＣＯ：Ａｒ）を１：５：２０、バイアスパワーを１２００Ｗ、基板温度を２０℃に設定する。
このエッチング条件下では、ＳｉＮ膜に対して１０以上のエッチング選択比（ＳｉＯ2 ／ＳｉＮ）を得ることが出来るので、下地の第２マスク形成層であるＳｉＮ膜９がエッチングされるようなことは殆ど生じない。
ＳｉＯ2 膜１０をエッチングした後、例えば酸素（Ｏ2 ）プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、レジストマスク１１及びエッチング処理の際に生じた残留付着物を完全に除去する。
【００６２】
次に、図３（ｃ）に示すように、接続孔パターン１４′の少なくとも一部が、配線溝中間パターン１３を構成する第３のマスク１０′（ＳｉＯ2 膜１０）に重なるようにして、残存するＳｉＯ2 膜１０及びＳｉＮ膜９上に、接続孔パターン１４′を有するレジストマスク１２を形成する。
レジストマスク１２の形成に際し、配線溝中間パターン１３を構成するＳｉＯ2 膜１０により生じた段差は、概ねＳｉＯ2 膜１０の膜厚である５０ｎｍ程度に抑えられるので、平坦部にレジストマスクを形成する場合とほぼ同等のリソグラフィー特性にて、良好な接続孔のレジストパターン形状を得ることができる。
また、塗布系の反射防止膜（ＢＡＲＣ）を併用する場合でも、配線溝中間パターン１３の寸法や疎密具合により、ＢＡＲＣの埋め込み形状の変動を微少に抑えることができるので、露光処理時のレジスト形状悪化や、寸法変動の原因となる焦点深度ばらつきを低減することができる。
【００６３】
続いて、接続孔パターン１４′を有するレジストマスク１２を用いて、ドライエッチング法により、接続孔形成領域に存在する第３のマスク１０′（ＳｉＯ2 膜１０）、第２マスク形成層であるＳｉＮ膜９、及び第１マスク形成層であるＳｉＯＣ膜２８をエッチングし、続いて残存するＳｉＮ膜９を第２のマスク９′としてＰＡＥ膜７をエッチングして、図３（ｄ）に示すように、ＳｉＯＣ膜６を露出させる接続孔１４を開口する。
残存するＳｉＯ2 膜１０は、配線溝パターン１３′を有するマスク１０′を構成する。
尚、レジストマスク１２は、ＰＡＥ膜７をエッチング加工する際に、同時に除去することが出来る。
【００６４】
ＳｉＯ2 膜１０からＳｉＯＣ膜２８までエッチングして接続孔１４を開口する際には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン（Ｃ4 Ｆ8 ）及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ4 Ｆ8 ：Ａｒ）を１：４、バイアスパワーを４００Ｗ、基板温度を２０℃に設定する。
【００６５】
本実施形態例では、このエッチング条件下でエッチング選択比（ＳｉＯ2 ／ＳｉＮ又はＳｉＯＣ／ＳｉＮ）が１前後となり、１ステップで三層からなる第１から第３マスク形成層をエッチングして接続孔１４を開口している。
しかし、これに限らず、レジスト選択比やエッチング変換差等が問題になる場合は、３ステップエッチングにより、順次、第１マスク形成層、第２マスク形成層、及び第３マスク形成層をエッチングして、下地マスク形成層又は下地絶縁膜に対し選択的に対象マスク形成層を順次エッチングしていくようにすることも可能である。
【００６６】
また、ＰＡＥ膜７の接続孔開口は、通常の高密度プラズマエッチング装置を用い、エッチングガスとして例えばアンモニア（ＮＨ3 ）を用い、ＲＦパワーを１５０Ｗ、基板温度を２０℃に設定する。
このエッチング条件下で、レジストマスク１２のエッチングレートはＰＡＥ膜７のそれとほぼ同等であるから、ＰＡＥ膜７の開口中にレジストマスク１２は減肉して行くが、第２のマスク９′（ＳｉＮ膜９）がエッチングマスクとして機能して、良好な接続孔の開口形状を得ることが出来る。
因みに、ＰＡＥ膜７のエッチング条件下で、ＳｉＮ膜、ＳｉＯ2 膜、及びＳｉＯＣ膜に対するエッチング選択比は１００以上になる。
【００６７】
次に、図４（ｅ）に示すように、配線溝パターン１３′を有する第３のマスク１０′（ＳｉＯ2 膜１０）を用いて、ドライエッチング法により、ＳｉＮ膜９をエッチングして配線溝パターン１５を有する第２のマスク９′をＳｉＯＣ膜２８上に形成する。
ＳｉＮ膜９のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置を使用して、例えばエッチングガスとしてジフルオルメタン（ＣＨ2 Ｆ2 ）、酸素（Ｏ2 ）、及びアルゴン（Ａｒ）を用い、ガス流量比（ＣＨ2 Ｆ2 ：Ｏ2 ：Ａｒ）を２：１：５、及びバイアスパワーを１００Ｗに設定する。
このエッチング条件下で、ＳｉＯ2 膜に対するエッチング選択比（ＳｉＮ／ＳｉＯ2 ）が３程度になるので、第３マスク形成層であるＳｉＯ2 膜１０の膜厚が５０ｎｍ程度であれば、第２マスク形成層である膜厚１００ｎｍのＳｉＮ膜９をエッチングする際、ＳｉＯ2 膜１０の減肉に対して十分な余裕をもって配線溝パターン１５を開口することが出来る。
【００６８】
また、第３のマスク１０′を用いた第２マスク形成層のＳｉＮ膜９のエッチング工程では、接続孔１４の底部に露出するＳｉＯＣ膜６が途中までエッチングされ、接続孔１４を掘り下げた接続孔１６を開口させることができる。
このエッチング条件下のＳｉＯＣ膜に対するエッチング選択比（ＳｉＮ／ＳｉＮ）は１弱にすることができるので、１００ｎｍ厚のＳｉＮ膜９をエッチングする場合、必要なオーバーエッチング量を含めて接続孔１６はＳｉＯＣ膜６内に１５０〜２００ｎｍの深さまで掘り下げられることになる。
【００６９】
次に、第１のマスク２８′（ＳｉＯＣ膜２８）をマスクにして、ＳｉＯＣ膜６の下部層をエッチングして、図４（ｆ）に示すように、ＳｉＣ膜５を露出させる接続孔１７を開口する。
この際、配線溝パターン１５が形成された第２のマスク９′（ＳｉＮ膜９）を用いて、配線溝領域に残存するＳｉＯＣ膜２８を同時に除去して配線溝パターンの開口部１８を有する第３のマスク２８′（ＳｉＯＣ膜２８）を形成する。
【００７０】
このエッチングは、例えば一般的なマグネトロン方式のエッチング装置を使用し、例えばエッチングガスとしてのオクタフルオロシクロペンテン（Ｃ5 Ｆ8 ）、一酸化炭素（ＣＯ）、アルゴン（Ａｒ）、及び酸素（Ｏ2 ）を用い、ガス流量比（Ｃ5 Ｆ8 ：ＣＯ：Ａｒ：Ｏ2 ）を１：１０：５：１、バイアスパワーを１６００Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下で、ＳｉＮ膜に対する１０以上のエッチング選択比（ＳｉＯＣ／ＳｉＮ）を得ることが出来るので、接続孔底部に残る膜厚２００〜２５０ｎｍのＳｉＯＣ膜６をエッチングする際、第２のマスクのＳｉＮ膜９の膜厚が１００ｎｍあれば、ＳｉＮ膜９の減肉に対して十分に余裕を持って配線溝上方の広がりや肩落ちを抑制した良好な開口形状を得ることが出来る。
また、配線溝領域に残存する低炭素ＳｉＯＣ膜２８は、広い開口部でも、急峻なエッチング量低下を招かないように、炭素含有量が６原子％程度に調整されているので、改変案のように、幅広開口パターンでのエッチング残りを発生させることもない。
【００７１】
続いて、図５（ｇ）に示すように、第３のマスク２８′（ＳｉＯＣ膜２８）を使って開口部１８の底部に残存するＰＡＥ膜７をエッチングして、配線溝２０をＳｉＯＣ膜６上に開口する。同時に接続孔１７の底部にあるＳｉＣ膜５をエッチングすることにより、接続孔１７′をＣｕ埋め込み層４に連通させた所定のデュアルダマシン加工を完了することができる。
尚、ＳｉＯＣ膜２８上に残存するＳｉＮ膜９は、接続孔１７底部のＳｉＣ膜５をエッチングする過程で除去される。
【００７２】
この時、接続孔１７′と下層配線４とが合わせずれを起こした部分ではＳｉＯＣ膜２８が、図５（ｇ）の″Ａ″に示すように、露出するが、ＳｉＯＣ膜２８の炭素含有量を６原子％程度に調整されているので、エッチング選択比（ＳｉＣ／ＳｉＯＣ又はＳｉＮ／ＳｉＯＣ）を２程度まで確保することができることにより、改変案のようなスリット状の顕著な掘れが発生することはない。
また、同様の理由により、第２のマスク９′（ＳｉＮ膜９）の下に残存するＳｉＯＣ膜２８でも、配線パターンの開口部１８の肩落ちの発生もなく、良好な開口形状を得ることが出来る。
【００７３】
配線溝２０を開口するＰＡＥ膜７のエッチングは、通常の高密度プラズマエッチング装置を使用して、エッチングガスには例えばアンモニア（ＮＨ3 ）を用い、ＲＦパワーを１５０Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下で、ＳｉＯＣ膜２８に対するエッチング選択比は、１００以上になるので、深さばらつき無く、制御性良く配線溝の開口を行うことが出来る。
【００７４】
接続孔１７の底部にあるＳｉＣ膜５のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてジフルオルメタン（ＣＨ2 Ｆ2 ）、酸素（Ｏ2 ）、及びアルゴン（Ａｒ）を用い、ガス流量比（ＣＨ2 Ｆ2 ：Ｏ2 ：Ａｒ）を２：１：５、バイアスパワーを１００Ｗに設定する。
但し、上記エッチング条件ではＳｉＯＣ膜６に対する選択比は１前後であるため、配線溝２０の底部のＳｉＯＣ膜６の膜掘れが問題になるならば、ＰＡＥ膜７への配線溝開口前に、ＳｉＣ膜５のエッチングを行うことも出来る。
【００７５】
しかるべき薬液を用いた後処理、及びＲＦスパッタリング処理により、配線溝２０や接続孔１７の側壁に残留するエッチング付着物を除去し、接続孔１７′底部のＣｕ変質層を正常のＣｕ層に転化した後、図５（ｈ）に示すように、例えばバリアメタルとしてＴａ膜２３をスパッタリング法により成膜し、Ｃｕ膜２４を電解めっき法あるいはスパッタリング法により堆積し、接続孔１７′と配線溝２０への導電膜の埋め込みを同時に行う。
更に、堆積したＴａ膜２３、Ｃｕ膜２４のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去することにより、図１に示すデュアルダマシン構造の多層配線構造を形成することができる。
本実施形態例では、最終的な上層配線の膜厚を例えば２５０ｎｍ程度となるように調整する。また、下層配線パターンと同様、酸化防止層として例えばＳｉＣ膜２７をデュアルダマシン配線１８上に成膜する。
【００７６】
本実施形態例では、ＳｉＯＣ膜２８中の炭素含有量を６原子％に規制することにより、図４（ｆ）に示す開口部１８の開口の際、エッチング速度を高めて幅広配線溝でのＳｉＯＣ膜２８の残存を防止することがでる。また、ＳｉＯＣ膜２８中の炭素含有量を６原子％に規制することにより、ＳｉＣ膜／ＳｉＯＣ膜又はＳｉＮ膜／ＳｉＯＣ膜のエッチング選択比を１．５以上に維持することができるので、図５（ｇ）の接続孔１７の開口の際、改変案で生じたような下層配線４の配線間絶縁膜のスリット状の掘れの発生、及び上層配線の配線溝２０の開口部の肩落ち形状の発生を防止することができる。従って、所定の形状の配線構造をデュアルダマシン法により容易に形成することができる。
【００７７】
更には、従来のＳｉＯ2 膜（比誘電率４. １）をＳｉＯＣ膜２８に代え、ＳｉＯＣ膜２８中の炭素含有量を６原子％に規制してＳｉＯＣ膜２８の比誘電率を３. ５にまで低誘電率化することにより、ＰＡＥ膜７とＳｉＯＣ膜２８の積層膜からなる配線間絶縁膜の比誘電率を低減しているので、従来のデュアルダマシン法による配線構造に比べて、下層配線及び上層配線の配線間容量を約５〜１０％程度低減することができる。
【００７８】
本工程を経て形成されたデュアルダマシン構造の多層配線は、接続孔パターンを有するレジストマスク１２を形成する際、下地層の段差が残存ＳｉＯ2 膜１０の膜厚５０ｎｍ程度に抑えられるので、高精度の接続孔パターンを有するレジストマスクを形成することができる。高精度の接続孔パターンを有するレジストマスクを使うことにより、微細寸法の接続孔開口を配線溝の形状悪化無く安定して形成することができる。
これにより、良好なヴィアコンタント特性を得ることが出来る。
【００７９】
尚、本実施形態例で示した絶縁膜は、例示した膜種、膜厚、製法に限定されることはない。例えば、ＰＡＥ膜２又は７上に保護層及び第３の絶縁膜兼第１マスク形成層として堆積したＳｉＯＣ膜２８は、加工特性と配線間容量の低減効果の観点から、炭素含有量が３原子％以上９原子％以下であることが好ましいものの、炭素含有量が６原子％に限られることはない。
また、ＳｉＯＣ膜２８の成膜方法は、平行平板型プラズマＣＶＤ装置を使ったプラズマＣＶＤ法には限定されず、高密度プラズマＣＶＤ法、スピンコート法により堆積しても良い。
【００８０】
半導体装置の実施形態例２
本実施形態例は第２の発明に係る半導体装置の実施形態の一例であって、図６は本実施形態例の半導体装置の構成を示す断面図である。図６に示す部位のうち図１と同じものには同じ符号を付している。
本実施形態例の半導体装置４０は、図６に示すように、配線間絶縁膜の構成を除いて、実施形態例１の半導体装置３０と同じ構成を備えている。即ち、本実施形態例の半導体装置４０は、下層Ｃｕ埋め込み配線４と、下層Ｃｕ埋め込み配線４の酸化防止膜として成膜されている膜厚５０ｎｍのＳｉＣ膜５及び膜厚４００ｎｍのＳｉＯＣ膜６からなる層間絶縁膜と、ＳｉＣ膜５及びＳｉＯＣ膜６を貫通するコンタクトプラグ２９を介して下層Ｃｕ埋め込み配線４に導通する上層Ｃｕ埋め込み配線２３／２４とを有し、コンタクトプラグ２９及び上層Ｃｕ埋め込み配線２３／２４がデュアルダマシン法により同じ埋め込み工程で形成された配線構造を有する。
ＳｉＯＣ膜６は、炭素含有量が約１２原子％で、比誘電率が３．０程度の膜である。
【００８１】
本実施形態例では、下層Ｃｕ埋め込み配線４は、下地絶縁膜１上に形成された、有機絶縁膜、例えば膜厚２００ｎｍのＰＡＥ膜２、膜厚２０ｎｍのＳｉＯＣ膜３、及び膜厚３０ｎｍのＳｉＯＣ膜２８の積層絶縁膜内に設けられた配線溝をバリヤメタル層２３を介してＣｕ膜を埋め込んで形成された、配線厚が２５０ｎｍの埋め込み配線である。
ＳｉＯＣ膜３は、炭素含有量が約１２原子％で、比誘電率が約３．０のＳｉＯＣ膜であり、一方、ＳｉＯＣ膜２８は、炭素含有量が約６原子％で、比誘電率が３．５程度のＳｉＯＣ膜である。尚、ＳｉＯＣ膜２８は、ＳｉＯＣ膜３上に膜厚１３０ｎｍ成膜し、配線溝にＣｕ膜を埋め込んだ後、出来上がり残膜を３０ｎｍになるように設定して、ＣｕＣＭＰ加工を行う。これは、後述の上層Ｃｕ埋め込み配線の配線間絶縁膜についても同様である。
また、ＰＡＥ膜２は比誘電率が２．６程度の有機絶縁膜である。図１中、５はデュアルダマシン法による上層Ｃｕ埋め込み配線の形成中、下層Ｃｕ埋め込み配線４を保護する膜厚５０ｎｍの酸化防止膜である。
【００８２】
上層Ｃｕ埋め込み配線２４は、膜厚２００ｎｍのＰＡＥ膜７、膜厚２０ｎｍのＳｉＯＣ膜８、及び膜厚３０ｎｍのＳｉＯＣ膜２８の積層膜からなる配線間絶縁膜内に設けられた配線溝をバリヤメタル層２３を介してＣｕ膜を埋め込んで形成された埋め込み配線である。
ＳｉＯＣ膜８は炭素含有量が約１２原子％で、比誘電率が約３．０のＳｉＯＣ膜である。また、ＰＡＥ膜７は比誘電率が２．６程度の有機絶縁膜である。
【００８３】
本実施形態例の半導体装置４０では、下層Ｃｕ埋め込み配線２３／４及び上層Ｃｕ埋め込み配線２３／２４の配線間絶縁膜が、従来のＰＡＥ膜２又は７とＳｉＯ2 膜（比誘電率４. １）との積層絶縁膜に代えて、ＰＡＥ膜２又７、比誘電率３．５のＳｉＯＣ膜８、及び比誘電率３. ０のＳｉＯＣ膜２８の積層絶縁膜を用いているので、従来のデュアルダマシン法による配線構造に比べて下層配線及び上層配線の配線間容量が約８〜１３％程度低減することが可能となり、実施形態例１の半導体装置に比べて、更に、配線間容量を低減できる。
【００８４】
実施形態例２の半導体装置４０の配線間絶縁膜は、例示した膜種、膜厚、製法に限定されることはない。例えば、ＰＡＥ膜２又は７上に堆積したＳｉＯＣ膜２８は、加工特性と配線間容量の低減効果の観点から、炭素含有量が３原子％以上９原子％以下であることが好ましいものの、炭素含有量が６原子％に限られることはない。また、同様に、ＳｉＯＣ膜８の炭素含有量も１２原子％に限られるものではない。
【００８５】
尚、以下の記載は、実施形態例１及び２の半導体装置の双方に関するものである。
実施形態例１及び２の半導体装置３０、４０では、Ｃｕ膜の酸化防止層としてＳｉＣ膜５、２７を設けているが、ＳｉＣ膜に限らず、ＣＶＤ法により成膜したＳｉＮ膜でもよく、またＳｉＣ膜中に窒素（Ｎ2 ）や水素（Ｈ）等の軽元素が含有した膜やそれらの積層構造を用いることも可能である。
接続孔部の層間絶縁膜となるＳｉＯＣ膜６は、ＳｉＯＣ膜の代わりに、例えばＣＶＤ法により成膜されたＳｉＯＦ膜やＳｉＯ2 膜、或いはスピンコート法により形成されるＭＳＱ膜やＨＳＱ膜でもよい。
上層Ｃｕ埋め込み配線２３／２４の配線間絶縁膜となるＰＡＥ膜７は、ＰＡＥ膜に代えて、ポリアリレンエーテル膜、アモルファスカーボン膜、ポリテトラトラフロロエチレン膜の適用が可能である。更には、キセロゲル膜、多孔質構造を有するＭＳＱ膜や有機ポリマー等を用いてもよく、これらを組み合わせた積層膜でもよい。
【００８６】
半導体装置の製造方法の実施形態例２
本実施形態例は、本発明方法に係る半導体装置の製造方法を実施形態例２の半導体装置の製造に適用した実施形態の一例である。図７（ａ）と（ｂ）、図８（ｃ）と（ｄ）、図９（ｅ）と（ｆ）、及び図１０（ｇ）と（ｈ）は、それぞれ、本実施形態例の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
実施形態例１と同様に、図７（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に、有機絶縁膜として例えばＰＡＥ膜２と、炭素含有量が約１２原子％のＳｉＯＣ膜３と、炭素含有量が約６原子％のＳｉＯＣ膜２８とからなる積層膜を配線間絶縁膜にして、配線厚２５０ｎｍの銅（Ｃｕ）膜の埋め込み配線４を形成する。
【００８７】
ＳｉＯＣ膜３及びＳｉＯＣ膜２８を成膜する際には、成膜装置として平行平板型プラズマＣＶＤ装置を、シリコン源としてトリメチルシランを使用し、ＳｉＯＣ膜３の成膜の際にはトリメチルシランと酸素との流量比を約２：１とし、ＳｉＯＣ膜２８の成膜の際にはトリメチルシランと酸素との流量比を約１：１とする。また、成膜条件として、基板温度を３５０℃、プラズマパワーを３００Ｗ、成膜雰囲気の圧力を５００Ｐａ程度にそれぞれ設定する。
以上の成膜条件により、比誘電率がそれぞれ３．０程度及び３. ５程度のＳｉＯＣ膜８及びＳｉＯＣ膜２８を成膜することが出来る。
尚、ＳｉＯＣ膜２８は、先ず、ＳｉＯＣ膜３上に、膜厚１３０ｎｍ成膜し、配線溝にＣｕ膜を埋め込んだ後、出来上がり残膜を３０ｎｍになるように設定して、ＣｕＣＭＰ加工を行う。
【００８８】
続いて、実施形態例１と同様にして、Ｃｕ配線４上に酸化防止層として膜厚５０ｎｍの炭化シリコン（ＳｉＣ）膜５、４００ｎｍ厚の炭素含有酸化シリコン（ＳｉＯＣ）膜６、及び有機ポリマーとして比誘電率２. ６程度で膜厚２００ｎｍのポリアリールエーテル（ＰＡＥ）膜７を成膜する。
【００８９】
次に、本実施形態例では、ＰＡＥ膜７上に、炭素含有量が１２原子％で膜厚が２０ｎｍのＳｉＯＣ膜８及び炭素含有量が６原子％で膜厚が１３０ｎｍのＳｉＯＣ膜２８の積層膜を成膜して、ＰＡＥ膜７の保護層及び第３の絶縁膜兼第１マスク形成層として機能させる。
続いて、順次、第２マスク形成層として例えば膜厚１００ｎｍの窒化シリコン（ＳｉＮ）膜９、及び第３マスク形成層として膜厚５０ｎｍの酸化シリコン（ＳｉＯ2 ）膜１０を成膜する。
次いで、配線溝パターンをレジストパターンとして有するレジストマスク１１をＳｉＯ2 膜１０上に形成する。
【００９０】
第３の絶縁膜兼第１マスク形成層となるＳｉＯＣ膜８及びＳｉＯＣ膜２８を成膜する際には、下層配線層間のＰＡＥ膜２上に成膜したＳｉＯＣ膜３及びＳｉＯＣ膜２８とそれぞれ同様にして成膜することにより、比誘電率がそれぞれ３．０及び３．５程度のＳｉＯＣ膜３及び２８を成膜することができる。
第３の絶縁膜兼第３マスク形成層となるＳｉＯ2 膜１０は、実施形態例１と同様に、例えばシリコン源としてモノシラン（ＳｉＨ4 ）を用い、酸化剤として一酸化二窒素（Ｎ2 Ｏ）ガスを用いたプラズマＣＶＤ法により成膜することが出来る。
また、第２マスク形成層となるＳｉＮ膜９は、実施形態例１と同様に、ＳｉＯ2 膜１０の成膜と同様のプラズマＣＶＤ装置により、例えばシリコン源としてモノシラン（ＳｉＨ4 ）を、窒化剤としてアンモニア（ＮＨ3 ）ガスを、酸化剤として一酸化二窒素（Ｎ2 Ｏ）ガスを用い、不活性ガスをキャリアガスにして成膜することが出来る。
【００９１】
次に、図７（ｂ）に示すように、レジストマスク１１上からドライエッチング法により、ＳｉＯ2 膜１０をエッチングして、配線溝中間パターン１３を有する第３のマスク１０′を形成する。
レジストマスク１１を用いてＳｉＯ2 膜１０をエッチングする際には、実施形態例１と同様に、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン（Ｃ4 Ｆ8 ）、一酸化炭素（ＣＯ）、及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ4 Ｆ8 ：ＣＯ：Ａｒ）を１：５：２０、バイアスパワーを１２００Ｗ、基板温度を２０℃に設定する。
このエッチング条件下では、ＳｉＮ膜に対して１０以上のエッチング選択比（ＳｉＯ2 ／ＳｉＮ）を得ることが出来るので、下地の第２マスク形成層であるＳｉＮ膜９がエッチングされるようなことは殆ど生じない。
ＳｉＯ2 膜１０をエッチングした後、例えば酸素（Ｏ2 ）プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、レジストマスク１１及びエッチング処理の際に生じた残留付着物を完全に除去する。
【００９２】
次に、図８（ｃ）に示すように、実施形態例１と同様に、接続孔パターンの少なくとも一部が、配線溝中間パターン１３を構成する第３のマスク１０′（ＳｉＯ2 膜１０）に重なるようにして、残存するＳｉＯ2 膜１０及びＳｉＮ膜９上に、接続孔パターン１４′を有するレジストマスク１２を形成する。
レジストマスク１２の形成に際し、配線溝中間パターン１３を構成するＳｉＯ2 膜１０により生じた段差は、概ねＳｉＯ2 膜１０の膜厚である５０ｎｍ程度に抑えられるので、平坦部にレジストマスクを形成する場合とほぼ同等のリソグラフィー特性にて、良好な接続孔のレジストパターン形状を得ることができる。
また、塗布系の反射防止膜（ＢＡＲＣ）を併用する場合でも、配線溝パターン１３の寸法や疎密具合により、ＢＡＲＣの埋め込み形状の変動を微少に抑えることができるので、露光処理時のレジスト形状悪化や、寸法変動の原因となる焦点深度ばらつきを低減することができる。
【００９３】
続いて、接続孔パターン１４′を有するレジストマスク１２を用いて、ドライエッチング法により、接続孔形成領域に存在する第３のマスク１０′（ＳｉＯ2 膜１０）、第２マスク形成層であるＳｉＮ膜９、並びに第１マスク形成層であるＳｉＯＣ膜２８及び８の積層膜をエッチングする。続いて、残存するＳｉＮ膜９を第２のマスクとしてＰＡＥ膜７をエッチングして、図８（ｄ）に示すように、ＳｉＯＣ膜６を露出させる接続孔１４を開口する。
尚、レジストマスク１２は、ＰＡＥ膜７をエッチング加工する際に、同時に除去することが出来る。
残存するＳｉＯ2 膜１０は、配線溝パターン１３′を構成する第３のマスク１０′を形成し、また、エッチングされたＳｉＮ膜９は、接続孔パターンを有する第２のマスク９′を構成する。
【００９４】
ＳｉＯ2 膜１０からＳｉＯＣ膜２８、８までエッチングして接続孔１４を開口する際には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン（Ｃ4 Ｆ8 ）及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ4 Ｆ8 ：Ａｒ）を１：４、バイアスパワーを４００Ｗ、基板温度を２０℃に設定する。
【００９５】
本実施形態例では、このエッチング条件下でエッチング選択比（ＳｉＯ2 ／ＳｉＮ又はＳｉＯＣ／ＳｉＮ）が１前後となり、１ステップで三層からなる第１から第３マスク形成層をエッチングして接続孔１４を開口している。
しかし、これに限らず、レジスト選択比やエッチング変換差等が問題になる場合は、３ステップエッチングにより順次第１マスク形成層、第２マスク形成層、及び第３マスク形成層をエッチングして、下地マスク形成層又は下地絶縁膜に対し選択的に対象マスク形成層を順次エッチングしていくようにすることも可能である。
【００９６】
また、ＰＡＥ膜７の接続孔開口は、実施形態例１と同様に、通常の高密度プラズマエッチング装置を用い、エッチングガスとして例えばアンモニア（ＮＨ3 ）を用い、ＲＦパワーを１５０Ｗ、基板温度を２０℃に設定する。
このエッチング条件下で、レジストマスク１２のエッチングレートはＰＡＥ膜７のそれとほぼ同等であるから、ＰＡＥ膜７の開口中にレジストマスク１２は減肉して行くが、第２のマスクであるＳｉＮ膜９がエッチングマスクとして機能して、良好な接続孔の開口形状を得ることが出来る。
因みに、ＰＡＥ膜７のエッチング条件下で、ＳｉＮ膜、ＳｉＯ2 膜、及びＳｉＯＣ膜に対するエッチング選択比は１００以上になる。
【００９７】
次に、図９（ｅ）に示すように、実施形態例１と同様に、配線溝パターン１３′を有する第３のマスク１０′（ＳｉＯ2 膜１０）を用いて、ドライエッチング法により、ＳｉＮ膜９をエッチングして配線溝パターン１５を有する第２のマスク９′を形成する。
ＳｉＮ膜９のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置を使用して、例えばエッチングガスとしてジフルオルメタン（ＣＨ2 Ｆ2 ）、酸素（Ｏ2 ）、及びアルゴン（Ａｒ）を用い、ガス流量比（ＣＨ2 Ｆ2 ：Ｏ2 ：Ａｒ）を２：１：５、及びバイアスパワーを１００Ｗに設定する。
このエッチング条件下で、ＳｉＯ2 膜に対するエッチング選択比（ＳｉＮ／ＳｉＯ2 ）が３程度になるので、第３マスク形成層であるＳｉＯ2 膜１０の膜厚が５０ｎｍ程度であれば、第２マスク形成層である膜厚１００ｎｍのＳｉＮ膜９をエッチングする際、ＳｉＯ2 膜１０の減肉に対して十分な余裕をもって配線溝パターン１５を開口することが出来る。
【００９８】
また、第３のマスク１０′（ＳｉＯ2 膜１０）を用いた、第２マスク形成層のＳｉＮ膜９のエッチング工程では、接続孔１４の底部に露出するＳｉＯＣ膜６が途中までエッチングされ、接続孔１４を掘り下げた接続孔１６を開口させることができる。
このエッチング条件下のＳｉＯＣ膜に対するエッチング選択比（ＳｉＮ／ＳｉＮ）は１弱にすることができるので、１００ｎｍ厚のＳｉＮ膜９をエッチングする場合、必要なオーバーエッチング量を含めて接続孔１６はＳｉＯＣ膜６内に１５０〜２００ｎｍの深さまで掘り下げられることになる。
【００９９】
次に、第１のマスク２８′（ＳｉＯＣ膜２８）をマスクにして、ＳｉＯＣ膜６の下部層をエッチングして、図９（ｆ）に示すように、ＳｉＣ膜５を露出させる接続孔１７を開口する。
この際、配線溝パターン１５が形成された第２のマスク９′（ＳｉＮ膜９）を用いて、配線溝領域に残存する第１のマスク２８′（ＳｉＯＣ膜２８）及びＳｉＯＣ膜８を同時に除去して開口部１８を形成する。
【０１００】
このエッチングは、例えば一般的なマグネトロン方式のエッチング装置を使用し、例えばエッチングガスとしてのオクタフルオロシクロペンテン（Ｃ5 Ｆ8 ）、一酸化炭素（ＣＯ）、アルゴン（Ａｒ）、及び酸素（Ｏ2 ）を用い、ガス流量比（Ｃ5 Ｆ8 ：ＣＯ：Ａｒ：Ｏ2 ）を１：１０：５：１、バイアスパワーを１６００Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下で、ＳｉＮ膜に対する１０以上のエッチング選択比（ＳｉＯＣ／ＳｉＮ）を得ることが出来るので、接続孔底部に残る膜厚２００〜２５０ｎｍのＳｉＯＣ膜６をエッチングする際、第２のマスク９′（ＳｉＮ膜９）の膜厚が１００ｎｍあれば、ＳｉＮ膜９の減肉に対して十分に余裕を持って配線溝上方の広がりや肩落ちを抑制した良好な開口形状を得ることが出来る。
【０１０１】
また、配線溝領域に残存する低炭素含有量のＳｉＯＣ膜２８は、実験例１で説明したように、広い開口部でも、急峻なエッチング量低下を招かないように、炭素含有量が６原子％程度に調整されているので、改変案のように、幅広開口パターンでのエッチング残りを発生させることもない。
尚、仮にこの工程で、ＳｉＯＣ膜８が多少残存しても、引き続いて行う、接続孔１７底部のＳｉＣ膜５の開口、及び第２のマスク９′（ＳｉＮ膜９）によるＰＡＥ膜７の開口の際に除去することができる。
【０１０２】
続いて、図１０（ｇ）に示すように、第２のマスク９′（ＳｉＮ膜９）を使って、開口部１８の底部に残存するＰＡＥ膜７をエッチングして、配線溝２０を形成すると共に接続孔１７底部にあるＳｉＣ膜５をエッチングすることにより、接続孔１７をＣｕ埋め込み層４に連通させて接続孔１７′とし、所定のデュアルダマシン加工を完了することができる。
尚、ＳｉＯＣ膜２８上に残存するＳｉＮ膜９は、接続孔１７底部のＳｉＣ膜５をエッチングする過程で除去される。
【０１０３】
この時、接続孔１７′と下層配線４とが合わせずれを起こした部分のＳｉＣ膜５の直下にはＳｉＯＣ膜２８が、図１０（ｇ）のＡに示すように、露出するものの、炭素含有量を６原子％程度に調整されているので、エッチング選択比（ＳｉＣ／ＳｉＯＣ又はＳｉＮ／ＳｉＯＣ）を２程度まで確保することができることにより、図１０（ｇ）のＡに示すように、多少の堀りが発生するものの、改変案のようにスリット状に顕著な掘れが発生することはない。
また、同様の理由により、第２のマスク９′（ＳｉＮ膜９）の下に残存する低炭素ＳｉＯＣ膜２８では、改変案のように配線パターンの開口部の肩落ちの発生もなく、良好な開口形状を得ることが出来る。
【０１０４】
配線溝２０を開口するＰＡＥ膜７のエッチングは、実施形態例１と同様に、通常の高密度プラズマエッチング装置を使用して、エッチングガスには例えばアンモニア（ＮＨ3 ）を用い、ＲＦパワーを１５０Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下で、ＳｉＯＣ膜２８に対するエッチング選択比は、１００以上になるので、深さばらつき無く、制御性良く配線溝の開口を行うことが出来る。
【０１０５】
接続孔１７の底部にあるＳｉＣ膜５のエッチングは、実施形態例１と同様に、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてジフルオルメタン（ＣＨ2 Ｆ2 ）、酸素（Ｏ2 ）、及びアルゴン（Ａｒ）を用い、ガス流量比（ＣＨ2 Ｆ2 ：Ｏ2 ：Ａｒ）を２：１：５、バイアスパワーを１００Ｗに設定する。
但し、上記エッチング条件ではＳｉＯＣ膜６に対する選択比は１前後であるため、配線溝２０の底部のＳｉＯＣ膜６の膜掘れが問題になるならば、ＰＡＥ膜７への配線溝開口前に、ＳｉＣ膜５のエッチングを行うことも出来る。
【０１０６】
しかるべき薬液を用いた後処理、及びＲＦスパッタリング処理により、配線溝２０や接続孔１７の側壁に残留するエッチング付着物を除去し、接続孔１７底部のＣｕ変質層を正常のＣｕ層に転化した後、図１０（ｈ）に示すように、例えばバリアメタルとしてＴａ膜２３をスパッタリング法により成膜し、Ｃｕ膜２４を電解めっき法あるいはスパッタリング法により堆積し、配線溝２０と接続孔１７′への導電膜の埋め込みを同時に行う。
【０１０７】
更に、堆積したＴａ膜２３、Ｃｕ膜２４のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去することにより、図６に示すように、デュアルダマシン構造の多層配線構造を形成することができる。
本実施形態例では、最終的な上層配線の膜厚を例えば２５０ｎｍ程度となるように調整する。これにより、ＰＡＥ膜７の保護層であるＳｉＯＣ膜２８は約３０ｎｍの残膜となる。下層配線パターンと同様、酸化防止層として例えばＳｉＣ膜２７をデュアルダマシン配線１８上に成膜する。
【０１０８】
本実施形態例では、下層Ｃｕ埋め込み配線２３／４及び上層Ｃｕ埋め込み配線２３／２４の配線間絶縁膜が、従来のＰＡＥ膜２又は７とＳｉＯ2 膜（比誘電率４. １）の積層絶縁膜に代えて、ＰＡＥ膜２又は７と比誘電率３．５のＳｉＯＣ膜８と比誘電率３. ０のＳｉＯＣ膜２８の積層絶縁膜を用いているので、積層絶縁膜の比誘電率が低下し、従来のデュアルダマシン法による配線構造に比べて、下層配線及び上層配線の配線間容量が約８〜１３％程度低減することが可能となり、実施形態例１の半導体装置に比べても、更に、配線間容量を低減できる。
【０１０９】
本実施形態例では、ＳｉＯＣ膜２８中の炭素含有量を６原子％に規制することにより、図９（ｆ）に示す開口部１８の開口の際、エッチング速度を高めて幅広配線溝でのＳｉＯＣ膜２８の残存を防止することがでる。同じく、ＳｉＯＣ膜２８中の炭素含有量を６原子％に規制することにより、ＳｉＣ膜／ＳｉＯＣ膜又はＳｉＮ膜／ＳｉＯＣ膜のエッチング選択比を１．５以上に維持することができるので、図１０（ｇ）の接続孔１７′の開口の際、改変案で生じたような下層配線４の配線間絶縁膜のスリット状の掘れの発生、及び上層配線の配線溝２０の開口部の肩落ち形状の発生を防止することができる。従って、デュアルダマシン法による所定の形状の配線構造を容易に形成することができる。
【０１１０】
本工程を経て形成されたデュアルダマシン構造の多層配線は、接続孔パターンを有するレジストマスク１２を形成する際、下地層の段差が残存ＳｉＯ2 膜１０の膜厚５０ｎｍ程度に抑えられるので、高精度の接続孔パターンを有するレジストマスクを形成することができる。高精度の接続孔パターンを有するレジストマスクを使うことにより、微細寸法の接続孔開口を配線溝の形状悪化無く安定して形成することができる。
これにより、良好なヴィアコンタント特性を得ることが出来る。また、本実施形態例の方法を適用することにより、低誘電率層間絶縁膜内に良好な配線形状のデュアルダマシン構造を有する半導体装置を高い歩留まりで製造することができる。
【０１１１】
尚、本実施形態例で示した絶縁膜は、例示した膜種、膜厚、製法に限定されることはない。本実施形態例では、例えばＰＡＥ膜７上の保護層、及び第３の絶縁膜兼第１マスク形成層として、下層に膜厚２０ｎｍで炭素含有量１２原子％のＳｉＯＣ膜８を、上層に膜厚１３０ｎｍで炭素含有量６原子％のＳｉＯＣ膜２８を積層成膜し、ＣｕＣＭＰ工程で、ＳｉＯＣ膜２８が３０ｎｍとなるように研磨しているが、膜厚も加工特性が許容する限り、厚膜化或いは薄膜化してもよい。
ＳｉＯＣ膜２８は、加工特性と配線間容量の低減効果の観点から、炭素含有量が３原子％以上９原子％以下であることが好ましいものの、炭素含有量が６原子％に限られることはない。また、同様に、ＳｉＯＣ膜８の炭素含有量も１２原子％に限られることはなく、配線間絶縁膜の比誘電率を低下させるために、ＳｉＯＣ膜８の炭素含有量も１２原子％以上にしても良い。
【０１１２】
ＣＭＰ後のＳｉＯＣ膜２８の残膜も、本実施形態例では３０ｎｍに設定しているが、これに限らず、研磨ばらつきによる下層ＳｉＯＣ膜８の露出や、配線間容量の変動が許す限り３０ｎｍにこだわる必要はない。また、ＳｉＯＣ膜２８の成膜法は平行平板型のプラズマＣＶＤ法には限定されず、高密度プラズマＣＶＤ法、スピンコート法により堆積しても良い。
【０１１３】
以下は、半導体装置の製造方法の実施形態例１及び２に共通する補足的説明である。
実施形態例１及び２で、Ｃｕ膜の酸化防止層としてＳｉＣ膜５、２７を設けているが、ＳｉＣ膜に限らず、ＣＶＤ法により成膜したＳｉＮ膜でもよく、またＳｉＣ膜中に窒素（Ｎ2 ）や水素（Ｈ）等の軽元素が含有した膜やそれらの積層構造を用いることも可能である。
接続孔部の層間絶縁膜となるＳｉＯＣ膜６は、例えばＳｉＯＣ膜の代わりに、ＣＶＤ法により成膜されたＳｉＯＦ膜やＳｉＯ2 膜、スピンコート法により形成されるＭＳＱ膜やＨＳＱ膜でもよい。
上層配線の配線間絶縁膜となるＰＡＥ膜７は、ＰＡＥ膜に代えて、ポリアリレンエーテル膜、アモルファスカーボン膜、ポリテトラトラフロロエチレン膜の適用が可能である。さらに、キセロゲル膜、多孔質構造を有するＭＳＱ膜の適用や、これらの組み合わせも可能である。
【０１１４】
また、ＳｉＯＣ膜２８上に形成する第２マスク形成層及び第３マスク形成層は、上から膜厚５０ｎｍのＳｉＯ2 膜１０、膜厚１００ｎｍのＳｉＮ膜９としたが、上層マスクを用いて下層マスクをエッチング出来る組み合わせの膜種、膜厚、製法であれば、記載の内容にはこだわらない。
例えば、第２のマスク形成層をＳｉＮ膜に代えてＣＶＤ法で成膜したＳｉＣ膜としてもよく、膜厚に関してもエッチング選択比が許す限り薄膜化することも可能である。また、第３マスク形成層をスパッタリング法により形成したアモルファスシリコン膜として更に薄膜化することも出来る。
また、接続孔のレジストパターニングにおける下地段差が許容でき、ＳｉＯＣ膜６に接続孔１７の開口が可能であるならは、ＳｉＮ膜のみ成膜し、レジストマスクによる配線溝の加工を直接ＳｉＮ膜９に施す製法を用いても良い。
【０１１５】
【発明の効果】
第１の発明によれば、上層配線の配線間絶縁膜として、従来の有機絶縁膜とＳｉＯ2 膜（比誘電率４. １）との積層絶縁膜に代えて、有機絶縁膜と比誘電率の低いＳｉＯＣ膜の積層絶縁膜を用いているので、積層絶縁膜の比誘電率が低下し、従来の半導体装置に比べて配線間容量が低い半導体装置を実現することができる。
第２の発明によれば、上層配線の配線間絶縁膜として、従来の有機絶縁膜とＳｉＯ2 膜（比誘電率４. １）との積層絶縁膜に代えて、有機絶縁膜と比誘電率が相互に異なる複数層の低誘電率ＳｉＯＣ膜との積層絶縁膜を用いているので、積層絶縁膜の比誘電率が低下し、従来の半導体装置に比べて配線間容量が低い半導体装置を実現することができる。
【０１１６】
本発明方法によれば、第３の絶縁膜兼第１マスク形成層として成膜するＳｉＯＣ膜中の炭素含有量を所定範囲内に規制することにより、幅広配線溝でのＳｉＯＣ膜の残存を防止し、かつ第２マスク形成層及び第３マスク形成層のＳｉＯＣ膜に対するエッチング選択比を大きく維持することができる。
これにより、下層配線の配線間絶縁膜のスリット状の掘れの発生、及び上層配線の配線溝の開口部の肩落ち形状の発生を防止することができるので、デュアルダマシン法による所定の形状の配線構造を容易に形成することができる。
【０１１７】
また、本発明方法によれば、接続孔パターンを有するレジストマスクを第２マスク形成層上に形成する際、段差を第３マスク形成層の膜厚程度に抑えることができるので、高精度の接続孔パターンを有するレジストマスクを形成することができる。高精度の接続孔パターンを有するレジストマスクを使うことにより、微細寸法の接続孔開口を配線溝の形状悪化無く安定して形成することができ、良好なヴィアコンタント特性を得ることが出来る。
よって、本発明方法を適用することにより、低誘電率層間絶縁膜内に良好な配線形状のデュアルダマシン構造を有する半導体装置を高い歩留まりで製造することができる。
【図面の簡単な説明】
【図１】実施形態例１の半導体装置の構成を示す断面図である。
【図２】図２（ａ）と（ｂ）は、それぞれ、実施形態例１の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図３】図３（ｃ）と（ｄ）は、それぞれ、図２（ｂ）に引き続いて、実施形態例１の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図４】図４（ｅ）と（ｆ）は、それぞれ、図３（ｄ）に引き続いて、実施形態例１の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図５】図５（ｇ）と（ｈ）は、それぞれ、図４（ｆ）に引き続いて、実施形態例１の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図６】実施形態例２の半導体装置の構成を示す断面図である。
【図７】図７（ａ）と（ｂ）は、それぞれ、実施形態例２の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図８】図８（ｃ）と（ｄ）は、それぞれ、図７（ｂ）に引き続いて、実施形態例２の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図９】図９（ｅ）と（ｆ）は、それぞれ、図８（ｄ）に引き続いて、実施形態例２の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１０】図１０（ｇ）と（ｈ）は、それぞれ、図９（ｆ）に引き続いて、実施形態例２の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１１】図１１（ａ）と（ｂ）は、それぞれ、従来の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１２】図１２（ｃ）から（ｅ）は、それぞれ、図１１（ｂ）に引き続いて従来の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１３】図１３（ｆ）と（ｇ）は、それぞれ、図１２（ｅ）に引き続いて、従来の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１４】図１４（ａ）から（ｃ）は、それぞれ、先の出願の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１５】図１５（ｄ）から（ｆ）は、それぞれ、図１４（ｃ）に引き続いて、先の出願の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１６】図１６（ａ）と（ｂ）は、それぞれ、先の出願の改変案の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１７】図１７（ｃ）と（ｄ）は、それぞれ、図１６（ｂ）に引き続いて、先の出願の改変案の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１８】図１８（ｅ）と（ｆ）は、それぞれ、図１７（ｄ）に引き続いて、先の出願の改変案の方法でデュアルダマシン法により配線構造を形成する際の各工程の断面図である。
【図１９】図１９（ｇ）と（ｈ）は、それぞれ、図１８（ｆ）に引き続いて、先の出願の改変案の方法でデュアルダマシン法により配線構造を形成する際の各工程の問題点を説明する断面図である。
【図２０】図２０（ｉ）と（ｊ）は、それぞれ、図１９（ｈ）に引き続いて、先の出願の改変案の方法でデュアルダマシン法により配線構造を形成する際の各工程の問題点を説明する断面図である。
【図２１】ＳｉＯＣ膜の炭素含有量とエッチング量相対比（ＳｉＯＣ膜／ＳｉＯ2 膜）との関係を示すグラフである。
【図２２】ＳｉＯＣ膜の炭素含有量とエッチング量選択比（ＳｉＣ膜／ＳｉＯＣ膜、又はＳｉＮ膜／ＳｉＯＣ膜）との関係を示すグラフである。
【図２３】ＳｉＯＣ膜の炭素含有量と比誘電率との関係を示すグラフである。
【符号の説明】
１……下地絶縁膜、２……ＰＡＥ膜、３……炭素含有量が１２原子％のＳｉＯＣ膜、４……下層配線、５……ＳｉＣ膜、６……炭素含有量が１２原子％のＳｉＯＣ膜、７……ＰＡＥ膜、８……炭素含有量が６原子％のＳｉＯＣ膜、８′……第１のマスク、９……ＳｉＮ膜、９′……第２のマスク、１０……ＳｉＯ2 膜、１１……溝配線用レジストパターン、１２……接続孔用レジストパターン、１３……配線溝中間パターン、１３′……配線溝パターン、１４……ＰＡＥ膜まで開口された接続孔、１４′……接続孔パターン、１５……第２のハードマスクに転写された溝配線パターン、１６……ＳｉＯＣ膜６の途中まで開口された接続孔、１７……ＳｉＣ膜５まで開口された接続孔、１７′……接続孔、１８……第１のマスクまで加工された配線用溝、１９……幅広の配線用溝に残存したＳｉＯＣ膜、２０……配線用溝、２１……幅広の配線用溝に残存したＰＡＥ膜、２２……下層配線との合わせずれ部に発生したスリット状の掘れ、２３……バリアメタル、２４……銅膜、２５……下層配線との合わせずれ部に発生した埋め込み不良、２６……幅広の配線用溝に残存した絶縁膜起因により局所的に上層配線が薄くなった領域、２７……ＳｉＣ膜、２８……炭素含有量が約６原子％のＳｉＯＣ膜、２９……コンタクトプラグ、３０……実施形態例１の半導体装置、４０……実施形態例２の半導体装置、５１……下地絶縁膜、５２……有機膜、５３……ＳｉＯ2 膜、５４……Ｃｕ埋め込み配線、５５……ＳｉＣ膜、５６……ＳｉＯＣ膜、５７……ＰＡＥ膜、５８……ＳｉＯ2 膜、５８′……第１のマスク、５９……ＳｉＮ膜、５９′……第２のマスク、６０……レジストマスク、６１……レジストマスク、６２……ＳｉＯＣ膜５６までの接続孔、６３……ＳｉＣ膜５５までの接続孔、６４……ＰＡＥ膜までの配線溝、６５……接続孔、６６……配線溝、６７……Ｔａ膜、６８……Ｃｕ膜、６９……ＳｉＣ膜、７０……ＳｉＯ2 膜、７０′……第３のマスク、７１……ＳｉＯＣ膜５６途中までの接続孔。
Claims (13)
- 下層埋め込み配線と、下層埋め込み配線上の層間絶縁膜と、層間絶縁膜上の配線間絶縁膜に設けられた配線溝に埋め込まれ、層間絶縁膜を貫通するコンタクトプラグを介して下層埋め込み配線に導通する上層埋め込み配線とを有する配線構造をデュアルダマシン法により形成してなる半導体装置において、
層間絶縁膜が、第１の炭素含有酸化シリコン膜（ＳｉＯＣ膜）であり、
配線間絶縁膜が、有機又は無機の低誘電率絶縁膜と、低誘電率絶縁膜上に設けられ、炭素含有量が第１の炭素含有酸化シリコン膜より小さい第２の炭素含有酸化シリコン膜（ＳｉＯＣ膜）との積層絶縁膜であることを特徴とする半導体装置。 - 第２の炭素含有酸化シリコン膜の炭素含有量は３原子％以上９原子％以下であることを特徴とする請求項１に記載の半導体装置。
- 下層埋め込み配線と、下層埋め込み配線上の層間絶縁膜と、層間絶縁膜上の配線間絶縁膜に設けられた配線溝に埋め込まれ、層間絶縁膜を貫通するコンタクトプラグを介して下層埋め込み配線に導通する上層埋め込み配線とを有する配線構造をデュアルダマシン法により形成してなる半導体装置において、
層間絶縁膜が、第１の炭素含有酸化シリコン膜（ＳｉＯＣ膜）であり、
配線間絶縁膜が、有機又は無機の低誘電率絶縁膜と、低誘電率絶縁膜上に設けられた、炭素含有量の相互に異なる複数層の第２の炭素含有酸化シリコン膜との積層絶縁膜であって、第２の炭素含有酸化シリコン膜の最上層は、炭素含有量が第１の炭素含有酸化シリコン膜より小さいことを特徴とする半導体装置。 - 第２の炭素含有酸化シリコン膜の最上層の炭素含有量は３原子％以上９原子％以下であることを特徴とする請求項３に記載の半導体装置。
- 下層埋め込み配線が、層間絶縁膜の下層に設けられた有機又は無機の低誘電率絶縁膜とその上の炭素含有酸化シリコン膜との積層膜からなる配線間絶縁膜内に埋め込まれていることを特徴とする請求項１又は３に記載の半導体装置。
- 下層埋め込み配線と、下層埋め込み配線上の層間絶縁膜と、層間絶縁膜上の配線間絶縁膜に設けられた配線溝に埋め込まれ、層間絶縁膜を貫通するコンタクトプラグを介して下層埋め込み配線に導通する上層埋め込み配線とを有する配線構造を備える半導体装置の製造方法において、配線構造の形成に際し、
（イ）下層配線上に、層間絶縁膜として第１の絶縁膜を成膜する工程と、
（ロ）第１の絶縁膜上に、上層配線の配線間絶縁膜として第２の絶縁膜と第３の絶縁膜兼第１のマスクを形成する第１マスク形成層との積層膜、並びにマスク形成層として第２のマスク及び第３のマスクをそれぞれ形成する第２マスク形成層及び第３マスク形成層を順次成膜する工程と、
（ハ）第３マスク形成層をパターニングして配線溝パターンを有する第３のマスクを形成する工程と、
（ニ）第３のマスクを含む第２マスク形成層上に接続孔パターンを有するレジストマスクを形成する工程と、
（ホ）レジストマスクを使って第３のマスク、第２マスク形成層、及び第３の絶縁膜兼第１マスク形成層をエッチングし、更に第２の絶縁膜をエッチングして、接続孔を開口する工程と、
（へ）第３のマスクを用いて第２マスク形成層をエッチングして、配線溝パターンを有する第２のマスクを形成すると共に、第１の絶縁膜の途中まで接続孔を掘り下げる工程と、
（ト）第２のマスクを用いて第３の絶縁膜兼第１マスク形成層をエッチングして、配線溝パターンを有する第１のマスクを形成すると共に、接続孔の底部に残存する第１の絶縁膜をエッチングして接続孔を開口する工程と、
（チ）第１のマスクを用いて第２の絶縁膜をエッチングし、第２の絶縁膜に配線溝を形成する工程と、
（リ）第２及び第３のマスクを除去する工程と
を有し、第３の絶縁膜兼第１マスク形成層として炭素含有量が第１の絶縁膜より小さい炭素含有酸化シリコン膜（ＳｉＯＣ膜）を成膜することを特徴とする半導体装置の製造方法。 - 工程（ロ）では、第３の絶縁膜兼第１マスク形成層として炭素含有量が３原子％以上９原子％以下の炭素含有酸化シリコン膜を含む無機絶縁膜を成膜することを特徴とする請求項６に記載の半導体装置の製造方法。
- 工程（ロ）では、第３の絶縁膜兼第１マスク形成層として炭素含有量が相互に異なる複数層の炭素含有酸化シリコン膜であって、かつ最上層の炭素含有酸化シリコン膜として炭素含有量が３原子％以上９原子％以下の炭素含有酸化シリコン膜を成膜することを特徴とする請求項６に記載の半導体装置の製造方法。
- 工程（イ）では第１の絶縁膜として炭素含有酸化シリコン膜を、工程（ロ）では第２の絶縁膜として有機絶縁膜を、それぞれ、成膜することを特徴とする請求項６から８のいずれか１項に記載の半導体装置の製造方法。
- 工程（ロ）では、上層のマスク形成層に形成したマスクを用いて反応性イオンエッチング法により下層のマスク形成層を加工出来る材料で、第１、第２、及び第３マスク形成層を成膜することを特徴とする請求項６に記載の半導体装置の製造方法。
- 工程（ロ）では、第２マスク形成層としてシリコン窒化膜（ＳｉＮ膜）を、及び第３マスク形成層としてシリコン酸化膜（ＳｉＯ２ 膜）を、それぞれ、成膜することを特徴とする請求項１０項に記載の半導体装置の製造方法。
- 工程（ニ）では、第３のマスクを含む第２マスク形成層上に接続孔パターンを有するレジストマスクを形成する際、接続孔パターンの少なくとも一部が第３のマスクの配線溝パターンに重なるように、レジストマスクを形成することを特徴とする請求項６に記載の半導体装置の製造方法。
- 下層配線の形成に際して、下地層上に有機絶縁膜と第１の炭素含有酸化シリコン膜（ＳｉＯＣ膜）との積層絶縁膜を成膜し、積層絶縁膜内に下層埋め込み配線を形成することを特徴とする請求項６から１１のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003108729A JP3778174B2 (ja) | 2003-04-14 | 2003-04-14 | 半導体装置及びその製造方法 |
| TW093110271A TWI248647B (en) | 2003-04-14 | 2004-04-13 | Semiconductor device and method for manufacturing the same |
| US10/823,035 US7242096B2 (en) | 2003-04-14 | 2004-04-13 | Semiconductor device and method for manufacturing the same |
| KR1020040025376A KR20040089580A (ko) | 2003-04-14 | 2004-04-13 | 반도체 장치 및 그 제조 방법 |
| US11/268,905 US7304386B2 (en) | 2003-04-14 | 2005-11-08 | Semiconductor device having a multilayer wiring structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003108729A JP3778174B2 (ja) | 2003-04-14 | 2003-04-14 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004319616A JP2004319616A (ja) | 2004-11-11 |
| JP3778174B2 true JP3778174B2 (ja) | 2006-05-24 |
Family
ID=33128072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003108729A Expired - Lifetime JP3778174B2 (ja) | 2003-04-14 | 2003-04-14 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7242096B2 (ja) |
| JP (1) | JP3778174B2 (ja) |
| KR (1) | KR20040089580A (ja) |
| TW (1) | TWI248647B (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4917249B2 (ja) * | 2004-02-03 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2005347511A (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006147681A (ja) * | 2004-11-17 | 2006-06-08 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| JP2006210508A (ja) * | 2005-01-26 | 2006-08-10 | Sony Corp | 半導体装置およびその製造方法 |
| JP2006351862A (ja) * | 2005-06-16 | 2006-12-28 | Toshiba Corp | 半導体装置の製造方法 |
| US20070057305A1 (en) | 2005-09-13 | 2007-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | MIM capacitor integrated into the damascene structure and method of making thereof |
| KR100687434B1 (ko) * | 2005-12-26 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 듀얼 다마신 공정을 이용한 금속 배선 형성 방법 및 이금속 배선을 갖는 반도체 소자 |
| JPWO2007078011A1 (ja) * | 2006-01-06 | 2009-06-11 | 日本電気株式会社 | 多層配線の製造方法と多層配線構造 |
| US7964470B2 (en) | 2006-03-01 | 2011-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flexible processing method for metal-insulator-metal capacitor formation |
| JP4959267B2 (ja) * | 2006-03-07 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの抵抗値の増加方法 |
| DE102006025405B4 (de) * | 2006-05-31 | 2018-03-29 | Globalfoundries Inc. | Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen |
| JP2008078617A (ja) * | 2006-08-25 | 2008-04-03 | Canon Inc | 構造体の製造方法 |
| US7767578B2 (en) * | 2007-01-11 | 2010-08-03 | United Microelectronics Corp. | Damascene interconnection structure and dual damascene process thereof |
| JP2008288430A (ja) | 2007-05-18 | 2008-11-27 | Toshiba Corp | 半導体装置の製造方法 |
| US8536064B2 (en) | 2010-02-08 | 2013-09-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench in photolithography |
| TWI509740B (zh) * | 2010-11-22 | 2015-11-21 | United Microelectronics Corp | 雙鑲嵌製程 |
| JP2012156356A (ja) * | 2011-01-27 | 2012-08-16 | Elpida Memory Inc | 半導体装置の製造方法 |
| US8994178B2 (en) * | 2012-03-29 | 2015-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and method for forming the same |
| KR20150092581A (ko) * | 2014-02-05 | 2015-08-13 | 삼성전자주식회사 | 배선 구조물 및 그 형성 방법 |
| US9793169B1 (en) * | 2016-06-07 | 2017-10-17 | Globalfoundries Inc. | Methods for forming mask layers using a flowable carbon-containing silicon dioxide material |
| CN108491801B (zh) * | 2018-03-26 | 2021-06-01 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
| CN108751123B (zh) * | 2018-05-21 | 2022-05-20 | 赛莱克斯微系统科技（北京）有限公司 | 一种接触窗的形成方法 |
| US11296277B2 (en) | 2018-10-16 | 2022-04-05 | Samsung Electronics Co., Ltd. | Variable resistance memory device having an anti-oxidation layer and a method of manufacturing the same |
| CN111446206B (zh) * | 2020-04-27 | 2023-04-07 | 上海华力微电子有限公司 | 金属线自对准二次成型工艺方法 |
| CN115775768B (zh) * | 2023-02-13 | 2023-07-04 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534870B1 (en) * | 1999-06-15 | 2003-03-18 | Kabushiki Kaisha Toshiba | Apparatus and method for manufacturing a semiconductor device |
| JP4338495B2 (ja) * | 2002-10-30 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法 |
-
2003
- 2003-04-14 JP JP2003108729A patent/JP3778174B2/ja not_active Expired - Lifetime
-
2004
- 2004-04-13 US US10/823,035 patent/US7242096B2/en not_active Expired - Lifetime
- 2004-04-13 KR KR1020040025376A patent/KR20040089580A/ko not_active Application Discontinuation
- 2004-04-13 TW TW093110271A patent/TWI248647B/zh active
-
2005
- 2005-11-08 US US11/268,905 patent/US7304386B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040089580A (ko) | 2004-10-21 |
| TW200507108A (en) | 2005-02-16 |
| US7304386B2 (en) | 2007-12-04 |
| JP2004319616A (ja) | 2004-11-11 |
| US7242096B2 (en) | 2007-07-10 |
| US20060055046A1 (en) | 2006-03-16 |
| US20040201108A1 (en) | 2004-10-14 |
| TWI248647B (en) | 2006-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3778174B2 (ja) | 半導体装置及びその製造方法 | |
| KR101093915B1 (ko) | 반도체 장치의 제조 방법 | |
| US7534721B2 (en) | Semiconductor device manufacturing device | |
| US7622808B2 (en) | Semiconductor device and having trench interconnection | |
| US20080182405A1 (en) | Self-aligned air-gap in interconnect structures | |
| US20040026364A1 (en) | Method of etching dual damascene structure | |
| US7259089B2 (en) | Semiconductor device manufacturing method that includes forming a wiring pattern with a mask layer that has a tapered shape | |
| JP2006253645A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR101354126B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| CN113451266A (zh) | 半导体结构 | |
| JP2004055781A (ja) | 半導体装置の製造方法 | |
| KR20080024066A (ko) | 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법 | |
| US20230060956A1 (en) | Trench etching process for photoresist line roughness improvement | |
| JP2006165214A (ja) | 半導体装置およびその製造方法 | |
| JP2005353633A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2005217223A (ja) | 半導体装置の製造方法 | |
| KR100439111B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JP2006332408A (ja) | 半導体装置の製造方法 | |
| KR100512051B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2007027447A (ja) | 半導体装置の製造方法 | |
| JP2004179453A (ja) | 半導体装置及びその製造方法 | |
| KR20050023204A (ko) | 반도체 장치의 제조방법 | |
| JP2013222721A (ja) | 半導体装置の配線形成方法 | |
| JP2006073907A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060220 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3778174 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |