JP2005353633A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】埋め込み配線を備えた層間絶縁膜のさらなる低誘電率化を図ることが可能な半導体装置の製造方法および半導体装置を提供する。
【解決手段】低誘電率膜である有機膜２とＳｉＯＣ系膜４との間に、保護膜としてＳｉＯ₂膜３を挟持してなる積層構造の層間絶縁膜を、基板１上に形成する。この層間絶縁膜に第１配線溝７を溝パターンとして形成する。その後、第１配線溝７内を埋め込む状態で、層間絶縁膜上にＴａ膜８を介してＣｕ膜を形成し、これらをＣＭＰ法によって研磨することにより、第１配線溝７内のみにＴａ膜８を介してＣｕ膜を埋め込んでなる第１埋め込み配線９ａを形成する。
【選択図】図１

Description

本発明は、層間絶縁膜に形成された接続孔や配線溝などの溝パターン内に導電パターンを埋め込み形成する工程を有する半導体装置の製造方法、およびこの製造方法によって得られる半導体装置に関する。

半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となっている。そこで、多層配線構造で用いられる導電層には、アルミニウム（Ａｌ）系合金の配線に代わり、低電気抵抗の銅（Ｃｕ）配線が導入されるようになっている。Ｃｕは、従来の多層配線構造に使われているＡｌなどの金属材料とは異なって、ドライエッチングによるパターニングが困難なため、絶縁膜に配線溝を形成し、配線溝にＣｕを埋め込むことにより配線パターンを形成するダマシン法が一般にＣｕ多層配線構造に適用されている。

また、高集積半導体装置では、配線容量の増大が半導体装置の動作速度の低下を招くために、低誘電率膜を層間絶縁膜に用いて配線容量の増大を抑制した微細な多層配線が不可欠となっている。低誘電率層間絶縁膜の材料としては、従来から比較的使用実績のある比誘電率３．５程度のフッ素含有酸化シリコン（ＦＳＧ）に加えて、ポリアリールエーテル（ＰＡＥ）に代表される有機ポリマー系材料や、ハイドロゲンシルセキオサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）に代表されるＳｉＯＣ系材料などの比誘電率２．７前後の低誘電率膜が挙げられる。更に、近年では、それらを多孔質化させて比誘電率を２．２前後として低誘電率材料の適用も試みられている。

ところで、デュアルダマシン法を低誘電率層間絶縁膜に適用する場合、以下の技術的な制約を解決することが必要である。

第１には、低誘電率膜の組成がパターニングに用いられるレジストの組成に近いために、レジスト除去プロセスの際に、低誘電率膜も損傷を受け易いことが挙げられる。具体的には、レジストマスクを用いてエッチングを行った後のレジスト剥離処理や、処理済みのレジストパターンが製品規格を満たさない場合のレジスト再生処理などを行う際、低誘電率膜に対する損傷を抑制できることが不可欠である。

また第２には、配線と接続孔との間で合わせ余裕を持たないボーダレス構造への適用が可能なことである。半導体装置の微細化に伴い、０．１８μm世代以降の多層配線では、ボーダレス構造に対応できる加工プロセスを採用することが前提となっている。従って、低誘電率膜を含む層間絶縁膜にデュアルダマシン法による配線溝と接続孔の同時形成を行う場合でも、合わせずれによるヴィア抵抗の変動が少ないプロセスであることが重要である。

そして第３には、配線溝を深さ制御性良く形成するには、配線溝の底部近くにエッチング阻止膜を介在させることが望ましいものの、比誘電率の比較的高いエッチング阻止膜を層間絶縁膜内に介在させると、層間容量が増加することになる。従って、配線溝の形成を制御しつつ、しかも容量増加を抑えることが出来る低誘電率膜層間構造のデュアルダマシンプロセスが要求されている。

上述したような技術的な制約を解決できるデュアルダマシン法として、窒化シリコン（ＳｉＮ）膜や酸化シリコン（ＳｉＯ₂）膜からなる２層または３層の無機マスクを用いて、低誘電率材料からなる層間絶縁膜をエッチングするデュアルダマシン法が提案されている。この方法によれば、ＳｉＯＣ系の低誘電膜とこの上部の有機膜との積層膜上に、さらに第１層目の無機マスクを構成する酸化シリコン膜をキャップ膜として残した層間絶縁膜に、配線溝と接続孔とが形成される。

そして、このような２層または３層の無機マスクを用いたデュアルダマシン法の適用により、低誘電率膜構造に対して上述した前述した技術的な制約事項が克服され、レジストパターニング工程に対する負荷を低減することができる（以上、下記特許文献１参照）。

特開２００４−６３８５９号公報

ところで、上述したデュアルダマシン法では、層間絶縁膜の最上層にキャップ膜として残された酸化シリコン膜が、配線溝および接続孔内に埋め込み配線を形成する際に行われるＣＭＰにおいて下層の有機膜を保護する。この酸化シリコン膜は、さらに上層の配線を形成する場合のエッチングストッパ層となり、下層の有機膜までエッチングが及び、接続不良が発生することを防止している。

このため、層間絶縁膜の最上層にキャップ膜として残される酸化シリコン膜の膜厚は、ＣＭＰにおいて生じる部分的なある程度の削れを予測して、初期の膜厚が設定されることになる。したがって、上述したデュアルダマシン法を適用して形成された半導体装置においては、比誘電率が４程度と高い酸化シリコン膜が、層間絶縁膜の一部としてある程度の膜厚を有した状態で配線間に残存することになり、この下方の層間絶縁膜として有機膜などを用いてその比誘電率を下げたとしても、配線間の実効的な比誘電率が下がり難くなっていた。

そこで本発明は、埋め込み配線を備えた層間絶縁膜のさらなる低誘電率化を図ることが可能な半導体装置の製造方法および半導体装置を提供することを目的とする。

このような目的を達成するための本発明の半導体装置の製造方法は、次のように行うことを特徴としている。先ず、低誘電率膜の間に当該低誘電率間膜に対する保護膜を狭持してなる層間絶縁膜を基板上に形成する。次に、この層間絶縁膜に溝パターンを形成する。その後、溝パターン内を埋め込む状態で前記層間絶縁膜上に導電膜を形成し、当該導電膜を研磨することにより当該溝パターン内のみに当該導電膜を埋め込んでなる導電パターンを形成する。

このような製造方法では、層間絶縁膜が、保護膜を低誘電率膜で狭持してなる積層構造で構成されていることから、層間絶縁膜の最上層は低誘電率膜で構成されることになる。このため、層間絶縁膜上に形成した導電膜を研磨する際、溝パターンの配置状態に応じて層間絶縁膜に部分的なオーバー研磨が生じた場合であっても、層間絶縁膜の表面層を構成する低誘電率膜が部分的に研磨除去されるのみである。したがって、部分的なオーバー研磨に影響されることなく、層間絶縁膜中に保護膜がそのまま残される。また、保護膜上には、オーバー研磨されずに残った低誘電率膜が積層された状態となる。したがって、最上層が保護膜のみで構成された層間絶縁膜と比較して、導電膜の研磨後に保護膜を全面に残すために必要とされる当該保護膜の膜厚が小さく抑えられ、層間絶縁膜の膜厚全体に占める低誘電率膜の膜厚が厚くなる。

また、本発明の半導体装置は、上述した製造方法によって得られた半導体装置であり、層間絶縁膜の溝パターン内に導電パターンが埋め込まれており、特に層間絶縁膜が、低誘電率膜の間に当該低誘電率間膜を保護するための保護膜を狭持してなることを特徴としている。

このような半導体装置では、上述したようにより薄い保護膜が、確実に全面に残されるため、層間絶縁膜に占める保護膜の膜厚が薄くなる一方、低誘電率膜の膜厚が厚くなる。したがって、全面に保護膜が残された層間絶縁膜の低誘電率化が図られる。

以上説明したように本発明の半導体装置の製造方法およびこれによって得られた半導体装置によれば、より薄い保護膜によって低誘電率膜の全面を保護してなる層間絶縁膜に、この層間絶縁膜の状態を維持しつつ埋め込み配線を形成することができるため、埋め込み配線を備えた層間絶縁膜のさらなる低誘電率化を図ることが可能になる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。ここでは、図１〜図５の断面工程図に基づいて、トリプルマスクを用いたデュアルダマシン構造の形成に本発明を適用した実施形態を説明する。

まず、図１（ａ）に示すように、例えば下地絶縁膜（ＳｉＯ₂膜）によって表面が覆われた基板１上に、低誘電率膜として有機膜２を形成し、保護膜としてＳｉＯ₂膜３を形成し、さらに低誘電率膜としてＳｉＯＣ系膜４をこの順に形成してなる積層膜を層間絶縁膜として成膜する。それぞれの膜厚は、有機膜２／ＳｉＯ₂膜３／ＳｉＯＣ系膜４＝１００／１５／１００ｎｍとする。特に、保護膜であるＳｉＯ₂膜３と、この上層の低誘電率膜であるＳｉＯＣ系膜４の膜厚は、以降に行われるＣＭＰ研磨の後に、有機膜２上の全面にＳｉＯ₂膜３が残されるように膜厚を設定することが重要である。

また、このような積層構造の層間絶縁膜上に、必要に応じてＳｉＯ₂膜５（膜厚３０ｎｍ程度）を形成しても良い。このＳｉＯ₂膜５は、以降に形成されるレジストマスクを用いてエッチングを行った後のレジスト剥離処理や、処理済みのレジストマスクが製品規格を満たさない場合のレジスト再生処理などを行う際、ＳｉＯＣ系膜４低誘電率膜に対する損傷を抑制するために形成される。

以上の各膜２〜５は、例えば次の様に形成する。

すなわち、有機膜２は、比誘電率２．４程度の有機材料からなり、本実施形態例では、有機材料として特に有機ポリマー材料を用いることとし、一例としてポリアリールエーテル（ＰＡＥ）からなる有機膜２を１００ｎｍの膜厚で成膜する。有機ポリマー材料からなる有機膜２は、前駆体をスピンコート法により堆積した後、３５０〜４５０℃のキュア処理を行うことにより成膜される。もちろん、前駆体を調整して、多孔質膜にすることも可能である。このような有機材料としては、ＰＡＥの他には、ＢＣＢ、ポリイミド、さらにはアモルファスカーボンなどを用いることもできる。

そして、ＳｉＯ₂膜３，５の成膜は、例えばシリコン源としてモノシラン（ＳｉＨ₄）を用い、酸化剤として一酸化二窒素（Ｎ₂Ｏ）ガスを用いたプラズマＣＶＤ法により行われる。

また、ＳｉＯＣ系膜４の成膜は、平行平板型プラズマＣＶＤ装置を用い、メチルシランをシリコン源とした成膜を行う。成膜条件として基板温度を３００〜４００℃、プラズマパワーを１００〜８００Ｗ、成膜雰囲気の圧力を１００〜１３５０Ｐａ程度に設定する。成膜条件を調整して、多孔質膜にすることで、より比誘電率の低いＳｉＯＣ系膜にすることもできる。これにより、比誘電率が２〜３程度のＳｉＯＣ系膜４を成膜する。尚、このようなＳｉＯＣ系膜４を成膜する際には、有機シリカ系の前駆体をスピンコート法で塗布した後、３５０〜４５０℃のキュア処理を行って成膜してもよい。もちろん、前駆体を調整して、多孔質膜にすることも可能である。

また、上述したような保護膜３の上部に設けられる低誘電率膜としては、上述したＳｉＯＣ系膜４に換えて、ＣＶＤ法により成膜されたＳｉＯＦ膜や、スピンコート法により形成されるＭＳＱ膜やＨＳＱ膜でもよく、さらに、キセロゲル膜、多孔質構造を有するＭＳＱ膜でも良い。

以上のようにして各膜２〜５を成膜した後、図１（ｂ）に示すように、第１配線溝パターンをレジストパターンとして有するレジストマスク６を、ＳｉＯ₂膜５の上方に形成する。

その後、図１（ｃ）に示すように、レジストマスク６上から、ＳｉＯ₂膜５、ＳｉＯＣ系膜４、ＳｉＯ₂膜３、有機膜２を順次エッチングし、基板１に達する第１配線溝７を、溝パターンとして形成する。

以上の各膜２〜５のエッチングは、例えば一般的なマグネトロン方式のエッチング装置を用いて次の様に行われる。

すなわち、ＳｉＯ₂膜５、ＳｉＯＣ系膜４、およびＳｉＯ₂膜３のエッチングにおいては、エッチングガスとして、例えばトリフッ化メタン（ＣＨＦ₃）、テトラフッ化メタン（ＣＦ₄）、およびアルゴン（Ａｒ）を用い、ガス流量比をＣＨＦ₃:ＣＦ₄:Ａｒ＝１:３:８、バイアスパワーを１３００Ｗ、基板温度を２０℃に設定する。このエッチング条件下では、下地となる有機膜２に対するＳｉＯ₂膜５、ＳｉＯＣ系膜４、およびＳｉＯ₂膜３のエッチング選択比（ＳｉＯ₂，ＳｉＯＣ／有機膜)を３程度にすることが出来るので、有機膜２がエッチングストッパとなり、基板１の表面層を構成するＳｉＯ₂膜がエッチングされるようなことは無い。

そして次の有機膜２のエッチングにおいては、エッチングガスとしてアンモニアガス（ＮＨ₃）を用い、ガス流量１００ｓｃｃｍ、バイアスパワーを４００Ｗ、基板温度を２０℃に設定する。このエッチング条件下では、下地の基板１を構成するＳｉＯ₂膜に対する有機膜２のエッチング選択比（有機膜／ＳｉＯ₂）を１００以上の高選択比とすることができるので、下地の基板１がエッチングされることはほとんど無い。

そして、以上のように各膜２〜５をエッチングして第１配線溝７を形成した後には、例えば酸素（Ｏ₂）プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、レジストマスク６、ＳｉＯ₂膜５、およびエッチング処理の際に生じた残留付着物を完全に除去する。

その後、図１（ｄ）に示すように、第１配線溝７内に、バリアメタル８を介して銅（Ｃｕ）からなる第１埋め込み配線９ａを形成する。この際、例えばバリアメタルとしてタンタル（Ｔａ）膜８をスパッタリング法により成膜し、次にＣｕ膜９を電解めっき法あるいはスパッタリング法により堆積する。その後、堆積したＴａ膜８とＣｕ膜９のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去する。これにより、１４０ｎｍの配線厚となるように、銅（Ｃｕ）膜からなる第１埋め込み配線９ａを形成する。尚、このＣＭＰにおいては、第１配線溝７の配置状態（疎密）により、下地であるＳｉＯＣ系膜４の部分的な研磨が進行する。

次に、図２（ｅ）に示すように、埋め込み配線９ａ上を含むＳｉＯＣ系膜４上に各膜１１〜１７を形成する。

先ず、酸化防止及び銅（Ｃｕ）の拡散防止層として、膜厚３０ｎｍの炭化シリコン（ＳｉＣ）膜１１を成膜する。このＳｉＣ膜１１を成膜する際には、一例として、平行平板型プラズマＣＶＤ装置を用い、メチルシランガスをシリコン源とする。成膜条件としては、基板温度を３００〜４００℃、プラズマパワーを１５０〜３５０Ｗ、成膜雰囲気の圧力を１００〜１０００Ｐａ程度に設定する。これにより、比誘電率が３．５〜５．０程度のＳｉＣ膜１１を成膜する。尚、成膜条件を調整して、ＳｉＣに一定量の窒素、水素、酸素原子などを含有させても良い。

次に、接続孔を貫通させる層間絶縁膜として、膜厚１２０ｎｍのＳｉＯＣ系膜１２を成膜する。このＳｉＯＣ系膜１２は、先に述べたＳｉＯＣ系膜４と同様にして成膜される。

その後、このＳｉＯＣ系膜１２上に、第２配線溝を形成する層間絶縁膜として、図１（ａ）を用いて説明した各膜２〜４と同様の有機膜（低誘電率膜）１３、ＳｉＯ₂膜（保護膜）１４、ＳｉＯＣ系膜（低誘電率膜）１５を順次成膜する。尚、ここで形成するＳｉＯＣ系膜１５は、以降に行われるパターンエッチングに用いる第１マスク形成層ともなる。またこれらの各膜の膜厚は、有機膜１３／ＳｉＯ₂膜１４／ＳｉＯＣ系膜１５＝１００ｎｍ／１５ｎｍ／１２５ｎｍ程度とする。そして、ＳｉＯ₂膜１４およびＳｉＯＣ系膜１５の膜厚は、図１（ａ）を用いて説明したと同様に設定されることとする。さらに、これらの膜１３〜１５の成膜は、上述した各膜２〜４と同様であることとする。

そして、上述した第１マスク形成層となるＳｉＯＣ系膜１５上に、第２マスク形成層として膜厚５０ｎｍのＳｉＮ膜１６を成膜し、さらに第３マスク形成層として膜厚５０ｎｍのＳｉＯ₂膜１７を成膜する。尚、第２マスク形成層であるＳｉＮ膜１６は、プラズマＣＶＤ装置により、例えばシリコン源としてモノシラン（ＳｉＨ₂）を、窒化剤としてアンモニアガス（ＮＨ₃）を、酸化剤として一酸化二窒素（Ｎ₂Ｏ）ガスを用い、不活性ガスをキャリアガスにして成膜することが出来る。

以上の後、図２（ｆ）に示すように、配線溝パターンをレジストパターンとして有するレジストマスク１８をＳｉＯ₂膜１７上に形成する。

次に、レジストマスク１８をエッチングマスクとして用いたドライエッチング法により、第３マスク形成層であるＳｉＯ₂膜１７をエッチングして、配線溝パターンを有する第３マスク１７Ａを形成する。尚ここでは、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロシクロブタン（Ｃ₄Ｆ₈）、一酸化一炭素（ＣＯ）、およびアルゴン（Ａｒ）を用い、ガス流量比をＣ₄Ｆ₈:ＣＯ:Ａｒ＝１:２０:４０、バイアスパワーを１５００Ｗ、基板温度を４０℃に設定する。このエッチング条件下では、ＳｉＮに対するＳｉＯ₂のエッチング選択比（ＳｉＯ₂／ＳｉＮ）が４程度になる。このため、エッチングの下地となるＳｉＮ膜１６に対するエッチングの影響を抑えつつ、第３マスク形成層としてのＳｉＯ₂膜１７のエッチングを行うことができる。

以上のようにして、ＳｉＯ₂膜からなる第３マスク１７Ａを形成した後、例えば酸素（Ｏ₂）プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、レジストマスク１８及びエッチング処理の際に生じた残留付着物を完全に除去する。

次に、図２（ｇ）に示すように、第３マスク１７Ａ上を含むＳｉＮ膜（第２マスク形成層）１６上に、接続孔パターンを有するレジストマスク１９を形成する。この際、レジストマスク１９に設けられた接続孔パターンの少なくとも一部が、第３マスク１７Ａの配線溝パターンの開口部内に重なるようにレジストマスク１９をパターン形成する。

尚、このレジストマスク１９の形成に際し、第２配線溝パターンを構成する第３マスク１７Ａにより生じた段差は、概ね第３マスク１７Ａの膜厚である５０ｎｍ程度に抑えられるので、平坦部にレジストマスクを形成する場合とほぼ同等のリソグラフィー特性にて、良好な接続孔のレジストパターン形状を得ることができる。また、塗布系の反射防止膜(ＢＡＲＣ等)を併用する場合でも、配線溝パターンの寸法や粗密具合により、ＢＡＲＣの埋め込み形状の変動が微少に抑えられ、露光処理時のレジスト形状悪化や、寸法変動の原因となる焦点深度ばらつきを低減することができる。

次に、図３（ｈ）に示すように、接続孔パターンを有するレジストマスク１９をマスクとしたドライエッチング法により、第３マスク（ＳｉＯ₂）１７Ａ、第２マスク形成層としてのＳｉＮ膜１６、第１マスク形成層ともなる低誘電率膜としてのＳｉＯＣ膜１５、および保護膜としてのＳｉＯ₂膜１４をエッチングし、さらに低誘電率膜としての有機膜１３をエッチングする。これにより、ＳｉＯＣ系膜１２を露出させた接続孔２０を形成する。

このようなエッチングにおいて、第３マスク（ＳｉＯ₂）１７ＡからＳｉＯ₂膜１４までのエッチングは、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてトリフロロメタン（ＣＨＦ₃）、酸素（Ｏ₂）、およびアルゴン（Ａｒ）を用い、ガス流量比をＣＨＦ₃：Ｏ₂：Ａｒ＝５：１：５０、バイアスパワーを１０００Ｗ、基板温度を４０℃に設定して行われる。

本実施形態例では、このエッチング条件下でエッチング選択比(ＳｉＯ₂／ＳｉＮ／ＳｉＯＣ／ＳｉＯ₂)が１前後となり、１ステップで第１マスク（ＳｉＯ₂）１７Ａ〜ＳｉＯ₂膜１４をエッチングして接続孔２０を開口している。しかし、これに限らず、レジスト選択比やエッチング変換差等が問題になる場合は、２ステップ以上のエッチングにより、順次第１マスク（ＳｉＯ₂）１７Ａ、ＳｉＮ膜１６、ＳｉＯＣ膜１５、ＳｉＯ₂膜１４をエッチングしても良い。

そして、次の有機膜１３のエッチングは、通常の高密度プラズマエッチング装置を用い、エッチングガスとして例えばアンモニア（ＮＨ₃）を用い、ＲＦパワーを１５０Ｗ、基板温度を２０℃に設定する。このエッチング条件下においては、レジストマスク１９と有機膜１３のエッチングレートがほぼ同等であることから、有機膜１３のエッチング中にレジストマスク１９は膜減りする。これによりレジストマスク１９が完全に除去された後には、ＳｉＮ膜からなる第２マスク層１６がエッチングマスク（第２マスク１６Ａ）として機能し、良好な接続孔の開口形状を得ることができる。ちなみに、有機膜１３のエッチング条件下においてのＳｉＯ₂、ＳｉＮ、ＳｉＯＣに対するＰＡＥ（有機膜１３）のエッチング選択比は１００以上になる。

以上により、レジストマスク１９は、有機膜１３のエッチングと同時に除去された状態となる。また残存する第３マスク（ＳｉＯ₂）１７Ａは第２配線溝パターンのマスクとなる。そして、この下方の第２マスク（ＳｉＮ）１６Ａは、接続孔パターンのマスクとなる。

次に、図２（ｉ）に示すように、第３マスク（ＳｉＯ₂）１７Ａをエッチングマスクとしたドライエッチング法により、第２マスク（ＳｉＮ）１６Ａをエッチングする。これにより、第２マスク１６Ａが第２配線溝パターンのマスクとなる。また、その下層のＳｉＯＣ系膜１５は、接続孔パターンが形成された第１マスク１５Ａになる。

このドライエッチングにおいては、例えば一般的なマグネトロン方式のエッチング装置を使用し、エッチングガスとしてジフルオロメタン（ＣＨ₂Ｆ₂）、テトラフルオロメタン（ＣＦ₄）、酸素（Ｏ₂）、およびアルゴン（Ａｒ）を用い、ガス流量比をＣＨ₂Ｆ₂：ＣＦ₄：Ｏ₂：Ａｒ＝２：１：２：２０、バイアスパワーを５００Ｗ、基板温度を４０℃に設定する。このようなエッチング条件下においては、ＳｉＯＣに対するＳｉＮのエッチング選択比（ＳｉＮ／ＳｉＯＣ）が３程度になる。このため、第３マスク（ＳｉＯ₂）１７Ａの膜厚が５０ｎｍ程度であれば、膜厚５０ｎｍの第２マスク（ＳｉＮ）１６Ａをエッチングする際、第３マスク（ＳｉＯ₂）１７Ａの膜減りに対して十分な余裕をもって第２マスク（ＳｉＮ）１６Ａに配線溝パターンを開口することが出来る。

またこのドライエッチングにおいては、接続孔２０の底部に露出するＳｉＯＣ系膜１２が途中までエッチングされる。したがって、接続孔２０が掘り下げられることになる。さらに、このエッチング条件下においては、ＳｉＯＣに対するＳｉＮのエッチング選択比（ＳｉＮ／ＳｉＯＣ）を１弱にすることができる。このため、膜厚５０ｎｍの第２マスク（ＳｉＮ）１６Ａをエッチングする場合の必要なオーバーエッチング量を含めて、ＳｉＯＣ系膜１２が２５〜７５ｎｍの深さにまで掘り下げられることになる。

次に、図３（ｊ）に示すように、第２マスク（ＳｉＮ）１６Ａをエッチングマスクにして、ＳｉＯＣ系膜１２の下部層をエッチングして、接続孔２０をさらに掘り下げてＳｉＣ膜１１を露出させる。この際、第２マスク（ＳｉＮ）１６Ａをエッチングマスクとして第１マスク（ＳｉＯＣ）１５ＡおよびＳｉＯ₂膜１４が同時に除去され、第１マスク１５ＡおよびＳｉＯ₂膜１４に第２配線溝２１が形成される。

このエッチングは、例えば一般的なマグネトロン方式のエッチング装置を使用し、例えばエッチングガスとしてオクタフルオロシクロブタン（Ｃ₄Ｆ₈）、一酸化一炭素（ＣＯ）、窒素（Ｎ₂）、およびアルゴン（Ａｒ）を用い、ガス流量比をＣ₄Ｆ₈：ＣＯ：Ｎ₂：Ａｒ＝３：１０：２００：５００、バイアスパワーを１０００Ｗ、及び基板温度を２０℃に設定して行われる。

このエッチング条件下においては、ＳｉＮに対するＳｉＯＣのエッチング選択比（ＳｉＯＣ／ＳｉＮ）が５以上になる。このため、接続孔２０の底部に残る膜厚２５〜７５ｎｍのＳｉＯＣ系膜１２をエッチングする際、第２マスク（ＳｉＮ）１６Ａが５０ｎｍあれば、第２マスク（ＳｉＮ）１６Ａの膜減りに対して十分に余裕を持って配線溝上方の広がりや肩落ちを抑制した良好な開口形状を得ることが出来る。

続いて、図４（ｋ）に示すように、第１マスク（ＳｉＯＣ）１５Ａをエッチングマスクにして、接続孔２０の底部に残存するＳｉＣ膜１１をエッチングする。これにより、接続孔２０を下層の第１埋め込み配線９ａに連通させる。

接続孔２０の底部にあるＳｉＣ膜１１のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてジフルオルメタン（ＣＨ₂Ｆ₂）、酸素（Ｏ₂）、およびアルゴン（Ａｒ）を用い、ガス流量比をＣＨ₂Ｆ₂：Ｏ₂：Ａｒ＝２：１：５、バイアスパワーを１００Ｗに設定する。尚、第１マスク（ＳｉＯＣ系膜）１５Ａ上に残存する第１マスク（ＳｉＮ）１６Ａは、接続孔２０底部のＳｉＣ膜１１をエッチングする過程で除去される。

このようなエッチングにおいては、第１埋め込み配線９ａに対して接続孔２０の合わせズレが発生した場合、ＳｉＣ膜１１に対するＳｉＯＣ膜のエッチング選択比が１程度であるため、ＳｉＣ膜１１の下層に位置するＳｉＯＣ系膜４のエッチングが進み、第１埋め込み配線９ａの横にスリットａが出来る。しかしながら、ＳｉＣ膜１１に対するＳｉＯ₂膜３の選択比は５〜１０程度になるので、下層のＳｉＯ₂膜３がエッチングストッパとなり、さらに下層の有機膜２にエッチングが達することはない。

その後、図４（ｌ）に示すように、配線溝２１の底部に残存する有機膜１３をエッチングして、第２配線溝２１を開口する。このエッチングにおいては、通常の高密度プラズマエッチング装置を使用して、エッチングガスには例えばアンモニア（ＮＨ₃）を用い、ＲＦパワーを１５０Ｗ、及び基板温度を1０℃に設定する。このエッチング条件下で、ＳｉＯＣ膜１２、１５Ａに対する有機膜１３のエッチング選択比は１００以上になるので、深さばらつき無く、制御性良く第２配線溝２１の開口を行うことが出来る。また、スリットａ部においても、ＳｉＯ₂膜３がエッチングストッパとなり、下層の有機膜２にエッチングが達することはない。

以上により、第２配線溝２１とその底部の接続孔２０を第１埋め込み配線９ａに連通させた所定形状のデュアルダマシン加工が完了する。

以上の後、引き続き、薬液を用いた後処理、及びＲＦスパッタリング処理により、第２配線溝２１や接続孔２０の側壁に残留するエッチング付着物を除去し、接続孔２０底部の第１埋め込み配線９ａにおけるＣｕ変質層を正常のＣｕ層に転化する。

次に、図４（ｍ）に示すように、接続孔２０および第２配線溝２１内に、例えばバリアメタルとしてタンタル（Ｔａ）膜２２をスパッタリング法により成膜し、次にＣｕ膜２３を電解めっき法あるいはスパッタリング法により堆積する。

その後、図５に示すように、堆積したＴａ膜２２とＣｕ膜２３のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去する。これにより、１４０ｎｍの配線厚となるように、銅（Ｃｕ）膜からなる第２埋め込み配線２３ａを形成する。そしてさらに、第２埋め込み配線２３ａを含むＳｉＯＣ系膜１５（第１マスク層１５Ａ）上に、酸化防止及び銅（Ｃｕ）の拡散防止層として、例えばＳｉＣ膜２４を形成することは、図２（ｅ）を用いて説明したと同様であり、さらに上層の埋め込み配線を形成する場合には、図２（ｅ）を用いて説明した工程以降を繰り返し行い、半導体装置を完成させる。

以上説明した実施形態の製造方法によれば、図１（ａ）〜図１（ｄ）を用いて説明したように、低誘電率膜となる有機膜２と低誘電率膜であるＳｉＯＣ系膜４との間に、保護膜となるＳｉＯ₂膜３を狭持してなる層間絶縁膜が形成され、この層間絶縁膜に形成した第１配線溝７を埋め込む状態で形成されたＴａ膜８とＣｕ膜９とがＣＭＰ法により研磨除去される。このため、第１配線溝７の配置状態に応じて、層間絶縁膜の表面層を構成するＳｉＯＣ系膜４に部分的なオーバー研磨が生じた場合であっても、その下層のＳｉＯ₂膜（保護膜）３は、部分的なオーバー研磨に影響されることなくそのまま残される。

これにより、図２（ｅ）〜図４（ｌ）を用いて説明したように、この層間絶縁膜上に形成した上層層間絶縁膜に、第１埋め込み配線９ａに達する接続孔２０を形成する際、第１埋め込み配線９ａに対して接続孔２０の合わせズレが生じた場合であっても、層間絶縁膜の全面に残されたＳｉＯ₂膜３がエッチングストッパとなり、下層の有機膜２にエッチングが達することはない。したがって、基板１と第２埋め込み配線との短絡などの接続不良が生じることを確実に防止できる。

そして、このＳｉＯ₂膜３上には、図１（ｄ）で説明したＣＭＰの際にオーバー研磨されずに残ったＳｉＯＣ系膜４が積層された状態となる。したがって、層間絶縁膜の最上層をＳｉＯ₂膜からなる保護膜のみで構成した場合と比較して、ＣＭＰ研磨の後に保護膜を全面に残すために必要とされる当該保護膜（ＳｉＯ₂膜３）の膜厚を小さく抑えることができる。

以上については、図５（ｎ）に示した第２埋め込み配線２３ａ上にさらに上層埋め込み配線を形成する場合で同様である。すなわち、第２埋め込み配線２３ａが形成される上層層間絶縁膜は、低誘電率膜である有機膜１３とＳｉＯＣ膜１５とによって保護膜となるＳｉＯ₂膜１４を狭持してなる。このため、この上層層間絶縁膜も、さらに上層の埋め込み配線を形成する際の接続不良を確実に防止しつつ、さらなる低誘電率化が達成される。

以上の結果、本実施形態の半導体装置の製造方法およびこれによって得られた半導体装置によれば、より薄い保護膜（ＳｉＯ₂膜３）によって低誘電率膜（有機膜２）の全面を保護してなる層間絶縁膜に、この層間絶縁膜の状態を維持しつつ第１埋め込み配線９ａを形成することができるため、埋め込み配線９ａを備えた層間絶縁膜のさらなる低誘電率化を図ることが可能になる。そして、デュアルダマシン構造の多層配線を有する高集積微細で高性能半導体装置を高歩留まりで製造することができる。

また、本工程を経て形成されたデュアルダマシン構造の多層配線は、図２（ｇ）を用いて説明したように、接続孔パターンを有するレジストマスク１９を形成する際、第２配線溝パターンを構成する第３マスク１７Ａにより生じた段差は、概ね第３マスク１７Ａの膜厚である５０ｎｍ程度に抑えられるので、平坦部にレジストマスクを形成する場合とほぼ同等のリソグラフィー特性にて、良好な接続孔のレジストパターン形状を得ることができる。これにより、良好なヴィアコンタント特性を得ることが出来る。また、本実施形態例の方法を適用することにより、低誘電率層間絶縁膜内に良好な配線形状のデュアルダマシン構造を有する半導体装置を高い歩留まりで製造することができる。

尚、上述した実施形態においては、デュアルダマシン構造の多層配線を有する半導体装置の製造に際し、図２（ｅ）を用いて説明したように、ＳｉＯＣ系膜１５、ＳｉＮ膜１６、ＳｉＯ₂膜１７の３層のマスク層を用いる方法を説明した。しかしながら、本発明は、このような製造手順への適用に限定されることはない。例えば、デュアルダマシン構造の多層配線を有する半導体装置の製造に際しては、特開２００１−４４１８９号公報に示されるような、２層のマスク層を用いる方法に適用することも可能であり同様の効果を得ることができる。またさらに、デュアルダマシン構造の多層配線を有する半導体装置の製造への適用に限定されることもなく、ダマシン構造を積層させる半導体装置への製造に広く適用可能である。さらに、上述した実施形態において示した、層間絶縁膜およびこの上部の上層層間絶縁膜、さらにはマスク形成層を構成する各材料は一例であり、上述したパターンエッチングが可能な範囲で最適化することができる。

尚、デュアルダマシン構造の多層配線を有する半導体装置の製造に際して、実施形態で説明した３層マスク構造や、特開２００１−４４１８９号公報に示されるような２層のマスク層を用いる場合、接続孔を層間膜途中まで開口後に最上層マスクを用いて下層マスクに配線溝パターンを形成するとともに、接続孔の開口をさらに下層配線近くまで進めることにより、その後のエッチングマスクを用いた接続孔開口に要するエッチング量を低減でき、さらなるエッチングマスク段差の低減、もしくは良好なデュアルダマシン加工形状を得ることが可能となる。

第１実施形態の製造方法を示す断面工程図（その１）である。 第１実施形態の製造方法を示す断面工程図（その２）である。 第１実施形態の製造方法を示す断面工程図（その３）である。 第２実施形態の製造方法を示す断面工程図（その１）である。 第２実施形態の製造方法を示す断面工程図（その２）である。

符号の説明

１…基板、２…有機膜（低誘電率膜）、３…ＳｉＯ₂膜（保護膜）４…ＳｉＯＣ系膜（低誘電率膜）、７…第１配線溝（溝パターン）、８…導電膜、８ａ…第１埋め込み配線（導電パターン）、１１…ＳｉＣ膜（拡散防止膜）、２０…接続孔（上層溝パターン）、２１…第２配線溝（上層溝パターン）

Claims (9)

1. 低誘電率膜の間に当該低誘電率間膜に対する保護膜を狭持してなる積層構造の層間絶縁膜を、基板上に形成する工程と、
   前記層間絶縁膜に溝パターンを形成する工程と、
   前記溝パターン内を埋め込む状態で前記層間絶縁膜上に導電膜を形成し、当該導電膜を研磨することにより当該溝パターン内のみに当該導電膜を埋め込んでなる導電パターンを形成する工程とを行う
   ことを特徴とする半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、
   前記層間絶縁膜を形成する工程では、有機材料からなる低誘電率膜、酸化シリコンからなる保護膜、およびＳｉＯＣ系材料からなる低誘電率膜をこの順に形成する
   ことを特徴とする半導体装置の製造方法。
3. 請求項１記載の半導体装置の製造方法において、
   前記層間絶縁膜を形成する工程では、以降に行われる前記導電膜の研磨の後に当該層間絶縁膜の全面に前記保護膜が残されるように膜厚を設定して当該保護膜およびこの上部の低誘電率膜が形成される
   ことを特徴とする半導体装置の製造方法。
4. 請求項１記載の半導体装置の製造方法において、
   前記導電パターンを形成した後、
   前記層間絶縁膜上に上層層間絶縁膜を形成する工程と、
   前記上層層間絶縁膜に前記導電パターンに達する上層溝パターンを形成する工程とを行う
   ことを有する半導体装置の製造方法。
5. 請求項４記載の半導体装置の製造方法において、
   前記上層層間絶縁膜を形成する工程では、前記保護膜をストッパとしたパターンエッチングを行う
   ことを特徴とする半導体装置の製造方法。
6. 溝パターンを備えた層間絶縁膜と、当該層間絶縁膜の溝パターン内に埋め込まれた導電パターンとを有する半導体装置において、
   前記層間絶縁膜は、低誘電率膜の間に当該低誘電率間膜を保護するための保護膜を狭持してなる
   ことを特徴とする半導体装置。
7. 請求項６記載の半導体装置において、
   前記保護膜は酸化シリコンからなり、
   前記保護膜の下層に設けられた低誘電率膜は有機材料からなり、
   前記保護膜の上層に設けられた低誘電率膜はＳｉＯＣ系材料からなる
   ことを特徴とする半導体装置。
8. 請求項６記載の半導体装置において、
   前記導電パターン上を含む層間絶縁膜上には、当該導電パターンに達する上層溝パターンを備えた上層層間絶縁膜と、当該上層溝パターン内に埋め込まれた上層導電パターンとが設けられている
   ことを有する半導体装置。
9. 請求項８記載の半導体装置において、
   前記上層層間絶縁膜は、低誘電率膜を用いて構成されると共に、前記導電パターンを構成する材料の拡散を防止するためのＳｉＣからなる拡散防止膜が最下層に設けられている
   ことを特徴とする半導体装置。
   

Images