JP2005129746A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2005129746A JP2005129746A JP2003364083A JP2003364083A JP2005129746A JP 2005129746 A JP2005129746 A JP 2005129746A JP 2003364083 A JP2003364083 A JP 2003364083A JP 2003364083 A JP2003364083 A JP 2003364083A JP 2005129746 A JP2005129746 A JP 2005129746A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plug
- insulating film
- diffusion
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】配線間容量を低減するとともに、配線間の研磨残りやディッシングおよびエロージョンを防ぐことが可能な半導体装置の製造方法および半導体装置を提供する。
【解決手段】基板21上の第1の絶縁膜22に設けられた接続孔23を埋め込む状態で、第1の絶縁膜22上にプラグ材料32を成膜した後、第1の絶縁膜22の表面が露出するまでプラグ材料32を除去することにより、接続孔23にプラグ25を形成する工程と、プラグ25上を含む第1の絶縁膜22上に、プラグ25からの金属拡散を防止する導電性材料からなる拡散防止膜33を成膜した後、プラグ25の表面を覆う形状に、拡散防止膜33をパターニングする工程と、拡散防止膜33を覆う状態で、第1の絶縁膜22上に第2の絶縁膜27を成膜した後、第2の絶縁膜27に拡散防止膜33を介してプラグ25に達する配線溝28を形成する工程とを有する半導体装置の製造方法および半導体装置である。
【選択図】図3
【解決手段】基板21上の第1の絶縁膜22に設けられた接続孔23を埋め込む状態で、第1の絶縁膜22上にプラグ材料32を成膜した後、第1の絶縁膜22の表面が露出するまでプラグ材料32を除去することにより、接続孔23にプラグ25を形成する工程と、プラグ25上を含む第1の絶縁膜22上に、プラグ25からの金属拡散を防止する導電性材料からなる拡散防止膜33を成膜した後、プラグ25の表面を覆う形状に、拡散防止膜33をパターニングする工程と、拡散防止膜33を覆う状態で、第1の絶縁膜22上に第2の絶縁膜27を成膜した後、第2の絶縁膜27に拡散防止膜33を介してプラグ25に達する配線溝28を形成する工程とを有する半導体装置の製造方法および半導体装置である。
【選択図】図3
Description
本発明は半導体装置の製造方法および半導体装置に関し、特に、埋め込み配線技術を用いて多層配線構造を形成するのに好適な半導体装置の製造方法およびこの製造方法により得られる半導体装置に関する。
銅(Cu)配線は、アルミニウム(Al)系合金配線より低抵抗であり、エレクトロマイグレーション(EM)耐性にも優れているため高い配線信頼性を与えている。このため、配線の寄生抵抗による回路遅延が支配的になる微細素子において重要性を増してきた。一般には、CuはAl系材料と異なり、ドライエッチングが容易ではないことから、Cu配線構造はデュアルダマシンプロセス、またはシングルダマシンプロセス等の埋め込み配線技術により製造されている。
埋め込み配線技術とは、基板上に形成された例えばシリコン酸化膜(SiO2)からなる絶縁膜に、予め所定の溝を形成し、その溝にCuからなる配線材料を埋め込むように成膜した後、化学的機械的研磨(Chemical Mechanical Polishing(CMP))法などにより、余剰配線材料を除去することでCu配線を形成するプロセスである。
特に、デュアルダマシンプロセスでは、基板上に形成された例えばSiO2からなる絶縁膜に、配線溝とこの配線溝の底部に連通する接続孔を形成した後、配線溝および接続孔を一括して埋め込むように、絶縁膜上にCuからなる配線材料を成膜する。その後、CMP法などにより、絶縁膜の表面が露出するまで余剰配線材料を除去することで、配線溝および接続孔にCuからなる配線およびプラグをそれぞれ形成する。このように、デュアルダマシンプロセスは、配線およびプラグを同一工程で形成することから、工程数およびコストの削減に有効である(例えば特許文献1参照)。
しかし、LSI技術の微細化に伴い、デュアルダマシンプロセスでは、配線材料の埋め込みが非常に困難になってきている。そこで、この埋め込み不良の打開策として、配線とプラグとを別工程で形成するシングルダマシンプロセスが検討されている。
ここで、図7(a)を用いて、シングルダマシンプロセスによりCu配線構造を形成する例について説明する。この図に示すように、トランジスタ(図示省略)等が形成された基体11上のシリコン酸化膜(SiO2)からなる絶縁膜12に配線溝13が設けられている。そして、この配線溝13に、バリア膜14を介してCuからなる配線15が設けられており、配線15上を含む絶縁膜12上に窒化シリコン膜(SiN)からなる拡散防止膜16が成膜されている。ここまでの構成を基板21とする。
この基板21上、具体的には、拡散防止膜16上に第1の絶縁膜22を成膜する。次に、第1の絶縁膜22上に接続孔パターンが形成された、ハードマスク(図示省略)を形成する。続いて、このハードマスクを用いたエッチングにより、第1の絶縁膜22に接続孔23を形成する。その後、ハードマスクとともに、接続孔23の底部に露出した拡散防止膜16を除去することで、配線15の表面を露出する。
次に、この接続孔23の内壁を覆う状態で、第1の絶縁膜22上にバリア膜24を成膜する。このバリア膜24は、接続孔23に形成するプラグからの金属拡散を防止する導電性材料で形成される。続いて、接続孔23を埋め込む状態で、バリア膜24上に、Cuからなるプラグ材料(図示省略)を成膜する。その後、CMP法により、第1の絶縁膜22の表面が露出するまで、プラグ材料とバリア膜24とを除去することで、接続孔23にバリア膜24を介してプラグ25を形成する。
次に、プラグ25上を含む第1の絶縁膜22上に、SiNからなる拡散防止膜26を成膜した後、拡散防止膜26上に第2の絶縁膜27を成膜する。ここで、この拡散防止膜26により、プラグ25から第2の絶縁膜27へのCuの拡散が防止される。その後、第2の絶縁膜27上に配線溝パターンが形成されたハードマスク(図示省略)を形成し、このハードマスクを用いたエッチングにより、第2の絶縁膜27に配線溝28を形成する。この際、拡散防止膜26はエッチングストッパー膜として機能する。その後、配線溝28底部の拡散防止膜26とともにハードマスクを除去してプラグ25の表面を露出する。
その後、配線溝28の内壁を覆うように、第2の絶縁膜27上にバリア膜29を成膜する。続いて、配線溝28を埋め込む状態で、バリア膜29上にCuからなる配線材料(図示省略)を成膜する。その後、CMP法により、第2の絶縁膜27の表面が露出するまで、プラグ材料とバリア膜29を除去することで、配線溝28にバリア膜29を介してプラグ25に連通する配線30を形成する。
上述したようなシングルダマシンプロセスでは、プラグ25から第2の絶縁膜27へのCuの拡散を防止するために、プラグ25上を含む第1の絶縁膜22上に、SiNからなる拡散防止膜26を成膜する。このため、配線とプラグとを同一工程で形成するデュアルダマシンプロセスと比較して、2倍の拡散防止膜が必要となる。また、この拡散防止膜26を第2の絶縁膜27に配線溝28を形成する際のエッチングストッパー膜としても機能させている。
しかし、SiNは誘電率が高い(k=7.0)ことから、配線間および層間容量が増大するという問題が生じていた。そこで、配線間および層間容量を低減させるために、SiO2よりも誘電率を低くした、多孔質膜からなる低誘電率絶縁膜を絶縁膜に用いる場合には、膜強度が弱いことからCMPに対する耐性が弱い傾向があった。また、比較的膜強度の強い、例えば炭素含有酸化シリコン(SiOC)からなる低誘電率絶縁膜を用いた場合であっても、CMPに対する耐性は十分ではなく、図7(b)に示すように、低誘電率絶縁膜22a、27a上にSiO2等の保護膜22b、27bが必要となり、配線間および層間容量を十分に低減させることが困難であった。
また、上述したようなシングルダマシンプロセスによれば、接続孔23にプラグ材料を埋め込む状態で、バリア膜24上にプラグ材料を成膜した後、CMP法により第1の絶縁膜22の表面が露出するまで、プラグ材料とバリア膜24とを研磨して除去する。このため、研磨不足の場合には、第1の絶縁膜22上にバリア膜24の研磨残りが生じ、配線間が短絡して、歩留りを低下させるといった問題があった。
また、配線間に研磨残りが生じないように、プラグ材料およびバリア膜24を十分に研磨すると、接続孔23内の比較的軟質な材料のCuで形成されたプラグ25に、過剰研磨によるディッシングやエロージョンが生じ、配線の信頼性が低下するといった問題が生じていた。
上述したような課題を解決するために、本発明の半導体装置の製造方法は、次のような工程を順次行うことを特徴としている。まず、第1工程では、基板上の第1の絶縁膜に設けられた接続孔を埋め込む状態で、第1の絶縁膜上にプラグ材料を成膜した後、第1の絶縁膜の表面が露出するまでプラグ材料を除去することにより、接続孔にプラグ材料からなるプラグを形成する。次に、第2工程では、プラグ上を含む第1の絶縁膜上に、プラグからの金属拡散を防止する導電性材料からなる拡散防止膜を成膜した後、プラグの表面を覆う形状に、拡散防止膜をパターニングする。その後の第3工程では、拡散防止膜を覆う状態で、第1の絶縁膜上に第2の絶縁膜を形成した後、第2の絶縁膜に、拡散防止膜を介してプラグに達する配線溝を形成することを特徴としている。
このような半導体装置の製造方法によれば、第2工程で、プラグ上を含む第1の絶縁膜上に、プラグからの金属拡散を防止する導電性材料からなる拡散防止膜を成膜した後、プラグの表面を覆う形状に、拡散防止膜をパターニングする。これにより、プラグ上に第2の絶縁膜を成膜する際に、プラグから第2の絶縁膜への金属拡散が防止される。また、背景技術で図7(a)を用いて説明したように、絶縁膜、例えばSiN、を用いた拡散防止膜を用いる場合と比較して、導電性材料からなる拡散防止膜を用いることから、系全体の誘電率が低減される。したがって、配線間および層間容量を低減することができる。
また、第1工程の前に接続孔の内壁を覆う状態で、第1の絶縁膜上にバリア膜を成膜した後、拡散防止膜とともにバリア膜をパターニングする場合には、背景技術で図7(a)を用いて説明したように、プラグ材料とバリア膜とを研磨により除去してプラグを形成する場合と比較して、バリア膜の研磨残りが防止される。また、過剰研磨によるディッシングやエロージョンを防ぐことができる。
また、本発明の半導体装置によれば、基板上に設けられた第1の絶縁膜と、第1の絶縁膜上に設けられた第2の絶縁膜と、第1の絶縁膜に基板に達する状態で設けられたプラグと、第2の絶縁膜にプラグに連通する状態で設けられた配線とを備えた半導体装置であって、プラグの表面を覆う形状で、プラグからの金属拡散を防止する導電性材料からなる拡散防止膜が設けられていることを特徴としている。
このような半導体装置によれば、プラグの表面を覆う拡散防止膜を導電性材料からなるものにしたことにより、背景技術で図7(a)を用いて説明した、絶縁膜、例えばSiN、を用いた拡散防止膜を用いる場合と比較して、系全体の誘電率が低減される。したがって、配線間および層間容量を低減することができる。
本発明の半導体装置の製造方法およびこれにより得られる半導体装置によれば、プラグ上および第1の絶縁膜上に導電性材料からなる拡散防止膜を成膜した後、プラグの表面を覆う形状に、拡散防止膜をパターニングする。これにより、プラグ上に第2の絶縁膜を成膜する際に、プラグから第2の絶縁膜への金属拡散が防止される。さらに、背景技術で説明した絶縁膜、例えばSiN、を用いた拡散防止膜を用いる場合と比較して、系全体の誘電率が低減されるため、配線間および層間容量を低減することができる。したがって、半導体装置の動作速度を向上させることができる。
さらに、接続孔の内壁を覆うように、第1の絶縁膜上にバリア膜を成膜し、拡散防止膜とともにバリア膜をパターニングする場合には、背景技術で説明した、プラグ材料とバリア膜とを研磨により除去してプラグを形成する場合と比較して、バリア膜の研磨残りが防止される。また、過剰研磨によるディッシングやエロージョンを防ぐことができる。したがって、プラグが形成される第1の絶縁膜が平坦な状態まま、その上層の配線を形成することができるため、配線の信頼性を確実に得ることができ、歩留りを向上させることができる。
以下、本発明の実施の形態を、各図を用いて詳細に説明する。各実施形態においては、半導体装置の構成を製造工程順に説明する。なお、背景技術で図7(a)を用いて説明した半導体装置の製造方法と同様の構成には、同一の番号を付して説明する。
(第1実施形態)
図1〜図4に本発明の半導体装置の製造方法における第1実施形態を説明するための断面工程図を示す。
図1〜図4に本発明の半導体装置の製造方法における第1実施形態を説明するための断面工程図を示す。
まず、図1(a)に示すように、トランジスタ(図示省略)などが形成された基体11上に、例えばSiO2からなる絶縁膜12を成膜した後、この絶縁膜12に配線溝13を形成し、この配線溝13の内部に、バリア膜14を介してCuからなる配線15を形成する。この配線15は例えば配線厚200nmになるように形成されている。
次に、配線15上を含む絶縁膜12上に、例えば、SiNからなる拡散防止膜16を例えば50nmの膜厚で成膜する。この成膜は、例えば、化学的気相成長(Chemical Vapor Deposition(CVD))法により、平行平板型のプラズマCVD装置を用いて行うこととする。成膜条件の一例としては、成膜ガスにモノシラン(SiH4)とアンモニア(NH3)と窒素(N2)を用い、成膜雰囲気の圧力を550Paに設定する。
ここで、拡散防止膜16は、後工程で拡散防止膜16上に成膜される第1の絶縁膜への配線15からのCuの拡散を防止するだけでなく、第1の絶縁膜に接続孔を形成する際のエッチングストッパー膜としても用いられる。ここでは、拡散防止膜16がSiNにより形成されることとしたが、Cuの拡散を防止するとともに、エッチングストッパー膜として機能するものであれば、炭化シリコン膜(SiC)、あるいはSiC中に窒素(N)等を含有させた膜等を用いてもよい。なお、ここまでの構成を基板21とする。基板21は、請求項の基板に相当する。
続いて、図1(b)に示すように、基板21上、具体的には拡散防止膜16上に、例えばSiO2からなる第1の絶縁膜22を例えば150nmの膜厚で成膜する。この成膜は、例えば平行平板型のプラズマCVD装置を用いたCVD法により行うこととし、成膜条件の一例としては、成膜ガスに、SiH4と一酸化二窒素(N2O)を用い、圧力を1000Pa、基板温度を400℃に設定する。
その後、第1の絶縁膜22上に、例えばSiNからなるハードマスク31を例えば50nmの膜厚に成膜する。この成膜は、例えば平行平板型のプラズマCVD装置を用いたCVD法により行うこととし、成膜条件の一例としては、成膜ガスにSiH4とNH3とN2とを用い、成膜雰囲気の圧力を550Paに設定する。
次に、図1(c)に示すように、ハードマスク31上に接続孔の径が例えば140nmになるように、接続孔パターンのレジストマスクを形成する(図示省略)。そして、このレジストマスクを用いて、ドライエッチング法にてハードマスク31の加工を行うことで、ハードマスク31に接続孔パターンを形成する。ここでのエッチング条件の一例としては、一般的なマグネトロン方式のエッチング装置を用いて行うこととし、エッチングガスにトリフルオロメタン(CHF3)とArとO2を用い、ガス流量比(CHF3:Ar:O2)を1:5:1として、バイアスパワーを500Wに、基板温度を20℃に設定する。続いて、O2プラズマを用いたアッシング処理を行い、レジストマスクを除去した後、例えば有機系の薬液により洗浄することにより、エッチング処理時の残留堆積物の除去を行う。
その後、図2(d)に示すように、ハードマスク31(前記図1(c)参照)をマスクに用いたドライエッチングにより、第1の絶縁膜22に接続孔23を形成する。この際、拡散防止膜16は、エッチングストッパー膜として機能する。ここでのエッチング条件の一例としては、マグネトロン方式のエッチング装置を用いることとし、エッチングガスにオクタフルオロブタン(C4F8)とCOとArを用い、ガス流量比(C4F8:CO:Ar)を1:10:20として、バイアスパワーを1500Wに、基板温度を20℃に設定する。
続いて、ハードマスク31とともに接続孔23の底部の拡散防止膜16をエッチング除去することで、配線15の表面を露出する。ここでのエッチング条件の一例としては、マグネトロン方式のエッチング装置を用いることとし、エッチングガスにジフルオロメタン(CH2F2)とArとO2を用い、ガス流量比(CH2F2:Ar:O2)を1:3:2として、バイアスパワーを700Wに、基板温度を30℃に設定する。続いて、例えば有機系の薬液により洗浄することで、エッチング処理時の残留堆積物の除去を行う。
次に、図2(e)に示すように、例えばスパッタリング法により、接続孔23の内壁を覆うように、第1の絶縁膜22上に例えばタンタル(Ta)からなるバリア膜24を例えば膜厚10nmで成膜する。この成膜は、一般的なマグネトロンスパッタリング装置を用い、Taターゲットを用いて指向性スパッタリングにより行うこととする。
ここで、バリア膜24は接続孔23に形成するプラグからの金属拡散を防止する導電性材料で形成される。本実施形態では、後述するように、プラグがCuまたはCuを含む合金で形成されることから、Cuの拡散を防止できる導電性材料で形成されることとする。ここでは、バリア膜24がTaで形成されることとしたが、Cuの拡散を防止できる導電性材料であればよく、窒化タンタル(TaN)、チタン(Ti)、窒化チタン(TiN)、タングステン(W)、窒化タングステン(WN)で形成されていてもよい。また、これらの積層構造であってもよい。
また、バリア膜24は、プラグから第1の絶縁膜22へのCuの拡散を防止するため、接続孔23の内壁にカバレッジよく成膜する必要がある。このため、成膜方法としては、自己放電イオン化スパッタリング法、あるいは遠距離スパッタリング法などの指向性スパッタリング法を用いることが好ましい。
続いて、例えば電界めっき法により、接続孔23を埋め込むように、バリア膜24上に例えばCuまたはCuを含む合金からなるプラグ材料32を成膜する。なお、ここでは電解めっき法によりプラグ材料32を成膜することとするが、スパッタリング法、またはCVD法により成膜してもよい。
次いで、図2(f)に示すように、例えばCMP法により、バリア膜24の表面が露出するまでプラグ材料32(前記図2(e)参照)を研磨して除去する。これにより、接続孔23にバリア膜24を介してプラグ材料32からなるプラグ25を形成する。
次に、図3(g)に示すように、プラグ25上を含むバリア膜24上に、本発明に特徴的な、例えばTaからなる拡散防止膜33を例えば10nmの膜厚で成膜する。ここでの成膜条件の一例としては、一般的なマグネトロンスパッタリング装置を用い、Taターゲットを用いて指向性スパッタリングを行うこととする。
ここで、拡散防止膜33は、プラグ25からの金属拡散を防止する導電性材料で形成される。本実施形態では、プラグ25がCuまたはCuを含む合金で形成されることから、Cuの拡散を防止できる導電性材料で形成されることとする。ここでは、拡散防止膜33がTaで形成されることとしたが、バリア膜24と同様に、TaN、Ti、TiN、W、WNで形成されていてもよく、これらの積層構造であってもよい。
次に、図3(h)に示すように、拡散防止膜33上に、図1(c)を用いて説明したハードマスク31を加工する際に用いたのと同じ接続孔パターン(反転パターン)のレジストマスクを形成する(図示省略)。そして、このレジストマスクを用いたパターニングにより、プラグ25の表面を覆う形状に、拡散防止膜33を加工し、さらに、バリア膜24を拡散防止膜33と同一形状に加工する。
ここでは、接続孔パターンのレジストマスクを用いて、拡散防止膜33とバリア膜24とを加工することとしたが、プラグ25から第1の絶縁膜22の上層に成膜する第2の絶縁膜へのCuの拡散を確実に防止するため、拡散防止膜33とバリア膜24の加工はマージンをとって行う方が好ましい。
このマージンは、拡散防止膜33上に接続孔パターンのレジスト露光を行う際の、露光装置の合わせ精度に応じて適宜決定されるものとする。例えば、接続孔23の径が140nmであるのに対し、露光装置の合わせ精度が±30nmである場合には、例えば200nmの径で接続孔パターンのレジストマスクを形成し、このレジストマスクを用いて拡散防止膜33とバリア膜24を加工することとする。この場合には、第1の絶縁膜22上にバリア膜24を介して拡散防止膜33が形成される。
本実施形態では、拡散防止膜33とバリア膜24とは、どちらもTaにより形成されていることから、同一工程で加工される。しかし、拡散防止膜33とバリア膜24とは異なる材料で形成されていてもよく、この場合には、2段階で加工を行う。ただし、拡散防止膜33とバリア膜24とが同一の材料で形成されていれば、同一工程での加工が可能であるため、好ましい。
次に、図3(i)に示すように、形成された拡散防止膜33とバリア膜24とを覆う状態で、第1の絶縁膜22上に例えばSiO2からなる第2の絶縁膜27を例えば150nmの膜厚で成膜する。この成膜は、例えば平行平板型のプラズマCVD装置を用いたCVD法により行うこととし、図1(b)を用いて説明した、第1の絶縁膜22と同一の成膜条件で行うこととする。続いて、第2の絶縁膜27上に、例えばSiNからなるハードマスク34を例えば50nmの膜厚で成膜する。この成膜は、例えば平行平板型のプラズマCVD装置を用いたCVD法により行うこととし、図1(b)を用いて説明した、ハードマスク31と同一の成膜条件で行うこととする。
続いて、図4(j)に示すように、ハードマスク34上に配線溝パターンのレジストマスク(図示省略)を形成する。そして、このレジストマスクを用いたドライエッチングにより、ハードマスク34の加工を行うことで、ハードマスク34に配線溝パターンを形成する。ここでのエッチング条件は、図1(c)を用いて説明した、ハードマスク31のエッチング条件と同一条件であることとする。続いて、O2プラズマを用いたアッシング処理を行い、レジストマスクを除去した後、例えば有機系の薬液により洗浄することにより、エッチング処理時の残留堆積物の除去を行う。
次に、図4(k)に示すように、ハードマスク34(前記図4(j)参照)をマスクに用いたドライエッチングにより、第2の絶縁膜27に拡散防止膜33を介してプラグ25に達する配線溝28を形成する。ここでのエッチング条件は、図2(d)を用いて説明した、第1の絶縁膜22に接続孔23を形成する際のエッチングと同一条件で行うこととする。続いて、例えば有機系の薬液処理を行うことにより、エッチング処理時の残留堆積物の除去を行う。
その後、図4(l)に示すように、配線溝28の内壁を覆う状態で、第2の絶縁膜27上にバリア膜29を成膜する。続いて、配線溝28を埋め込む状態で、バリア膜29上にCuまたはCuを含む合金からなる配線材料(図示省略)を成膜する。その後、CMP法により、第2の絶縁膜27の表面が露出するまで、配線材料とバリア膜29とを除去することで、配線溝28にバリア膜29を介して配線30を形成する。
その後、配線30上を含む第2の絶縁膜27上に、SiNからなる拡散防止膜35を成膜し、その後の工程は、図1(b)から図4(l)を用いて説明した工程を繰り返すことで、多層配線構造を形成する。
このような半導体装置の製造方法およびこれにより得られる半導体装置によれば、プラグ25上およびバリア膜24上にTaからなる拡散防止膜33を成膜した後、プラグ25の表面を覆う形状に、拡散防止膜33とバリア膜24とを加工する。これにより、プラグ25上に第2の絶縁膜27を成膜する際に、プラグ25から第2の絶縁膜27へのCuの拡散を防止することができる。さらに、背景技術で図6(a)を用いて説明したように、絶縁膜、例えばSiN、を用いた拡散防止膜26を用いる場合と比較して、系全体の誘電率が低減される。このため、配線間および層間容量を低減することができ、半導体装置の動作速度を向上させることができる。
また、プラグ25の表面を覆う形状に、拡散防止膜33とバリア膜24とをパターニングすることから、背景技術で図7(a)を用いて説明した、プラグ材料とバリア膜24とを研磨により除去してプラグ25を形成する場合と比較して、バリア膜24の研磨残りが防止される。また、過剰研磨によるプラグ25のディッシングやエロージョンを防ぐことができる。これにより、プラグ25が形成される第1の絶縁膜22が平坦な状態まま、その上層の配線30を形成することができるため、配線信頼性を確実に得ることができ、歩留りを向上させることができる。
さらに、この加工を、拡散防止膜33上にレジストマスクを形成する際の、露光装置の合わせ精度に応じたマージンをとって行うことにより、合わせずれが生じたとしても、確実にプラグ25の表面を覆う形状に、拡散防止膜33とバリア膜24とを形成することが可能である。このため、プラグ25から第2の絶縁膜27へのCuの拡散を確実に防止することができる。
なお、本実施形態では、第1の絶縁膜22および第2の絶縁膜27がSiO2で形成されていることとしたが、本発明はこれに限定されず、あらゆる絶縁膜に適用可能である。また、第1の絶縁膜22および第2の絶縁膜27に、SiO2よりも誘電率の低い低誘電率絶縁膜を用いた場合には、系全体の誘電率をさらに低減することができ、配線間および層間容量を顕著に低減することができるため、好ましい。ここで、低誘電率絶縁膜は、CMP耐性に弱い傾向があるが、本発明の半導体装置の製造方法を適用すれば、プラグ25を形成する際に第1の絶縁膜22がCMP法により研磨されることがないため、低誘電率絶縁膜からなる絶縁膜を用いることが可能である。
このような低誘電率絶縁膜としては、例えばフッ素含有酸化シリコン膜(FSG)、メチルシルセスキオキサン(MSQ)、ハイドロゲンシルセスキオキサン(HSQ)などの無機系の絶縁膜、ポリアリルエーテル(PAE)などの有機系の絶縁膜、あるいは、これらを多孔質化した絶縁膜等がある。
また、本実施形態では、配線30上を覆う拡散防止膜35は、SiNにより形成されることとしたが、プラグ25上を覆う拡散防止膜33と同様に、拡散防止膜35を配線30からの金属拡散を防止する導電性材料により形成し、配線30の表面を覆う形状に、拡散防止膜35をパターニングし、さらに、バリア膜29を拡散防止膜35と同一形状にパターニングしてもよい。この場合、CMPにより、バリア膜29の表面が露出するまで、配線材料を除去し、配線30上を含むバリア膜29上に拡散防止膜35を成膜する。この場合には、配線30を覆う拡散防止膜35が導電性材料により形成されることから、系全体の誘電率がさらに低減される。このため、配線間および層間容量をさらに低減することができ、半導体装置の動作速度を顕著に向上させることができる。ここでは、配線30上の拡散防止膜35を例にとり説明したが、基板21に設けられた配線15を覆う拡散防止膜16にも適用可能である。
(第2実施形態)
図5〜図6に本発明の半導体装置の製造方法における第2実施形態を説明するための断面工程図を示す。なお、第1実施形態と同様の構成には同一の番号を付して説明することとし、成膜条件は第1実施形態と同様であることとする。また、バリア膜24上に拡散防止膜33を成膜する工程までは、第1実施形態で図1(a)〜図3(g)を用いて説明した方法と同様であるため、省略する。
図5〜図6に本発明の半導体装置の製造方法における第2実施形態を説明するための断面工程図を示す。なお、第1実施形態と同様の構成には同一の番号を付して説明することとし、成膜条件は第1実施形態と同様であることとする。また、バリア膜24上に拡散防止膜33を成膜する工程までは、第1実施形態で図1(a)〜図3(g)を用いて説明した方法と同様であるため、省略する。
まず、図5(a)に示すように、拡散防止膜33上に、プラグ25上に形成する配線パターンのレジストマスクを形成する(図示省略)。その後、このレジストマスクを用いたパターニングにより、拡散防止膜33とバリア膜24とを加工する。これにより、拡散防止膜33がプラグ25の表面を覆うとともに、後工程でプラグ25上に形成する配線溝の底部に渡る形状に形成され、バリア膜24が拡散防止膜と同一形状に形成される。この際、拡散防止膜33は第1の絶縁膜22上にバリア膜24を介して設けられる。このように加工することで、第1の絶縁膜22の上層に形成する第2の絶縁膜に配線溝を形成する際に、拡散防止膜33とバリア膜24とがエッチングストッパー膜として機能する。
ここでは、配線溝パターンのレジストマスクを用いて、拡散防止膜33とバリア膜24とを加工することとしたが、拡散防止膜33とバリア膜24とをエッチングストッパー膜として確実に機能させるため、拡散防止膜33とバリア膜24を加工するために用いるレジストマスクの形成はマージンをとって行う方が好ましい。
このマージンは、拡散防止膜33上に配線溝パターンのレジスト露光を行う際の露光装置の合わせ精度に応じて適宜決定されるものとする。例えば、後工程で形成する配線溝の線幅が140nmであるのに対し、露光装置の合わせ精度が±30nmである場合には、例えば200nmの幅で配線溝パターンのレジストマスクを形成し、このレジストマスクを用いて拡散防止膜33とバリア膜24を加工することとする。
次に、図5(b)に示すように、形成された拡散防止膜33とバリア膜24とを覆う状態で、第1の絶縁膜22上に例えばSiO2からなる第2の絶縁膜27を例えば150nmの膜厚で成膜する。続いて、第2の絶縁膜27上に例えばSiNからなるハードマスク34を例えば50nmの膜厚で成膜する。
続いて、図5(c)に示すように、ハードマスク34上に配線溝パターンのレジストマスク(図示省略)を形成する。そして、このレジストマスクを用いたドライエッチングにより、ハードマスク34の加工を行うことで、ハードマスク34に配線溝パターンを形成する。続いて、O2プラズマを用いたアッシング処理を行い、レジストマスクを除去した後、例えば有機系の薬液により洗浄することにより、エッチング処理時の残留堆積物の除去を行う。
次に、図6(d)に示すように、ハードマスク34をマスクに用いたドライエッチングにより、第2の絶縁膜27に拡散防止膜33を介してプラグ25に達する配線溝28を形成する。この際、拡散防止膜33とバリア膜24はエッチングストッパー膜として機能する。続いて、例えば有機系の薬液処理を行うことにより、エッチング処理時の残留堆積物の除去を行う。
その後の工程は、第1実施形態で図4(l)を用いて説明した工程と同様であり、図6(e)に示すように、配線溝28にバリア膜29を介してCuからなる配線30を形成する。
このような半導体装置の製造方法およびこれにより得られる半導体装置によれば、第1実施形態と同様の効果を奏することができる。
さらに、本実施形態では、拡散防止膜33をプラグ25の表面を覆うとともに、配線溝28の底部に渡る形状に加工し、さらに、バリア膜24を拡散防止膜33と同一形状に加工する。このため、拡散防止膜33とバリア膜24を第2の絶縁膜27に配線溝28を形成する際のエッチングストッパー膜として機能させることができる。これにより、第2の絶縁膜27に配線溝28を形成する際にオーバーエッチングにより第1の絶縁膜22が除去されることを防ぐことができる。したがって、オーバーエッチングにより、プラグ25が配線溝28の底部から突出するのを防ぐことができるため、配線溝28にバリア膜29および配線材料を成膜する際に、プラグ25の表面を覆う拡散防止膜33の下方にヴォイドが生じるのを防ぐことができる。
また、この加工を、拡散防止膜33上にレジストマスクを形成する際の、露光装置の合わせ精度に応じたマージンをとって行うことにより、合わせずれが生じたとしても、確実に配線溝28の底部に渡るように拡散防止膜33を形成し、さらにバリア膜24を拡散防止膜33と同一形状に形成することが可能である。このため、オーバーエッチングにより、プラグ25が配線溝28の底部から突出することを確実に防ぐことができるため、配線溝28にバリア膜29および配線材料を成膜する際に、プラグ25の表面を覆う拡散防止膜33の下方にヴォイドが生じるのを確実に防ぐことができる。
21…基板、22…第1の絶縁膜、23…接続孔、24,29…バリア膜、25…プラグ、27…第2の絶縁膜、28…配線溝、30…配線、32…プラグ材料、33,35…拡散防止膜
Claims (8)
- 基板上の第1の絶縁膜に設けられた接続孔を埋め込む状態で、当該第1の絶縁膜上にプラグ材料を成膜した後、前記第1の絶縁膜の表面が露出するまで前記プラグ材料を除去することにより、前記接続孔に当該プラグ材料からなるプラグを形成する第1工程と、
前記プラグ上を含む前記第1の絶縁膜上に、当該プラグからの金属拡散を防止する導電性材料からなる拡散防止膜を成膜した後、前記プラグの表面を覆う形状に、前記拡散防止膜をパターニングする第2工程と、
前記拡散防止膜を覆う状態で、前記第1の絶縁膜上に第2の絶縁膜を成膜した後、当該第2の絶縁膜に、前記拡散防止膜を介して前記プラグに達する配線溝を形成する第3工程とを有する
ことを特徴とする半導体装置の製造方法。 - 前記第2工程では、前記プラグの表面を覆うとともに前記配線溝の底部に渡る形状に、前記拡散防止膜をパターニングする
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記第1工程の前に、前記接続孔の内壁を覆う状態で、前記第1の絶縁膜上に前記プラグからの金属拡散を防止する導電性材料からなるバリア膜を成膜する工程を有し、
前記第1工程では、前記接続孔を埋め込む状態で、前記バリア膜上に前記プラグ材料を成膜した後、前記バリア膜の表面が露出するまで前記プラグ材料を除去することにより、前記接続孔に前記プラグを形成し、
前記第2工程では、前記プラグ上を含む前記バリア膜上に前記拡散防止膜を成膜した後、前記プラグの表面を覆う形状に、前記拡散防止膜をパターニングし、さらに前記バリア膜を当該拡散防止膜と同一形状にパターニングする
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記拡散防止膜と前記バリア膜とを同一の導電性材料で形成する
ことを特徴とする請求項3記載の半導体装置の製造方法。 - 基板上に設けられた第1の絶縁膜と、前記第1の絶縁膜上に設けられた第2の絶縁膜と、前記第1の絶縁膜に前記基板に達する状態で設けられたプラグと、前記第2の絶縁膜に前記プラグに連通する状態で設けられた配線とを備えた半導体装置であって、
前記プラグの表面を覆う形状で、当該プラグからの金属拡散を防止する導電性材料からなる拡散防止膜が設けられている
ことを特徴とする半導体装置。 - 前記拡散防止膜が、前記プラグの表面を覆うとともに前記配線の底部に渡る形状で設けられている
ことを特徴とする請求項5記載の半導体装置。 - 前記接続孔の内部にバリア膜を介して前記プラグが設けられている
ことを特徴とする請求項5記載の半導体装置。 - 前記拡散防止膜と前記バリア膜とが同一の導電性材料で形成されている
ことを特徴とする請求項7記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003364083A JP2005129746A (ja) | 2003-10-24 | 2003-10-24 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003364083A JP2005129746A (ja) | 2003-10-24 | 2003-10-24 | 半導体装置の製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005129746A true JP2005129746A (ja) | 2005-05-19 |
Family
ID=34643167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003364083A Pending JP2005129746A (ja) | 2003-10-24 | 2003-10-24 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005129746A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009147293A (ja) * | 2007-11-22 | 2009-07-02 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2003
- 2003-10-24 JP JP2003364083A patent/JP2005129746A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009147293A (ja) * | 2007-11-22 | 2009-07-02 | Renesas Technology Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
US10714379B2 (en) | Reducing contact resistance in vias for copper interconnects | |
JP4918778B2 (ja) | 半導体集積回路装置の製造方法 | |
US6879042B2 (en) | Semiconductor device and method and apparatus for manufacturing the same | |
JP2011014904A (ja) | ビアがガウジングされた相互接続構造体及びその製造方法 | |
JP2006019480A (ja) | 半導体装置の製造方法 | |
JP2005142369A (ja) | 半導体装置の製造方法 | |
US10923423B2 (en) | Interconnect structure for semiconductor devices | |
JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
TW202303759A (zh) | 內連線結構的形成方法 | |
US7622331B2 (en) | Method for forming contacts of semiconductor device | |
JP2006196642A (ja) | 半導体装置およびその製造方法 | |
JP4383262B2 (ja) | 半導体装置及びその製造方法 | |
JP2007067324A (ja) | 半導体装置の製造方法 | |
JP2005129746A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4797821B2 (ja) | 半導体装置の製造方法 | |
JP2004172337A (ja) | 半導体装置およびその製造方法 | |
US8048799B2 (en) | Method for forming copper wiring in semiconductor device | |
JP2006303179A (ja) | 埋込導電体の形成方法 | |
JP2005217223A (ja) | 半導体装置の製造方法 | |
US20060281301A1 (en) | Method for manufacturing dual damascene pattern | |
JP2004296620A (ja) | 半導体装置の製造方法 | |
JP2004179453A (ja) | 半導体装置及びその製造方法 | |
KR100685137B1 (ko) | 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자 | |
JP2007243025A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090331 |