JP2006303179A

JP2006303179A - 埋込導電体の形成方法

Info

Publication number: JP2006303179A
Application number: JP2005122741A
Authority: JP
Inventors: Nobuyuki Nishikawa; 伸之西川
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2005-04-20
Filing date: 2005-04-20
Publication date: 2006-11-02

Abstract

【課題】埋込導電体の形成方法に関し、ビアホールや埋込配線用溝の形成工程におけるダメージを低減するとともに、ビアホールや埋込配線用溝の形成後の清浄化工程のスループットを向上する。
【解決手段】埋込導電体６用の凹部４を形成したのちに、脱ガス処理と前処理としての有機酸５を用いたドライクリーニングとを一連の工程として行う。
【選択図】図１

Description

本発明は埋込導電体の形成方法に関するものであり、特に、ダマシン構造を有する半導体装置の配線溝孔エッチング後の清浄化処理を確実に且つ高スループットで行うためのデガス／ドライクリーニング工程に特徴のある埋込導電体の形成方法に関するものである。

従来、半導体装置の電極材料、配線材料としては、Ａｌが広く実用されてきたが、近年の半導体デバイスの高密度化・高速化に伴いＡｌ配線からＡｌよりエレクトロマイグレーション耐性が高く且つ比抵抗が小さなＣｕを用いたＣｕ配線へ配線材料がとって代わり、また層間膜材料も低誘電率のものが使用されるようになってきている（例えば、特許文献１参照）。

このような、Ｃｕ配線と低誘電率膜を用いたデバイスでは、ＳＩＶ（ＳｔｒｅｓｓＩｎｄｕｃｅｄＶｏｉｄ）、ＥＭ（Ｅｌｅｃｔｒｏ−Ｍｉｇｒａｔｉｏｎ）、或いは、ＴＤＤＢ（ＴｉｍｅＤｉｐｅｎｄａｎｔＤｉｅｌｅｃｔｒｉｃＢｒｅａｋｄｏｗｎ：酸化膜経時破壊）といった信頼性を確保するのが大きな問題となり、そのために金属／金属間、絶縁膜／絶縁膜間或いは金属／絶縁膜間の界面の制御を行うことが重要となるので、この事情を図１２を参照して説明する。

図１２参照
デュアルダマシン工程においては、下層層間絶縁膜５１中に下層Ｃｕ埋込配線層５２を埋め込んだのち、エッチングストッパー膜５３、ＳｉＯＣ膜等の低誘電率膜からなる上層層間絶縁膜５４、及び、キャップ層５５を順次堆積させ、次いで、レジストパターン（図示を省略）をマスクとして、ドライエッチングを施すことによって下層Ｃｕ埋込配線層５２に達するビアホール５６及びビアホール５６に連通する埋込配線用溝５７を形成する。

次いで、レジストパターンをアッシングにより除去したのち、Ｔａ等のバリア膜５８及びＣｕ層５９を順次堆積させたのち、キャップ層５５をストッパーとしてＣＭＰ法により研磨することによって不要なＣｕ層５９及びバリア膜５８を除去してＣｕビア及びＣｕ埋込配線６２を形成する。

この時、電極材料や配線材料として用いられる銅は、酸化されやすい性質を有しているため、ビアホール５６内に露出する下層Ｃｕ埋込配線５２の表面に、酸化銅（ＣｕＯ）や亜酸化銅（Ｃｕ₂Ｏ）といった銅酸化物ＣｕＯ_x６０が生成されてコンタクト不良の原因となる。

即ち、エッチング後のアッシングやウエット処理で下層にある配線の上部は酸化されているので、バリア膜５８を成膜すると表面に形成されている銅酸化物ＣｕＯ_x６０と接合するので密着性が低下するともに、絶縁物を介することになるのでコンタクト抵抗が上昇する。

また、エッチングによる低誘電率膜からなる上層層間絶縁膜５４のダメージや下層Ｃｕ埋込配線６２の酸化があると、次に成膜されるバリア膜が酸化されて密着性が低下するとともに、ビアホール５６内のＣｕビアが吸い上がってＣｕ吸い上がり部６４が形成されるとともに、ＴａＯ_x等に変質されたバリア膜酸化部６１においてバリア膜５８のバリア性が低下してＣｕの滲み出しが発生してＣｕ滲み出し部６３が形成されて層間絶縁性が低下することになる。

即ち、エッチング後の低誘電率膜の表面に終端している−ＣＨ₃基が失われて酸化し疎水性から親水性に変化するため、大気中の水分や、ウエット処理の水分を含みやすくなり、この水分がバリア膜成膜後の後工程、例えば、拡散防止膜や低誘電率膜の成膜温度等で排出されてバリア膜を酸化させる。

その結果、バリア膜とＣｕとの密着性が低下し、さらにはバリア性も低下するので、ビアホール内のＣｕの吸い上がりや低誘電率膜の内部への滲み出し・拡散が起きる。

このような問題に対処するために、６５ｎｍノードまでの従来技術では、界面の清浄化として、絶縁膜／金属界面ではＮＨ₃やＨ₂のプラズマ処理等の還元処理を行っており、また、金属／金属界面ではリスパッタや高温Ｈ₂熱処理等を行っており、特に、４５ｎｍノード以降の微細なデバイスでは、それぞれの界面の接触面積も小さくなり、より効果的な界面の清浄化が必要となる。

或いは、Ｃｕ配線等の金属表面或いは層間絶縁膜の表面を洗浄処理するために、カルボキシル基を有する有機酸水溶液を用いること（例えば、特許文献２参照）も提案されている。
特開２００４−０７１７０５号公報特表２００１−５００９２２号公報

しかしながら、４５ｎｍノード以降のデバイスでは、さらに低誘電率の層間膜を用いるため、ＮＨ₃やＨ₂のプラズマ処理等による低誘電率膜へのダメージを無視できなくなる。

また、金属／金属界面については、リスパッタによる洗浄では微細コンタクトホールの清浄化は困難となり、さらに、サーマルバジェットやスループットを考慮すると、昇温工程・降温工程及び処理済みウェハの冷却工程に時間がかかる高温Ｈ₂熱処理も適切ではなくなる。

また、有機酸水溶液を用いた清浄化処理では、有機酸水溶液による除去の後、付着している薬液除去のために純水洗浄が行われるが、この純水洗浄において、埋込電極や埋込配線を形成している銅の浸食が起こるという問題点がある。

さらに、従来技術では金属膜成膜前にビアホールや埋込配線用溝を形成する際の低誘電率膜のエッチングダメージを回復するために、デガスと下層配線の表面の清浄化処理を別々に行っているため、スループットを低下させているという問題がある。

したがって、本発明は、ビアホールや埋込配線用溝の形成工程におけるダメージを低減するとともに、ビアホールや埋込配線用溝の形成後の清浄化工程のスループットを向上することを目的とする。

図１は本発明の原理的構成の説明図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
なお、図における符号１は、それぞれ下地絶縁膜である。
図１参照
上記課題を解決するために、本発明は、埋込導電体の形成方法において、埋込導電体６用の凹部４を形成したのち、脱ガス処理と前処理としての有機酸５を用いたドライクリーニングとを一連の工程として行うことを特徴とする。

このように、脱ガス処理と前処理としての有機酸５を用いたドライクリーニングとを一連の工程として行うことにより、エッチング後の層間膜３のダメージの回復を行いまた、同時に下層配線２の表面の酸化物７を還元する清浄化も行うことができるのでスループットを向上することができる。

この場合、有機酸５を用いた処理をドライクリーニングとして行うことにより、微細化への対応が容易になるとともに、純水洗浄が不要になるため銅の浸食が防止され、さらに、脱ガス処理と一連の工程として行うことが可能になる。

なお、清浄化工程において、有機酸５を用いてドライクリーニングとして行うことにより、処理後に層間膜３の比誘電率がダメージにより増大することがない。

このような一連の工程を、脱ガス処理後に有機酸５を用いたドライクリーニングを引き続いて行っても良いが、処理圧力を変化させることによってサイクル的に繰り返し行っても良く、脱ガス−ドライクリーニングを頻繁に繰り返すことにより確実な清浄化が可能になる。

この場合のドライクリーニングに用いる有機酸５としては、カルボキシル基を有する有機酸、特に、活性化エネルギーの低い低分子の有機酸、例えば、蟻酸（ＨＣＯＯＨ）、酢酸（ＣＨ₃ＣＯＯＨ）、或いは、プロピオン酸（Ｃ₂Ｈ₅ＣＯＯＨ）のいずれかが好適である。

また、脱ガス処理と有機酸５を用いたドライクリーニングとを、３００℃以下で行うことが望ましく、それによって、処理温度までの昇温時間及び降温時間、或いは、処理済みウェハの冷却時間を短くすることができ、スループットやサーマルバジェットを向上することができる。
なお、処理温度は、還元速度を実用上問題のない速度にするためには１５０℃以上にする必要がある。

また、埋込導電体６を埋め込むための層間膜３としては、高速化に対応するために比誘電率が４以下の低誘電率膜、より好適には３以下の低誘電率膜、特に、Ｓｉ、Ｃ、Ｏ、Ｎ、Ｈ、或いは、Ｆの内の少なくとも３成分を含む低誘電率膜、例えば、ポーラスシリカ、ＳｉＯＣ或いはＳｉＯＣＮ等が望ましい。
また、このような層間膜３はＣＶＤ法或いは塗布法のいずれかによって成膜しても良い。

また、有機酸５によるドライクリーニング後に、層間膜３に形成した凹部４を埋め込むさいには、Ｖ、Ｔｉ、Ｔａ、Ｚｒ、Ｈｆ、Ｗ、Ｃｕ、Ａｌ、Ｒｕ、Ｉｒ、Ｎｉ、或いは、Ｐｔのいずれか、または、その窒化物、その窒化珪化物のいずれかからなる導電体を成膜すれば良く、成膜方法としてはスパッタ法、ＣＶＤ法、原子層堆積（ＡＬＤ）法、或いは、メッキ法のいずれでも良い。

本発明では、半導体デバイスの製造工程において、金属配線形成時にデガスと同時に前処理として有機酸を用いてドライクリーニングを行うことにより、エッチングに伴うダメージを受けた層間絶縁膜内の水分を除去すると同時に層間絶縁膜の表面を−Ｏ−ＣＨ₃終端として表面改質を行うとともに、ビアホール内に露出する下地配線の表面を還元処理して酸化物を消失させることができ、スループットを向上することができる。

本発明は、ＳｉＯＣ等の低誘電率の層間絶縁膜にビアホールや埋込配線用溝をエッチングによって形成したのち、エッチングに伴うダメージを受けた層間絶縁膜内の水分をデガス処理で除去すると同時に蟻酸（ＨＣＯＯＨ）等のカルボン酸のガス中でドライクリーニング処理することによって層間絶縁膜の表面を−Ｏ−ＣＨ₃終端として表面改質を行うとともに、ビアホール内に露出する下地配線の表面を還元処理して酸化物を消失させ、次いで、ＴａやＴａＮ等のバリヤメタルを介してＣｕ等の導電体をスパッタ法、ＣＶＤ法、ＡＬＤ法、或いは、メッキ法で堆積させてビアホールや埋込配線用溝を埋め込んだのち、ＣＭＰ（化学機械研磨）法によって余分な導電体を除去してビア及び埋込配線を形成するものである。

次に、図２乃至図６を参照して、本発明の実施例１のデュアルダマシン工程を説明する。
図２参照
まず、ｐ型シリコン基板１１に素子分離絶縁膜１２を形成したのち、ゲート絶縁膜１３を介してゲート電極１４を設け、このゲート電極１４をマスクとしてｎ型不純物を導入することによってｎ型エクステンション領域１５を形成し、次いで、サイドウォール１６を形成したのち、再び、ｎ型不純物を導入することによって、ｎ型ソース・ドレイン領域１７を形成する。

次いで、全面にＣｏを堆積させたのち、熱処理することによってＣｏシリサイド電極１８，１９を形成し、次いで、未反応のＣｏを除去したのち全面にＳｉＯ₂膜２０及びＢＰＳＧ膜２１を堆積させたのち、表面平坦化を行いＳｉＯＣＮからなるキャップ層２２を形成する。

次いで、ｎ型ソース・ドレイン領域１７に達するビアホールを形成したのち、ＴｉＮからなるバリア膜２３を介してＷを埋め込み、ＣＭＰ法によって不要部を除去することによってＷプラグ２４を形成する。

次いで、プラズマＣＶＤ法を用いて厚さが、例えば、５０ｎｍのＳｉＯＣＮからなるエッチングストッパー膜２５、厚さが、例えば、２５０ｎｍのＳｉＯＣからなる第１層間絶縁膜２６及び厚さが、例えば、５０ｎｍのＳｉＯＣＮ膜からなるキャップ層２７を順次堆積させる。

次いで、レジストパターン（図示を省略）をマスクとし、フロロカーボン系のエッチングガスを用いたプラズマエッチングによって、一部においてＷプラグ２４を露出する埋込配線用溝２８を形成したのち、レジストパターンを除去する。

図３参照
次いで、処理温度を例えば２００℃と一定にし、圧力と蟻酸の流量を同時に変化させることによって、デガス効果によりエッチング後のエッチングストッパー膜２５、第１層間絶縁膜２６及びキャップ層２７のダメージを除去すると同時に、蟻酸ガス３０による処理によってエッチングストッパー膜２５、第１層間絶縁膜２６及びキャップ層２７の表面の−ＯＨ終端を−Ｏ−ＣＨ₃終端に変換するともに、Ｗプラグ２４の上面に形成された酸化物２９を還元する。

図７参照
図７は、このデガス／ドライクリーニング工程のタイムチャートであり、圧力を１Ｐａ以下に引き切った状態で５秒間のデガス処理を行い、次いで、蟻酸流量を０ｓｃｃｍ〜３００ｓｃｃｍを５秒ごとに変化させて、圧力を引き切りから６５Ｐａまで変化させる工程を３回繰り返す。

再び図３参照
次いで、スパッタリング法を用いてＴａからなるバリア膜３１を成膜したのち、メッキ法を用いてＣｕ層３２を埋め込み、次いで、ＣＭＰ法によって不要部を除去することによって第１Ｃｕ埋込配線３３を形成する。
このＣＭＰ工程において、キャップ層２７がストッパーとなる。

図４参照
次いで、再び、プラズマＣＶＤ法を用いて厚さが、例えば、５０ｎｍのＳｉＯＣＮからなるエッチングストッパー膜３４、厚さが、例えば、４００ｎｍのＳｉＯＣからなる第２層間絶縁膜３５、厚さが、例えば、５０ｎｍのＳｉＯＣＮからなるキャップ膜３６を順次堆積させる。

次いで、再びレジストパターン（図示を省略）をマスクとし、フロロカーボン系のエッチングガスを用いたプラズマエッチングによって、第１Ｃｕ埋込配線３３に達するビアホール３７を形成するとともに、埋込配線用溝３８，３９を形成したのち、レジストパターンを除去する。

次いで、処理温度を例えば２５０℃と一定にし、１Ｐａ以下の圧力に引き切った状態で１分間のデガス処理を行ったのち、蟻酸流量を２００ｓｃｃｍとして蟻酸ガス４１の圧力を１３３Ｐａとした雰囲気下において２分間のドライクリーニングを行って、エッチングストッパー膜３４、第２層間絶縁膜３５及びキャップ層３６の表面の−ＯＨ終端を−Ｏ−ＣＨ₃終端に変換するともに、第１Ｃｕ埋込配線３３の露出表面に形成された銅酸化物４０を還元する。

図５参照
次いで、再びスパッタリング法を用いてＴａからなるバリア膜４２を成膜したのち、メッキ法を用いてＣｕ層４３を埋め込む。

次いで、ＣＭＰ法によって不要部を除去することによってＣｕビア４４及び第２Ｃｕ埋込配線４５，４６を形成したのち、再びプラズマＣＶＤ法を用いて厚さが、例えば、５０ｎｍのＳｉＯＣＮからなる拡散防止膜４７を成膜する。
なお、このＣＭＰ工程において、キャップ層３６がストッパーとなる。

以降は、必要とする多層配線層数に応じて拡散防止膜４７をエッチングストッパー膜として、層間絶縁膜及びキャップ層の堆積工程、配線用溝及びビアホールの形成工程、デガス／ドライクリーニング工程、及び、ビア及び埋込配線の形成工程を繰り返すことによって半導体装置が完成する。

図８参照
図８は、有機酸処理による銅表面の清浄化効果の説明図であり、ここでは、本発明の実施例１の蟻酸によるドライクリーニング効果とともに、蟻酸（ＨＣＯＯＨ）と同様に低分子のカルボン酸である酢酸（ＣＨ₃ＣＯＯＨ）によるドライクリーニング効果を併せて示しており、蟻酸及び酢酸は従来技術の水素処理に比べて、低温での銅の還元速度が速く、また、図の直線の傾斜角で示される活性化エネルギーも同程度か小さい。

これより、有機酸の表面処理は従来技術の水素処理に比較して、より低温で効果的に銅表面を還元・清浄化できることがわかる。
例えば、昇温／降温に要する時間、或いは、処理したウェハを冷却するための時間を短縮するためには、処理温度を１５０〜３００℃とすることが望ましく、３００℃を超えるとスループット及びサーマルバジェットが低下し、１５０℃未満であると還元速度が遅くなり過ぎてスループットが低下する。

図９参照
図９は、低誘電率膜に対する有機酸処理の影響の説明図であり、上図は層間絶縁膜を構成するＳｉＯＣ膜のＦＴ−ＩＲであり、また、下図はエッチングストッパー膜及びキャップ層を構成するＳｉＯＣＮ膜のＦＴ−ＩＲである。

上図に示すように、ＳｉＯＣ膜については、８００ｃｍ^-1及び１３００ｃｍ^-1付近に見られるＳｉ−ＣＨ₃結合によるスペクトル、１１００ｃｍ^-1付近に見られるＳｉ−Ｏ結合によるスペクトル、２２００ｃｍ^-1付近に見られるＳｉ−Ｈ結合によるスペクトル、３０００ｃｍ^-1付近に見られるＣＨ_x結合によるスペクトルが主要なものとなる。

一方、下図に示すように、ＳｉＯＣＮ膜についてはＳｉ−Ｏ結合及びＳｉ−Ｈ結合のスペクトルの他に、Ｓｉ−ＣＨ₃結合によるスペクトルが消えて替わりにＳｉ−Ｃ結合によるスペクトルが７５０ｃｍ^-1付近に検出されているが、どちらの膜も蟻酸処理前後でスペクトルの変化が見られないことがわかる。

また、図示は省略するものの、同様にＴＤＳによる脱ガスについても調べてみると、検出される主なガスの質量はＭｚ＝２（Ｈ₂）、Ｍｚ＝１６（ＣＨ₄）、Ｍａ＝１８（Ｈ₂Ｏ）、Ｍｚ＝２８（Ｎ₂、ＣＯ）、Ｍｚ＝４４（ＣＯ₂）であり、やはり蟻酸処理前後でスペクトルの変化が見られなかった。

図１０参照
図１０は、低誘電率膜の比誘電率の蟻酸処理依存性の説明図であり、塗布系の低誘電率膜であるポーラスシリカ膜Ａ，Ｂ、ＣＶＤ系の低誘電率膜であるＳｉＯＣ膜Ｃ〜Ｅ，及びＳｉＯＣＮ膜Ｆ，Ｇのいずれにおいても、蟻酸処理の前後において比誘電率の変化は殆ど見られなかった。
なお、ここで、同じ種類の膜について、複数のサンプルを用意したのは、同じ種類の膜でもメーカによって原料の成分が微妙に異なるとともに、成膜条件によっても比誘電率が変化するためである。

図１１参照
図１１は低誘電率膜のＩ−Ｖ特性の蟻酸処理依存性の説明図であり、上図はＳｉＯＣ膜ＣのＩ−Ｖ特性であり、下図はＳｉＯＣＮ膜のＩ−Ｖ特性図である。
図から明らかなように、いずれも場合にもＩ−Ｖ特性に変化は見られなった。

以上の説明から明らかなように、本発明のデガス／ドライクリーニングを低誘電率膜に対して行っても、水素プラズマやリスパッタ法で起きるような悪影響を与えることなく、層間絶縁膜のダメージ回復と配線表面の酸化膜の還元を同時に確実に行うことができる。

以上、本発明の実施例を説明してきたが、本発明は実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、使用している層間絶縁膜は単なる一例であり、比誘電率が４以下、より、好適には３以下であれば良く、例えば、ＣＶＤ系のＳｉＯＣ膜のかわりに、塗布系のポーラスシリカ膜、例えば、触媒化成工業株式会社製のポーラスシリカ原料（ＮＣＳ）や、ポリアエーテル等の低誘電率の有機絶縁材料（例えば、ダウケミカル社登録商標ＳｉＬＫ）を用いても良いものである。

また、上記の実施例においては、エッチングストッパー及びキャップ層として比誘電率が４以下のＳｉＯＣＮ膜を用いているが、エッチングストッパー及びキャップ層は埋込配線間の寄生容量に実質的に寄与しないので、ＳｉＣ膜やＳｉＣＮ膜を用いても良いものである。

また、上記の実施例においては、ビア及び埋込配線をＣｕによって形成しているが、Ｃｕに限られるものではなく、Ｃｕ−ＡｌやＣｕ−Ｓｉ等のＣｕを主成分とする合金にも適用されるものであり、さらには、ＡｌやＡｇいったＣｕ以外の金属にも適用されるものである。

また、上記の実施例においてはバリヤメタルをＴａによって形成しているが、Ｔａに限られるものではなく、ＴａＮ、ＴａＳｉＮ或いはＶ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｃｕ、Ａｌ、Ｒｕ、Ｉｒ、Ｎｉ、Ｃｏ、Ｐｔ等の金属またはその窒化物、その窒化珪化物を用いても良いものである。

また、上記の実施例においてはバリヤメタルをスパッタリング法で形成しているが、スパッタリング法に限られるものではなく、ＣＶＤ法、ＡＬＤ法、或いは、メッキ法を用いても良いものである。

また、上記の実施例においては埋込導電体をメッキ法で成膜しているが、メッキ法に限られるものではなく、スパッタ法、ＣＶＤ法、或いは、ＡＬＤ法を用いて成膜しても良いものである。

また、上記の実施例においては、前段のデガス／ドライクリーニング工程をサイクリックに行い、後段のデガス／ドライクリーニング工程を単一工程として行っているが、両者を入れ換えても良いし、或いは、両方の工程を同じ方法で行っても良いものであり、いずれにしても、デガス処理とドライクリーニングを同一チャンバー内において一連の工程として行えば良いものである。

また、上記の実施例においては、ドライクリーニングに用いる有機酸として蟻酸を用いているが、蟻酸に限られるものではなく、蟻酸と同様にカルボキシル基を有する他のカルボン酸を用いても良いものである。
この場合、スループットを向上するためには低温における還元速度の速いカルボン酸が好適であるので、蟻酸の他には分子量が小さな酢酸（ＣＨ₃ＣＯＯＨ）やプロピオン酸（Ｃ₂Ｈ₅ＣＯＯＨ）が望ましい。

また、上記の実施例においては、デュアルダマシン工程において、層間絶縁膜を一層構造としているが、ビア部と配線部の間にＳｉＯＣＮ膜等のミドルエッチストッパーとなる絶縁膜を挿入して二層構造としても良いものである。

なお、二層構造とする場合には、ビアホール形成用絶縁膜と配線用溝用絶縁膜は同じ組成の絶縁膜で形成しても良いが、ビアホール形成用絶縁膜は埋込配線間の寄生容量には殆ど寄与しないのでプラズマＳｉＯ₂膜等の誘電膜を用いても良いものである。

また、上記の実施例においては、デュアルダマシン工程として説明しているが、上述の第１Ｃｕ埋込配線の形成工程と同様にシングルダマシン工程にも適用されるものであり、その場合には、ビア形成工程と埋込配線形成工程のそれぞれにおいて、ビアホール形成後及び埋込配線用溝形成後にデガス処理とドライクリーニングとを一連の工程として行えば良いものである。

ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照
（付記１）埋込導電体６用の凹部を形成したのち、脱ガス処理と前処理としての有機酸５を用いたドライクリーニングとを一連の工程として行うことを特徴とする埋込導電体の形成方法。
（付記２）上記脱ガス処理とドライクリーニングとを、処理圧力を変化させることによってサイクル的に繰り返し行うことを特徴とする付記１の埋込導電体の形成方法。
（付記３）上記ドライクリーニングに用いる有機酸５が、カルボキシル基を有する有機酸５であることを特徴とする付記１または２に記載の埋込導電体の形成方法。
（付記４）上記カルボキシル基を有する有機酸５が、蟻酸、酢酸、或いは、プロピオン酸のいずれかであることを特徴とする付記３記載の埋込導電体の形成方法。
（付記５）上記脱ガス処理と有機酸５を用いたドライクリーニングとを、３００℃以下で行うことを特徴とする付記１乃至４のいずれか１に記載の埋込導電体の形成方法。
（付記６）上記埋込導電体６を埋め込むための層間膜３が、比誘電率が４以下の低誘電率膜であることを特徴とする付記１乃至５のいずれか１に記載の埋込導電体の形成方法。
（付記７）上記層間膜３が、Ｓｉ、Ｃ、Ｏ、Ｎ、Ｈ、或いは、Ｆの内の少なくとも３成分を含む低誘電率膜であることを特徴とする付記６記載の埋込導電体の形成方法。
（付記８）上記層間膜３をＣＶＤ法或いは塗布法のいずれかによって形成することを特徴とする付記７記載の埋込導電体の形成方法。
（付記９）上記有機酸５によるドライクリーニング後に、Ｖ、Ｔｉ、Ｔａ、Ｚｒ、Ｈｆ、Ｗ、Ｃｕ、Ａｌ、Ｒｕ、Ｉｒ、Ｎｉ、或いは、Ｐｔのいずれか、または、その窒化物、その窒化珪化物のいずれかからなる導電体を成膜することを特徴とする付記１乃至８のいずれか１に記載の埋込導電体の形成方法。
（付記１０）上記有機酸５によるドライクリーニング後に成膜する導電体を、スパッタ法、ＣＶＤ法、原子層堆積法、或いは、メッキ法のいずれかにより成膜することを特徴とする付記９記載の埋込導電体の形成方法。

本発明の活用例としては、高集積度半導体装置の多層配線構造が典型的なものであるが、半導体装置における配線構造に限られるものではなく、強誘電体を用いた光偏向素子等の光デバイス或いは電子デバイスの配線接続構造としても適用されるものである。

本発明の原理的構成の説明図である。本発明の実施例１のデュアルダマシン工程の途中までの説明図である。本発明の実施例１のデュアルダマシン工程の図２以降の途中までの説明図である。本発明の実施例１のデュアルダマシン工程の図３以降の途中までの説明図である。本発明の実施例１のデュアルダマシン工程の図４以降の途中までの説明図である。本発明の実施例１のデュアルダマシン工程の図５以降の説明図である。本発明の実施例１のデュアルダマシン工程におけるデガス／ドライクリーニング工程のタイムチャートである。有機酸処理による銅表面の清浄化効果の説明図である。低誘電率膜に対する有機酸処理の影響の説明図である。低誘電率膜の比誘電率の蟻酸処理依存性の説明図である。低誘電率膜のＩ−Ｖ特性の蟻酸処理依存性の説明図である。従来技術の問題点の説明図である。

符号の説明

１下地絶縁膜
２下層配線
３層間膜
４凹部
５有機酸
６埋込導電体
７酸化物
１１ｐ型シリコン基板
１２素子分離絶縁膜
１３ゲート絶縁膜
１４ゲート電極
１５ｎ型エクステンション領域
１６サイドウォール
１７ｎ型ソース・ドレイン領域
１８Ｃｏシリサイド電極
１９Ｃｏシリサイド電極
２０ＳｉＯ₂膜
２１ＢＰＳＧ膜
２２キャップ層
２３バリア膜
２４Ｗプラグ
２５エッチングストッパー膜
２６第１層間絶縁膜
２７キャップ層
２８埋込配線用溝
２９酸化物
３０蟻酸ガス
３１バリア膜
３２Ｃｕ層
３３第１Ｃｕ埋込配線
３４エッチングストッパー膜
３５第２層間絶縁膜
３６キャップ膜
３７ビアホール
３８埋込配線用溝
３９埋込配線用溝
４０銅酸化物
４１蟻酸ガス
４２バリア膜
４３Ｃｕ層
４４Ｃｕビア
４５第２Ｃｕ埋込配線
４６第２Ｃｕ埋込配線
４７拡散防止膜
５１下層層間絶縁膜
５２下層銅埋込配線層
５３エッチングストッパー膜
５４上層層間絶縁膜
５５キャップ層
５６ビアホール
５７埋込配線用溝
５８バリア膜
５９Ｃｕ層
６０銅酸化物ＣｕＯ_x
６１バリア膜酸化部
６２Ｃｕ埋込配線
６３Ｃｕ滲み出し部
６４Ｃｕの吸い上がり部

Claims

埋込導電体用の凹部を形成したのち、脱ガス処理と前処理としての有機酸を用いたドライクリーニングとを一連の工程として行うことを特徴とする埋込導電体の形成方法。
上記脱ガス処理とドライクリーニングとを、処理圧力を変化させることによってサイクル的に繰り返し行うことを特徴とする請求項１の埋込導電体の形成方法。
上記ドライクリーニングに用いる有機酸が、カルボキシル基を有する有機酸であることを特徴とする請求項１または２に記載の埋込導電体の形成方法。
上記脱ガス処理と有機酸を用いたドライクリーニングとを、３００℃以下で行うことを特徴とする請求項１乃至３のいずれか１項に記載の埋込導電体の形成方法。
上記埋込導電体を埋め込むための層間膜が、比誘電率が４以下の低誘電率膜であることを特徴とする請求項１乃至４のいずれか１項に記載の埋込導電体の形成方法。