JP2004235256A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004235256A JP2004235256A JP2003019411A JP2003019411A JP2004235256A JP 2004235256 A JP2004235256 A JP 2004235256A JP 2003019411 A JP2003019411 A JP 2003019411A JP 2003019411 A JP2003019411 A JP 2003019411A JP 2004235256 A JP2004235256 A JP 2004235256A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- layer
- wiring
- hydrogenated polysiloxane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】組立工程でのボンディング耐性に優れ、また同層配線間耐圧に優れた、低誘電率膜を層間絶縁膜に用いた半導体装置を提供する。
【解決手段】水素化ポリシロキサンを含む絶縁膜を層間絶縁膜１０３として用い、エッチングガスとしてフロロカーボンガスと酸化系ガスを少なくとも含むエッチングにより加工するため、水素化ポリシロキサンの加工面での変質層１０５が上部で厚く、下部で薄い構造が得られる。これにより、ボンディング耐性に優れ、また同層配線間耐圧に優れた半導体装置が得られる。
【選択図】 図１
【解決手段】水素化ポリシロキサンを含む絶縁膜を層間絶縁膜１０３として用い、エッチングガスとしてフロロカーボンガスと酸化系ガスを少なくとも含むエッチングにより加工するため、水素化ポリシロキサンの加工面での変質層１０５が上部で厚く、下部で薄い構造が得られる。これにより、ボンディング耐性に優れ、また同層配線間耐圧に優れた半導体装置が得られる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置および半導体装置の製造方法に関し、特に低誘電率層間絶縁膜を用いた配線構造の信頼性の高い半導体装置および、その製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩの信号処理の高速化の要求は年々増加している。ＬＳＩの信号処理速度は主にトランジスタ自体の動作速度およびは配線での信号伝播遅延時間の大、小で決まってくる。従来、大きく影響を及ぼしてきたトランジスタの動作速度はトランジスタを縮小化することで向上させてきた。しかし設計ルールが０．２５ミクロンよりも小さいＬＳＩでは後者の配線の信号伝播遅延に関する影響が大きく現れ始めている。特に配線層が多層化を有するＬＳＩデバイスにおいては、その影響は大きい。そこで、配線の信号伝播遅延を改善する方法として、従来より、用いてきたアルミ配線が銅配線に置き換わった。また従来からもちいていたシリコン酸化膜を低誘電率層間絶縁膜に置き換える検討がされている。
【０００３】
その低誘電率膜は、大きく２つに分類すると、Ｓｉ−Ｏベース材料と、有機樹脂ベースの材料に分類される。Ｓｉ−Ｏベース材料では、Ｓｉ−Ｏ骨格に有機基であるメチル基が結合されたメチルポリシロキサン膜やＭＳＱ（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜、Ｓｉ−Ｏ骨格に水素基が結合された水素化ポリシロキサン膜が代表的である。有機樹脂ベース材料では、相対的にＳｉ−Ｏベース材料より、機械的強度が相対的に低いため、多層配線化のインテグレーションがより困難である。また、相対的に電界耐圧が無いため、高い信頼性が得られない。このため、現在では有機樹脂ベース材料を用いて最先端の多層配線デバイスを実現することは困難である。
【０００４】
ここで、従来の技術として、比較的、機械的強度と信頼性に優れたＳｉ−Ｏベース材料の１つであるＭＳＱ膜を使用した例を示す。 図４に示すように、トランジスタ等が形成された半導体基板の下層絶縁膜１０１上にバリア絶縁膜である第１のＳｉＣＮ膜１０２が形成されている。その上にオルガノポリシロキサン膜の１種であるＭＳＱ膜１１３が形成されている。その上にＳｉＯ２膜１０４が形成されている。その配線溝加工面にはＭＳＱ変質層１１５が形成されている。このＭＳＱ変質層１１５は、配線溝をエッチング後のアッシング時に酸素プラズマにより形成されることが知られている。（例えば特許文献１参照）このＭＳＱ変質層は配線溝側壁の上部と下部で厚みがほぼ同等であるという特徴がある。
【０００５】
配線溝側壁のＭＳＱ変質層１１５に接して、バリアメタルとしてＴａＮ膜１０６が形成されている。その内側にはＴａ膜１０７が形成されている。さらにその内側にＣｕ膜１０８が形成されている。その配線の上にバリア絶縁膜である第２のＳｉＣＮ膜１０９が形成されている。ここでは、溝配線のみを図示したが、その上にビアさらにその上に第２の配線を形成し、さらにこれを繰り返すことにより多層配線を形成できる。ここで配線溝の形状はメタルの埋設等の観点より形状的に順テーパー状になり、配線上面において配線間の距離が狭くなっているため電界が集中しやすいようになってしまう。
【０００６】
また、ＭＳＱ変質層の確認方法は断面を割った後、バッファードＨＦ溶液に数秒のみ曝すことで容易に確認できる。ＭＳＱの変質層はＭＳＱよりも炭素がすくなくＳｉＯ２に近い組成となり、バッファードＨＦ溶液のエッチングレートが早くなる（炭素が多い膜はエッチングレートが遅い）。このエッチングレートの差がつくことによりその形状は断面ＳＥＭにより確認できる。
【０００７】
次に従来の製造方法を図５（ａ）〜（ｃ）および図６（ａ），（ｂ）に示す。まず、トランジスタを含む半導体基板の下層絶縁膜１０１上に、５０ｎｍ〜１００ｎｍの膜厚の第１のＳｉＣＮ膜１０２がプラズマＣＶＤ法により形成した。続いて、ＭＳＱ膜１１３の塗布・焼成を行ない、１５０ｎｍ〜３５０ｎｍの成膜をおこなった。その上に、５０ｎｍ〜２００ｎｍのＳｉＯ２膜１０４の成膜をプラズマＣＶＤ法によりおこなった（図５（ａ））。
【０００８】
その構造体上に反射防止膜としてＡＲＣ膜１１２を塗布した後に、最小寸法０．１４μｍレベルのフォトリソグラフィー技術を用いパターニングされたフォトレジストマスク１１６を形成した（図５（ｂ））。そのフォトレジストマスク１１６をマスクにして、ＡＲＣ１１２，ＳｉＯ２膜１０４ ，ＭＳＱ膜１１３をＣＨＦ３ガスを含むガスでドライエッチングし、第１のＳｉＣＮ膜１０２上でエッチングをストップさせた。その後、酸素プラズマアッシングにより、フォトレジストマスクを剥離後、アミン系の有機剥離液などで残さ等を完全に完全に除去した。
【０００９】
その後、全面エッチバックにて、第１のＳｉＣＮ膜１０２を除去した。さらに有機剥離液による洗浄で残さを除去した。この結果、溝パターンを形成した。この時、ＭＳＱ膜の加工面にはＭＳＱ変質層１１５が形成された。このＭＳＱ変質層１１５は溝の側壁の上部と下部で厚みがほぼ同等であるという特徴がある。この時のＭＳＱ変質層の厚みは上部、下部とも１０ｎｍ以下であった（図５（Ｃ））。
【００１０】
次に、スパッタ装置にて、デガス処理、ＡｒイオンによるＲＦエッチを行なった後に、バリアメタルのＴａＮ膜１０６を１０ｎｍ続いてＴａ膜１０７を約２０ｎｍ形成し、真空を破ることなく、Ｃｕシード膜（図示省略）を約１００ｎｍ形成した。次にＣｕめっきにて、Ｃｕ膜１０８を約６００ｎｍ形成した。その後、縦型炉アニールにて２００〜４００℃で焼成をおこなった（図６（ａ））。次にメタルＣＭＰ技術を用い、溝以外のメタルを除去し、次に、プラズマＣＶＤ装置により、５０〜１００ｎｍの第２のＳｉＣＮ膜１０９を形成した（図６（ｂ））。
【００１１】
【特許文献１】
特開２００２−２４６３８３号公報
【００１２】
【発明が解決しようとする課題】
第１の課題として機械的強度が弱いことである。ＭＳＱの機械的強度はＳｉＯ２より一桁も低下している為、ＣＭＰなどの高荷重のかかる工程や組み立て時のボンデイング時の高荷重により膜剥がれ不良が発生する。
【００１３】
第２の課題として、電界耐圧が低いことである。層間絶縁膜に低誘電率膜を用いると、特に、配線間でもっとも距離が短くなる配線の上部の耐圧が低下するという問題があった。特に、メタルＣＭＰ時にエロージョンなどで低誘電率膜上のハードマスクであるＳｉＯ２膜がなくなってしまう状態では、低誘電率膜の直上部にキャップ膜のＳｉＣＮ膜が位置し、低誘電率膜とＳｉＣＮ膜の界面の電界集中が顕著になる。このため、特に配線間耐圧の低下が信頼性上問題になってくる。
【００１４】
【課題を解決するための手段】
上記の課題を解決するため、本発明の半導体装置は、半導体基板を含んだ下地上に形成された層間絶縁膜の少なくとも一部に水素化ポリシロキサン膜を含み、その加工面の水素化ポリシロキサン変質層の膜厚が加工上層で加工下層よりも相対的に厚くなっていることを特徴とする。
【００１５】
本発明の半導体装置の製造方法は、半導体基板上に水素化ポリシロキサン膜を成膜する工程と、前記水素化ポリシロキサン膜をフルオロカーボンガスと酸化系ガスを含むエッチングガスで加工する工程とを有することを特徴とする。
【００１６】
本発明では、層間絶縁膜のすくなくとも一部に水素化ポリシロキサン膜を用い、加工部の水素化ポリシロキサンの変質層が上層部が厚く、下層部が薄いという構造を持っており、水素化ポリシロキサンの変質層の機械的強度が水素化ポリシロキサン膜よりも強いため機械的強度が強化される。また、水素化ポリシロキサンの変質層の誘電率が水素化ポリシロキサン膜よりも高いため、電界集中が緩和される。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しながら説明する。図１は実施の形態の半導体装置における一配線層の構造を示す図である。ここでは低誘電率層間絶縁膜として、水素化ポリシロキサンの１つである梯子型水素化ポリシロキサン（Ｌ−Ｏｘ：ラダーオキサイド、 商標名：Ｌａｄｄｅｒ−Ｏｘｉｄｅ）を使った例を示した。トランジスタ等が形成された半導体基板の下層絶縁膜１０１上に第１のＳｉＣＮ膜１０２が形成されており、その上に梯子型水素化ポリシロキサンであるＬ−Ｏｘ膜１０３が形成されている。その上にＳｉＯ２膜１０４が形成されている。
【００１８】
水素化ポリシロキサン膜１０３に形成された配線溝の加工面にはＬ−Ｏｘ変質層１０５が形成されている。この変質層１０５は、配線溝側壁の上部で厚みが下部よりも厚くなっているという特徴がある。その側壁の変質層１０５に接してバリアメタルとしてＴａ膜１０７／ＴａＮ膜１０６の積層膜（上層がＴａ膜、下層がＴａＮ膜）が形成されている。その内側にＣｕ膜１０８が形成されている。このような配線の上にバリア絶縁膜である第２のＳｉＣＮ膜１０９が形成されている。ここでは、溝配線の一配線層のみを図示したが、その上にビアさらにその上に次の配線層を同様に形成し、さらにこれを繰り返すことにより多層配線構造が形成される。
【００１９】
ここで、配線の形状はメタルの埋設等の観点より形状的に順テーパー状になり、配線の上部で配線間の距離が狭くなっているため電界が集中しやすいようになってしまう。また、Ｌ−Ｏｘ変質層１０５の確認方法は断面を割った後、バッファードＨＦ溶液に数秒のみ曝すことで容易に確認できる。Ｌ−Ｏｘの変質層はＬ−ＯｘよりもＳｉＯ２に近い組成となり、バッファードＨＦ溶液のエッチングレートが遅くなる。このエッチングレートの差がつくことによりその形状は断面ＳＥＭにより確認できる。
【００２０】
次に、実施の形態の製造方法を図２（ａ）〜（ｃ）および図３（ａ），（ｂ）に示す。まず、トランジスタを含む半導体基板の下層絶縁膜１０１上に、５０ｎｍ〜１００ｎｍの膜厚の第１のＳｉＣＮ膜１０２をプラズマＣＶＤ法により形成した。続いて、Ｌ−Ｏｘ膜１０３の塗布・焼成を行ない、１５０ｎｍ〜３５０ｎｍの成膜をおこなった。その上に、厚さ５０ｎｍ〜２００ｎｍのＳｉＯ２膜１０４をプラズマＣＶＤ法により成膜した（図２（ａ））。
【００２１】
この構造体上に反射防止膜としてＡＲＣ膜１１５を塗布後、Ｌ／Ｓ＝０．１４／０．１４μｍレベルのフォトリソグラフィー技術を用いパターニングされたフォトレジストマスク１１６を形成した（図２（ｂ））。このフォトレジストマスク１１６をマスクにして、Ｃ４Ｆ８ガスとＯ２ガスが含有されたエッチングガスにより、ＡＲＣ膜１１２，ＳｉＯ２膜１０４，Ｌ−Ｏｘ膜１０３をドライエッチングし、第１のＳｉＣＮ膜 １０２上でストップさせた。その後、酸素プラズマアッシングにより、フォトレジストマスク１１６を剥離後、弱アルカリのアミン系有機剥離液で残さ等を完全に完全に除去した。その後、全面エッチバックにて、第１のＳｉＣＮ膜１０２を除去した。さらに有機剥離液による洗浄で残さを除去した。
【００２２】
この結果、配線溝１２０が形成された。この時加工プロセスにより、Ｌ−Ｏｘ膜１０３の配線溝１２０側壁の加工面にはＬ−Ｏｘ変質層１０５が形成された。このＬ−Ｏｘ変質層１０５は側壁の上部で下部よりも厚く形成されている。この時、変質層１０５の厚みは最上部で３０ｎｍ、最下部で１０ｎｍを示した。これはエッチング時にも形成されていることから、上部が下部よりも厚いようになると推測される（図２（ｃ））。
【００２３】
次に、スパッタ装置にてデガス処理、ＡｒイオンによるＲＦエッチを行なった後に、バリアメタルのＴａＮ膜１０６を約１０ｎｍ成膜し、続いて、Ｔａ膜１０７を２０ｎｍ成膜した。次に、真空を破ることなく、Ｃｕシード膜（図示省略）を約１００ｎｍ形成した。次にＣｕめっきにて、Ｃｕ膜１０８を約６００ｎｍ形成した（図３（Ａ））。
【００２４】
その後、縦型炉アニールにて２００〜４００℃で焼成をおこなった。次にメタルＣＭＰ技術を用い、溝以外のメタルを除去した。次に、プラズマＣＶＤ装置により、５０〜１００ｎｍの第２のＳｉＣＮ膜１０９を形成した（図３（ｂ））。
【００２５】
このようなＬ−Ｏｘ変質層１０５が側壁上部の厚みが厚く、下部が薄い形状は、エッチングガスにフロロカーボンと酸化系ガスをすくなくとも含むことにより実現できる。酸化ガスが添加されることにより、エッチング中にＬ−Ｏｘ変質層（酸化層）が形成され、上部が下部と比較し、長い時間酸素に曝されることにより、上部が厚いＬ−Ｏｘ変質層１０５が形成できる。ここでは、フルオロカーボンとしてＣ４Ｆ８ガスを用いたがＣＦ４，Ｃ４Ｆ８，Ｃ５Ｆ８，Ｃ２Ｆ６，ＣＨ２Ｆ２，ＣＨＦ３のうちの少なくとも１つであればよい。また、酸化系ガスとして、Ｏ２を用いたが、Ｏ２，ＣＯ，ＣＯ２のうちの少なくとも１つであれば同等の結果が得られる。
【００２６】
ここで同層配線間の電界耐圧を測定した。ここでは、０．１４μｍスペースで１２５℃の２ＭＶ／ｃｍで破壊時間を測定した。図４に示すとおりの、層間絶縁膜として、ＭＳＱ膜を用いた従来の実施の形態と比較した。電界耐圧時間の比較を図７に示す。従来の耐圧を１にすると、本発明の実施の形態では２２を示した。この理由は、加工部の側壁層であるＬ−Ｏｘ変質層１０５の上部の厚みが下部の厚みより厚いことによる。配線の形状は特に上層部が形状的にテーパー状になり、配線間の距離が狭くなっているため電界が集中しやすいが、Ｌ−Ｏｘ変質層は誘電率がＬ−Ｏｘよりも高く、ＳｉＯ２に近いため、配線上層部の電界集中が緩和できるという効果があると考えられる。ここでは、ｋ＝２．９の梯子型水素化ポリシロキサンであるＬ−Ｏｘを用いたが、ｋ＝２．４を示すポーラス梯子型水素化ポリシロキサンを用いた場合でも同等の比誘電率のポーラスＭＳＱを用いた場合よりも約１桁の電界耐圧時間の向上が確認できた。
【００２７】
また、図８には５層配線を行ったときの組立工程でのボンデイング不良率を示した。従来のＭＳＱ構造では２％の不良が発生したが、一方、Ｌ−Ｏｘ構造では不良が発生していない。不良部は配線上部とＳｉＣＮ界面で発生しており、機械的な負担が、配線上部に集中することがわかる。機械的特性はＭＳＱとＬ−Ｏｘはほぼ変わらないことより、その構造での変質層の形状の違いがその差であると考えられる。ＭＳＱおよびＬ−Ｏｘの変質層はＭＳＱまたはＬ−Ｏｘそのものよりも機械的強度が高いので、特に配線上層部で変質層が厚い本発明の構造はボンデイング耐性に優れていると考えられる。
【００２８】
従来のＭＳＱ膜にエッチングガスとしてフロロカーボン系ガスに酸化系ガスを添加した場合は、配線溝のボーイング形状が顕著になり、好ましくない。これは、ＭＳＱ膜中のメチル基の炭素が酸素ガスにより引き抜かれ、急激に膜が収縮するためと考えられる。
【００２９】
一方、梯子型水素化ポリシロキサンであるＬ−Ｏｘ膜の場合は、エッチングガスに酸化系ガスを添加したほうが、形状が安定する。酸化系ガスにより、急激に膜が収縮せずに逆に水素が酸化され、ＳｉＯ２ライクに加工できているからであると考えられる。エッチング後の工程でもこの加工時のＳｉＯ２が保護膜となり、形状的に安定している。それに対し、酸化系ガスを添加しないエッチングを用いた場合はエッチングが進まない。これは、デポジション膜が堆積するためと考えられる。
【００３０】
以上、実施の形態に基づいて説明したが、本発明は上記実施の形態に限定されるものではなく、上記実施の形態の構成から種々の変更を施したものも本発明の範囲に含まれている。
【００３１】
【発明の効果】
本発明によれば、ＣＭＰなど高荷重がかかる工程での膜剥がれや、チップアセンブリ工程でのボンディング不良の発生を防止することができる。また、配線間耐圧の低下を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の構造を示す図である。
【図２】本発明の実施の形態に係る半導体装置の製造工程を示す図である。
【図３】本発明の実施の形態に係る半導体装置の製造工程を示す図である。
【図４】従来の半導体装置の構造を示す図である。
【図５】従来の半導体装置の製造工程を示す図である。
【図６】従来の半導体装置の製造工程を示す図である。
【図７】本発明の実施の形態と従来の半導体装置の同層配線間での電界耐圧を比較した図である。
【図８】本発明の実施の形態と従来の半導体装置のボンディング不良率を比較した図である。
【符号の説明】
１０１ 下層絶縁膜
１０２，１０９ ＳｉＣＮ膜
１０３ Ｌ−Ｏｘ膜
１１３ ＭＳＱ膜
１０５，１１５ 変質層
【発明の属する技術分野】
本発明は、半導体装置および半導体装置の製造方法に関し、特に低誘電率層間絶縁膜を用いた配線構造の信頼性の高い半導体装置および、その製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩの信号処理の高速化の要求は年々増加している。ＬＳＩの信号処理速度は主にトランジスタ自体の動作速度およびは配線での信号伝播遅延時間の大、小で決まってくる。従来、大きく影響を及ぼしてきたトランジスタの動作速度はトランジスタを縮小化することで向上させてきた。しかし設計ルールが０．２５ミクロンよりも小さいＬＳＩでは後者の配線の信号伝播遅延に関する影響が大きく現れ始めている。特に配線層が多層化を有するＬＳＩデバイスにおいては、その影響は大きい。そこで、配線の信号伝播遅延を改善する方法として、従来より、用いてきたアルミ配線が銅配線に置き換わった。また従来からもちいていたシリコン酸化膜を低誘電率層間絶縁膜に置き換える検討がされている。
【０００３】
その低誘電率膜は、大きく２つに分類すると、Ｓｉ−Ｏベース材料と、有機樹脂ベースの材料に分類される。Ｓｉ−Ｏベース材料では、Ｓｉ−Ｏ骨格に有機基であるメチル基が結合されたメチルポリシロキサン膜やＭＳＱ（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜、Ｓｉ−Ｏ骨格に水素基が結合された水素化ポリシロキサン膜が代表的である。有機樹脂ベース材料では、相対的にＳｉ−Ｏベース材料より、機械的強度が相対的に低いため、多層配線化のインテグレーションがより困難である。また、相対的に電界耐圧が無いため、高い信頼性が得られない。このため、現在では有機樹脂ベース材料を用いて最先端の多層配線デバイスを実現することは困難である。
【０００４】
ここで、従来の技術として、比較的、機械的強度と信頼性に優れたＳｉ−Ｏベース材料の１つであるＭＳＱ膜を使用した例を示す。 図４に示すように、トランジスタ等が形成された半導体基板の下層絶縁膜１０１上にバリア絶縁膜である第１のＳｉＣＮ膜１０２が形成されている。その上にオルガノポリシロキサン膜の１種であるＭＳＱ膜１１３が形成されている。その上にＳｉＯ２膜１０４が形成されている。その配線溝加工面にはＭＳＱ変質層１１５が形成されている。このＭＳＱ変質層１１５は、配線溝をエッチング後のアッシング時に酸素プラズマにより形成されることが知られている。（例えば特許文献１参照）このＭＳＱ変質層は配線溝側壁の上部と下部で厚みがほぼ同等であるという特徴がある。
【０００５】
配線溝側壁のＭＳＱ変質層１１５に接して、バリアメタルとしてＴａＮ膜１０６が形成されている。その内側にはＴａ膜１０７が形成されている。さらにその内側にＣｕ膜１０８が形成されている。その配線の上にバリア絶縁膜である第２のＳｉＣＮ膜１０９が形成されている。ここでは、溝配線のみを図示したが、その上にビアさらにその上に第２の配線を形成し、さらにこれを繰り返すことにより多層配線を形成できる。ここで配線溝の形状はメタルの埋設等の観点より形状的に順テーパー状になり、配線上面において配線間の距離が狭くなっているため電界が集中しやすいようになってしまう。
【０００６】
また、ＭＳＱ変質層の確認方法は断面を割った後、バッファードＨＦ溶液に数秒のみ曝すことで容易に確認できる。ＭＳＱの変質層はＭＳＱよりも炭素がすくなくＳｉＯ２に近い組成となり、バッファードＨＦ溶液のエッチングレートが早くなる（炭素が多い膜はエッチングレートが遅い）。このエッチングレートの差がつくことによりその形状は断面ＳＥＭにより確認できる。
【０００７】
次に従来の製造方法を図５（ａ）〜（ｃ）および図６（ａ），（ｂ）に示す。まず、トランジスタを含む半導体基板の下層絶縁膜１０１上に、５０ｎｍ〜１００ｎｍの膜厚の第１のＳｉＣＮ膜１０２がプラズマＣＶＤ法により形成した。続いて、ＭＳＱ膜１１３の塗布・焼成を行ない、１５０ｎｍ〜３５０ｎｍの成膜をおこなった。その上に、５０ｎｍ〜２００ｎｍのＳｉＯ２膜１０４の成膜をプラズマＣＶＤ法によりおこなった（図５（ａ））。
【０００８】
その構造体上に反射防止膜としてＡＲＣ膜１１２を塗布した後に、最小寸法０．１４μｍレベルのフォトリソグラフィー技術を用いパターニングされたフォトレジストマスク１１６を形成した（図５（ｂ））。そのフォトレジストマスク１１６をマスクにして、ＡＲＣ１１２，ＳｉＯ２膜１０４ ，ＭＳＱ膜１１３をＣＨＦ３ガスを含むガスでドライエッチングし、第１のＳｉＣＮ膜１０２上でエッチングをストップさせた。その後、酸素プラズマアッシングにより、フォトレジストマスクを剥離後、アミン系の有機剥離液などで残さ等を完全に完全に除去した。
【０００９】
その後、全面エッチバックにて、第１のＳｉＣＮ膜１０２を除去した。さらに有機剥離液による洗浄で残さを除去した。この結果、溝パターンを形成した。この時、ＭＳＱ膜の加工面にはＭＳＱ変質層１１５が形成された。このＭＳＱ変質層１１５は溝の側壁の上部と下部で厚みがほぼ同等であるという特徴がある。この時のＭＳＱ変質層の厚みは上部、下部とも１０ｎｍ以下であった（図５（Ｃ））。
【００１０】
次に、スパッタ装置にて、デガス処理、ＡｒイオンによるＲＦエッチを行なった後に、バリアメタルのＴａＮ膜１０６を１０ｎｍ続いてＴａ膜１０７を約２０ｎｍ形成し、真空を破ることなく、Ｃｕシード膜（図示省略）を約１００ｎｍ形成した。次にＣｕめっきにて、Ｃｕ膜１０８を約６００ｎｍ形成した。その後、縦型炉アニールにて２００〜４００℃で焼成をおこなった（図６（ａ））。次にメタルＣＭＰ技術を用い、溝以外のメタルを除去し、次に、プラズマＣＶＤ装置により、５０〜１００ｎｍの第２のＳｉＣＮ膜１０９を形成した（図６（ｂ））。
【００１１】
【特許文献１】
特開２００２−２４６３８３号公報
【００１２】
【発明が解決しようとする課題】
第１の課題として機械的強度が弱いことである。ＭＳＱの機械的強度はＳｉＯ２より一桁も低下している為、ＣＭＰなどの高荷重のかかる工程や組み立て時のボンデイング時の高荷重により膜剥がれ不良が発生する。
【００１３】
第２の課題として、電界耐圧が低いことである。層間絶縁膜に低誘電率膜を用いると、特に、配線間でもっとも距離が短くなる配線の上部の耐圧が低下するという問題があった。特に、メタルＣＭＰ時にエロージョンなどで低誘電率膜上のハードマスクであるＳｉＯ２膜がなくなってしまう状態では、低誘電率膜の直上部にキャップ膜のＳｉＣＮ膜が位置し、低誘電率膜とＳｉＣＮ膜の界面の電界集中が顕著になる。このため、特に配線間耐圧の低下が信頼性上問題になってくる。
【００１４】
【課題を解決するための手段】
上記の課題を解決するため、本発明の半導体装置は、半導体基板を含んだ下地上に形成された層間絶縁膜の少なくとも一部に水素化ポリシロキサン膜を含み、その加工面の水素化ポリシロキサン変質層の膜厚が加工上層で加工下層よりも相対的に厚くなっていることを特徴とする。
【００１５】
本発明の半導体装置の製造方法は、半導体基板上に水素化ポリシロキサン膜を成膜する工程と、前記水素化ポリシロキサン膜をフルオロカーボンガスと酸化系ガスを含むエッチングガスで加工する工程とを有することを特徴とする。
【００１６】
本発明では、層間絶縁膜のすくなくとも一部に水素化ポリシロキサン膜を用い、加工部の水素化ポリシロキサンの変質層が上層部が厚く、下層部が薄いという構造を持っており、水素化ポリシロキサンの変質層の機械的強度が水素化ポリシロキサン膜よりも強いため機械的強度が強化される。また、水素化ポリシロキサンの変質層の誘電率が水素化ポリシロキサン膜よりも高いため、電界集中が緩和される。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しながら説明する。図１は実施の形態の半導体装置における一配線層の構造を示す図である。ここでは低誘電率層間絶縁膜として、水素化ポリシロキサンの１つである梯子型水素化ポリシロキサン（Ｌ−Ｏｘ：ラダーオキサイド、 商標名：Ｌａｄｄｅｒ−Ｏｘｉｄｅ）を使った例を示した。トランジスタ等が形成された半導体基板の下層絶縁膜１０１上に第１のＳｉＣＮ膜１０２が形成されており、その上に梯子型水素化ポリシロキサンであるＬ−Ｏｘ膜１０３が形成されている。その上にＳｉＯ２膜１０４が形成されている。
【００１８】
水素化ポリシロキサン膜１０３に形成された配線溝の加工面にはＬ−Ｏｘ変質層１０５が形成されている。この変質層１０５は、配線溝側壁の上部で厚みが下部よりも厚くなっているという特徴がある。その側壁の変質層１０５に接してバリアメタルとしてＴａ膜１０７／ＴａＮ膜１０６の積層膜（上層がＴａ膜、下層がＴａＮ膜）が形成されている。その内側にＣｕ膜１０８が形成されている。このような配線の上にバリア絶縁膜である第２のＳｉＣＮ膜１０９が形成されている。ここでは、溝配線の一配線層のみを図示したが、その上にビアさらにその上に次の配線層を同様に形成し、さらにこれを繰り返すことにより多層配線構造が形成される。
【００１９】
ここで、配線の形状はメタルの埋設等の観点より形状的に順テーパー状になり、配線の上部で配線間の距離が狭くなっているため電界が集中しやすいようになってしまう。また、Ｌ−Ｏｘ変質層１０５の確認方法は断面を割った後、バッファードＨＦ溶液に数秒のみ曝すことで容易に確認できる。Ｌ−Ｏｘの変質層はＬ−ＯｘよりもＳｉＯ２に近い組成となり、バッファードＨＦ溶液のエッチングレートが遅くなる。このエッチングレートの差がつくことによりその形状は断面ＳＥＭにより確認できる。
【００２０】
次に、実施の形態の製造方法を図２（ａ）〜（ｃ）および図３（ａ），（ｂ）に示す。まず、トランジスタを含む半導体基板の下層絶縁膜１０１上に、５０ｎｍ〜１００ｎｍの膜厚の第１のＳｉＣＮ膜１０２をプラズマＣＶＤ法により形成した。続いて、Ｌ−Ｏｘ膜１０３の塗布・焼成を行ない、１５０ｎｍ〜３５０ｎｍの成膜をおこなった。その上に、厚さ５０ｎｍ〜２００ｎｍのＳｉＯ２膜１０４をプラズマＣＶＤ法により成膜した（図２（ａ））。
【００２１】
この構造体上に反射防止膜としてＡＲＣ膜１１５を塗布後、Ｌ／Ｓ＝０．１４／０．１４μｍレベルのフォトリソグラフィー技術を用いパターニングされたフォトレジストマスク１１６を形成した（図２（ｂ））。このフォトレジストマスク１１６をマスクにして、Ｃ４Ｆ８ガスとＯ２ガスが含有されたエッチングガスにより、ＡＲＣ膜１１２，ＳｉＯ２膜１０４，Ｌ−Ｏｘ膜１０３をドライエッチングし、第１のＳｉＣＮ膜 １０２上でストップさせた。その後、酸素プラズマアッシングにより、フォトレジストマスク１１６を剥離後、弱アルカリのアミン系有機剥離液で残さ等を完全に完全に除去した。その後、全面エッチバックにて、第１のＳｉＣＮ膜１０２を除去した。さらに有機剥離液による洗浄で残さを除去した。
【００２２】
この結果、配線溝１２０が形成された。この時加工プロセスにより、Ｌ−Ｏｘ膜１０３の配線溝１２０側壁の加工面にはＬ−Ｏｘ変質層１０５が形成された。このＬ−Ｏｘ変質層１０５は側壁の上部で下部よりも厚く形成されている。この時、変質層１０５の厚みは最上部で３０ｎｍ、最下部で１０ｎｍを示した。これはエッチング時にも形成されていることから、上部が下部よりも厚いようになると推測される（図２（ｃ））。
【００２３】
次に、スパッタ装置にてデガス処理、ＡｒイオンによるＲＦエッチを行なった後に、バリアメタルのＴａＮ膜１０６を約１０ｎｍ成膜し、続いて、Ｔａ膜１０７を２０ｎｍ成膜した。次に、真空を破ることなく、Ｃｕシード膜（図示省略）を約１００ｎｍ形成した。次にＣｕめっきにて、Ｃｕ膜１０８を約６００ｎｍ形成した（図３（Ａ））。
【００２４】
その後、縦型炉アニールにて２００〜４００℃で焼成をおこなった。次にメタルＣＭＰ技術を用い、溝以外のメタルを除去した。次に、プラズマＣＶＤ装置により、５０〜１００ｎｍの第２のＳｉＣＮ膜１０９を形成した（図３（ｂ））。
【００２５】
このようなＬ−Ｏｘ変質層１０５が側壁上部の厚みが厚く、下部が薄い形状は、エッチングガスにフロロカーボンと酸化系ガスをすくなくとも含むことにより実現できる。酸化ガスが添加されることにより、エッチング中にＬ−Ｏｘ変質層（酸化層）が形成され、上部が下部と比較し、長い時間酸素に曝されることにより、上部が厚いＬ−Ｏｘ変質層１０５が形成できる。ここでは、フルオロカーボンとしてＣ４Ｆ８ガスを用いたがＣＦ４，Ｃ４Ｆ８，Ｃ５Ｆ８，Ｃ２Ｆ６，ＣＨ２Ｆ２，ＣＨＦ３のうちの少なくとも１つであればよい。また、酸化系ガスとして、Ｏ２を用いたが、Ｏ２，ＣＯ，ＣＯ２のうちの少なくとも１つであれば同等の結果が得られる。
【００２６】
ここで同層配線間の電界耐圧を測定した。ここでは、０．１４μｍスペースで１２５℃の２ＭＶ／ｃｍで破壊時間を測定した。図４に示すとおりの、層間絶縁膜として、ＭＳＱ膜を用いた従来の実施の形態と比較した。電界耐圧時間の比較を図７に示す。従来の耐圧を１にすると、本発明の実施の形態では２２を示した。この理由は、加工部の側壁層であるＬ−Ｏｘ変質層１０５の上部の厚みが下部の厚みより厚いことによる。配線の形状は特に上層部が形状的にテーパー状になり、配線間の距離が狭くなっているため電界が集中しやすいが、Ｌ−Ｏｘ変質層は誘電率がＬ−Ｏｘよりも高く、ＳｉＯ２に近いため、配線上層部の電界集中が緩和できるという効果があると考えられる。ここでは、ｋ＝２．９の梯子型水素化ポリシロキサンであるＬ−Ｏｘを用いたが、ｋ＝２．４を示すポーラス梯子型水素化ポリシロキサンを用いた場合でも同等の比誘電率のポーラスＭＳＱを用いた場合よりも約１桁の電界耐圧時間の向上が確認できた。
【００２７】
また、図８には５層配線を行ったときの組立工程でのボンデイング不良率を示した。従来のＭＳＱ構造では２％の不良が発生したが、一方、Ｌ−Ｏｘ構造では不良が発生していない。不良部は配線上部とＳｉＣＮ界面で発生しており、機械的な負担が、配線上部に集中することがわかる。機械的特性はＭＳＱとＬ−Ｏｘはほぼ変わらないことより、その構造での変質層の形状の違いがその差であると考えられる。ＭＳＱおよびＬ−Ｏｘの変質層はＭＳＱまたはＬ−Ｏｘそのものよりも機械的強度が高いので、特に配線上層部で変質層が厚い本発明の構造はボンデイング耐性に優れていると考えられる。
【００２８】
従来のＭＳＱ膜にエッチングガスとしてフロロカーボン系ガスに酸化系ガスを添加した場合は、配線溝のボーイング形状が顕著になり、好ましくない。これは、ＭＳＱ膜中のメチル基の炭素が酸素ガスにより引き抜かれ、急激に膜が収縮するためと考えられる。
【００２９】
一方、梯子型水素化ポリシロキサンであるＬ−Ｏｘ膜の場合は、エッチングガスに酸化系ガスを添加したほうが、形状が安定する。酸化系ガスにより、急激に膜が収縮せずに逆に水素が酸化され、ＳｉＯ２ライクに加工できているからであると考えられる。エッチング後の工程でもこの加工時のＳｉＯ２が保護膜となり、形状的に安定している。それに対し、酸化系ガスを添加しないエッチングを用いた場合はエッチングが進まない。これは、デポジション膜が堆積するためと考えられる。
【００３０】
以上、実施の形態に基づいて説明したが、本発明は上記実施の形態に限定されるものではなく、上記実施の形態の構成から種々の変更を施したものも本発明の範囲に含まれている。
【００３１】
【発明の効果】
本発明によれば、ＣＭＰなど高荷重がかかる工程での膜剥がれや、チップアセンブリ工程でのボンディング不良の発生を防止することができる。また、配線間耐圧の低下を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の構造を示す図である。
【図２】本発明の実施の形態に係る半導体装置の製造工程を示す図である。
【図３】本発明の実施の形態に係る半導体装置の製造工程を示す図である。
【図４】従来の半導体装置の構造を示す図である。
【図５】従来の半導体装置の製造工程を示す図である。
【図６】従来の半導体装置の製造工程を示す図である。
【図７】本発明の実施の形態と従来の半導体装置の同層配線間での電界耐圧を比較した図である。
【図８】本発明の実施の形態と従来の半導体装置のボンディング不良率を比較した図である。
【符号の説明】
１０１ 下層絶縁膜
１０２，１０９ ＳｉＣＮ膜
１０３ Ｌ−Ｏｘ膜
１１３ ＭＳＱ膜
１０５，１１５ 変質層
Claims (7)
- 半導体基板を含んだ下地上に形成された層間絶縁膜の少なくとも一部に水素化ポリシロキサン膜を含み、その加工面の水素化ポリシロキサン変質層の膜厚が加工上部で加工下部よりも相対的に厚くなっていることを特徴とする半導体装置。
- 前記水素化ポリシロキサンが梯子型水素化ポリシロキサンまたはポーラス梯子型水素化ポリシロキサンであることを特徴とする請求項１に記載の半導体装置。
- 前記加工面が、前記層間絶縁膜に形成された配線溝の側壁であることを特徴とする請求項１または２に記載の半導体装置。
- 前記配線溝内部にバリアメタルを介して銅配線が形成されていることを特徴とする請求項３記載の半導体装置。
- 半導体基板上に水素化ポリシロキサン膜を成膜する工程と、前記水素化ポリシロキサン膜をフルオロカーボンガスと酸化系ガスを含むエッチングガスで加工する工程とを有することを特徴とする半導体装置の製造方法。
- 前記酸化系ガスがＯ２，ＣＯ，およびＣＯ２のうちの少なくとも１つであることを特徴とする請求項５記載の半導体装置の製造方法。
- 前記フルオロカーボンガスがＣＦ４，Ｃ４Ｆ８，Ｃ５Ｆ８，Ｃ２Ｆ６，ＣＨ２Ｆ２，およびＣＨＦ３のうちの少なくとも１つであることを特徴とする請求項５記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003019411A JP3676784B2 (ja) | 2003-01-28 | 2003-01-28 | 半導体装置およびその製造方法 |
| US10/765,094 US6984875B2 (en) | 2003-01-28 | 2004-01-28 | Semiconductor device with improved reliability and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003019411A JP3676784B2 (ja) | 2003-01-28 | 2003-01-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004235256A true JP2004235256A (ja) | 2004-08-19 |
| JP3676784B2 JP3676784B2 (ja) | 2005-07-27 |
Family
ID=32949272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003019411A Expired - Fee Related JP3676784B2 (ja) | 2003-01-28 | 2003-01-28 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6984875B2 (ja) |
| JP (1) | JP3676784B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129145A (ja) * | 2005-11-07 | 2007-05-24 | Fujitsu Ltd | レジストマスクの剥離方法及びレジストマスクの表面変質層の膜厚測定方法 |
| US8018023B2 (en) | 2008-01-14 | 2011-09-13 | Kabushiki Kaisha Toshiba | Trench sidewall protection by a carbon-rich layer in a semiconductor device |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10973397B2 (en) | 1999-03-01 | 2021-04-13 | West View Research, Llc | Computerized information collection and processing apparatus |
| US8636648B2 (en) | 1999-03-01 | 2014-01-28 | West View Research, Llc | Endoscopic smart probe |
| JP4878434B2 (ja) | 2004-09-22 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| DE102005006231B4 (de) * | 2005-02-10 | 2007-09-20 | Ovd Kinegram Ag | Verfahren zur Herstellung eines Mehrschichtkörpers |
| JP2009147096A (ja) * | 2007-12-14 | 2009-07-02 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2012038961A (ja) * | 2010-08-09 | 2012-02-23 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| WO2014066740A1 (en) | 2012-10-26 | 2014-05-01 | Element Six Technologies Us Corporation | Semiconductor devices with improved reliability and operating life and methods of manufacturing the same |
| RU2590214C1 (ru) * | 2015-04-16 | 2016-07-10 | Акционерное общество "НПО "Орион" | Способ повышения безотказности матричных фотоэлектронных модулей |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3300643B2 (ja) | 1997-09-09 | 2002-07-08 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2000294634A (ja) | 1999-04-07 | 2000-10-20 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001176967A (ja) * | 1999-12-21 | 2001-06-29 | Nec Corp | 半導体装置及びその製造方法 |
| US20040065957A1 (en) | 2000-04-28 | 2004-04-08 | Kaoru Maekawa | Semiconductor device having a low dielectric film and fabrication process thereof |
| JP4368498B2 (ja) | 2000-05-16 | 2009-11-18 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置、半導体ウェーハおよびこれらの製造方法 |
| JP2002110644A (ja) | 2000-09-28 | 2002-04-12 | Nec Corp | エッチング方法 |
| JP3588603B2 (ja) | 2000-12-15 | 2004-11-17 | 株式会社東芝 | 絶縁膜の形成方法および半導体装置の製造方法 |
| JP4160277B2 (ja) | 2001-06-29 | 2008-10-01 | 株式会社東芝 | 半導体装置の製造方法 |
-
2003
- 2003-01-28 JP JP2003019411A patent/JP3676784B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-28 US US10/765,094 patent/US6984875B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129145A (ja) * | 2005-11-07 | 2007-05-24 | Fujitsu Ltd | レジストマスクの剥離方法及びレジストマスクの表面変質層の膜厚測定方法 |
| JP4739917B2 (ja) * | 2005-11-07 | 2011-08-03 | 富士通セミコンダクター株式会社 | レジストマスクの剥離方法 |
| US8018023B2 (en) | 2008-01-14 | 2011-09-13 | Kabushiki Kaisha Toshiba | Trench sidewall protection by a carbon-rich layer in a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6984875B2 (en) | 2006-01-10 |
| US20040183164A1 (en) | 2004-09-23 |
| JP3676784B2 (ja) | 2005-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3248492B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001338978A (ja) | 半導体装置及びその製造方法 | |
| JP3778174B2 (ja) | 半導体装置及びその製造方法 | |
| US20120032344A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR20100122701A (ko) | 반도체 소자의 제조방법 | |
| JP2008294335A (ja) | 半導体装置の製造方法 | |
| JP2010171081A (ja) | 半導体装置及びその製造方法 | |
| US7670947B2 (en) | Metal interconnect structure and process for forming same | |
| JP2005142369A (ja) | 半導体装置の製造方法 | |
| JP3676784B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004349572A (ja) | 半導体装置およびその製造方法 | |
| JP3125745B2 (ja) | 半導体装置の製造方法 | |
| US20130161798A1 (en) | Graded density layer for formation of interconnect structures | |
| JP2000223490A (ja) | 半導体装置の製造方法 | |
| JP2001176965A (ja) | 半導体装置及びその製造方法 | |
| US7622331B2 (en) | Method for forming contacts of semiconductor device | |
| JP4525534B2 (ja) | 半導体装置の製造方法 | |
| JP2009004633A (ja) | 多層配線構造および製造方法 | |
| JP2006303179A (ja) | 埋込導電体の形成方法 | |
| KR100657756B1 (ko) | 반도체 소자의 듀얼 다마신 구조 형성 방법 | |
| JP2008041783A (ja) | 半導体装置の製造方法 | |
| KR100640947B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100791688B1 (ko) | 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법 | |
| TWI706434B (zh) | 加工互連結構使阻擋層側壁凹進最小化的方法 | |
| JP2007194566A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050428 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3676784 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |