JP2000223490A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000223490A JP2000223490A JP11019015A JP1901599A JP2000223490A JP 2000223490 A JP2000223490 A JP 2000223490A JP 11019015 A JP11019015 A JP 11019015A JP 1901599 A JP1901599 A JP 1901599A JP 2000223490 A JP2000223490 A JP 2000223490A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- mask layer
- wiring
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】有機系の低誘電率膜を層間絶縁膜とした場合の
溝配線の形成において、ＣＭＰ技術の適用を容易とす
る。 【解決手段】溝配線の形成において、有機系の低誘電率
絶縁膜３で構成される層間絶縁膜の所定の領域に、積層
する無機絶縁膜で構成され開口８を有するマスク層４，
５を形成する。そして、このマスク層をエッチングマス
クとしたドライエッチングで有機系の低誘電率絶縁膜３
に配線溝９を形成し、導電体膜のＣＭＰでもって溝配線
を形成する。ここで、マスク層は、有機系の低誘電率絶
縁膜３をＣＭＰの研磨から保護する。また、このマスク
層のうち下層にある無機絶縁膜が上記有機低誘電率絶縁
膜をプラズマ・アッシング等のレジストマスク除去の工
程から保護する。
溝配線の形成において、ＣＭＰ技術の適用を容易とす
る。 【解決手段】溝配線の形成において、有機系の低誘電率
絶縁膜３で構成される層間絶縁膜の所定の領域に、積層
する無機絶縁膜で構成され開口８を有するマスク層４，
５を形成する。そして、このマスク層をエッチングマス
クとしたドライエッチングで有機系の低誘電率絶縁膜３
に配線溝９を形成し、導電体膜のＣＭＰでもって溝配線
を形成する。ここで、マスク層は、有機系の低誘電率絶
縁膜３をＣＭＰの研磨から保護する。また、このマスク
層のうち下層にある無機絶縁膜が上記有機低誘電率絶縁
膜をプラズマ・アッシング等のレジストマスク除去の工
程から保護する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に低誘電率膜を層間絶縁膜とする溝配線の
形成方法に関する。
法に関し、特に低誘電率膜を層間絶縁膜とする溝配線の
形成方法に関する。
【０００２】
【従来の技術】半導体素子の微細化に伴い、半導体装置
の構成に微細な多層配線が必須になる。また、半導体装
置の動作の低電圧化、高速化などに伴い、層間絶縁膜の
低誘電率化が必要になる。特に、ロジック系の半導体装
置では、微細配線による抵抗上昇や配線間容量の増加が
半導体装置の動作速度の劣化につながるため、微細でか
つ低誘電率の膜を層間絶縁膜として用いた多層配線が必
須なる。
の構成に微細な多層配線が必須になる。また、半導体装
置の動作の低電圧化、高速化などに伴い、層間絶縁膜の
低誘電率化が必要になる。特に、ロジック系の半導体装
置では、微細配線による抵抗上昇や配線間容量の増加が
半導体装置の動作速度の劣化につながるため、微細でか
つ低誘電率の膜を層間絶縁膜として用いた多層配線が必
須なる。
【０００３】配線幅の微細化および配線ピッチの縮小化
は、配線自身のアスペクト比を大きくするだけでなく、
配線間のスペースのアスペクト比をも大きくし、結果と
して、縦方向に細長い微細配線を形成する技術や微細な
配線間のスペースを層間絶縁膜で埋め込む技術などに負
担がかかり、半導体装置の製造プロセスを複雑にすると
同時に、プロセス数の増大をまねく。
は、配線自身のアスペクト比を大きくするだけでなく、
配線間のスペースのアスペクト比をも大きくし、結果と
して、縦方向に細長い微細配線を形成する技術や微細な
配線間のスペースを層間絶縁膜で埋め込む技術などに負
担がかかり、半導体装置の製造プロセスを複雑にすると
同時に、プロセス数の増大をまねく。
【０００４】そこで、層間絶縁膜に配線溝を形成し、化
学機械研磨（ＣＭＰ）法を用いてこの配線溝に配線材料
を埋設させる溝配線技術が注目されている。しかし、こ
の技術において、層間絶縁膜に有機系の低誘電率を適用
しようとすると、配線材料をＣＭＰ法で研磨する工程
で、層間絶縁膜も研磨され除去されたり、層間絶縁膜表
面にスクラッチ等が発生する。
学機械研磨（ＣＭＰ）法を用いてこの配線溝に配線材料
を埋設させる溝配線技術が注目されている。しかし、こ
の技術において、層間絶縁膜に有機系の低誘電率を適用
しようとすると、配線材料をＣＭＰ法で研磨する工程
で、層間絶縁膜も研磨され除去されたり、層間絶縁膜表
面にスクラッチ等が発生する。
【０００５】そこで、このような問題を解決する簡便な
方法として、特開平１０−１１２５０３号公開公報に記
載されている技術がある。
方法として、特開平１０−１１２５０３号公開公報に記
載されている技術がある。
【０００６】以下、上記公報に記載の技術の概略を簡単
に説明する。図７および図８は、この従来の技術を説明
するための配線構造の製造工程順の断面図である。
に説明する。図７および図８は、この従来の技術を説明
するための配線構造の製造工程順の断面図である。
【０００７】図７（ａ）に示すように、あらかじめ素子
（図示せず）が形成されたシリコン基板１０１上に層間
用の酸化シリコン膜１０２を成膜する。この層間用の酸
化シリコン膜１０２の成膜には、プラズマ励起の化学気
相成長（プラズマＣＶＤ）法が用いられる。
（図示せず）が形成されたシリコン基板１０１上に層間
用の酸化シリコン膜１０２を成膜する。この層間用の酸
化シリコン膜１０２の成膜には、プラズマ励起の化学気
相成長（プラズマＣＶＤ）法が用いられる。
【０００８】次に、酸化シリコン膜１０２上に例えばポ
リテトラフルオロエチレンからなる有機低誘電率膜１０
３を成膜する。そして、図７（ｂ）に示すように、有機
低誘電率膜１０３上に酸化シリコン膜１０４を成膜す
る。この酸化シリコン膜１０４の成膜にも、プラズマＣ
ＶＤ法が用いられる。
リテトラフルオロエチレンからなる有機低誘電率膜１０
３を成膜する。そして、図７（ｂ）に示すように、有機
低誘電率膜１０３上に酸化シリコン膜１０４を成膜す
る。この酸化シリコン膜１０４の成膜にも、プラズマＣ
ＶＤ法が用いられる。
【０００９】次に、図７（ｃ）に示すように、フォトリ
ソグラフィ技術により、酸化シリコン膜１０４上に配線
パターン形成用のレジストパターン１０５を形成する。
ソグラフィ技術により、酸化シリコン膜１０４上に配線
パターン形成用のレジストパターン１０５を形成する。
【００１０】次に、例えば一般的なマグネトロン方式の
ドライエッチング装置を用い、レジストパターン１０５
をマスクとして酸化シリコン膜１０４をエッチングす
る。この後、レジストパターン１０５を除去する。これ
によって、図７（ｄ）に示すように、配線パターンの形
状を有する開口１０６が形成される。
ドライエッチング装置を用い、レジストパターン１０５
をマスクとして酸化シリコン膜１０４をエッチングす
る。この後、レジストパターン１０５を除去する。これ
によって、図７（ｄ）に示すように、配線パターンの形
状を有する開口１０６が形成される。
【００１１】あるいは、例えば一般的なマグネトロン方
式のドライエッチング装置を用い、レジストパターン１
０５をマスクとして酸化シリコン膜１０４の開口１０６
の部分の有機低誘電率膜１０３を選択的にエッチングす
る。そして、レジストパターン１０５を除去する。
式のドライエッチング装置を用い、レジストパターン１
０５をマスクとして酸化シリコン膜１０４の開口１０６
の部分の有機低誘電率膜１０３を選択的にエッチングす
る。そして、レジストパターン１０５を除去する。
【００１２】ここで、レジストパターン１０５の除去
は、酸素ガスを用いたプラズマエッチングすなわちよく
知られたプラズマ・アッシング方法でもって行われる。
は、酸素ガスを用いたプラズマエッチングすなわちよく
知られたプラズマ・アッシング方法でもって行われる。
【００１３】以上のような工程を経て、図８（ａ）に示
すように、酸化シリコン膜１０４の開口１０６と同一形
状の配線溝１０７が形成される。
すように、酸化シリコン膜１０４の開口１０６と同一形
状の配線溝１０７が形成される。
【００１４】次に、図８（ｂ）に示すように、金属膜成
膜用の一般的なスパッタリング装置を用いて、基板全面
に例えばＡｌ−Ｃｕ合金膜などのようなＡｌ合金膜１０
８を配線材料として成膜する。この場合、この成膜時の
基板温度をＡｌ合金の融点近くにしたり、成膜後にＡｌ
合金の融点近くの温度でリフローを行うことにより、こ
のＡｌ合金膜１０８により配線溝１０７が完全に埋め込
まれるようにする。
膜用の一般的なスパッタリング装置を用いて、基板全面
に例えばＡｌ−Ｃｕ合金膜などのようなＡｌ合金膜１０
８を配線材料として成膜する。この場合、この成膜時の
基板温度をＡｌ合金の融点近くにしたり、成膜後にＡｌ
合金の融点近くの温度でリフローを行うことにより、こ
のＡｌ合金膜１０８により配線溝１０７が完全に埋め込
まれるようにする。
【００１５】次に、一般的なＣＭＰ装置を用い、酸化シ
リコン膜１０４を研磨ストッパー層として用いてＡｌ合
金膜１０８をＣＭＰ法により研磨し、このＡｌ合金膜１
０８のうち酸化シリコン膜１０４上にある不要部分を除
去する。このとき、硬度が非常に高い酸化シリコン膜１
０４を研磨ストッパー層として用いているため、酸化シ
リコン膜１０４などと比較して硬度が非常に低い有機低
誘電率膜１０３を直接ＣＭＰ法により研磨したときに見
られるような、スクラッチなどの発生を防止することが
できる。
リコン膜１０４を研磨ストッパー層として用いてＡｌ合
金膜１０８をＣＭＰ法により研磨し、このＡｌ合金膜１
０８のうち酸化シリコン膜１０４上にある不要部分を除
去する。このとき、硬度が非常に高い酸化シリコン膜１
０４を研磨ストッパー層として用いているため、酸化シ
リコン膜１０４などと比較して硬度が非常に低い有機低
誘電率膜１０３を直接ＣＭＰ法により研磨したときに見
られるような、スクラッチなどの発生を防止することが
できる。
【００１６】以上により、図８（ｃ）に示すように、シ
リコン基板１０１上であって層間用の酸化シリコン膜１
０２上に設けられた有機低誘電率膜１０３の配線溝１０
７に溝配線１０９が埋め込まれて形成される。
リコン基板１０１上であって層間用の酸化シリコン膜１
０２上に設けられた有機低誘電率膜１０３の配線溝１０
７に溝配線１０９が埋め込まれて形成される。
【００１７】
【発明が解決しようとする課題】しかし、以上に説明し
たような従来の技術では、有機低誘電率膜１０３の研磨
ストッパー層として用いられる酸化シリコン膜１０４
に、フォトリソグラフィ技術とドライエッチング技術と
で所定の領域に開口１０６が設けられる。そして、開口
形成マスクとして用いられたレジストパターン１０５
が、プラズマ・アッシング法および剥離溶液中でのレジ
スト剥離処理等で除去される。
たような従来の技術では、有機低誘電率膜１０３の研磨
ストッパー層として用いられる酸化シリコン膜１０４
に、フォトリソグラフィ技術とドライエッチング技術と
で所定の領域に開口１０６が設けられる。そして、開口
形成マスクとして用いられたレジストパターン１０５
が、プラズマ・アッシング法および剥離溶液中でのレジ
スト剥離処理等で除去される。
【００１８】しかし、このレジストパターンの除去にお
いて、上記の開口１０６で露出する有機低誘電率膜１０
３が酸素プラズマに曝される。一般に有機系の絶縁膜
は、酸素プラズマに曝されるとエッチングされる。ここ
で、酸素プラズマによる有機系の絶縁膜のエッチングは
等方的に進行する。このために、従来の技術では、配線
溝の断面形状が悪くなる。すなわち、上記の等方的エッ
チングのために配線溝に大きなサイドエッチングが生じ
る。
いて、上記の開口１０６で露出する有機低誘電率膜１０
３が酸素プラズマに曝される。一般に有機系の絶縁膜
は、酸素プラズマに曝されるとエッチングされる。ここ
で、酸素プラズマによる有機系の絶縁膜のエッチングは
等方的に進行する。このために、従来の技術では、配線
溝の断面形状が悪くなる。すなわち、上記の等方的エッ
チングのために配線溝に大きなサイドエッチングが生じ
る。
【００１９】このような配線溝のサイドエッチングは、
微細な溝配線の形成を困難にする。特に、配線幅の微細
化および配線ピッチの縮小化に伴って配線自身のアスペ
クト比が大きくなり、配線間のスペースのアスペクト比
が大きくなると、層間絶縁膜として有機系の低誘電率膜
を用い、さらに、ＣＭＰ法を駆使した溝配線の形成が不
可能になる。
微細な溝配線の形成を困難にする。特に、配線幅の微細
化および配線ピッチの縮小化に伴って配線自身のアスペ
クト比が大きくなり、配線間のスペースのアスペクト比
が大きくなると、層間絶縁膜として有機系の低誘電率膜
を用い、さらに、ＣＭＰ法を駆使した溝配線の形成が不
可能になる。
【００２０】あるいは、有機系の低誘電率膜を層間絶縁
膜とした溝配線の形成ができなくなり、層間絶縁膜の低
誘電率化に限界が生じてくる。
膜とした溝配線の形成ができなくなり、層間絶縁膜の低
誘電率化に限界が生じてくる。
【００２１】本発明の主目的は、溝配線の形成におい
て、有機系の低誘電率膜を層間絶縁膜とした場合に、Ｃ
ＭＰ技術の適用が容易となる微細配線の形成方法を提供
することにある。そして、本発明の他の目的は、簡便な
方法で溝配線間の寄生容量の低減を可能にすることにあ
る。さらに、本発明の他の目的は、銅を配線材料とする
多層の溝配線形成において、銅表面の酸化を防止する簡
便な製造方法を提供することにある。
て、有機系の低誘電率膜を層間絶縁膜とした場合に、Ｃ
ＭＰ技術の適用が容易となる微細配線の形成方法を提供
することにある。そして、本発明の他の目的は、簡便な
方法で溝配線間の寄生容量の低減を可能にすることにあ
る。さらに、本発明の他の目的は、銅を配線材料とする
多層の溝配線形成において、銅表面の酸化を防止する簡
便な製造方法を提供することにある。
【００２２】
【課題を解決するための手段】このために本発明の半導
体装置の製造方法は、半導体基板上に有機系の絶縁膜を
形成する工程と、前記有機系の絶縁膜上に２種以上の積
層した無機絶縁膜で構成されるマスク層を形成し前記マ
スク層に開口を形成する工程と、前記マスク層をエッチ
ングマスクにしたドライエッチングで前記有機系の絶縁
膜に配線溝を形成する工程とを含む。
体装置の製造方法は、半導体基板上に有機系の絶縁膜を
形成する工程と、前記有機系の絶縁膜上に２種以上の積
層した無機絶縁膜で構成されるマスク層を形成し前記マ
スク層に開口を形成する工程と、前記マスク層をエッチ
ングマスクにしたドライエッチングで前記有機系の絶縁
膜に配線溝を形成する工程とを含む。
【００２３】また、前記溝配線の形成後、前記配線溝を
充填するように導電体膜を堆積させる工程と、前記マス
ク層を前記有機系の絶縁膜の研磨保護膜として前記導電
体膜の不要部分を化学機械研磨で除去し、前記配線溝内
に埋め込むように溝配線を形成する工程とを含む。
充填するように導電体膜を堆積させる工程と、前記マス
ク層を前記有機系の絶縁膜の研磨保護膜として前記導電
体膜の不要部分を化学機械研磨で除去し、前記配線溝内
に埋め込むように溝配線を形成する工程とを含む。
【００２４】ここで、第１マスク層と第２マスク層とを
この順に積層して前記マスク層が形成され、前記第２マ
スク層上に形成されたレジストマスクの所定のパターン
が前記第２マスク層にエッチング転写され、前記エッチ
ング転写後、前記レジストマスクが除去され、前記第２
マスク層をエッチングマスクにした前記第１マスク層の
エッチングを通して前記開口が形成される。
この順に積層して前記マスク層が形成され、前記第２マ
スク層上に形成されたレジストマスクの所定のパターン
が前記第２マスク層にエッチング転写され、前記エッチ
ング転写後、前記レジストマスクが除去され、前記第２
マスク層をエッチングマスクにした前記第１マスク層の
エッチングを通して前記開口が形成される。
【００２５】また、前記溝配線の形成後、前記マスク層
を除去し全面に低誘電率絶縁膜を成膜する。
を除去し全面に低誘電率絶縁膜を成膜する。
【００２６】あるいは、本発明の半導体装置の製造方法
は、多層配線の下層の溝配線を形成した後、全面に第１
の有機絶縁膜を形成し前記第１の有機絶縁膜上に第１マ
スク層と第２マスク層とがこの順に積層したスルーホー
ル用マスク層を形成する工程と、前記第２マスク層にス
ルーホール用の開口を形成した後、全面に第２の有機絶
縁膜を形成し前記第２の有機絶縁膜上に２種以上の積層
した無機絶縁膜で構成される配線溝用マスク層を形成し
前記配線溝用マスク層に開口を形成する工程と、前記配
線溝用マスク層をエッチングマスクにしたドライエッチ
ングで前記第２の有機絶縁膜に配線溝を形成する工程と
を含む。
は、多層配線の下層の溝配線を形成した後、全面に第１
の有機絶縁膜を形成し前記第１の有機絶縁膜上に第１マ
スク層と第２マスク層とがこの順に積層したスルーホー
ル用マスク層を形成する工程と、前記第２マスク層にス
ルーホール用の開口を形成した後、全面に第２の有機絶
縁膜を形成し前記第２の有機絶縁膜上に２種以上の積層
した無機絶縁膜で構成される配線溝用マスク層を形成し
前記配線溝用マスク層に開口を形成する工程と、前記配
線溝用マスク層をエッチングマスクにしたドライエッチ
ングで前記第２の有機絶縁膜に配線溝を形成する工程と
を含む。
【００２７】また、前記配線溝を形成後、前記第２マス
ク層に形成したスルーホール用の開口を前記第１マスク
層にエッチング転写する工程と、前記スルーホール用の
開口を通して前記下層の溝配線に達するスル−ホールを
前記第１の有機絶縁膜に形成する工程を含む。
ク層に形成したスルーホール用の開口を前記第１マスク
層にエッチング転写する工程と、前記スルーホール用の
開口を通して前記下層の溝配線に達するスル−ホールを
前記第１の有機絶縁膜に形成する工程を含む。
【００２８】あるいは、前記下層の溝配線と前記第１の
有機絶縁膜との間に無機系の低誘電率絶縁膜が形成され
前記無機系の低誘電率絶縁膜にもスルーホールが形成さ
れるようになる。
有機絶縁膜との間に無機系の低誘電率絶縁膜が形成され
前記無機系の低誘電率絶縁膜にもスルーホールが形成さ
れるようになる。
【００２９】そして、前記スルーホールの形成後、前記
配線溝およびスルーホールを充填するように導電体膜を
堆積させる工程と、前記配線溝用マスク層を前記第２の
有機絶縁膜の研磨保護膜として前記導電体膜の不要部分
を化学機械研磨で除去し、前記配線溝およびスルーホー
ル内に埋め込むように上層の溝配線を形成する工程とを
含む。
配線溝およびスルーホールを充填するように導電体膜を
堆積させる工程と、前記配線溝用マスク層を前記第２の
有機絶縁膜の研磨保護膜として前記導電体膜の不要部分
を化学機械研磨で除去し、前記配線溝およびスルーホー
ル内に埋め込むように上層の溝配線を形成する工程とを
含む。
【００３０】ここで、前記導電体膜は銅で構成され、前
記第１マスク層、第２マスク層はそれぞれシリコン酸化
膜、シリコン窒化膜で構成され、前記有機系の絶縁膜、
第１の有機絶縁膜および第２の有機系絶縁膜は、低誘電
率膜であるフッ素化アモルファスカーボン、ベンジクロ
ブテンあるいは有機ポリシラザンで構成される。
記第１マスク層、第２マスク層はそれぞれシリコン酸化
膜、シリコン窒化膜で構成され、前記有機系の絶縁膜、
第１の有機絶縁膜および第２の有機系絶縁膜は、低誘電
率膜であるフッ素化アモルファスカーボン、ベンジクロ
ブテンあるいは有機ポリシラザンで構成される。
【００３１】このように本発明では、溝配線の形成にお
いて、有機系の低誘電率膜で構成される層間絶縁膜の所
定の領域に、積層する２種以上の無機絶縁膜で構成され
るマスク層を形成する。このマスク層は、導電体膜のＣ
ＭＰの工程で有機系の低誘電率膜を研磨から保護する。
また、積層する２種以上の無機絶縁膜のうち下層にある
無機絶縁膜が上記有機系の低誘電率膜をプラズマ・アッ
シングから保護するようになる。
いて、有機系の低誘電率膜で構成される層間絶縁膜の所
定の領域に、積層する２種以上の無機絶縁膜で構成され
るマスク層を形成する。このマスク層は、導電体膜のＣ
ＭＰの工程で有機系の低誘電率膜を研磨から保護する。
また、積層する２種以上の無機絶縁膜のうち下層にある
無機絶縁膜が上記有機系の低誘電率膜をプラズマ・アッ
シングから保護するようになる。
【００３２】このために、溝配線の形成で有機系の低誘
電率膜に寸法精度の非常に高い配線溝を形成することが
容易になる。そして、微細な溝配線による多層配線構造
の形成が容易になる。また、銅を配線材料とする溝配線
形成において、銅表面の酸化が完全に防止されるように
なる。
電率膜に寸法精度の非常に高い配線溝を形成することが
容易になる。そして、微細な溝配線による多層配線構造
の形成が容易になる。また、銅を配線材料とする溝配線
形成において、銅表面の酸化が完全に防止されるように
なる。
【００３３】
【発明の実施の形態】次に、図面を参照して本発明の実
施の形態を説明する。図１乃至図３は、本発明の第１の
実施の形態を説明する溝配線の製造工程順の断面図であ
る。
施の形態を説明する。図１乃至図３は、本発明の第１の
実施の形態を説明する溝配線の製造工程順の断面図であ
る。
【００３４】図１に示すように、従来の技術で説明した
ように、シリコン基板１上に膜厚５００ｎｍ程度の酸化
シリコン膜２を形成する。
ように、シリコン基板１上に膜厚５００ｎｍ程度の酸化
シリコン膜２を形成する。
【００３５】次に、酸化シリコン膜２上に例えばフッ素
化アモルファスカーボンからなる有機系の絶縁膜である
低誘電率絶縁膜３を成膜する。ここで、低誘電率絶縁膜
３の膜厚は５００ｎｍ程度に設定される。なお、フッ素
化アモルファスカーボンの比誘電率は２．４程度であ
る。
化アモルファスカーボンからなる有機系の絶縁膜である
低誘電率絶縁膜３を成膜する。ここで、低誘電率絶縁膜
３の膜厚は５００ｎｍ程度に設定される。なお、フッ素
化アモルファスカーボンの比誘電率は２．４程度であ
る。
【００３６】次に、図１（ｂ）に示すように、低誘電率
絶縁膜３上に第１マスク層４と第２マスク層５とを積層
して形成する。ここで、第１マスク層４は、プラズマＣ
ＶＤ法で堆積される膜厚２０ｎｍ程度のシリコン酸化膜
であり、第２マスク層５は、プラズマＣＶＤ法で形成さ
れる膜厚１０ｎｍ程度のシリコン窒化膜である。
絶縁膜３上に第１マスク層４と第２マスク層５とを積層
して形成する。ここで、第１マスク層４は、プラズマＣ
ＶＤ法で堆積される膜厚２０ｎｍ程度のシリコン酸化膜
であり、第２マスク層５は、プラズマＣＶＤ法で形成さ
れる膜厚１０ｎｍ程度のシリコン窒化膜である。
【００３７】次に、図１（ｃ）に示すように、フォトリ
ソグラフィ技術により、第２マスク層５上に配線パター
ン形成用のレジストマスク６を形成する。そして、レジ
ストマスク６をエッチングマスクとして第２マスク層５
をドライエッチングし、第１の開口７を形成する。この
第２マスク層５のドライエッチングでは、反応ガスとし
てＣＦ4 とＯ2 の混合ガスが用いられ、第１マスク層４
がエッチングで除去されないようにする。
ソグラフィ技術により、第２マスク層５上に配線パター
ン形成用のレジストマスク６を形成する。そして、レジ
ストマスク６をエッチングマスクとして第２マスク層５
をドライエッチングし、第１の開口７を形成する。この
第２マスク層５のドライエッチングでは、反応ガスとし
てＣＦ4 とＯ2 の混合ガスが用いられ、第１マスク層４
がエッチングで除去されないようにする。
【００３８】この後、プラズマ・アッシング法でレジス
トマスク６を除去する。また、有機系の剥離溶液あるい
は硫酸、硝酸等の酸溶液中での処理を行う。これによっ
て、図２（ａ）に示すように、第２マスク層５の所定の
領域に、配線パターンの形状を有する第１の開口７が形
成される。
トマスク６を除去する。また、有機系の剥離溶液あるい
は硫酸、硝酸等の酸溶液中での処理を行う。これによっ
て、図２（ａ）に示すように、第２マスク層５の所定の
領域に、配線パターンの形状を有する第１の開口７が形
成される。
【００３９】このレジストマスク６のプラズマ・アッシ
ング法による除去の工程において、低誘電率絶縁膜３は
第１マスク層４で完全に覆われている。このために、従
来の技術のように、プラズマ・アッシング工程で低誘電
率絶縁膜３がエッチングされることは完全に防止され
る。
ング法による除去の工程において、低誘電率絶縁膜３は
第１マスク層４で完全に覆われている。このために、従
来の技術のように、プラズマ・アッシング工程で低誘電
率絶縁膜３がエッチングされることは完全に防止され
る。
【００４０】次に、図２（ｂ）に示すように、第２マス
ク層５をドライエッチングマスクとして第１マスク層４
をドライエッチングし、第２の開口８を形成する。この
第１マスク層４のドライエッチングでは、反応ガスとし
てＣ4 Ｆ8 とＣＨ2 Ｆ2 の混合ガスが用いられる。この
ようなドライエッチングでは、第２マスク層５あるいは
低誘電率絶縁膜３はほとんどエッチングされない。
ク層５をドライエッチングマスクとして第１マスク層４
をドライエッチングし、第２の開口８を形成する。この
第１マスク層４のドライエッチングでは、反応ガスとし
てＣ4 Ｆ8 とＣＨ2 Ｆ2 の混合ガスが用いられる。この
ようなドライエッチングでは、第２マスク層５あるいは
低誘電率絶縁膜３はほとんどエッチングされない。
【００４１】次に、図２（ｃ）に示すように、第１マス
ク４と第２マスク層５をエッチングマスクにして、低誘
電率絶縁膜３をドライエッチングし配線溝９を形成す
る。ここで、低誘電率絶縁膜３のドライエッチングは、
反応ガスとしてＣｌ2 とＯ2 の混合ガスを用い、異方性
のドライエッチングがなされれる。このようにして、サ
イドエッチングのない配線溝９が形成されるようにな
る。
ク４と第２マスク層５をエッチングマスクにして、低誘
電率絶縁膜３をドライエッチングし配線溝９を形成す
る。ここで、低誘電率絶縁膜３のドライエッチングは、
反応ガスとしてＣｌ2 とＯ2 の混合ガスを用い、異方性
のドライエッチングがなされれる。このようにして、サ
イドエッチングのない配線溝９が形成されるようにな
る。
【００４２】次に、図３（ａ）に示すように、金属膜成
膜用の一般的なスパッタリング装置を用いて、基板全面
に導電体膜であるバリア層１０を形成する。ここで、バ
リア層１０は膜厚５０ｎｍ程度の窒化チタン等で構成さ
れる。そして、このバリア層１０を被覆し、配線溝９を
完全に埋め尽くすように別の導電体膜である金属配線膜
１１を形成する。ここで、金属配線膜１１は銅で構成さ
れる。
膜用の一般的なスパッタリング装置を用いて、基板全面
に導電体膜であるバリア層１０を形成する。ここで、バ
リア層１０は膜厚５０ｎｍ程度の窒化チタン等で構成さ
れる。そして、このバリア層１０を被覆し、配線溝９を
完全に埋め尽くすように別の導電体膜である金属配線膜
１１を形成する。ここで、金属配線膜１１は銅で構成さ
れる。
【００４３】次に、図３（ｂ）に示すように、第２マス
ク層５を研磨ストッパー層として用いて金属配線膜１１
とバリア層１０とをＣＭＰ法により研磨し、これらの導
電体材料のうち第２マスク層５上にある不要部分を除去
する。このＣＭＰ工程では、低誘電率絶縁膜３は第２マ
スク層５あるいは第１マスク層４でＣＭＰから完全に保
護される。このようにして、フッ素化アモルファスカー
ボンのような有機系の低誘電率絶縁膜３に設けられた配
線溝９に、バリア層と金属配線膜の埋め込まれた溝配線
１２が形成される。
ク層５を研磨ストッパー層として用いて金属配線膜１１
とバリア層１０とをＣＭＰ法により研磨し、これらの導
電体材料のうち第２マスク層５上にある不要部分を除去
する。このＣＭＰ工程では、低誘電率絶縁膜３は第２マ
スク層５あるいは第１マスク層４でＣＭＰから完全に保
護される。このようにして、フッ素化アモルファスカー
ボンのような有機系の低誘電率絶縁膜３に設けられた配
線溝９に、バリア層と金属配線膜の埋め込まれた溝配線
１２が形成される。
【００４４】次に、第２マスク層５と第１マスク層４を
順次にプラズマエッチングして除去する。ここで、プラ
ズマエッチングの反応ガスとしてはＣＨＦ3 とＨ2 の混
合ガスが用いられ、酸素を含むガスは使用されない。こ
のようにして、この工程で溝配線１２および低誘電率絶
縁膜３がエッチングされないようにする。
順次にプラズマエッチングして除去する。ここで、プラ
ズマエッチングの反応ガスとしてはＣＨＦ3 とＨ2 の混
合ガスが用いられ、酸素を含むガスは使用されない。こ
のようにして、この工程で溝配線１２および低誘電率絶
縁膜３がエッチングされないようにする。
【００４５】次に、図３（ｃ）に示すように、全面に塗
布絶縁膜１３を形成する。ここで、塗布絶縁膜１３はＢ
ＣＢ（ベンジシクロブデン）のような誘電率の低い膜厚
２００ｎｍ程度の有機塗布膜が用いられる。このような
有機塗布膜の比誘電率は３以下であり、シリコン酸化膜
の値４よりもかなり低い値になる。そして、プラズマＣ
ＶＤ法によるシリコン酸化膜の成膜で、全面に層間絶縁
膜１４を形成する。
布絶縁膜１３を形成する。ここで、塗布絶縁膜１３はＢ
ＣＢ（ベンジシクロブデン）のような誘電率の低い膜厚
２００ｎｍ程度の有機塗布膜が用いられる。このような
有機塗布膜の比誘電率は３以下であり、シリコン酸化膜
の値４よりもかなり低い値になる。そして、プラズマＣ
ＶＤ法によるシリコン酸化膜の成膜で、全面に層間絶縁
膜１４を形成する。
【００４６】以上のようにして、図３（ｃ）に示すよう
に、シリコン基板１上の有機系の低誘電率絶縁膜３に設
けた配線溝９内に、溝配線１２を埋め込むようにして形
成する。
に、シリコン基板１上の有機系の低誘電率絶縁膜３に設
けた配線溝９内に、溝配線１２を埋め込むようにして形
成する。
【００４７】この本発明の方法では、溝配線の形成にお
いて、有機系の低誘電率膜を層間絶縁膜とした場合での
ＣＭＰ技術の適用が容易となる。また、溝配線は完全に
低誘電率絶縁膜で覆われるために、溝配線間の寄生容量
が大幅に低減をするようになる。また、銅を配線材料と
する溝配線形成において、銅表面の酸化が完全に防止さ
れるようになる。
いて、有機系の低誘電率膜を層間絶縁膜とした場合での
ＣＭＰ技術の適用が容易となる。また、溝配線は完全に
低誘電率絶縁膜で覆われるために、溝配線間の寄生容量
が大幅に低減をするようになる。また、銅を配線材料と
する溝配線形成において、銅表面の酸化が完全に防止さ
れるようになる。
【００４８】次に、図４乃至図６に基づいて本発明の第
２に実施の形態を説明する。図４乃至図６は、多層の溝
配線の形成を説明するための製造工程順の断面図であ
る。ここで、第１の実施の形態と同じものは同一の符号
で示される。
２に実施の形態を説明する。図４乃至図６は、多層の溝
配線の形成を説明するための製造工程順の断面図であ
る。ここで、第１の実施の形態と同じものは同一の符号
で示される。
【００４９】第１の実施の形態と同様にして、図４
（ａ）に示すように、シリコン基板１の酸化シリコン膜
２上の有機系の低誘電率絶縁膜３に設けた配線溝９に埋
め込むように、溝配線１２を形成する。この溝配線１２
が多層配線の下層の配線となる。そして、全面に保護絶
縁膜１５を形成する。ここで、保護絶縁膜１５は、無機
系の絶縁膜である。例えば、膜厚２００ｎｍのＨＳＱ
（ハイドロゲン シルセキオサン）のような塗布絶縁膜
が用いられる。ここで、ＨＳＱの比誘電率は３程度であ
りシリコン酸化膜の値４よりも低いものとなっている。
（ａ）に示すように、シリコン基板１の酸化シリコン膜
２上の有機系の低誘電率絶縁膜３に設けた配線溝９に埋
め込むように、溝配線１２を形成する。この溝配線１２
が多層配線の下層の配線となる。そして、全面に保護絶
縁膜１５を形成する。ここで、保護絶縁膜１５は、無機
系の絶縁膜である。例えば、膜厚２００ｎｍのＨＳＱ
（ハイドロゲン シルセキオサン）のような塗布絶縁膜
が用いられる。ここで、ＨＳＱの比誘電率は３程度であ
りシリコン酸化膜の値４よりも低いものとなっている。
【００５０】次に、保護絶縁膜１５上にフッ素化アモル
ファスカーボンであって第１の有機絶縁膜となる有機系
の低誘電率絶縁膜３ａを成膜する。ここで、低誘電率絶
縁膜３ａの膜厚は３００ｎｍ程度に設定される。
ファスカーボンであって第１の有機絶縁膜となる有機系
の低誘電率絶縁膜３ａを成膜する。ここで、低誘電率絶
縁膜３ａの膜厚は３００ｎｍ程度に設定される。
【００５１】そして、第１の実施の形態と同様に、低誘
電率絶縁膜３ａ上に第１マスク層４ａと第２マスク層５
ａとを積層して形成する。ここで、第１マスク層４ａは
膜厚１０ｎｍ程度のシリコン酸化膜であり、第２マスク
層５ａは膜厚１０ｎｍ程度のシリコン窒化膜である。
電率絶縁膜３ａ上に第１マスク層４ａと第２マスク層５
ａとを積層して形成する。ここで、第１マスク層４ａは
膜厚１０ｎｍ程度のシリコン酸化膜であり、第２マスク
層５ａは膜厚１０ｎｍ程度のシリコン窒化膜である。
【００５２】次に、フォトリソグラフィ技術により、第
２マスク層５ａ上にスルーホ−ルパターン形成用のレジ
ストマスク６ａを形成する。そして、レジストマスク６
ａをエッチングマスクとして第２マスク層５ａをドライ
エッチングし、スルーホール用の第１の開口７ａを形成
する。
２マスク層５ａ上にスルーホ−ルパターン形成用のレジ
ストマスク６ａを形成する。そして、レジストマスク６
ａをエッチングマスクとして第２マスク層５ａをドライ
エッチングし、スルーホール用の第１の開口７ａを形成
する。
【００５３】この後、プラズマ・アッシング法でレジス
トマスク６ａを除去する。このレジストマスク６ａのプ
ラズマ・アッシング法による除去の工程において、低誘
電率絶縁膜３ａは第１マスク層４ａで完全に覆われてい
る。このために、プラズマ・アッシング工程で低誘電率
絶縁膜３ａがエッチングされることは完全に防止され
る。
トマスク６ａを除去する。このレジストマスク６ａのプ
ラズマ・アッシング法による除去の工程において、低誘
電率絶縁膜３ａは第１マスク層４ａで完全に覆われてい
る。このために、プラズマ・アッシング工程で低誘電率
絶縁膜３ａがエッチングされることは完全に防止され
る。
【００５４】次に、図４（ｂ）に示すように、全面に上
層の溝配線を形成するために、フッ素化アモルファスカ
ーボンであって第２の有機絶縁膜となる有機系の低誘電
率絶縁膜３ｂを成膜する。ここで、低誘電率絶縁膜３ｂ
の膜厚は８００ｎｍ程度に設定される。
層の溝配線を形成するために、フッ素化アモルファスカ
ーボンであって第２の有機絶縁膜となる有機系の低誘電
率絶縁膜３ｂを成膜する。ここで、低誘電率絶縁膜３ｂ
の膜厚は８００ｎｍ程度に設定される。
【００５５】そして、低誘電率絶縁膜３ｂ上に第１マス
ク層４ｂと第２マスク層５ｂとを積層して形成する。こ
こで、第１マスク層４ｂは膜厚２０ｎｍ程度のシリコン
酸化膜であり、第２マスク層５ａは膜厚１０ｎｍ程度の
シリコン窒化膜である。
ク層４ｂと第２マスク層５ｂとを積層して形成する。こ
こで、第１マスク層４ｂは膜厚２０ｎｍ程度のシリコン
酸化膜であり、第２マスク層５ａは膜厚１０ｎｍ程度の
シリコン窒化膜である。
【００５６】次に、図４（ｃ）に示すように、フォトリ
ソグラフィ技術により、第２マスク層５ｂ上に配線パタ
ーン形成用のレジストマスク６ｂを形成する。そして、
レジストマスク６ｂをエッチングマスクとして第２マス
ク層５ｂをドライエッチングし、上層溝配線用の第１の
開口７ｂを形成する。この第２マスク層５ｂのドライエ
ッチングは、第１の実施の形態と同様に行われる。
ソグラフィ技術により、第２マスク層５ｂ上に配線パタ
ーン形成用のレジストマスク６ｂを形成する。そして、
レジストマスク６ｂをエッチングマスクとして第２マス
ク層５ｂをドライエッチングし、上層溝配線用の第１の
開口７ｂを形成する。この第２マスク層５ｂのドライエ
ッチングは、第１の実施の形態と同様に行われる。
【００５７】この後、プラズマ・アッシング法でレジス
トマスク６ｂを除去する。これによって、図５（ａ）に
示すように、第２マスク層５ｂの所定の領域に、配線パ
ターンの形状を有する第１の開口７ｂが形成される。
トマスク６ｂを除去する。これによって、図５（ａ）に
示すように、第２マスク層５ｂの所定の領域に、配線パ
ターンの形状を有する第１の開口７ｂが形成される。
【００５８】このレジストマスク６のプラズマ・アッシ
ング法による除去の工程において、低誘電率絶縁膜３ｂ
は第１マスク層４ｂで完全に覆われている。このため
に、低誘電率絶縁膜３ｂはプラズマ・アッシングによる
エッチングから完全に保護されるようになる。
ング法による除去の工程において、低誘電率絶縁膜３ｂ
は第１マスク層４ｂで完全に覆われている。このため
に、低誘電率絶縁膜３ｂはプラズマ・アッシングによる
エッチングから完全に保護されるようになる。
【００５９】次に、図５（ｂ）に示すように、第２マス
ク層５ｂ及び第１マスク層４ｂをエッチングマスクにし
て、低誘電率絶縁膜３ｂをドライエッチングし配線溝９
ａを形成する。ここで、第１の実施の形態で説明したよ
うに、サイドエッチングのない配線溝９ａが形成され
る。
ク層５ｂ及び第１マスク層４ｂをエッチングマスクにし
て、低誘電率絶縁膜３ｂをドライエッチングし配線溝９
ａを形成する。ここで、第１の実施の形態で説明したよ
うに、サイドエッチングのない配線溝９ａが形成され
る。
【００６０】次に、図５（ｃ）に示すように、第２マス
ク層５ａ、５ｂをエッチングマスクにして第１マスク層
４ａをドライエッチングする。このようにして、スルー
ホール用の第２の開口８ａを形成する。
ク層５ａ、５ｂをエッチングマスクにして第１マスク層
４ａをドライエッチングする。このようにして、スルー
ホール用の第２の開口８ａを形成する。
【００６１】次に、図６（ａ）に示すように、第１マス
ク層４ａと第２マスク層５ａをエッチングマスクにし
て、低誘電率絶縁膜３ａをドライエッチングする。この
ようにして、スルーホール１６を低誘電率絶縁膜３ａに
形成する。この工程では、保護絶縁膜１５はエッチング
されない。この低誘電率絶縁膜３ａのドライエッチング
では、反応ガスとしてＣｌ2 とＯ2 の混合ガスを用い、
異方性のドライエッチングがなされれる。
ク層４ａと第２マスク層５ａをエッチングマスクにし
て、低誘電率絶縁膜３ａをドライエッチングする。この
ようにして、スルーホール１６を低誘電率絶縁膜３ａに
形成する。この工程では、保護絶縁膜１５はエッチング
されない。この低誘電率絶縁膜３ａのドライエッチング
では、反応ガスとしてＣｌ2 とＯ2 の混合ガスを用い、
異方性のドライエッチングがなされれる。
【００６２】次に、図６（ｂ）に示すように、第２マス
ク層５ａをエッチングマスクにして、保護絶縁膜１５を
ドライエッチングする。この保護絶縁膜１５のドライエ
ッチングでは、反応ガスとしてＣ4 Ｆ8 とＣＨ2 Ｆ2 の
混合ガスが用いられる。このようなドライエッチングで
は酸素系のガスを含まないために、下層の溝配線１２の
表面は酸化されることもなく、また、ほとんどエッチン
グされることもない。
ク層５ａをエッチングマスクにして、保護絶縁膜１５を
ドライエッチングする。この保護絶縁膜１５のドライエ
ッチングでは、反応ガスとしてＣ4 Ｆ8 とＣＨ2 Ｆ2 の
混合ガスが用いられる。このようなドライエッチングで
は酸素系のガスを含まないために、下層の溝配線１２の
表面は酸化されることもなく、また、ほとんどエッチン
グされることもない。
【００６３】次に、図６（ｃ）に示すように、第１の実
施の形態で説明したように、バリア層、金属配線膜を形
成し、ＣＭＰ法による研磨で不要部分を除去し、上層の
溝配線１２ａを形成する。このようにして、２層構造の
溝配線、すなわち、スルーホール１６を通して互いに接
続する下層の溝配線１２および上層の溝配線１２ａを形
成する。
施の形態で説明したように、バリア層、金属配線膜を形
成し、ＣＭＰ法による研磨で不要部分を除去し、上層の
溝配線１２ａを形成する。このようにして、２層構造の
溝配線、すなわち、スルーホール１６を通して互いに接
続する下層の溝配線１２および上層の溝配線１２ａを形
成する。
【００６４】この第２の実施の形態においても、第１の
実施の形態と同様に、有機系の低誘電率膜を層間絶縁膜
とし、ＣＭＰ技術を用いた溝配線の形成が容易となる。
また、多層の溝配線形成で銅を配線材料とする場合で
も、銅表面の酸化が完全に防止されることになる。
実施の形態と同様に、有機系の低誘電率膜を層間絶縁膜
とし、ＣＭＰ技術を用いた溝配線の形成が容易となる。
また、多層の溝配線形成で銅を配線材料とする場合で
も、銅表面の酸化が完全に防止されることになる。
【００６５】以上の実施の形態においては、有機系の低
誘電率絶縁膜としてフッ素化アモルファスカーボンを用
いる場合について説明した。この他、このような低誘電
率絶縁膜として、比誘電率が２．６程度の有機ポリシラ
ザン、比誘電率が２．７程度のＢＣＢ、比誘電率が２．
６程度のパリレンＦ（登録商標）、フッ素化ポリイミ
ド、プラズマＣＦポリマー、プラズマＣＨポリマー、フ
ッ素化ポリアリルエーテルを使用してもよい。ここで、
多層の溝配線の形成では、異なる層間絶縁膜にそれぞれ
別種の低誘電率絶縁膜を用いてもよい。
誘電率絶縁膜としてフッ素化アモルファスカーボンを用
いる場合について説明した。この他、このような低誘電
率絶縁膜として、比誘電率が２．６程度の有機ポリシラ
ザン、比誘電率が２．７程度のＢＣＢ、比誘電率が２．
６程度のパリレンＦ（登録商標）、フッ素化ポリイミ
ド、プラズマＣＦポリマー、プラズマＣＨポリマー、フ
ッ素化ポリアリルエーテルを使用してもよい。ここで、
多層の溝配線の形成では、異なる層間絶縁膜にそれぞれ
別種の低誘電率絶縁膜を用いてもよい。
【００６６】また、実施の形態では、積層するマスク層
として無機絶縁膜であるシリコン酸化膜とシリコン窒化
膜の場合について説明しているが、この他、互いにエッ
チング速度の異なる無機の絶縁膜であれば同様に本発明
に適用できる。例えば、シリコン酸化膜とシリコンオキ
シナイトライド膜の積層膜でもよい。あるいは、第１マ
スク層と第２マスク層の絶縁膜を入れ替えてもよいこと
にも言及しておく。
として無機絶縁膜であるシリコン酸化膜とシリコン窒化
膜の場合について説明しているが、この他、互いにエッ
チング速度の異なる無機の絶縁膜であれば同様に本発明
に適用できる。例えば、シリコン酸化膜とシリコンオキ
シナイトライド膜の積層膜でもよい。あるいは、第１マ
スク層と第２マスク層の絶縁膜を入れ替えてもよいこと
にも言及しておく。
【００６７】ここで、有機系の絶縁膜以外の無機系の絶
縁膜であっても、ＨＳＱのように、レジスト除去の工程
で用いられるレジスト剥離溶液に対してエッチング等の
耐性の弱い無機系の低誘電率絶縁膜に溝配線を形成する
場合には、上記の実施の形態で説明したような本発明の
方法が有効に適用できることに言及しておく。
縁膜であっても、ＨＳＱのように、レジスト除去の工程
で用いられるレジスト剥離溶液に対してエッチング等の
耐性の弱い無機系の低誘電率絶縁膜に溝配線を形成する
場合には、上記の実施の形態で説明したような本発明の
方法が有効に適用できることに言及しておく。
【００６８】
【発明の効果】以上に説明したように、本発明では、レ
ジストマスク除去の工程に対する耐性のないような低誘
電率膜を層間絶縁膜とする溝配線の形成において、半導
体基板上に低誘電率絶縁膜を形成しこの低誘電率絶縁膜
上に２種以上の積層した無機絶縁膜で構成されるマスク
層を形成する。そして、このマスク層に開口を形成しこ
の開口を通してドライエッチングで上記低誘電率絶縁膜
に配線溝を形成する。このような配線溝の形成後、この
配線溝を充填するように導電体膜を堆積させ、上記マス
ク層を上記低誘電率絶縁膜の研磨保護膜とし不要部分を
ＣＭＰ法で除去し、上記配線溝内に埋め込むように溝配
線を形成する。
ジストマスク除去の工程に対する耐性のないような低誘
電率膜を層間絶縁膜とする溝配線の形成において、半導
体基板上に低誘電率絶縁膜を形成しこの低誘電率絶縁膜
上に２種以上の積層した無機絶縁膜で構成されるマスク
層を形成する。そして、このマスク層に開口を形成しこ
の開口を通してドライエッチングで上記低誘電率絶縁膜
に配線溝を形成する。このような配線溝の形成後、この
配線溝を充填するように導電体膜を堆積させ、上記マス
ク層を上記低誘電率絶縁膜の研磨保護膜とし不要部分を
ＣＭＰ法で除去し、上記配線溝内に埋め込むように溝配
線を形成する。
【００６９】ここで、レジストマスクの除去工程で、積
層する２種以上の無機絶縁膜のうち下層にある無機絶縁
膜により、上記低誘電率絶縁膜をプラズマ・アッシング
等のレジスト除去の工程から保護する。
層する２種以上の無機絶縁膜のうち下層にある無機絶縁
膜により、上記低誘電率絶縁膜をプラズマ・アッシング
等のレジスト除去の工程から保護する。
【００７０】このために、溝配線の形成において、溝配
線の形成で例えば有機系の低誘電率膜に寸法精度の非常
に高い配線溝を形成することが容易になる。そして、有
機系の低誘電率膜を層間絶縁膜とした場合でのＣＭＰ技
術の適用が容易となる。また、微細な溝配線による多層
配線構造の形成が可能になる。
線の形成で例えば有機系の低誘電率膜に寸法精度の非常
に高い配線溝を形成することが容易になる。そして、有
機系の低誘電率膜を層間絶縁膜とした場合でのＣＭＰ技
術の適用が容易となる。また、微細な溝配線による多層
配線構造の形成が可能になる。
【００７１】また、銅を配線材料とする溝配線形成にお
いて、銅表面の酸化が完全に防止されるようになる。
いて、銅表面の酸化が完全に防止されるようになる。
【００７２】このようにして、溝配線は完全に低誘電率
絶縁膜で覆われるために、溝配線間の寄生容量が大幅に
低減するようになる。そして、半導体装置の微細化ある
いは多機能化に伴う微細多層配線の高性能化および信頼
性の向上を容易にする。
絶縁膜で覆われるために、溝配線間の寄生容量が大幅に
低減するようになる。そして、半導体装置の微細化ある
いは多機能化に伴う微細多層配線の高性能化および信頼
性の向上を容易にする。
【図１】本発明の第１の実施の形態を説明するための溝
配線の製造工程順の断面図である。
配線の製造工程順の断面図である。
【図２】本発明の第１の実施の形態を説明するための溝
配線の製造工程順の断面図である。
配線の製造工程順の断面図である。
【図３】本発明の第１の実施の形態を説明するための溝
配線の製造工程順の断面図である。
配線の製造工程順の断面図である。
【図４】本発明の第２の実施の形態を説明するための溝
配線の製造工程順の断面図である。
配線の製造工程順の断面図である。
【図５】本発明の第２の実施の形態を説明するための溝
配線の製造工程順の断面図である。
配線の製造工程順の断面図である。
【図６】本発明の第２の実施の形態を説明するための溝
配線の製造工程順の断面図である。
配線の製造工程順の断面図である。
【図７】従来の技術を説明するための溝配線の製造工程
順の断面図である。
順の断面図である。
【図８】従来の技術を説明するための溝配線の製造工程
順の断面図である。
順の断面図である。
１，１０１ シリコン基板 ２，１０２，１０４ 酸化シリコン膜 ３，３ａ，３ｂ 低誘電率絶縁膜 ４，４ａ，４ｂ 第１マスク層 ５，５ａ，５ｂ 第２マスク層 ６，６ａ，６ｂ レジストマスク ７，７ａ，７ｂ 第１の開口 ８，８ａ 第２の開口 ９，９ａ，１０７ 配線溝 １０ バリア層 １１ 金属配線膜 １２，１２ａ，１０９ 溝配線 １３ 塗布絶縁膜 １４ 層間絶縁膜 １５ 保護絶縁膜 １６ スルーホール １０３ 有機低誘電率膜 １０５ レジストパターン １０６ 開口 １０８ Ａｌ合金膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3213 Ｈ０１Ｌ 21/88 Ｄ Ｆターム(参考） 4M104 AA01 BB30 DD07 DD08 DD16 DD17 DD20 DD61 DD71 FF18 FF22 5F004 AA11 DA00 DA01 DA04 DA15 DA16 DA24 DA26 DB03 DB07 DB08 DB26 EA06 EA07 EA10 EA23 EB02 EB03 5F033 HH11 HH33 JJ11 JJ33 KK11 KK33 MM01 MM02 MM12 MM13 NN06 NN07 QQ09 QQ11 QQ25 QQ28 QQ37 QQ48 QQ49 RR04 RR05 RR21 RR26 SS15 SS21 TT04
Claims (11)
- 【請求項１】 半導体基板上に有機系の絶縁膜を形成す
る工程と、前記有機系の絶縁膜上に２種以上の積層した
無機絶縁膜で構成されるマスク層を形成し前記マスク層
に開口を形成する工程と、前記マスク層をエッチングマ
スクにしたドライエッチングで前記有機系の絶縁膜に配
線溝を形成する工程と、を含むことを特徴とする半導体
装置の製造方法。 - 【請求項２】 前記配線溝の形成後、前記配線溝を充填
するように導電体膜を堆積させる工程と、前記マスク層
を前記有機系の絶縁膜の研磨保護膜として前記導電体膜
の不要部分を化学機械研磨で除去し、前記配線溝内に埋
め込むように溝配線を形成する工程と、を含むことを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 第１マスク層と第２マスク層とをこの順
に積層して前記マスク層が形成され、前記第２マスク層
上に形成されたレジストマスクの所定のパターンが前記
第２マスク層にエッチング転写され、前記エッチング転
写後、前記レジストマスクが除去され、前記第２マスク
層をエッチングマスクにした前記第１マスク層のエッチ
ングを通して前記開口が形成されることを特徴とする請
求項１または請求項２記載の半導体装置の製造方法。 - 【請求項４】 前記溝配線の形成後、前記マスク層を除
去し全面に低誘電率絶縁膜を成膜することを特徴とする
請求項２または請求項３記載の半導体装置の製造方法。 - 【請求項５】 多層配線の下層の溝配線を形成した後、
全面に第１の有機絶縁膜を形成し前記第１の有機絶縁膜
上に第１マスク層と第２マスク層とがこの順に積層した
スルーホール用マスク層を形成する工程と、前記第２マ
スク層にスルーホール用の開口を形成した後、全面に第
２の有機絶縁膜を形成し前記第２の有機絶縁膜上に２種
以上の積層した無機絶縁膜で構成される配線溝用マスク
層を形成し前記配線溝用マスク層に開口を形成する工程
と、前記配線溝用マスク層をエッチングマスクにしたド
ライエッチングで前記第２の有機絶縁膜に配線溝を形成
する工程と、を含むことを特徴とする半導体装置の製造
方法。 - 【請求項６】 前記配線溝を形成後、前記第２マスク層
に形成したスルーホール用の開口を前記第１マスク層に
エッチング転写する工程と、前記スルーホール用の開口
を通して前記下層の溝配線に達するスル−ホールを前記
第１の有機絶縁膜に形成する工程とを含むことを特徴と
する請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記下層の溝配線と前記第１の有機絶縁
膜との間に無機系の低誘電率絶縁膜が形成され前記無機
系の低誘電率絶縁膜にもスルーホールが形成されること
を特徴とする請求項６記載の半導体装置の製造方法。 - 【請求項８】 前記スルーホールの形成後、前記配線溝
およびスルーホールを充填するように導電体膜を堆積さ
せる工程と、前記配線溝用マスク層を前記第２の有機絶
縁膜の研磨保護膜として前記導電体膜の不要部分を化学
機械研磨で除去し、前記配線溝およびスルーホール内に
埋め込むように上層の溝配線を形成する工程と、を含む
ことを特徴とする請求項６または請求項７記載の半導体
装置の製造方法。 - 【請求項９】 前記導電体膜が銅で構成されることを特
徴とする請求項２または請求項８記載の半導体装置の製
造方法。 - 【請求項１０】 前記第１マスク層、第２マスク層が、
それぞれ、シリコン酸化膜、シリコン窒化膜であること
を特徴とする請求項３あるいは請求項５から請求項９の
うち１つの請求項に記載の半導体装置の製造方法。 - 【請求項１１】 前記有機系の絶縁膜、第１の有機絶縁
膜および第２の有機系絶縁膜が、低誘電率膜であるフッ
素化アモルファスカーボン、ベンジシクロブテンあるい
は有機ポリシラザンで構成されていることを特徴とする
請求項１から請求項１０のうち１つの請求項に記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01901599A JP3279276B2 (ja) | 1999-01-27 | 1999-01-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01901599A JP3279276B2 (ja) | 1999-01-27 | 1999-01-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000223490A true JP2000223490A (ja) | 2000-08-11 |
| JP3279276B2 JP3279276B2 (ja) | 2002-04-30 |
Family
ID=11987676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01901599A Expired - Fee Related JP3279276B2 (ja) | 1999-01-27 | 1999-01-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3279276B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343858A (ja) * | 2001-05-11 | 2002-11-29 | Sony Corp | 半導体装置およびその製造方法 |
| JP2003077920A (ja) * | 2001-09-04 | 2003-03-14 | Nec Corp | 金属配線の形成方法 |
| JP2004153276A (ja) * | 2002-10-29 | 2004-05-27 | Silicon Storage Technology Inc | 半導体ダイの平坦化方法 |
| EP1459373A1 (en) * | 2001-12-27 | 2004-09-22 | Lam Research Corporation | Methods for fabricating interconnect structures having low k dielectric properties |
| US6831018B2 (en) | 2001-08-21 | 2004-12-14 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| EP1577941A2 (en) * | 2004-03-16 | 2005-09-21 | Interuniversitair Microelektronica Centrum | Method for creating a pattern in a material and semiconductor structure processed therewith |
| KR100757414B1 (ko) | 2006-06-26 | 2007-09-10 | 삼성전자주식회사 | 반도체 제조용 마스크 패턴 형성 방법 |
| US7361453B2 (en) | 2004-03-16 | 2008-04-22 | Interuniversitair Microelektronica Centrum Vzw (Imec) | Method for creating a pattern in a material and semiconductor structure processed therewith |
| JP2010182380A (ja) * | 2009-02-06 | 2010-08-19 | Fujitsu Ltd | 成型加工品の製造方法、記憶媒体の製造方法、及び、情報記憶装置 |
| JP2015159308A (ja) * | 2000-09-07 | 2015-09-03 | ダイキン工業株式会社 | ドライエッチングガスおよびドライエッチング方法 |
-
1999
- 1999-01-27 JP JP01901599A patent/JP3279276B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015159308A (ja) * | 2000-09-07 | 2015-09-03 | ダイキン工業株式会社 | ドライエッチングガスおよびドライエッチング方法 |
| JP2002343858A (ja) * | 2001-05-11 | 2002-11-29 | Sony Corp | 半導体装置およびその製造方法 |
| US6831018B2 (en) | 2001-08-21 | 2004-12-14 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| JP2003077920A (ja) * | 2001-09-04 | 2003-03-14 | Nec Corp | 金属配線の形成方法 |
| US7091123B2 (en) | 2001-09-04 | 2006-08-15 | Nec Electronics Corporation | Method of forming metal wiring line including using a first insulating film as a stopper film |
| EP1459373A1 (en) * | 2001-12-27 | 2004-09-22 | Lam Research Corporation | Methods for fabricating interconnect structures having low k dielectric properties |
| EP1459373A4 (en) * | 2001-12-27 | 2005-05-18 | Lam Res Corp | METHOD FOR PRODUCING CONNECTION STRUCTURES WITH DIELECTRIC CHARACTERISTICS OF A LOW K |
| JP4573515B2 (ja) * | 2002-10-29 | 2010-11-04 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 半導体ダイの平坦化方法 |
| JP2004153276A (ja) * | 2002-10-29 | 2004-05-27 | Silicon Storage Technology Inc | 半導体ダイの平坦化方法 |
| EP1577941A2 (en) * | 2004-03-16 | 2005-09-21 | Interuniversitair Microelektronica Centrum | Method for creating a pattern in a material and semiconductor structure processed therewith |
| US7361453B2 (en) | 2004-03-16 | 2008-04-22 | Interuniversitair Microelektronica Centrum Vzw (Imec) | Method for creating a pattern in a material and semiconductor structure processed therewith |
| EP1577941A3 (en) * | 2004-03-16 | 2007-03-21 | Interuniversitair Microelektronica Centrum | Method for creating a pattern in a material and semiconductor structure processed therewith |
| KR100757414B1 (ko) | 2006-06-26 | 2007-09-10 | 삼성전자주식회사 | 반도체 제조용 마스크 패턴 형성 방법 |
| US7988873B2 (en) | 2006-06-26 | 2011-08-02 | Samsung Electronics Co., Ltd. | Method of forming a mask pattern for fabricating a semiconductor device |
| JP2010182380A (ja) * | 2009-02-06 | 2010-08-19 | Fujitsu Ltd | 成型加工品の製造方法、記憶媒体の製造方法、及び、情報記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3279276B2 (ja) | 2002-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE38753E1 (en) | Interconnect structure and method for forming the same | |
| US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
| US6197696B1 (en) | Method for forming interconnection structure | |
| KR100780986B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3501280B2 (ja) | 半導体装置の製造方法 | |
| US8164196B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4293752B2 (ja) | 半導体装置の製造方法 | |
| JP2000091422A (ja) | 多層配線構造の製造方法 | |
| JP3279276B2 (ja) | 半導体装置の製造方法 | |
| JPH10150105A (ja) | 半導体装置及びその製造方法 | |
| TW200409172A (en) | Manufacturing method for semiconductor device and the semiconductor device | |
| US20120193793A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| US6465340B1 (en) | Via filled dual damascene structure with middle stop layer and method for making the same | |
| JP2004095902A (ja) | 半導体装置の製造方法 | |
| US20060110912A1 (en) | Semiconductor devices with composite etch stop layers and methods of fabrication thereof | |
| KR100909174B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| US6444573B1 (en) | Method of making a slot via filled dual damascene structure with a middle stop layer | |
| JP2008041783A (ja) | 半導体装置の製造方法 | |
| US6391766B1 (en) | Method of making a slot via filled dual damascene structure with middle stop layer | |
| KR100511092B1 (ko) | 반도체소자의 금속배선 형성방법_ | |
| JP2000252286A (ja) | 半導体装置の製造方法 | |
| JP2000114375A (ja) | 半導体装置の製造方法 | |
| KR20000039692A (ko) | 반도체장치의 비어홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020122 |
|
| LAPS | Cancellation because of no payment of annual fees |