JP2002343858A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002343858A JP2002343858A JP2001142104A JP2001142104A JP2002343858A JP 2002343858 A JP2002343858 A JP 2002343858A JP 2001142104 A JP2001142104 A JP 2001142104A JP 2001142104 A JP2001142104 A JP 2001142104A JP 2002343858 A JP2002343858 A JP 2002343858A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- semiconductor device
- forming
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】応力の異なる絶縁膜が積層されることに起因す
る絶縁膜の剥離を防止できる半導体装置およびその製造
方法を提供する。 【解決手段】基板１上に積層された複数の配線層６、１
４と、配線層の層間に形成された層間絶縁膜とを有する
半導体装置であって、層間絶縁膜は無機系絶縁膜と有機
系絶縁膜２、１０とを含む積層膜であり、無機系絶縁膜
は酸化シリコン層７と、窒化シリコン層８と、それらの
層間に形成された酸化窒化シリコン層９とを含む積層膜
であり、好適には、酸化窒化シリコン層９は酸化シリコ
ン層７に近い側で窒化シリコン層８に近い側よりも酸素
／窒素比が高くなっている半導体装置、およびその製造
方法。
る絶縁膜の剥離を防止できる半導体装置およびその製造
方法を提供する。 【解決手段】基板１上に積層された複数の配線層６、１
４と、配線層の層間に形成された層間絶縁膜とを有する
半導体装置であって、層間絶縁膜は無機系絶縁膜と有機
系絶縁膜２、１０とを含む積層膜であり、無機系絶縁膜
は酸化シリコン層７と、窒化シリコン層８と、それらの
層間に形成された酸化窒化シリコン層９とを含む積層膜
であり、好適には、酸化窒化シリコン層９は酸化シリコ
ン層７に近い側で窒化シリコン層８に近い側よりも酸素
／窒素比が高くなっている半導体装置、およびその製造
方法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、有機系低誘電率膜を含むハ
イブリッド型層間絶縁膜を有する半導体装置およびその
製造方法に関する。
その製造方法に関し、特に、有機系低誘電率膜を含むハ
イブリッド型層間絶縁膜を有する半導体装置およびその
製造方法に関する。
【０００２】
【従来の技術】半導体装置の微細化とともにチップを高
速化するためには、配線遅延の増大を抑制することが不
可欠である。配線遅延を抑制する方法としては、配線抵
抗の少ない銅配線の採用と、層間絶縁膜の低誘電率化が
有効である。従来、半導体装置の配線の層間絶縁膜には
比誘電率４．１の酸化シリコン（ＳｉＯ2 ）が主に用い
られていたが、近年、比誘電率３以下の有機ポリマー等
の開発が進められ、半導体装置の層間絶縁膜としての実
用化が可能となった。
速化するためには、配線遅延の増大を抑制することが不
可欠である。配線遅延を抑制する方法としては、配線抵
抗の少ない銅配線の採用と、層間絶縁膜の低誘電率化が
有効である。従来、半導体装置の配線の層間絶縁膜には
比誘電率４．１の酸化シリコン（ＳｉＯ2 ）が主に用い
られていたが、近年、比誘電率３以下の有機ポリマー等
の開発が進められ、半導体装置の層間絶縁膜としての実
用化が可能となった。
【０００３】層間絶縁膜に低誘電率材料を用いる場合、
材料選択以外に、配線のどの部分に低誘電率材料を導入
するかという点も重要となる。配線容量のほとんどは水
平方向の配線間容量によって決定されるため、例えば、
配線を水平方向に絶縁する部分に低誘電率膜を用い、配
線を垂直方向に絶縁するビア部分にＳｉＯ2 を用いて
も、性能の大幅な低下は起こらない。このような構造と
することにより、プロセスは増加するが、低誘電率膜と
ＳｉＯ2 のエッチング特性の違いを利用して、高精度に
配線を形成することも可能となる。
材料選択以外に、配線のどの部分に低誘電率材料を導入
するかという点も重要となる。配線容量のほとんどは水
平方向の配線間容量によって決定されるため、例えば、
配線を水平方向に絶縁する部分に低誘電率膜を用い、配
線を垂直方向に絶縁するビア部分にＳｉＯ2 を用いて
も、性能の大幅な低下は起こらない。このような構造と
することにより、プロセスは増加するが、低誘電率膜と
ＳｉＯ2 のエッチング特性の違いを利用して、高精度に
配線を形成することも可能となる。
【０００４】図７は、無機系材料からなる層と有機系材
料からなる層を積層させたハイブリッド型層間絶縁膜の
断面図であり、多層配線構造の一部を示す。図７に示す
ように、基板２１上に、有機系低誘電率膜としてＳｉＬ
Ｋ層２２が形成され、その上層にＳｉＯ2 層２３が形成
されている。ＳｉＬＫはポリアリーレンエーテル（ＰＡ
Ｅ；poly arylene ether）系材料であり、米Dow Chemic
al社の商品名である。ＳｉＬＫ層２２およびＳｉＯ2 層
２３にはコンタクトホール２４が形成され、コンタクト
ホール２４内にはバリアメタル層２５を介して銅配線２
６が形成されている。
料からなる層を積層させたハイブリッド型層間絶縁膜の
断面図であり、多層配線構造の一部を示す。図７に示す
ように、基板２１上に、有機系低誘電率膜としてＳｉＬ
Ｋ層２２が形成され、その上層にＳｉＯ2 層２３が形成
されている。ＳｉＬＫはポリアリーレンエーテル（ＰＡ
Ｅ；poly arylene ether）系材料であり、米Dow Chemic
al社の商品名である。ＳｉＬＫ層２２およびＳｉＯ2 層
２３にはコンタクトホール２４が形成され、コンタクト
ホール２４内にはバリアメタル層２５を介して銅配線２
６が形成されている。
【０００５】ＳｉＯ2 層２３の上層に窒化シリコン（Ｓ
ｉＮ）層２７、ＳｉＯ2 層２８、ＳｉＬＫ層２９および
ＳｉＯ2 層３０が順に積層されている。これらの４層に
は、上層の２層部分で下層の２層部分よりも幅が広くな
ったコンタクトホール３１が形成されている。上層の２
層部分（幅の広い部分）のコンタクトホールはトレン
チ、下層の２層部分（幅の狭い部分）のコンタクトホー
ルはビアと呼ばれる。コンタクトホール３１内にはバリ
アメタル層３２を介して、デュアルダマシン構造の銅配
線３３が形成されている。
ｉＮ）層２７、ＳｉＯ2 層２８、ＳｉＬＫ層２９および
ＳｉＯ2 層３０が順に積層されている。これらの４層に
は、上層の２層部分で下層の２層部分よりも幅が広くな
ったコンタクトホール３１が形成されている。上層の２
層部分（幅の広い部分）のコンタクトホールはトレン
チ、下層の２層部分（幅の狭い部分）のコンタクトホー
ルはビアと呼ばれる。コンタクトホール３１内にはバリ
アメタル層３２を介して、デュアルダマシン構造の銅配
線３３が形成されている。
【０００６】上記のようなハイブリッド型層間絶縁膜に
おいて、ＳｉＬＫ層２２、２９は有機系材料の塗布によ
って形成され、ＳｉＯ2 層２３、２８、３０およびＳｉ
Ｎ層２７は通常、化学気相成長（ＣＶＤ；chemical vap
or deposition)によって形成される。
おいて、ＳｉＬＫ層２２、２９は有機系材料の塗布によ
って形成され、ＳｉＯ2 層２３、２８、３０およびＳｉ
Ｎ層２７は通常、化学気相成長（ＣＶＤ；chemical vap
or deposition)によって形成される。
【０００７】
【発明が解決しようとする課題】上記のように、ハイブ
リッド型層間絶縁膜とデュアルダマシン構造の銅配線と
を組み合わせて多層配線を形成した場合、層間の剥離が
生じやすいという問題が起こる。これは、積層された絶
縁膜の応力が互いに異なることに起因する。例えば、図
７に示すハイブリッド型層間絶縁膜において、プラズマ
ＣＶＤにより形成されたＳｉＯ2 層の応力は、１×１０
8 Ｐａ（＝１×１０9 ｄｙｎ／ｃｍ 2 ）程度の圧縮応力
である。
リッド型層間絶縁膜とデュアルダマシン構造の銅配線と
を組み合わせて多層配線を形成した場合、層間の剥離が
生じやすいという問題が起こる。これは、積層された絶
縁膜の応力が互いに異なることに起因する。例えば、図
７に示すハイブリッド型層間絶縁膜において、プラズマ
ＣＶＤにより形成されたＳｉＯ2 層の応力は、１×１０
8 Ｐａ（＝１×１０9 ｄｙｎ／ｃｍ 2 ）程度の圧縮応力
である。
【０００８】また、プラズマＣＶＤにより形成されたＳ
ｉＮ層の応力は、７×１０8 Ｐａ程度の強い圧縮応力で
ある。但し、これらの膜の応力は成膜方法によっても大
きく変動し、例えば、減圧ＣＶＤ法により成膜されたＳ
ｉＮ層の応力は、引っ張り応力（張力）である。
ｉＮ層の応力は、７×１０8 Ｐａ程度の強い圧縮応力で
ある。但し、これらの膜の応力は成膜方法によっても大
きく変動し、例えば、減圧ＣＶＤ法により成膜されたＳ
ｉＮ層の応力は、引っ張り応力（張力）である。
【０００９】プラズマＣＶＤにより形成されたＳｉＯ2
層とＳｉＮ層の応力が圧縮応力であるのに対して、有機
系低誘電率膜であるＳｉＬＫ層の応力は、１０8 Ｐａよ
り小さい張力である。図７に示すように、ＳｉＯ2 層と
ＳｉＮ層が積層される場合には、系全体の圧縮応力が特
に増強される。したがって、絶縁膜の層間での剥離を防
止するためには、ＳｉＬＫ層等の有機系低誘電率膜の張
力の大きさに対して、無機系のプラズマＣＶＤ膜の圧縮
応力の大きさを極力小さくする必要がある。
層とＳｉＮ層の応力が圧縮応力であるのに対して、有機
系低誘電率膜であるＳｉＬＫ層の応力は、１０8 Ｐａよ
り小さい張力である。図７に示すように、ＳｉＯ2 層と
ＳｉＮ層が積層される場合には、系全体の圧縮応力が特
に増強される。したがって、絶縁膜の層間での剥離を防
止するためには、ＳｉＬＫ層等の有機系低誘電率膜の張
力の大きさに対して、無機系のプラズマＣＶＤ膜の圧縮
応力の大きさを極力小さくする必要がある。
【００１０】また、図７に示すように、デュアルダマシ
ンプロセスを採用する場合、銅配線の表面を平坦化する
ための化学的機械研磨（ＣＭＰ；chemical mechanical
polishing)が行われる。したがって、層間絶縁膜にはＣ
ＭＰ中の剪断・圧縮応力に耐える良好な機械的性質が要
求される。
ンプロセスを採用する場合、銅配線の表面を平坦化する
ための化学的機械研磨（ＣＭＰ；chemical mechanical
polishing)が行われる。したがって、層間絶縁膜にはＣ
ＭＰ中の剪断・圧縮応力に耐える良好な機械的性質が要
求される。
【００１１】有機系低誘電率膜と無機系絶縁膜とが積層
された層間絶縁膜における膜剥離を抑制する方法として
は、特開平１１−１４５２８４号公報記載の半導体装置
の製造方法が挙げられる。この方法によれば、配線形成
前に熱処理を行い、無機系絶縁膜中に含まれる水分を除
去し、その後、大気に露出させずに直ちに配線を形成す
る。
された層間絶縁膜における膜剥離を抑制する方法として
は、特開平１１−１４５２８４号公報記載の半導体装置
の製造方法が挙げられる。この方法によれば、配線形成
前に熱処理を行い、無機系絶縁膜中に含まれる水分を除
去し、その後、大気に露出させずに直ちに配線を形成す
る。
【００１２】ＳｉＯ2 層は水分を含有するため、熱処理
を行うと水分が気化する。ＳｉＯ2層と無機系絶縁膜が
積層されている場合、気化した水分は膜中を拡散して外
部に放出される。一方、ＳｉＯ2 層と有機系低誘電率膜
が積層されている場合には、ＳｉＯ2 層と有機系低誘電
率膜との層間に水分が集中し、膜剥離が生じやすくな
る。
を行うと水分が気化する。ＳｉＯ2層と無機系絶縁膜が
積層されている場合、気化した水分は膜中を拡散して外
部に放出される。一方、ＳｉＯ2 層と有機系低誘電率膜
が積層されている場合には、ＳｉＯ2 層と有機系低誘電
率膜との層間に水分が集中し、膜剥離が生じやすくな
る。
【００１３】特開平１１−１４５２８４号公報記載の方
法によれば、水分に起因する膜剥離を抑制することは可
能であるが、材料の応力の違いを緩和して、応力の違い
や応力の局所的な集中に基づく膜剥離を抑制することは
できない。本発明は上記の問題点に鑑みてなされたもの
であり、したがって本発明は、絶縁膜の剥離を防止でき
る半導体装置およびその製造方法を提供することを目的
とする。
法によれば、水分に起因する膜剥離を抑制することは可
能であるが、材料の応力の違いを緩和して、応力の違い
や応力の局所的な集中に基づく膜剥離を抑制することは
できない。本発明は上記の問題点に鑑みてなされたもの
であり、したがって本発明は、絶縁膜の剥離を防止でき
る半導体装置およびその製造方法を提供することを目的
とする。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置は、基板上に積層された複数の
配線層と、前記配線層の層間に形成された少なくとも一
つの層間絶縁膜とを有する半導体装置であって、前記層
間絶縁膜の少なくとも一つは、無機系絶縁膜と有機系絶
縁膜とを含む積層膜であり、前記無機系絶縁膜は、酸化
シリコン層と、窒化シリコン層と、前記酸化シリコン層
と前記窒化シリコン層との層間に形成された酸化窒化シ
リコン層とを含む積層膜であることを特徴とする。
め、本発明の半導体装置は、基板上に積層された複数の
配線層と、前記配線層の層間に形成された少なくとも一
つの層間絶縁膜とを有する半導体装置であって、前記層
間絶縁膜の少なくとも一つは、無機系絶縁膜と有機系絶
縁膜とを含む積層膜であり、前記無機系絶縁膜は、酸化
シリコン層と、窒化シリコン層と、前記酸化シリコン層
と前記窒化シリコン層との層間に形成された酸化窒化シ
リコン層とを含む積層膜であることを特徴とする。
【００１５】好適には、前記酸化窒化シリコン層は、前
記酸化シリコン層に近い側で前記窒化シリコン層に近い
側よりも酸素／窒素比が高い。さらに好適には、前記酸
化窒化シリコン層は、酸素／窒素比が互いに異なる複数
の層の積層膜であり、前記酸化シリコン層に近い層ほ
ど、酸素／窒素比が高い。あるいは、前記酸化窒化シリ
コン層は、前記酸化シリコン層に近い領域ほど、酸素／
窒素比が高くなるような組成勾配を有する。
記酸化シリコン層に近い側で前記窒化シリコン層に近い
側よりも酸素／窒素比が高い。さらに好適には、前記酸
化窒化シリコン層は、酸素／窒素比が互いに異なる複数
の層の積層膜であり、前記酸化シリコン層に近い層ほ
ど、酸素／窒素比が高い。あるいは、前記酸化窒化シリ
コン層は、前記酸化シリコン層に近い領域ほど、酸素／
窒素比が高くなるような組成勾配を有する。
【００１６】好適には、前記有機系絶縁膜は前記酸化シ
リコン層と接するように形成されている。あるいは、前
記有機系絶縁膜は前記窒化シリコン層と接するように形
成されている。好適には、前記無機系絶縁膜は化学気相
成長により形成された膜である。好適には、前記有機系
絶縁膜はポリアリーレンエーテル系材料、ベンゾシクロ
ブテン系材料、ポリイミド系材料またはフロロカーボン
系材料を用いて形成された膜を含む。好適には、前記配
線層は銅配線であり、前記層間絶縁膜は、前記配線層に
接続するコンタクトホールを有し、前記コンタクトホー
ル内に銅が埋め込まれている。
リコン層と接するように形成されている。あるいは、前
記有機系絶縁膜は前記窒化シリコン層と接するように形
成されている。好適には、前記無機系絶縁膜は化学気相
成長により形成された膜である。好適には、前記有機系
絶縁膜はポリアリーレンエーテル系材料、ベンゾシクロ
ブテン系材料、ポリイミド系材料またはフロロカーボン
系材料を用いて形成された膜を含む。好適には、前記配
線層は銅配線であり、前記層間絶縁膜は、前記配線層に
接続するコンタクトホールを有し、前記コンタクトホー
ル内に銅が埋め込まれている。
【００１７】これにより、応力が互いに異なる絶縁膜が
積層された層間絶縁膜において、特に酸化シリコン層と
窒化シリコン層との界面での応力の違いが緩和される。
したがって、応力の局所的な集中が抑制され、絶縁膜の
剥離が防止される。また、層間絶縁膜の機械的強度が向
上するため、例えば銅配線を形成するためのＣＭＰ等を
行った場合にも、絶縁膜の剥離や破損が防止される。
積層された層間絶縁膜において、特に酸化シリコン層と
窒化シリコン層との界面での応力の違いが緩和される。
したがって、応力の局所的な集中が抑制され、絶縁膜の
剥離が防止される。また、層間絶縁膜の機械的強度が向
上するため、例えば銅配線を形成するためのＣＭＰ等を
行った場合にも、絶縁膜の剥離や破損が防止される。
【００１８】さらに、上記の目的を達成するため、本発
明の半導体装置の製造方法は、配線層上に層間絶縁膜を
介して他の配線層を積層する工程を含む半導体装置の製
造方法であって、前記層間絶縁膜を形成する工程は、酸
化シリコン層を形成する工程と、前記酸化シリコン層上
に酸化窒化シリコン層を形成する工程と、前記酸化窒化
シリコン層上に窒化シリコン層を形成する工程と、前記
酸化シリコン層を形成する前と、前記窒化シリコン層を
形成した後の少なくとも一方で、有機系絶縁膜を形成す
る工程とを含むことを特徴とする。
明の半導体装置の製造方法は、配線層上に層間絶縁膜を
介して他の配線層を積層する工程を含む半導体装置の製
造方法であって、前記層間絶縁膜を形成する工程は、酸
化シリコン層を形成する工程と、前記酸化シリコン層上
に酸化窒化シリコン層を形成する工程と、前記酸化窒化
シリコン層上に窒化シリコン層を形成する工程と、前記
酸化シリコン層を形成する前と、前記窒化シリコン層を
形成した後の少なくとも一方で、有機系絶縁膜を形成す
る工程とを含むことを特徴とする。
【００１９】好適には、前記酸化窒化シリコン層を形成
する工程は、酸素／窒素比が互いに異なる複数の層を、
前記酸化シリコン層に近い層ほど酸素／窒素比が高くな
るように、順次積層する工程を含む。あるいは、前記酸
化窒化シリコン層を形成する工程は、複数の原料ガスの
流量比を連続的に変化させながら化学気相成長を行い、
前記酸化シリコン層に近い領域ほど、酸素／窒素比が高
くなるような組成勾配を、前記酸化窒化シリコン層に付
与する工程を含む。好適には、前記酸化シリコン層、酸
化窒化シリコン層および窒化シリコン層を形成する工程
は、化学気相成長工程を含む。工程には、前記有機系絶
縁膜を形成する工程は、有機系材料を塗布する工程を含
む。
する工程は、酸素／窒素比が互いに異なる複数の層を、
前記酸化シリコン層に近い層ほど酸素／窒素比が高くな
るように、順次積層する工程を含む。あるいは、前記酸
化窒化シリコン層を形成する工程は、複数の原料ガスの
流量比を連続的に変化させながら化学気相成長を行い、
前記酸化シリコン層に近い領域ほど、酸素／窒素比が高
くなるような組成勾配を、前記酸化窒化シリコン層に付
与する工程を含む。好適には、前記酸化シリコン層、酸
化窒化シリコン層および窒化シリコン層を形成する工程
は、化学気相成長工程を含む。工程には、前記有機系絶
縁膜を形成する工程は、有機系材料を塗布する工程を含
む。
【００２０】上記の目的を達成するため、本発明の半導
体装置の製造方法は、配線層上に層間絶縁膜を介して他
の配線層を積層する工程を含む半導体装置の製造方法で
あって、前記層間絶縁膜を形成する工程は、窒化シリコ
ン層を形成する工程と、前記窒化シリコン層上に酸化窒
化シリコン層を形成する工程と、前記酸化窒化シリコン
層上に酸化シリコン層を形成する工程と、前記窒化シリ
コン層を形成する前と、前記酸化シリコン層を形成した
後の少なくとも一方で、有機系絶縁膜を形成する工程と
を含むことを特徴とする。
体装置の製造方法は、配線層上に層間絶縁膜を介して他
の配線層を積層する工程を含む半導体装置の製造方法で
あって、前記層間絶縁膜を形成する工程は、窒化シリコ
ン層を形成する工程と、前記窒化シリコン層上に酸化窒
化シリコン層を形成する工程と、前記酸化窒化シリコン
層上に酸化シリコン層を形成する工程と、前記窒化シリ
コン層を形成する前と、前記酸化シリコン層を形成した
後の少なくとも一方で、有機系絶縁膜を形成する工程と
を含むことを特徴とする。
【００２１】好適には、前記酸化窒化シリコン層を形成
する工程は、酸素／窒素比が互いに異なる複数の層を、
前記酸化シリコン層に近い層ほど酸素／窒素比が高くな
るように、順次積層する工程を含む。好適には、前記酸
化窒化シリコン層を形成する工程は、複数の原料ガスの
流量比を連続的に変化させながら化学気相成長を行い、
前記酸化シリコン層に近い領域ほど、酸素／窒素比が高
くなるような組成勾配を、前記酸化窒化シリコン層に付
与する工程を含む。好適には、前記窒化シリコン層、酸
化窒化シリコン層および酸化シリコン層を形成する工程
は、化学気相成長工程を含む。好適には、前記有機系絶
縁膜を形成する工程は、有機系材料を塗布する工程を含
む。
する工程は、酸素／窒素比が互いに異なる複数の層を、
前記酸化シリコン層に近い層ほど酸素／窒素比が高くな
るように、順次積層する工程を含む。好適には、前記酸
化窒化シリコン層を形成する工程は、複数の原料ガスの
流量比を連続的に変化させながら化学気相成長を行い、
前記酸化シリコン層に近い領域ほど、酸素／窒素比が高
くなるような組成勾配を、前記酸化窒化シリコン層に付
与する工程を含む。好適には、前記窒化シリコン層、酸
化窒化シリコン層および酸化シリコン層を形成する工程
は、化学気相成長工程を含む。好適には、前記有機系絶
縁膜を形成する工程は、有機系材料を塗布する工程を含
む。
【００２２】これにより、応力が互いに異なる絶縁膜が
積層された層間絶縁膜において、特に酸化シリコン層と
窒化シリコン層との界面での応力の違いが緩和された層
間絶縁膜を形成することが可能となる。したがって、層
間絶縁膜における応力の局所的な集中が抑制され、絶縁
膜の剥離が防止される。また、層間絶縁膜の機械的強度
を向上させることができる。
積層された層間絶縁膜において、特に酸化シリコン層と
窒化シリコン層との界面での応力の違いが緩和された層
間絶縁膜を形成することが可能となる。したがって、層
間絶縁膜における応力の局所的な集中が抑制され、絶縁
膜の剥離が防止される。また、層間絶縁膜の機械的強度
を向上させることができる。
【００２３】
【発明の実施の形態】以下に、本発明の半導体装置およ
びその製造方法の実施の形態について、図面を参照して
説明する。 （実施形態１）図１は、プラズマＣＶＤ法により形成さ
れる酸化窒化シリコン（ＳｉＯＮ）層の応力を示す図で
ある。図１の横軸は成膜ガスであるＮ2 ＯとＮＨ3 の流
量比をＮ2 Ｏ／（Ｎ2 Ｏ＋ＮＨ3 ）で表したものであ
る。ここで、Ｎ2 Ｏ＋ＮＨ3 ＝５００ｓｃｃｍとした。
図１の縦軸は応力の大きさを示し、マイナスの符号は応
力が圧縮応力であることを表す。
びその製造方法の実施の形態について、図面を参照して
説明する。 （実施形態１）図１は、プラズマＣＶＤ法により形成さ
れる酸化窒化シリコン（ＳｉＯＮ）層の応力を示す図で
ある。図１の横軸は成膜ガスであるＮ2 ＯとＮＨ3 の流
量比をＮ2 Ｏ／（Ｎ2 Ｏ＋ＮＨ3 ）で表したものであ
る。ここで、Ｎ2 Ｏ＋ＮＨ3 ＝５００ｓｃｃｍとした。
図１の縦軸は応力の大きさを示し、マイナスの符号は応
力が圧縮応力であることを表す。
【００２４】Ｎ2 Ｏの流量が０、すなわちＮ2 Ｏ／（Ｎ
2 Ｏ＋ＮＨ3 ）＝０のときは、ＳｉＮ層が形成される。
このときの圧縮応力は、図１に示すように７×１０8 Ｐ
ａ程度である。Ｎ2 Ｏ／（Ｎ2 Ｏ＋ＮＨ3 ）が大きくな
るにつれて、ＳｉＯＮ層中の窒素含有量が減少し、酸素
含有量が増加する。これに伴い、ＳｉＯＮ層の圧縮応力
は小さくなる。
2 Ｏ＋ＮＨ3 ）＝０のときは、ＳｉＮ層が形成される。
このときの圧縮応力は、図１に示すように７×１０8 Ｐ
ａ程度である。Ｎ2 Ｏ／（Ｎ2 Ｏ＋ＮＨ3 ）が大きくな
るにつれて、ＳｉＯＮ層中の窒素含有量が減少し、酸素
含有量が増加する。これに伴い、ＳｉＯＮ層の圧縮応力
は小さくなる。
【００２５】ＮＨ3 の流量が１、すなわちＮ2 Ｏ／（Ｎ
2 Ｏ＋ＮＨ3 ）＝１．０のときは、ＳｉＯ2 層が形成さ
れる。このときの圧縮応力は、１×１０8 Ｐａ程度とな
る。図１から、Ｎ2 Ｏ／（Ｎ2 Ｏ＋ＮＨ3 ）を適宜選択
することにより、ＳｉＯＮ層の圧縮応力を制御できるこ
とがわかる。
2 Ｏ＋ＮＨ3 ）＝１．０のときは、ＳｉＯ2 層が形成さ
れる。このときの圧縮応力は、１×１０8 Ｐａ程度とな
る。図１から、Ｎ2 Ｏ／（Ｎ2 Ｏ＋ＮＨ3 ）を適宜選択
することにより、ＳｉＯＮ層の圧縮応力を制御できるこ
とがわかる。
【００２６】（実施形態２）図２は、本実施形態の半導
体装置に形成されるハイブリッド型層間絶縁膜の断面図
であり、多層配線構造の一部を示す。図２に示すよう
に、基板１上に、有機系低誘電率膜としてＳｉＬＫ層２
が形成され、その上層にＳｉＯ2 層３が形成されてい
る。ＳｉＬＫ層２およびＳｉＯ2 層３にはコンタクトホ
ール４が形成され、コンタクトホール４内にはバリアメ
タル層５を介して銅配線６が形成されている。
体装置に形成されるハイブリッド型層間絶縁膜の断面図
であり、多層配線構造の一部を示す。図２に示すよう
に、基板１上に、有機系低誘電率膜としてＳｉＬＫ層２
が形成され、その上層にＳｉＯ2 層３が形成されてい
る。ＳｉＬＫ層２およびＳｉＯ2 層３にはコンタクトホ
ール４が形成され、コンタクトホール４内にはバリアメ
タル層５を介して銅配線６が形成されている。
【００２７】ＳｉＯ2 層３の上層に、ＳｉＮ層７とＳｉ
Ｏ2 層８が形成されており、ＳｉＮ層７とＳｉＯ2 層８
との境界部分にはＳｉＯＮ層９が形成されている。Ｓｉ
ＯＮ層９の組成は均一であっても、膜厚方向において変
化していても、いずれでもよい。ＳｉＯＮ層９の組成を
膜厚方向において変化させる場合には、ＳｉＮ層７近傍
に比較してＳｉＯ2 層８近傍で酸素／窒素比が高くなる
ようにする。これにより、系全体の応力のばらつきが緩
和され、層間絶縁膜の剥離が防止される。
Ｏ2 層８が形成されており、ＳｉＮ層７とＳｉＯ2 層８
との境界部分にはＳｉＯＮ層９が形成されている。Ｓｉ
ＯＮ層９の組成は均一であっても、膜厚方向において変
化していても、いずれでもよい。ＳｉＯＮ層９の組成を
膜厚方向において変化させる場合には、ＳｉＮ層７近傍
に比較してＳｉＯ2 層８近傍で酸素／窒素比が高くなる
ようにする。これにより、系全体の応力のばらつきが緩
和され、層間絶縁膜の剥離が防止される。
【００２８】ＳｉＯ2 層８の上層にはＳｉＬＫ層１０が
形成され、その上層にＳｉＯ2 層１１が形成されてい
る。これらの５層には、上層の２層部分（ＳｉＬＫ層１
０およびＳｉＯ2 層１１）で下層の３層部分（ＳｉＮ層
７、ＳｉＯ2 層８およびＳｉＯＮ層９）よりも幅が広く
なったコンタクトホール１２が形成されている。
形成され、その上層にＳｉＯ2 層１１が形成されてい
る。これらの５層には、上層の２層部分（ＳｉＬＫ層１
０およびＳｉＯ2 層１１）で下層の３層部分（ＳｉＮ層
７、ＳｉＯ2 層８およびＳｉＯＮ層９）よりも幅が広く
なったコンタクトホール１２が形成されている。
【００２９】上層の２層部分（幅の広い部分）のコンタ
クトホールはトレンチ、下層の３層部分（幅の狭い部
分）のコンタクトホールはビアと呼ばれる。コンタクト
ホール１２内にはバリアメタル層１３を介して、デュア
ルダマシン構造の銅配線１４が形成されている。
クトホールはトレンチ、下層の３層部分（幅の狭い部
分）のコンタクトホールはビアと呼ばれる。コンタクト
ホール１２内にはバリアメタル層１３を介して、デュア
ルダマシン構造の銅配線１４が形成されている。
【００３０】上記のような多層配線構造を形成するに
は、まず、図３（ａ）に示すように、基板１上にＳｉＬ
Ｋを例えばスピンコートにより塗布し、ＳｉＬＫ層２を
形成する。具体的には、ウェハを回転させながら液状の
ＳｉＬＫを滴下した後、ウェハエッジ洗浄および裏面洗
浄を行い、スピンドライを行う。続いて、ベーキングプ
レート上で溶媒を揮発させてから、必要に応じてキュア
炉内で熱硬化（キュア）を行う。これにより、高重合度
の膜が得られる。
は、まず、図３（ａ）に示すように、基板１上にＳｉＬ
Ｋを例えばスピンコートにより塗布し、ＳｉＬＫ層２を
形成する。具体的には、ウェハを回転させながら液状の
ＳｉＬＫを滴下した後、ウェハエッジ洗浄および裏面洗
浄を行い、スピンドライを行う。続いて、ベーキングプ
レート上で溶媒を揮発させてから、必要に応じてキュア
炉内で熱硬化（キュア）を行う。これにより、高重合度
の膜が得られる。
【００３１】次に、ＳｉＬＫ層２の上層に、プラズマＣ
ＶＤによりＳｉＯ2 層３を形成する。ＳｉＬＫ層２上に
直接、レジストを形成してＳｉＬＫ層２にエッチングを
行うと、レジストはＳｉＬＫと同様に有機ポリマーであ
るため、レジストに対するＳｉＬＫ層２のエッチング選
択比を十分に大きくすることが困難となる。したがっ
て、通常、ＳｉＬＫ層２上に例えばＳｉＯ2 層３のよう
なオフセット絶縁膜が形成される。
ＶＤによりＳｉＯ2 層３を形成する。ＳｉＬＫ層２上に
直接、レジストを形成してＳｉＬＫ層２にエッチングを
行うと、レジストはＳｉＬＫと同様に有機ポリマーであ
るため、レジストに対するＳｉＬＫ層２のエッチング選
択比を十分に大きくすることが困難となる。したがっ
て、通常、ＳｉＬＫ層２上に例えばＳｉＯ2 層３のよう
なオフセット絶縁膜が形成される。
【００３２】次に、図３（ｂ）に示すように、ＳｉＯ2
層３上にリソグラフィ工程によりレジスト１５を形成
し、レジスト１５をマスクとしてＳｉＯ2 層３に反応性
イオンエッチング（ＲＩＥ；reactive ion etching）を
行う。その後、図３（ｃ）に示すように、レジスト１５
を除去し、酸化シリコン層３をマスクとしてＳｉＬＫ層
２にエッチングを行う。これにより、コンタクトホール
４が形成される。
層３上にリソグラフィ工程によりレジスト１５を形成
し、レジスト１５をマスクとしてＳｉＯ2 層３に反応性
イオンエッチング（ＲＩＥ；reactive ion etching）を
行う。その後、図３（ｃ）に示すように、レジスト１５
を除去し、酸化シリコン層３をマスクとしてＳｉＬＫ層
２にエッチングを行う。これにより、コンタクトホール
４が形成される。
【００３３】次に、図３（ｄ）に示すように、コンタク
トホール４内およびＳｉＯ2 層３上に、例えばスパッタ
リングによりバリアメタル層５を形成する。バリアメタ
ル層５としては、例えばタンタル（Ｔａ）、チタン（Ｔ
ｉ）またはそれらの窒化物（ＴａＮ、ＴｉＮ）等が用い
られる。
トホール４内およびＳｉＯ2 層３上に、例えばスパッタ
リングによりバリアメタル層５を形成する。バリアメタ
ル層５としては、例えばタンタル（Ｔａ）、チタン（Ｔ
ｉ）またはそれらの窒化物（ＴａＮ、ＴｉＮ）等が用い
られる。
【００３４】さらに、例えば銅（Ｃｕ）の電解めっきを
行い、コンタクトホール４内をＣｕにより埋め込んでか
ら、メタルＣＭＰを行う。これにより、銅配線６の表面
が平坦化される。電解めっきのかわりに、メタルＣＶＤ
を行ってコンタクトホール４内にＣｕを埋め込んでもよ
い。
行い、コンタクトホール４内をＣｕにより埋め込んでか
ら、メタルＣＭＰを行う。これにより、銅配線６の表面
が平坦化される。電解めっきのかわりに、メタルＣＶＤ
を行ってコンタクトホール４内にＣｕを埋め込んでもよ
い。
【００３５】次に、図４（ｅ）に示すように、ＳｉＯ2
層３上にプラズマＣＶＤによりＳｉＮ層７、ＳｉＯＮ層
９およびＳｉＯ2 層８を順に形成する。これらの層は、
成膜ガス中のＮ2 ＯとＮＨ3 の流量比を変化させること
により、連続的に形成することも可能である。
層３上にプラズマＣＶＤによりＳｉＮ層７、ＳｉＯＮ層
９およびＳｉＯ2 層８を順に形成する。これらの層は、
成膜ガス中のＮ2 ＯとＮＨ3 の流量比を変化させること
により、連続的に形成することも可能である。
【００３６】さらに、ＳｉＯ2 層８上に、ＳｉＬＫを例
えばスピンコートにより塗布し、ＳｉＬＫ層１０を形成
する。ＳｉＬＫ層１０の上層に、プラズマＣＶＤにより
ＳｉＯ2 層１１を形成する。ＳｉＯ2 １１はＳｉＯ2 層
３と同様に、ＳｉＬＫ層１０にエッチングを行うための
オフセット絶縁膜として設けられる。
えばスピンコートにより塗布し、ＳｉＬＫ層１０を形成
する。ＳｉＬＫ層１０の上層に、プラズマＣＶＤにより
ＳｉＯ2 層１１を形成する。ＳｉＯ2 １１はＳｉＯ2 層
３と同様に、ＳｉＬＫ層１０にエッチングを行うための
オフセット絶縁膜として設けられる。
【００３７】次に、図４（ｆ）に示すように、リソグラ
フィ工程によりＳｉＯ2 層１１上にレジスト１６を形成
し、レジスト１６をマスクとしてＳｉＯ2 層１１にエッ
チングを行う。その後、図５（ｇ）に示すように、レジ
スト１６を除去し、ＳｉＯ2層１１をマスクとしてＳｉ
ＬＫ層１０にエッチングを行う。これにより、銅配線１
４が埋め込まれるトレンチが形成される。
フィ工程によりＳｉＯ2 層１１上にレジスト１６を形成
し、レジスト１６をマスクとしてＳｉＯ2 層１１にエッ
チングを行う。その後、図５（ｇ）に示すように、レジ
スト１６を除去し、ＳｉＯ2層１１をマスクとしてＳｉ
ＬＫ層１０にエッチングを行う。これにより、銅配線１
４が埋め込まれるトレンチが形成される。
【００３８】次に、図５（ｈ）に示すように、リソグラ
フィ工程によりＳｉＬＫ層１０およびＳｉＯ2 層１１上
に、レジスト１７を形成する。レジスト１７をマスクと
してＳｉＯ2 層８、ＳｉＯＮ層９およびＳｉＮ層７にＲ
ＩＥを行い、コンタクトホール１２のビアを形成する。
このＲＩＥにおいて、被エッチング層に応じてエッチン
グガス等のエッチング条件を変化させることにより、良
好なエッチング断面形状が得られる。ＲＩＥを行った
後、レジスト１７を除去する。
フィ工程によりＳｉＬＫ層１０およびＳｉＯ2 層１１上
に、レジスト１７を形成する。レジスト１７をマスクと
してＳｉＯ2 層８、ＳｉＯＮ層９およびＳｉＮ層７にＲ
ＩＥを行い、コンタクトホール１２のビアを形成する。
このＲＩＥにおいて、被エッチング層に応じてエッチン
グガス等のエッチング条件を変化させることにより、良
好なエッチング断面形状が得られる。ＲＩＥを行った
後、レジスト１７を除去する。
【００３９】その後、バリアメタル層５を形成する場合
と同様に、コンタクトホール１２内およびＳｉＯ2 層１
１上にバリアメタル層１３を形成する。さらに、銅配線
６を形成する場合と同様に、Ｃｕの電解めっきまたはメ
タルＣＶＤとメタルＣＭＰにより、銅配線１４を形成す
る。以上の工程により、図２に示す多層配線構造が形成
される。
と同様に、コンタクトホール１２内およびＳｉＯ2 層１
１上にバリアメタル層１３を形成する。さらに、銅配線
６を形成する場合と同様に、Ｃｕの電解めっきまたはメ
タルＣＶＤとメタルＣＭＰにより、銅配線１４を形成す
る。以上の工程により、図２に示す多層配線構造が形成
される。
【００４０】（実施形態３）図６は、本実施形態の半導
体装置に形成されるハイブリッド型層間絶縁膜の断面図
であり、多層配線構造の一部を示す。図６に示すよう
に、基板１上に、有機系低誘電率膜としてＳｉＬＫ層２
が形成され、その上層にＳｉＯ2 層３とＳｉＯＮ層１８
が順に積層されている。ＳｉＯＮ層１８の組成は均一で
あっても、膜厚方向において変化していても、いずれで
もよい。ＳｉＯＮ層１８を形成することにより、系全体
の応力のばらつきが緩和され、層間絶縁膜の剥離が防止
される。
体装置に形成されるハイブリッド型層間絶縁膜の断面図
であり、多層配線構造の一部を示す。図６に示すよう
に、基板１上に、有機系低誘電率膜としてＳｉＬＫ層２
が形成され、その上層にＳｉＯ2 層３とＳｉＯＮ層１８
が順に積層されている。ＳｉＯＮ層１８の組成は均一で
あっても、膜厚方向において変化していても、いずれで
もよい。ＳｉＯＮ層１８を形成することにより、系全体
の応力のばらつきが緩和され、層間絶縁膜の剥離が防止
される。
【００４１】ＳｉＬＫ層２、ＳｉＯ2 層３およびＳｉＯ
Ｎ層１８にはコンタクトホール１９が形成され、コンタ
クトホール１９内にはバリアメタル層５を介して銅配線
６が形成されている。ＳｉＯＮ層１８の上層にＳｉＮ層
７、ＳｉＯ2 層８、ＳｉＬＫ層１０およびＳｉＯ2 層１
１が順に積層されている。ＳｉＯＮ層１８の組成を膜厚
方向において変化させる場合には、ＳｉＮ層７近傍に比
較してＳｉＯ2 層３近傍で酸素／窒素比が高くなるよう
にする。
Ｎ層１８にはコンタクトホール１９が形成され、コンタ
クトホール１９内にはバリアメタル層５を介して銅配線
６が形成されている。ＳｉＯＮ層１８の上層にＳｉＮ層
７、ＳｉＯ2 層８、ＳｉＬＫ層１０およびＳｉＯ2 層１
１が順に積層されている。ＳｉＯＮ層１８の組成を膜厚
方向において変化させる場合には、ＳｉＮ層７近傍に比
較してＳｉＯ2 層３近傍で酸素／窒素比が高くなるよう
にする。
【００４２】ＳｉＯＮ層１８より上層の４層には、上層
の２層部分（ＳｉＬＫ層１０およびＳｉＯ2 層１１）で
下層の２層部分（ＳｉＮ層７およびＳｉＯ2 層８）より
も幅が広くなったコンタクトホール２０が形成されてい
る。上層の２層部分（幅の広い部分）のコンタクトホー
ルがトレンチ、下層の２層部分（幅の狭い部分）のコン
タクトホールがビアである。コンタクトホール２０内に
はバリアメタル層１３を介して、デュアルダマシン構造
の銅配線１４が形成されている。
の２層部分（ＳｉＬＫ層１０およびＳｉＯ2 層１１）で
下層の２層部分（ＳｉＮ層７およびＳｉＯ2 層８）より
も幅が広くなったコンタクトホール２０が形成されてい
る。上層の２層部分（幅の広い部分）のコンタクトホー
ルがトレンチ、下層の２層部分（幅の狭い部分）のコン
タクトホールがビアである。コンタクトホール２０内に
はバリアメタル層１３を介して、デュアルダマシン構造
の銅配線１４が形成されている。
【００４３】本実施形態の半導体装置の多層配線構造を
形成するには、実施形態２の製造方法におけるＳｉＯ2
層３のエッチング工程を、ＳｉＯＮ層１８およびＳｉＯ
2 層３のエッチング工程に変更し、実施形態２の製造方
法におけるビア形成工程（ＳｉＯ2 層８、ＳｉＯＮ層９
およびＳｉＮ層７のＲＩＥ工程）を、ＳｉＯ2 層８およ
びＳｉＮ層７のＲＩＥ工程に変更すればよい。
形成するには、実施形態２の製造方法におけるＳｉＯ2
層３のエッチング工程を、ＳｉＯＮ層１８およびＳｉＯ
2 層３のエッチング工程に変更し、実施形態２の製造方
法におけるビア形成工程（ＳｉＯ2 層８、ＳｉＯＮ層９
およびＳｉＮ層７のＲＩＥ工程）を、ＳｉＯ2 層８およ
びＳｉＮ層７のＲＩＥ工程に変更すればよい。
【００４４】（実施形態４）以下に、ＳｉＯ2 層、Ｓｉ
ＯＮ層およびＳｉＮ層の積層構造を形成する場合の成膜
条件の一例を示す。なお、ＳｉＮ層、ＳｉＯＮ層、Ｓｉ
Ｏ2 層の順に積層する場合には、以下の成膜プロセスを
逆の順で行えばよい。
ＯＮ層およびＳｉＮ層の積層構造を形成する場合の成膜
条件の一例を示す。なお、ＳｉＮ層、ＳｉＯＮ層、Ｓｉ
Ｏ2 層の順に積層する場合には、以下の成膜プロセスを
逆の順で行えばよい。
【００４５】まず、プラズマＣＶＤ法によりＳｉＯ2 層
を例えば膜厚２００ｎｍで形成する。ＳｉＯ2 層の膜厚
は任意に変更することができる。成膜条件は、例えばＳ
ｉＨ 4 ガス流量を１００ｓｃｃｍ、Ｎ2 Ｏガス流量を５
００ｓｃｃｍ、Ｎ2 ガス流量を１０００ｓｃｃｍ、圧力
を６６６．６Ｐａ（≒５Ｔｏｒｒ）、ＲＦパワーを５０
０Ｗ、温度を４００℃とする。
を例えば膜厚２００ｎｍで形成する。ＳｉＯ2 層の膜厚
は任意に変更することができる。成膜条件は、例えばＳ
ｉＨ 4 ガス流量を１００ｓｃｃｍ、Ｎ2 Ｏガス流量を５
００ｓｃｃｍ、Ｎ2 ガス流量を１０００ｓｃｃｍ、圧力
を６６６．６Ｐａ（≒５Ｔｏｒｒ）、ＲＦパワーを５０
０Ｗ、温度を４００℃とする。
【００４６】次に、同様にプラズマＣＶＤ法によりＳｉ
ＯＮ層を例えば膜厚２０ｎｍで形成する。ＳｉＯＮ層の
膜厚は任意に変更することができる。成膜条件は、例え
ばＳｉＨ4 ガス流量を１００ｓｃｃｍ、ＮＨ3 ガス流量
を１５０ｓｃｃｍ、Ｎ2 Ｏガス流量を３５０ｓｃｃｍ、
Ｎ2 ガス流量を１０００ｓｃｃｍ、圧力を６６６．６Ｐ
ａ、ＲＦパワーを５００Ｗ、温度を４００℃とする。
ＯＮ層を例えば膜厚２０ｎｍで形成する。ＳｉＯＮ層の
膜厚は任意に変更することができる。成膜条件は、例え
ばＳｉＨ4 ガス流量を１００ｓｃｃｍ、ＮＨ3 ガス流量
を１５０ｓｃｃｍ、Ｎ2 Ｏガス流量を３５０ｓｃｃｍ、
Ｎ2 ガス流量を１０００ｓｃｃｍ、圧力を６６６．６Ｐ
ａ、ＲＦパワーを５００Ｗ、温度を４００℃とする。
【００４７】その後、同様にプラズマＣＶＤ法によりＳ
ｉＮ層を例えば膜厚３０ｎｍで形成する。窒化シリコン
層の膜厚は任意に変更することができる。成膜条件は、
例えばＳｉＨ4 ガス流量を１００ｓｃｃｍ、ＮＨ3 ガス
流量を５００ｓｃｃｍ、Ｎ2ガス流量を１０００ｓｃｃ
ｍ、圧力を６６６．６Ｐａ、ＲＦパワーを５００Ｗ、温
度を４００℃とする。
ｉＮ層を例えば膜厚３０ｎｍで形成する。窒化シリコン
層の膜厚は任意に変更することができる。成膜条件は、
例えばＳｉＨ4 ガス流量を１００ｓｃｃｍ、ＮＨ3 ガス
流量を５００ｓｃｃｍ、Ｎ2ガス流量を１０００ｓｃｃ
ｍ、圧力を６６６．６Ｐａ、ＲＦパワーを５００Ｗ、温
度を４００℃とする。
【００４８】以上の工程で積層膜を形成することによ
り、ＳｉＯ2 層とＳｉＮ層との界面における応力の違い
を緩和することが可能となる。したがって、このような
無機系絶縁膜と有機系低誘電率膜とを組み合わせてハイ
ブリッド型層間絶縁膜を形成した場合、層間の剥離を抑
制することが可能となる。
り、ＳｉＯ2 層とＳｉＮ層との界面における応力の違い
を緩和することが可能となる。したがって、このような
無機系絶縁膜と有機系低誘電率膜とを組み合わせてハイ
ブリッド型層間絶縁膜を形成した場合、層間の剥離を抑
制することが可能となる。
【００４９】（実施形態５）以下に、ＳｉＯ2 層、Ｓｉ
ＯＮ層およびＳｉＮ層の積層構造を形成する場合の成膜
条件の他の一例を示す。本実施形態はＳｉＯＮ層中の酸
素／窒素比を段階的に変化させた例である。なお、Ｓｉ
Ｎ層、ＳｉＯＮ層、ＳｉＯ2 層の順に積層する場合に
は、以下の成膜プロセスを逆の順で行えばよい。
ＯＮ層およびＳｉＮ層の積層構造を形成する場合の成膜
条件の他の一例を示す。本実施形態はＳｉＯＮ層中の酸
素／窒素比を段階的に変化させた例である。なお、Ｓｉ
Ｎ層、ＳｉＯＮ層、ＳｉＯ2 層の順に積層する場合に
は、以下の成膜プロセスを逆の順で行えばよい。
【００５０】まず、プラズマＣＶＤ法によりＳｉＯ2 層
を例えば膜厚２００ｎｍで形成する。ＳｉＯ2 層の膜厚
は任意に変更することができる。成膜条件は、例えばＳ
ｉＨ 4 ガス流量を１００ｓｃｃｍ、Ｎ2 Ｏガス流量を５
００ｓｃｃｍ、Ｎ2 ガス流量を１０００ｓｃｃｍ、圧力
を６６６．６Ｐａ、ＲＦパワーを５００Ｗ、温度を４０
０℃とする。
を例えば膜厚２００ｎｍで形成する。ＳｉＯ2 層の膜厚
は任意に変更することができる。成膜条件は、例えばＳ
ｉＨ 4 ガス流量を１００ｓｃｃｍ、Ｎ2 Ｏガス流量を５
００ｓｃｃｍ、Ｎ2 ガス流量を１０００ｓｃｃｍ、圧力
を６６６．６Ｐａ、ＲＦパワーを５００Ｗ、温度を４０
０℃とする。
【００５１】次に、同様にプラズマＣＶＤ法によりＳｉ
ＯＮ層を例えば膜厚２０ｎｍで形成する。ＳｉＯＮ層の
膜厚は任意に変更することができる。本実施形態におい
ては、ＳｉＯＮ層の形成を５ｎｍずつ４段階に分けて行
う。なお、ＳｉＯＮ層の膜厚は任意に変更することがで
きる。
ＯＮ層を例えば膜厚２０ｎｍで形成する。ＳｉＯＮ層の
膜厚は任意に変更することができる。本実施形態におい
ては、ＳｉＯＮ層の形成を５ｎｍずつ４段階に分けて行
う。なお、ＳｉＯＮ層の膜厚は任意に変更することがで
きる。
【００５２】第１段階の成膜条件は、例えばＳｉＨ4 ガ
ス流量を１１０ｓｃｃｍ、ＮＨ3 ガス流量を５０ｓｃｃ
ｍ、Ｎ2 Ｏガス流量を４５０ｓｃｃｍ、Ｎ2 ガス流量を
１０００ｓｃｃｍ、圧力を６６６．６Ｐａ、ＲＦパワー
を５００Ｗ、温度を４００℃とする。
ス流量を１１０ｓｃｃｍ、ＮＨ3 ガス流量を５０ｓｃｃ
ｍ、Ｎ2 Ｏガス流量を４５０ｓｃｃｍ、Ｎ2 ガス流量を
１０００ｓｃｃｍ、圧力を６６６．６Ｐａ、ＲＦパワー
を５００Ｗ、温度を４００℃とする。
【００５３】第２段階の成膜条件は、例えばＳｉＨ4 ガ
ス流量を１１０ｓｃｃｍ、ＮＨ3 ガス流量を１００ｓｃ
ｃｍ、Ｎ2 Ｏガス流量を４００ｓｃｃｍ、Ｎ2 ガス流量
を１０００ｓｃｃｍ、圧力を６６６．６Ｐａ、ＲＦパワ
ーを５００Ｗ、温度を４００℃とする。
ス流量を１１０ｓｃｃｍ、ＮＨ3 ガス流量を１００ｓｃ
ｃｍ、Ｎ2 Ｏガス流量を４００ｓｃｃｍ、Ｎ2 ガス流量
を１０００ｓｃｃｍ、圧力を６６６．６Ｐａ、ＲＦパワ
ーを５００Ｗ、温度を４００℃とする。
【００５４】第３段階の成膜条件は、例えばＳｉＨ4 ガ
ス流量を１１０ｓｃｃｍ、ＮＨ3 ガス流量を２００ｓｃ
ｃｍ、Ｎ2 Ｏガス流量を３００ｓｃｃｍ、Ｎ2 ガス流量
を１０００ｓｃｃｍ、圧力を６６６．６Ｐａ、ＲＦパワ
ーを５００Ｗ、温度を４００℃とする。
ス流量を１１０ｓｃｃｍ、ＮＨ3 ガス流量を２００ｓｃ
ｃｍ、Ｎ2 Ｏガス流量を３００ｓｃｃｍ、Ｎ2 ガス流量
を１０００ｓｃｃｍ、圧力を６６６．６Ｐａ、ＲＦパワ
ーを５００Ｗ、温度を４００℃とする。
【００５５】第４段階の成膜条件は、例えばＳｉＨ4 ガ
ス流量を１１０ｓｃｃｍ、ＮＨ3 ガス流量を２５０ｓｃ
ｃｍ、Ｎ2 Ｏガス流量を２５０ｓｃｃｍ、Ｎ2 ガス流量
を１０００ｓｃｃｍ、圧力を６６６．６Ｐａ、ＲＦパワ
ーを５００Ｗ、温度を４００℃とする。
ス流量を１１０ｓｃｃｍ、ＮＨ3 ガス流量を２５０ｓｃ
ｃｍ、Ｎ2 Ｏガス流量を２５０ｓｃｃｍ、Ｎ2 ガス流量
を１０００ｓｃｃｍ、圧力を６６６．６Ｐａ、ＲＦパワ
ーを５００Ｗ、温度を４００℃とする。
【００５６】その後、同様にプラズマＣＶＤ法によりＳ
ｉＮ層を例えば膜厚３０ｎｍで形成する。ＳｉＮ層の膜
厚は任意に変更することができる。成膜条件は、例えば
ＳｉＨ4 ガス流量を１００ｓｃｃｍ、ＮＨ3 ガス流量を
５００ｓｃｃｍ、Ｎ2 ガス流量を１０００ｓｃｃｍ、圧
力を６６６．６Ｐａ、ＲＦパワーを５００Ｗ、温度を４
００℃とする。
ｉＮ層を例えば膜厚３０ｎｍで形成する。ＳｉＮ層の膜
厚は任意に変更することができる。成膜条件は、例えば
ＳｉＨ4 ガス流量を１００ｓｃｃｍ、ＮＨ3 ガス流量を
５００ｓｃｃｍ、Ｎ2 ガス流量を１０００ｓｃｃｍ、圧
力を６６６．６Ｐａ、ＲＦパワーを５００Ｗ、温度を４
００℃とする。
【００５７】以上の工程で積層膜を形成することによ
り、ＳｉＯ2 層とＳｉＮ層との界面における応力の違い
を、実施形態４に比較して、より緩和することが可能と
なる。したがって、このような無機系絶縁膜と有機系低
誘電率膜とを組み合わせてハイブリッド型層間絶縁膜を
形成した場合、層間の剥離を抑制することが可能とな
る。
り、ＳｉＯ2 層とＳｉＮ層との界面における応力の違い
を、実施形態４に比較して、より緩和することが可能と
なる。したがって、このような無機系絶縁膜と有機系低
誘電率膜とを組み合わせてハイブリッド型層間絶縁膜を
形成した場合、層間の剥離を抑制することが可能とな
る。
【００５８】（実施形態６）以下に、ＳｉＯ2 層、Ｓｉ
ＯＮ層およびＳｉＮ層の積層構造を形成する場合の成膜
条件の他の一例を示す。本実施形態はＳｉＯＮ層中の酸
素／窒素比を漸次変化させた例である。なお、ＳｉＮ
層、ＳｉＯＮ層、ＳｉＯ2 層の順に積層する場合には、
以下の成膜プロセスを逆の順で行えばよい。
ＯＮ層およびＳｉＮ層の積層構造を形成する場合の成膜
条件の他の一例を示す。本実施形態はＳｉＯＮ層中の酸
素／窒素比を漸次変化させた例である。なお、ＳｉＮ
層、ＳｉＯＮ層、ＳｉＯ2 層の順に積層する場合には、
以下の成膜プロセスを逆の順で行えばよい。
【００５９】まず、プラズマＣＶＤ法によりＳｉＯ2 層
を例えば膜厚２００ｎｍで形成する。ＳｉＯ2 層の膜厚
は任意に変更することができる。成膜条件は、例えばＳ
ｉＨ 4 ガス流量を１００ｓｃｃｍ、Ｎ2 Ｏガス流量を５
００ｓｃｃｍ、Ｎ2 ガス流量を１０００ｓｃｃｍ、圧力
を６６６．６Ｐａ、ＲＦパワーを５００Ｗ、温度を４０
０℃とする。
を例えば膜厚２００ｎｍで形成する。ＳｉＯ2 層の膜厚
は任意に変更することができる。成膜条件は、例えばＳ
ｉＨ 4 ガス流量を１００ｓｃｃｍ、Ｎ2 Ｏガス流量を５
００ｓｃｃｍ、Ｎ2 ガス流量を１０００ｓｃｃｍ、圧力
を６６６．６Ｐａ、ＲＦパワーを５００Ｗ、温度を４０
０℃とする。
【００６０】次に、同様にプラズマＣＶＤ法によりＳｉ
ＯＮ層を例えば膜厚２０ｎｍで形成する。ＳｉＯＮ層の
膜厚は任意に変更することができる。本実施形態におい
ては、ガス流量比を連続的に変化させながらＳｉＯＮ層
の形成を行う。なお、ＳｉＯＮ層の膜厚は任意に変更す
ることができる。
ＯＮ層を例えば膜厚２０ｎｍで形成する。ＳｉＯＮ層の
膜厚は任意に変更することができる。本実施形態におい
ては、ガス流量比を連続的に変化させながらＳｉＯＮ層
の形成を行う。なお、ＳｉＯＮ層の膜厚は任意に変更す
ることができる。
【００６１】成膜開始時の成膜条件は、例えばＳｉＨ4
ガス流量を１１０ｓｃｃｍ、ＮＨ3ガス流量を５０ｓｃ
ｃｍ、Ｎ2 Ｏガス流量を４５０ｓｃｃｍ、Ｎ2 ガス流量
を１０００ｓｃｃｍ、圧力を６６６．６Ｐａ、ＲＦパワ
ーを５００Ｗ、温度を４００℃とする。
ガス流量を１１０ｓｃｃｍ、ＮＨ3ガス流量を５０ｓｃ
ｃｍ、Ｎ2 Ｏガス流量を４５０ｓｃｃｍ、Ｎ2 ガス流量
を１０００ｓｃｃｍ、圧力を６６６．６Ｐａ、ＲＦパワ
ーを５００Ｗ、温度を４００℃とする。
【００６２】ＳｉＯＮ層の成膜の間、ＮＨ3 ガス流量を
徐々に増加させ、Ｎ2 Ｏガス流量を徐々に減少させる。
但し、ＮＨ3 ガス流量とＮ2 Ｏガス流量の和は５００ｓ
ｃｃｍで一定とする。成膜終了時の成膜条件は、例えば
ＳｉＨ4 ガス流量を１１０ｓｃｃｍ、ＮＨ3ガス流量を
２５０ｓｃｃｍ、Ｎ2 Ｏガス流量を２５０ｓｃｃｍ、Ｎ
2 ガス流量を１０００ｓｃｃｍ、圧力を６６６．６Ｐ
ａ、ＲＦパワーを５００Ｗ、温度を４００℃とする。
徐々に増加させ、Ｎ2 Ｏガス流量を徐々に減少させる。
但し、ＮＨ3 ガス流量とＮ2 Ｏガス流量の和は５００ｓ
ｃｃｍで一定とする。成膜終了時の成膜条件は、例えば
ＳｉＨ4 ガス流量を１１０ｓｃｃｍ、ＮＨ3ガス流量を
２５０ｓｃｃｍ、Ｎ2 Ｏガス流量を２５０ｓｃｃｍ、Ｎ
2 ガス流量を１０００ｓｃｃｍ、圧力を６６６．６Ｐ
ａ、ＲＦパワーを５００Ｗ、温度を４００℃とする。
【００６３】その後、同様にプラズマＣＶＤ法によりＳ
ｉＮ層を例えば膜厚３０ｎｍで形成する。ＳｉＮ層の膜
厚は任意に変更することができる。成膜条件は、例えば
ＳｉＨ4 ガス流量を１００ｓｃｃｍ、ＮＨ3 ガス流量を
５００ｓｃｃｍ、Ｎ2 ガス流量を１０００ｓｃｃｍ、圧
力を６６６．６Ｐａ、ＲＦパワーを５００Ｗ、温度を４
００℃とする。
ｉＮ層を例えば膜厚３０ｎｍで形成する。ＳｉＮ層の膜
厚は任意に変更することができる。成膜条件は、例えば
ＳｉＨ4 ガス流量を１００ｓｃｃｍ、ＮＨ3 ガス流量を
５００ｓｃｃｍ、Ｎ2 ガス流量を１０００ｓｃｃｍ、圧
力を６６６．６Ｐａ、ＲＦパワーを５００Ｗ、温度を４
００℃とする。
【００６４】以上の工程で積層膜を形成することによ
り、ＳｉＯ2 層とＳｉＮ層との界面における応力の違い
を、実施形態５に比較して、より緩和することが可能と
なる。したがって、このような無機系絶縁膜と有機系低
誘電率膜とを組み合わせてハイブリッド型層間絶縁膜を
形成した場合、層間の剥離を抑制することが可能とな
る。
り、ＳｉＯ2 層とＳｉＮ層との界面における応力の違い
を、実施形態５に比較して、より緩和することが可能と
なる。したがって、このような無機系絶縁膜と有機系低
誘電率膜とを組み合わせてハイブリッド型層間絶縁膜を
形成した場合、層間の剥離を抑制することが可能とな
る。
【００６５】（実施形態７）以上の実施形態において、
ハイブリッド型層間絶縁膜を構成する有機系低誘電率膜
を、ＳｉＬＫ層以外の膜に変更することも可能である。
ＳｉＬＫを含むＰＡＥ系材料は、層間絶縁膜用として実
用化されている有機ポリマーの中では、高い耐熱性を有
する。また、極性の小さい分子構造を有するため、フッ
素化しなくても低い誘電率が得られる。さらに、吸湿性
が比較的低いという特長も有する。
ハイブリッド型層間絶縁膜を構成する有機系低誘電率膜
を、ＳｉＬＫ層以外の膜に変更することも可能である。
ＳｉＬＫを含むＰＡＥ系材料は、層間絶縁膜用として実
用化されている有機ポリマーの中では、高い耐熱性を有
する。また、極性の小さい分子構造を有するため、フッ
素化しなくても低い誘電率が得られる。さらに、吸湿性
が比較的低いという特長も有する。
【００６６】市販されているＰＡＥ系材料としては、米
Dow Chemical社のＳｉＬＫ、ＳｉＬＫ−Ｉ（密着促進剤
の添加なし）、ＳｉＬＫ−Ｊ（密着促進剤が添加されて
いるもの）以外に、米Honeywell Electronic Materials
社のＦＬＡＲＥや、米Air Products and Chemicals, In
c.のＶｅｌｏｘ−ＥＬＫ等が挙げられる。これらの材料
は、塗布により成膜される。
Dow Chemical社のＳｉＬＫ、ＳｉＬＫ−Ｉ（密着促進剤
の添加なし）、ＳｉＬＫ−Ｊ（密着促進剤が添加されて
いるもの）以外に、米Honeywell Electronic Materials
社のＦＬＡＲＥや、米Air Products and Chemicals, In
c.のＶｅｌｏｘ−ＥＬＫ等が挙げられる。これらの材料
は、塗布により成膜される。
【００６７】ＳｉＬＫは比誘電率２．６５、耐熱温度４
９０℃以上であり、ＦＬＡＲＥは比誘電率２．８、耐熱
温度４００℃以上であり、Ｖｅｌｏｘ−ＥＬＫは比誘電
率２以下、耐熱温度４３０℃である。一般に、ＬＳＩ配
線はトランジスタ等に比較するとプロセス温度が低い
が、層間絶縁膜には４００℃程度の耐熱性が要求され
る。上記のＰＡＥ系材料は、いずれも耐熱温度が４００
℃以上であり、耐熱性に対する要求は満たされる。
９０℃以上であり、ＦＬＡＲＥは比誘電率２．８、耐熱
温度４００℃以上であり、Ｖｅｌｏｘ−ＥＬＫは比誘電
率２以下、耐熱温度４３０℃である。一般に、ＬＳＩ配
線はトランジスタ等に比較するとプロセス温度が低い
が、層間絶縁膜には４００℃程度の耐熱性が要求され
る。上記のＰＡＥ系材料は、いずれも耐熱温度が４００
℃以上であり、耐熱性に対する要求は満たされる。
【００６８】有機系低誘電率膜の材料にフッ素（Ｆ）を
導入すると、比誘電率は低くなるが、バリアメタル層を
構成する金属とＦが反応し、配線材料であるＣｕがバリ
アメタル層を介して拡散するのを防止できなくなる。Ｓ
ｉＬＫはＦを一切含まないため、Ｃｕの拡散が防止され
る。
導入すると、比誘電率は低くなるが、バリアメタル層を
構成する金属とＦが反応し、配線材料であるＣｕがバリ
アメタル層を介して拡散するのを防止できなくなる。Ｓ
ｉＬＫはＦを一切含まないため、Ｃｕの拡散が防止され
る。
【００６９】また、ＰＡＥ系材料に限らず膜中に空孔を
導入する、すなわち膜を多孔質にすることにより、膜の
比誘電率は低下する。例えば、ＳｉＬＫの膜中に空孔率
２０〜３０％で空孔を導入すると、比誘電率を２．６５
から２以下に下げることができる。したがって、ＳｉＬ
Ｋ等のＰＡＥ系材料は、デザインルールがさらに縮小さ
れた次世代のデバイスにおいても、材料に大幅な変更を
加えずに継続して使用可能であるという利点も有する。
導入する、すなわち膜を多孔質にすることにより、膜の
比誘電率は低下する。例えば、ＳｉＬＫの膜中に空孔率
２０〜３０％で空孔を導入すると、比誘電率を２．６５
から２以下に下げることができる。したがって、ＳｉＬ
Ｋ等のＰＡＥ系材料は、デザインルールがさらに縮小さ
れた次世代のデバイスにおいても、材料に大幅な変更を
加えずに継続して使用可能であるという利点も有する。
【００７０】以上のように、ＳｉＬＫ等のＰＡＥ系材料
は、有機系低誘電率膜の材料として優れた特性を有し、
本発明の半導体装置のハイブリッド型層間絶縁膜に好適
に用いられる。ＰＡＥ系材料以外の有機ポリマーとして
は、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）
系材料、ポリイミド系材料、フロロカーボン（ＣＦ）系
材料等が挙げられる。
は、有機系低誘電率膜の材料として優れた特性を有し、
本発明の半導体装置のハイブリッド型層間絶縁膜に好適
に用いられる。ＰＡＥ系材料以外の有機ポリマーとして
は、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）
系材料、ポリイミド系材料、フロロカーボン（ＣＦ）系
材料等が挙げられる。
【００７１】市販されているＢＣＢ系材料としては、米
Dow Chemical社のＣｙｃｌｏｔｅｎｅ等が挙げられる。
Ｃｙｃｌｏｔｅｎｅは比誘電率２．６５、耐熱温度３５
０℃以上であり、耐熱性はＰＡＥ系材料よりも低い。ポ
リイミド系材料は、層間絶縁膜材料として最も古くから
検討されているが、比誘電率は低いものでも３程度であ
る。また、フッ素を導入した熱安定性の高いフッ素化ポ
リイミドも開発されている。
Dow Chemical社のＣｙｃｌｏｔｅｎｅ等が挙げられる。
Ｃｙｃｌｏｔｅｎｅは比誘電率２．６５、耐熱温度３５
０℃以上であり、耐熱性はＰＡＥ系材料よりも低い。ポ
リイミド系材料は、層間絶縁膜材料として最も古くから
検討されているが、比誘電率は低いものでも３程度であ
る。また、フッ素を導入した熱安定性の高いフッ素化ポ
リイミドも開発されている。
【００７２】ＣＦ系材料としては、ポリテトラフルオロ
エチレン（ＰＴＦＥ；polytetrafluoroethylene)や、パ
ーフロロポリアルキレンエーテル等が挙げられる。これ
らの溶液あるいは分散液を塗布することにより有機系低
誘電率膜が形成される。市販されている塗布型のＣＦ系
材料としては、米E. I. du Pont de Nemours and Co.の
Ｔｅｆｌｏｎ ＡＦ等が挙げられる。Ｔｅｆｌｏｎ Ａ
Ｆは比誘電率１．９、耐熱温度１６０〜２４０℃であ
る。
エチレン（ＰＴＦＥ；polytetrafluoroethylene)や、パ
ーフロロポリアルキレンエーテル等が挙げられる。これ
らの溶液あるいは分散液を塗布することにより有機系低
誘電率膜が形成される。市販されている塗布型のＣＦ系
材料としては、米E. I. du Pont de Nemours and Co.の
Ｔｅｆｌｏｎ ＡＦ等が挙げられる。Ｔｅｆｌｏｎ Ａ
Ｆは比誘電率１．９、耐熱温度１６０〜２４０℃であ
る。
【００７３】また、フロロカーボン系材料の場合、ＣＶ
Ｄによる成膜も可能である。ＣＶＤにより成膜されたア
モルファスフロロカーボンの比誘電率は２．５〜２．３
程度、耐熱温度３００℃程度である。ＣＦ系材料の場
合、ガラス転移温度や熱分解温度が低いため、一般に耐
熱性は低いが、低い比誘電率が得られる。
Ｄによる成膜も可能である。ＣＶＤにより成膜されたア
モルファスフロロカーボンの比誘電率は２．５〜２．３
程度、耐熱温度３００℃程度である。ＣＦ系材料の場
合、ガラス転移温度や熱分解温度が低いため、一般に耐
熱性は低いが、低い比誘電率が得られる。
【００７４】上記の各材料からなる有機系低誘電率膜の
応力は、いずれも１０8 Ｐａ以下の張力である。したが
って、これらの有機系低誘電率膜と、ＣＶＤにより形成
される無機系絶縁膜との応力の違いが問題となる場合、
本発明の層間絶縁膜構造を採用すると、系全体の応力の
ばらつきが緩和される。上記の本発明の実施形態の半導
体装置およびその製造方法によれば、ハイブリッド型層
間絶縁膜における応力の局所的な集中が緩和され、層間
絶縁膜の剥離を防止することが可能となる。
応力は、いずれも１０8 Ｐａ以下の張力である。したが
って、これらの有機系低誘電率膜と、ＣＶＤにより形成
される無機系絶縁膜との応力の違いが問題となる場合、
本発明の層間絶縁膜構造を採用すると、系全体の応力の
ばらつきが緩和される。上記の本発明の実施形態の半導
体装置およびその製造方法によれば、ハイブリッド型層
間絶縁膜における応力の局所的な集中が緩和され、層間
絶縁膜の剥離を防止することが可能となる。
【００７５】本発明の半導体装置およびその製造方法の
実施形態は、上記の説明に限定されない。例えば、上記
の実施形態によれば、基板上にＳｉＬＫ層が形成された
断面図（図２および図６）を示したが、図中の基板１を
上層配線に置き換えることも可能である。
実施形態は、上記の説明に限定されない。例えば、上記
の実施形態によれば、基板上にＳｉＬＫ層が形成された
断面図（図２および図６）を示したが、図中の基板１を
上層配線に置き換えることも可能である。
【００７６】一般に、多層配線の最上層と最下層では配
線容量を下げてもデバイス性能への寄与が少ない。した
がって、多層配線構造の層間絶縁膜に有機系低誘電率膜
を用いる場合、最上層と最下層を除く中層部に有機系低
誘電率膜を導入したり、最上層と最下層のいずれか一方
を除く部分に有機系低誘電率膜を導入したりすることが
ある。このような多層配線構造の場合にも、本発明の層
間絶縁膜構造を適用することが可能である。その他、本
発明の要旨を逸脱しない範囲で、種々の変更が可能であ
る。
線容量を下げてもデバイス性能への寄与が少ない。した
がって、多層配線構造の層間絶縁膜に有機系低誘電率膜
を用いる場合、最上層と最下層を除く中層部に有機系低
誘電率膜を導入したり、最上層と最下層のいずれか一方
を除く部分に有機系低誘電率膜を導入したりすることが
ある。このような多層配線構造の場合にも、本発明の層
間絶縁膜構造を適用することが可能である。その他、本
発明の要旨を逸脱しない範囲で、種々の変更が可能であ
る。
【００７７】
【発明の効果】本発明の半導体装置によれば、層間絶縁
膜の剥離を防止することが可能となる。本発明の半導体
装置の製造方法によれば、応力の局所的な集中が抑制さ
れた層間絶縁膜を形成することが可能となる。
膜の剥離を防止することが可能となる。本発明の半導体
装置の製造方法によれば、応力の局所的な集中が抑制さ
れた層間絶縁膜を形成することが可能となる。
【図１】図１は本発明の実施形態１に係り、ＳｉＯＮ層
の応力を示す図である。
の応力を示す図である。
【図２】図２は本発明の実施形態２に係る半導体装置の
多層配線構造の一部を拡大した断面図である。
多層配線構造の一部を拡大した断面図である。
【図３】図３（ａ）〜（ｄ）は本発明の実施形態２に係
る半導体装置の製造方法の製造工程を示す断面図であ
る。
る半導体装置の製造方法の製造工程を示す断面図であ
る。
【図４】図４（ｅ）および（ｆ）は本発明の実施形態２
に係る半導体装置の製造方法の製造工程を示す断面図で
あり、図３（ｄ）に続く工程を示す。
に係る半導体装置の製造方法の製造工程を示す断面図で
あり、図３（ｄ）に続く工程を示す。
【図５】図５（ｇ）および（ｈ）は本発明の実施形態２
に係る半導体装置の製造方法の製造工程を示す断面図で
あり、図４（ｆ）に続く工程を示す。
に係る半導体装置の製造方法の製造工程を示す断面図で
あり、図４（ｆ）に続く工程を示す。
【図６】図６は本発明の実施形態２に係る半導体装置の
多層配線構造の一部を拡大した断面図である。
多層配線構造の一部を拡大した断面図である。
【図７】図７は従来の半導体装置の多層配線構造の一部
を拡大した断面図である。
を拡大した断面図である。
１、２１…基板、２、１０、２２、２９…ＳｉＬＫ層、
３、８、１１、２３、２８、３０…ＳｉＯ2 層、４、１
２、１９、２０、２４、３１…コンタクトホール、５、
１３、２５、３２…バリアメタル層、６、１４、２６、
３３…銅配線、７、２７…ＳｉＮ層、９、１８…ＳｉＯ
Ｎ層、１５〜１７…レジスト。
３、８、１１、２３、２８、３０…ＳｉＯ2 層、４、１
２、１９、２０、２４、３１…コンタクトホール、５、
１３、２５、３２…バリアメタル層、６、１４、２６、
３３…銅配線、７、２７…ＳｉＮ層、９、１８…ＳｉＯ
Ｎ層、１５〜１７…レジスト。
フロントページの続き Ｆターム(参考） 4K030 BA48 CA04 CA12 JA05 JA06 JA08 LA02 5F033 HH11 HH18 HH21 HH32 HH33 JJ01 JJ11 JJ18 JJ21 JJ32 JJ33 KK11 KK18 KK21 KK32 KK33 MM02 MM12 MM13 NN06 NN07 PP06 PP15 PP27 QQ09 QQ10 QQ13 QQ28 QQ37 QQ48 RR04 RR06 RR08 RR20 RR21 RR24 SS01 SS02 SS15 TT04 XX12 XX24 5F058 BA10 BD02 BD04 BD10 BD15 BD19 BF07 BF23 BF29 BF30 BF37 BJ02
Claims (22)
- 【請求項１】基板上に積層された複数の配線層と、 前記配線層の層間に形成された少なくとも一つの層間絶
縁膜とを有する半導体装置であって、 前記層間絶縁膜の少なくとも一つは、無機系絶縁膜と有
機系絶縁膜とを含む積層膜であり、 前記無機系絶縁膜は、酸化シリコン層と、窒化シリコン
層と、前記酸化シリコン層と前記窒化シリコン層との層
間に形成された酸化窒化シリコン層とを含む積層膜であ
る半導体装置。 - 【請求項２】前記酸化窒化シリコン層は、前記酸化シリ
コン層に近い側で前記窒化シリコン層に近い側よりも酸
素／窒素比が高い請求項１記載の半導体装置。 - 【請求項３】前記酸化窒化シリコン層は、酸素／窒素比
が互いに異なる複数の層の積層膜であり、前記酸化シリ
コン層に近い層ほど、酸素／窒素比が高い請求項２記載
の半導体装置。 - 【請求項４】前記酸化窒化シリコン層は、前記酸化シリ
コン層に近い領域ほど、酸素／窒素比が高くなるような
組成勾配を有する請求項２記載の半導体装置。 - 【請求項５】前記有機系絶縁膜は前記酸化シリコン層と
接するように形成されている請求項１記載の半導体装
置。 - 【請求項６】前記有機系絶縁膜は前記窒化シリコン層と
接するように形成されている請求項１記載の半導体装
置。 - 【請求項７】前記無機系絶縁膜は化学気相成長により形
成された膜である請求項１記載の半導体装置。 - 【請求項８】前記有機系絶縁膜はポリアリーレンエーテ
ル系材料を用いて形成された膜を含む請求項１記載の半
導体装置。 - 【請求項９】前記有機系絶縁膜はベンゾシクロブテン系
材料を用いて形成された膜を含む請求項１記載の半導体
装置。 - 【請求項１０】前記有機系絶縁膜はポリイミド系材料を
用いて形成された膜を含む請求項１記載の半導体装置。 - 【請求項１１】前記有機系絶縁膜はフロロカーボン系材
料を用いて形成された膜を含む請求項１記載の半導体装
置。 - 【請求項１２】前記配線層は銅配線であり、 前記層間絶縁膜は、前記配線層に接続するコンタクトホ
ールを有し、 前記コンタクトホール内に銅が埋め込まれている請求項
１記載の半導体装置。 - 【請求項１３】配線層上に層間絶縁膜を介して他の配線
層を積層する工程を含む半導体装置の製造方法であっ
て、 前記層間絶縁膜を形成する工程は、酸化シリコン層を形
成する工程と、 前記酸化シリコン層上に酸化窒化シリコン層を形成する
工程と、 前記酸化窒化シリコン層上に窒化シリコン層を形成する
工程と、 前記酸化シリコン層を形成する前と、前記窒化シリコン
層を形成した後の少なくとも一方で、有機系絶縁膜を形
成する工程とを含む半導体装置の製造方法。 - 【請求項１４】前記酸化窒化シリコン層を形成する工程
は、酸素／窒素比が互いに異なる複数の層を、前記酸化
シリコン層に近い層ほど酸素／窒素比が高くなるよう
に、順次積層する工程を含む請求項１３記載の半導体装
置の製造方法。 - 【請求項１５】前記酸化窒化シリコン層を形成する工程
は、複数の原料ガスの流量比を連続的に変化させながら
化学気相成長を行い、前記酸化シリコン層に近い領域ほ
ど、酸素／窒素比が高くなるような組成勾配を、前記酸
化窒化シリコン層に付与する工程を含む請求項１３記載
の半導体装置の製造方法。 - 【請求項１６】前記酸化シリコン層、酸化窒化シリコン
層および窒化シリコン層を形成する工程は、化学気相成
長工程を含む請求項１３記載の半導体装置の製造方法。 - 【請求項１７】前記有機系絶縁膜を形成する工程は、有
機系材料を塗布する工程を含む請求項１３記載の半導体
装置の製造方法。 - 【請求項１８】配線層上に層間絶縁膜を介して他の配線
層を積層する工程を含む半導体装置の製造方法であっ
て、 前記層間絶縁膜を形成する工程は、窒化シリコン層を形
成する工程と、 前記窒化シリコン層上に酸化窒化シリコン層を形成する
工程と、 前記酸化窒化シリコン層上に酸化シリコン層を形成する
工程と、 前記窒化シリコン層を形成する前と、前記酸化シリコン
層を形成した後の少なくとも一方で、有機系絶縁膜を形
成する工程とを含む半導体装置の製造方法。 - 【請求項１９】前記酸化窒化シリコン層を形成する工程
は、酸素／窒素比が互いに異なる複数の層を、前記酸化
シリコン層に近い層ほど酸素／窒素比が高くなるよう
に、順次積層する工程を含む請求項１８記載の半導体装
置の製造方法。 - 【請求項２０】前記酸化窒化シリコン層を形成する工程
は、複数の原料ガスの流量比を連続的に変化させながら
化学気相成長を行い、前記酸化シリコン層に近い領域ほ
ど、酸素／窒素比が高くなるような組成勾配を、前記酸
化窒化シリコン層に付与する工程を含む請求項１８記載
の半導体装置の製造方法。 - 【請求項２１】前記窒化シリコン層、酸化窒化シリコン
層および酸化シリコン層を形成する工程は、化学気相成
長工程を含む請求項１８記載の半導体装置の製造方法。 - 【請求項２２】前記有機系絶縁膜を形成する工程は、有
機系材料を塗布する工程を含む請求項１８記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001142104A JP5023413B2 (ja) | 2001-05-11 | 2001-05-11 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001142104A JP5023413B2 (ja) | 2001-05-11 | 2001-05-11 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002343858A true JP2002343858A (ja) | 2002-11-29 |
| JP5023413B2 JP5023413B2 (ja) | 2012-09-12 |
Family
ID=18988462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001142104A Expired - Fee Related JP5023413B2 (ja) | 2001-05-11 | 2001-05-11 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5023413B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266135A (ja) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
| US8227922B2 (en) | 2007-11-07 | 2012-07-24 | Rohm Co., Ltd. | Semiconductor device having a multilayer interconnection structure that includes an etching stopper film |
| JP2014168098A (ja) * | 2014-05-19 | 2014-09-11 | Sony Corp | 固体撮像素子及び固体撮像素子の製造方法、電子機器 |
| CN104867895A (zh) * | 2014-02-25 | 2015-08-26 | 台湾积体电路制造股份有限公司 | 晶圆接合工艺和结构 |
| KR20170117531A (ko) * | 2015-03-13 | 2017-10-23 | 가부시키가이샤 무라타 세이사쿠쇼 | 원자층 퇴적 저해 재료 |
| US10191215B2 (en) | 2015-05-05 | 2019-01-29 | Ecole Polytechnique Federale De Lausanne (Epfl) | Waveguide fabrication method |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS649626A (en) * | 1987-07-01 | 1989-01-12 | Nec Corp | Semiconductor device |
| JPH0294438A (ja) * | 1988-09-29 | 1990-04-05 | Nec Corp | 半導体装置の製造方法 |
| JPH06184751A (ja) * | 1992-12-22 | 1994-07-05 | Matsushita Electric Works Ltd | 透明膜付き銀複合物品およびその製造方法 |
| JPH11330246A (ja) * | 1998-04-06 | 1999-11-30 | Motorola Inc | 銅相互接続構造および形成方法 |
| JP2000049137A (ja) * | 1998-06-25 | 2000-02-18 | Motorola Inc | 半導体素子の形成方法 |
| JP2000150519A (ja) * | 1998-08-31 | 2000-05-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2000223490A (ja) * | 1999-01-27 | 2000-08-11 | Nec Corp | 半導体装置の製造方法 |
| JP2001102447A (ja) * | 1999-09-30 | 2001-04-13 | Mitsubishi Electric Corp | コンタクト構造の製造方法 |
| WO2001029893A1 (en) * | 1999-10-15 | 2001-04-26 | Asm America, Inc. | Method for depositing nanolaminate thin films on sensitive surfaces |
| JP2002124568A (ja) * | 2000-10-18 | 2002-04-26 | Tokyo Electron Ltd | デュアルダマシン構造のエッチング方法 |
-
2001
- 2001-05-11 JP JP2001142104A patent/JP5023413B2/ja not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS649626A (en) * | 1987-07-01 | 1989-01-12 | Nec Corp | Semiconductor device |
| JPH0294438A (ja) * | 1988-09-29 | 1990-04-05 | Nec Corp | 半導体装置の製造方法 |
| JPH06184751A (ja) * | 1992-12-22 | 1994-07-05 | Matsushita Electric Works Ltd | 透明膜付き銀複合物品およびその製造方法 |
| JPH11330246A (ja) * | 1998-04-06 | 1999-11-30 | Motorola Inc | 銅相互接続構造および形成方法 |
| JP2000049137A (ja) * | 1998-06-25 | 2000-02-18 | Motorola Inc | 半導体素子の形成方法 |
| JP2000150519A (ja) * | 1998-08-31 | 2000-05-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2000223490A (ja) * | 1999-01-27 | 2000-08-11 | Nec Corp | 半導体装置の製造方法 |
| JP2001102447A (ja) * | 1999-09-30 | 2001-04-13 | Mitsubishi Electric Corp | コンタクト構造の製造方法 |
| WO2001029893A1 (en) * | 1999-10-15 | 2001-04-26 | Asm America, Inc. | Method for depositing nanolaminate thin films on sensitive surfaces |
| JP2002124568A (ja) * | 2000-10-18 | 2002-04-26 | Tokyo Electron Ltd | デュアルダマシン構造のエッチング方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266135A (ja) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
| US8227922B2 (en) | 2007-11-07 | 2012-07-24 | Rohm Co., Ltd. | Semiconductor device having a multilayer interconnection structure that includes an etching stopper film |
| CN104867895A (zh) * | 2014-02-25 | 2015-08-26 | 台湾积体电路制造股份有限公司 | 晶圆接合工艺和结构 |
| US10128209B2 (en) | 2014-02-25 | 2018-11-13 | Taiwan Semiconductor Manufacturing Company | Wafer bonding process and structure |
| JP2014168098A (ja) * | 2014-05-19 | 2014-09-11 | Sony Corp | 固体撮像素子及び固体撮像素子の製造方法、電子機器 |
| KR20170117531A (ko) * | 2015-03-13 | 2017-10-23 | 가부시키가이샤 무라타 세이사쿠쇼 | 원자층 퇴적 저해 재료 |
| KR102053509B1 (ko) * | 2015-03-13 | 2019-12-06 | 가부시키가이샤 무라타 세이사쿠쇼 | 원자층 퇴적 저해 재료 |
| US10508337B2 (en) | 2015-03-13 | 2019-12-17 | Murata Manufacturing Co., Ltd. | Atomic layer deposition-inhibiting material |
| US10191215B2 (en) | 2015-05-05 | 2019-01-29 | Ecole Polytechnique Federale De Lausanne (Epfl) | Waveguide fabrication method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5023413B2 (ja) | 2012-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6903445B2 (en) | Semiconductor device having low-K insulating film | |
| US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
| JP4679193B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US7538353B2 (en) | Composite barrier/etch stop layer comprising oxygen doped SiC and SiC for interconnect structures | |
| US7176120B2 (en) | Method of manufacturing semiconductor device | |
| US7042091B2 (en) | Fluorinated hard mask for micropatterning of polymers | |
| JP2007173511A (ja) | 半導体装置の製造方法 | |
| JP2001044191A (ja) | 積層絶縁膜とその製造方法および半導体装置とその製造方法 | |
| US7436009B2 (en) | Via structures and trench structures and dual damascene structures | |
| JP3362662B2 (ja) | 半導体装置の製造方法 | |
| JP3399252B2 (ja) | 半導体装置の製造方法 | |
| KR20020068958A (ko) | 반도체 장치의 제조방법 및 반도체 장치 | |
| JP2000091422A (ja) | 多層配線構造の製造方法 | |
| JPH10150105A (ja) | 半導体装置及びその製造方法 | |
| JP5023413B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004289155A (ja) | 選択性エッチング化学薬品及びｃｄ制御のための高重合性ガスを含むｂａｒｃエッチング | |
| JP4092902B2 (ja) | 半導体装置の製造方法 | |
| JP2000223490A (ja) | 半導体装置の製造方法 | |
| JPH08316209A (ja) | 積層絶縁膜のプラズマエッチング方法 | |
| JP2000299318A (ja) | 半導体装置及びその製造方法 | |
| JP2005217371A (ja) | 半導体装置およびその製造方法 | |
| JP2000150646A (ja) | 半導体装置およびその製造方法 | |
| JPH11233630A (ja) | 半導体装置の製造方法およびこれを用いた半導体装置 | |
| US11756878B2 (en) | Self-aligned via structure by selective deposition | |
| JP3843275B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |