JPH10150105A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10150105A JPH10150105A JP11465697A JP11465697A JPH10150105A JP H10150105 A JPH10150105 A JP H10150105A JP 11465697 A JP11465697 A JP 11465697A JP 11465697 A JP11465697 A JP 11465697A JP H10150105 A JPH10150105 A JP H10150105A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- dielectric constant
- semiconductor device
- organic low
- low dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】埋め込み配線が形成される層間絶縁膜の低誘電
率化を達成する。 【解決手段】溝１６形成時及び接続孔１９形成時のエッ
チングストッパー層となる膜１３、１５に、従来の窒化
シリコンに代えて、酸化シリコンよりも比誘電率が低
い、例えば、ポリアリールエーテルからなる有機低誘電
率膜を用いる。膜１２、１４、１８は、酸化シリコンに
代えて、酸化シリコンより比誘電率が低い、例えば、環
状フッ素化合物とシロキサンの共重合体で構成すること
ができる。その場合、実質的にフッ素を含有しない有機
低誘電率膜１３、１５は、フッ素を比較的多く含有した
有機低誘電率膜１４、１８のエッチングストッパー層と
して機能する。
率化を達成する。 【解決手段】溝１６形成時及び接続孔１９形成時のエッ
チングストッパー層となる膜１３、１５に、従来の窒化
シリコンに代えて、酸化シリコンよりも比誘電率が低
い、例えば、ポリアリールエーテルからなる有機低誘電
率膜を用いる。膜１２、１４、１８は、酸化シリコンに
代えて、酸化シリコンより比誘電率が低い、例えば、環
状フッ素化合物とシロキサンの共重合体で構成すること
ができる。その場合、実質的にフッ素を含有しない有機
低誘電率膜１３、１５は、フッ素を比較的多く含有した
有機低誘電率膜１４、１８のエッチングストッパー層と
して機能する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に、層間絶縁膜の少なくとも一部に
窒化シリコンや酸化シリコンよりも比誘電率が低い有機
低誘電率膜を用いた半導体装置及びその製造方法に関す
る。
製造方法に関し、特に、層間絶縁膜の少なくとも一部に
窒化シリコンや酸化シリコンよりも比誘電率が低い有機
低誘電率膜を用いた半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置の高集積化に伴
い、内部配線の微細化及び多層化が進んでいる。この結
果、層間絶縁膜の平坦化技術や微細配線の加工技術が重
要な課題となっており、これらの課題の解決手段の１つ
として、埋め込み配線技術が注目されている。
い、内部配線の微細化及び多層化が進んでいる。この結
果、層間絶縁膜の平坦化技術や微細配線の加工技術が重
要な課題となっており、これらの課題の解決手段の１つ
として、埋め込み配線技術が注目されている。
【０００３】この埋め込み配線技術では、層間絶縁膜に
配線パターンの溝を形成し、この溝内を配線材料で埋め
込んだ後、溝内以外の部分の配線材料を、例えば、エッ
チバッグ又は化学的機械研磨（ＣＭＰ）法により除去し
て、溝内にのみ配線材料を残す。
配線パターンの溝を形成し、この溝内を配線材料で埋め
込んだ後、溝内以外の部分の配線材料を、例えば、エッ
チバッグ又は化学的機械研磨（ＣＭＰ）法により除去し
て、溝内にのみ配線材料を残す。
【０００４】この埋め込み配線技術によれば、配線部分
が層間絶縁膜に埋め込まれた形状で形成されるため、こ
の後の層間膜の平坦化に極めて有利である。また、埋め
込み配線の形成にＣＭＰ法を用いる場合には、従来のＲ
ＩＥ（Reactive Ion Etching：反応性イオンエッチン
グ）法による加工が困難であった銅（Ｃｕ）配線の使用
が可能となる。このＣｕ配線は、低抵抗且つ高信頼性の
ため、次世代配線材料として最も注目されているもので
ある。
が層間絶縁膜に埋め込まれた形状で形成されるため、こ
の後の層間膜の平坦化に極めて有利である。また、埋め
込み配線の形成にＣＭＰ法を用いる場合には、従来のＲ
ＩＥ（Reactive Ion Etching：反応性イオンエッチン
グ）法による加工が困難であった銅（Ｃｕ）配線の使用
が可能となる。このＣｕ配線は、低抵抗且つ高信頼性の
ため、次世代配線材料として最も注目されているもので
ある。
【０００５】
【発明が解決しようとする課題】上述した埋め込み配線
のための溝形成時、そのエッチング制御を簡便に行うた
めに、通常、層間絶縁膜中にエッチングストッパー層が
設けられる。例えば、従来のＳｉＯ2 系の層間絶縁膜の
場合、窒化シリコン膜がエッチングストッパー層として
用いられる。しかし、窒化シリコンは、その比誘電率が
約７と非常に高いため、層間絶縁膜中に窒化シリコン膜
を設けると、層間絶縁膜全体の比誘電率が高くなってし
まうという問題が有った。
のための溝形成時、そのエッチング制御を簡便に行うた
めに、通常、層間絶縁膜中にエッチングストッパー層が
設けられる。例えば、従来のＳｉＯ2 系の層間絶縁膜の
場合、窒化シリコン膜がエッチングストッパー層として
用いられる。しかし、窒化シリコンは、その比誘電率が
約７と非常に高いため、層間絶縁膜中に窒化シリコン膜
を設けると、層間絶縁膜全体の比誘電率が高くなってし
まうという問題が有った。
【０００６】一方、上述した半導体装置の高集積化に伴
い、配線間隔の縮小化も進んでいる。しかし、配線間隔
の縮小は、配線間容量の増大を招き、半導体装置の動作
速度の劣化や消費電力の増大に繋がる。特に、ロジック
系の半導体装置では、動作速度の劣化は極めて重要な問
題である。
い、配線間隔の縮小化も進んでいる。しかし、配線間隔
の縮小は、配線間容量の増大を招き、半導体装置の動作
速度の劣化や消費電力の増大に繋がる。特に、ロジック
系の半導体装置では、動作速度の劣化は極めて重要な問
題である。
【０００７】そこで、層間絶縁膜として、従来一般に用
いられている酸化シリコン（ＳｉＯ2 ：比誘電率κ≒
４．２）系の絶縁膜よりも低誘電率の絶縁膜を用いるこ
とが検討されている。特に、デザインルールが０．１８
μｍよりも小さくなると、層間膜の比誘電率は、例え
ば、２．５程度以下であるのが好ましい。
いられている酸化シリコン（ＳｉＯ2 ：比誘電率κ≒
４．２）系の絶縁膜よりも低誘電率の絶縁膜を用いるこ
とが検討されている。特に、デザインルールが０．１８
μｍよりも小さくなると、層間膜の比誘電率は、例え
ば、２．５程度以下であるのが好ましい。
【０００８】更に、配線間隔が縮小されると、それらの
配線に上層配線をコンタクトさせるための接続孔（ビア
ホール）を正確に形成する必要が生じる。即ち、接続孔
の形成位置が下層配線上から多少でもずれた場合には、
その接続孔を形成するエッチング過程で、下層配線間の
絶縁膜もエッチングされ、後の接続孔の埋め込み時、そ
の部分にも上層配線材料が侵入する。この結果、下層配
線の間隔が、それらの間に侵入した上層配線材料により
更に縮小した形となり、配線間容量が不測に増大すると
いう問題が有った。また、最悪の場合には、配線間が短
絡するという問題も有った。
配線に上層配線をコンタクトさせるための接続孔（ビア
ホール）を正確に形成する必要が生じる。即ち、接続孔
の形成位置が下層配線上から多少でもずれた場合には、
その接続孔を形成するエッチング過程で、下層配線間の
絶縁膜もエッチングされ、後の接続孔の埋め込み時、そ
の部分にも上層配線材料が侵入する。この結果、下層配
線の間隔が、それらの間に侵入した上層配線材料により
更に縮小した形となり、配線間容量が不測に増大すると
いう問題が有った。また、最悪の場合には、配線間が短
絡するという問題も有った。
【０００９】しかし、フォトリソグラフィー工程におけ
る露光装置の解像度には限界が有り、接続孔の形成位置
が多少ずれることは技術的に避けられない現象である。
る露光装置の解像度には限界が有り、接続孔の形成位置
が多少ずれることは技術的に避けられない現象である。
【００１０】特に、微細化及び高集積化が進んだ最近の
半導体装置では、コンタクト部での配線幅を他の部分よ
り大きくとることが困難になって、コンタクト部での配
線幅が他の部分と同じいわゆるボーダーレスコンタクト
となっている。この結果、必然的にコンタクト部での下
層配線の幅とその上に形成する接続孔の径とがほぼ等し
くなり、上述したような接続孔の位置ずれの問題が深刻
化している。
半導体装置では、コンタクト部での配線幅を他の部分よ
り大きくとることが困難になって、コンタクト部での配
線幅が他の部分と同じいわゆるボーダーレスコンタクト
となっている。この結果、必然的にコンタクト部での下
層配線の幅とその上に形成する接続孔の径とがほぼ等し
くなり、上述したような接続孔の位置ずれの問題が深刻
化している。
【００１１】そこで、本発明の第１の目的は、例えば、
埋め込み配線用の溝形成時のエッチング制御を簡便に行
うために設けるエッチングストッパー層に、窒化シリコ
ンよりも比誘電率が低い有機低誘電率材料を用いること
により、層間絶縁膜全体の誘電率を従来よりも低くした
半導体装置及びその製造方法を提供することである。
埋め込み配線用の溝形成時のエッチング制御を簡便に行
うために設けるエッチングストッパー層に、窒化シリコ
ンよりも比誘電率が低い有機低誘電率材料を用いること
により、層間絶縁膜全体の誘電率を従来よりも低くした
半導体装置及びその製造方法を提供することである。
【００１２】また、本発明の第２の目的は、例えば、層
間絶縁膜の主要部分に酸化シリコンよりも比誘電率が低
い有機低誘電率材料を用いることにより、例えば、埋め
込み配線の間隔が狭い場合でもその配線間容量の増大を
抑えることができる半導体装置及びその製造方法を提供
することである。
間絶縁膜の主要部分に酸化シリコンよりも比誘電率が低
い有機低誘電率材料を用いることにより、例えば、埋め
込み配線の間隔が狭い場合でもその配線間容量の増大を
抑えることができる半導体装置及びその製造方法を提供
することである。
【００１３】更に、本発明の第３の目的は、例えば、下
層配線に対する接続孔の形成位置が多少ずれた場合で
も、その接続孔形成のためのエッチング時、下層配線間
の絶縁膜が不測にエッチングされない構造の半導体装置
及びその製造方法を提供することである。
層配線に対する接続孔の形成位置が多少ずれた場合で
も、その接続孔形成のためのエッチング時、下層配線間
の絶縁膜が不測にエッチングされない構造の半導体装置
及びその製造方法を提供することである。
【００１４】
【課題を解決するための手段】上述した課題を解決する
本発明の半導体装置は、第１の絶縁層と、前記第１の絶
縁層の下に設けられ、窒化シリコンよりも比誘電率が低
く且つ前記第１の絶縁層のエッチング時にエッチング耐
性を有する有機低誘電率材料からなる第２の絶縁層と、
を備える。
本発明の半導体装置は、第１の絶縁層と、前記第１の絶
縁層の下に設けられ、窒化シリコンよりも比誘電率が低
く且つ前記第１の絶縁層のエッチング時にエッチング耐
性を有する有機低誘電率材料からなる第２の絶縁層と、
を備える。
【００１５】例えば、酸化シリコンからなる第１の絶縁
層のエッチングストッパー層として用いる第２の絶縁層
には、ポリアリールエーテル、ポリ−ｐ−キシレン、ポ
リイミド又はポリナフタレンを上記有機低誘電率材料と
して用い得る。
層のエッチングストッパー層として用いる第２の絶縁層
には、ポリアリールエーテル、ポリ−ｐ−キシレン、ポ
リイミド又はポリナフタレンを上記有機低誘電率材料と
して用い得る。
【００１６】また、第１の絶縁層及び第２の絶縁層に、
共に、酸化シリコンよりも比誘電率が低い有機低誘電率
材料を用いることにより、層間絶縁膜全体の誘電率を、
酸化シリコン系のものに比し、低くすることができる。
従って、例えば、埋め込み配線を比較的近接させて配置
した場合でも、その配線間容量の増大を抑制することが
できる。
共に、酸化シリコンよりも比誘電率が低い有機低誘電率
材料を用いることにより、層間絶縁膜全体の誘電率を、
酸化シリコン系のものに比し、低くすることができる。
従って、例えば、埋め込み配線を比較的近接させて配置
した場合でも、その配線間容量の増大を抑制することが
できる。
【００１７】この時、第１の絶縁層に用い得る有機低誘
電率材料としては、例えば、環状フッ素化合物とシロキ
サンの共重合体、ポリペンタフルオロスチレン、変性ポ
リテトラフルオロエチレン、ポリ−１，４−フルオロメ
チルベンゼン、フッ化ポリアリールエーテル、フッ化ポ
リイミド、ポリフッ化ナフタレン、ポリ−２，３，５，
６−テトラフルオロ−ｐ−キシレン又はパークロロシク
ロアルキル系ポリマーを挙げることができる。
電率材料としては、例えば、環状フッ素化合物とシロキ
サンの共重合体、ポリペンタフルオロスチレン、変性ポ
リテトラフルオロエチレン、ポリ−１，４−フルオロメ
チルベンゼン、フッ化ポリアリールエーテル、フッ化ポ
リイミド、ポリフッ化ナフタレン、ポリ−２，３，５，
６−テトラフルオロ−ｐ−キシレン又はパークロロシク
ロアルキル系ポリマーを挙げることができる。
【００１８】一方、第２の絶縁層に用い得る有機低誘電
率材料としては、例えば、ポリアリールエーテル、ポリ
−ｐ−キシレン、ポリイミド又はポリナフタレンを挙げ
ることができる。
率材料としては、例えば、ポリアリールエーテル、ポリ
−ｐ−キシレン、ポリイミド又はポリナフタレンを挙げ
ることができる。
【００１９】また、本発明の半導体装置の製造方法は、
下地層の上に、窒化シリコンよりも比誘電率が低い第１
の有機低誘電率材料からなる第１の絶縁層を形成する工
程と、前記第１の絶縁層の上に第２の絶縁層を形成する
工程と、前記第２の絶縁層の上に、窒化シリコンよりも
比誘電率が低い第２の有機低誘電率材料からなる第３の
絶縁層を形成する工程と、前記第１の絶縁層をエッチン
グストッパーとして用いて、前記第２及び第３の絶縁層
に前記第１の絶縁層に達する溝を形成する工程と、前記
溝内を配線材料で埋め込んだ後、前記溝内以外の部分の
前記配線材料を除去して、前記溝内に前記配線材料から
なる配線層を形成する工程と、前記第３の絶縁層及び前
記配線層の上に第４の絶縁層を形成する工程と、前記第
３の絶縁層をエッチングストッパーとして用いて、前記
第４の絶縁層に前記配線層に達する接続孔を形成する工
程と、前記接続孔を導電材料で埋め込む工程と、を有す
る。
下地層の上に、窒化シリコンよりも比誘電率が低い第１
の有機低誘電率材料からなる第１の絶縁層を形成する工
程と、前記第１の絶縁層の上に第２の絶縁層を形成する
工程と、前記第２の絶縁層の上に、窒化シリコンよりも
比誘電率が低い第２の有機低誘電率材料からなる第３の
絶縁層を形成する工程と、前記第１の絶縁層をエッチン
グストッパーとして用いて、前記第２及び第３の絶縁層
に前記第１の絶縁層に達する溝を形成する工程と、前記
溝内を配線材料で埋め込んだ後、前記溝内以外の部分の
前記配線材料を除去して、前記溝内に前記配線材料から
なる配線層を形成する工程と、前記第３の絶縁層及び前
記配線層の上に第４の絶縁層を形成する工程と、前記第
３の絶縁層をエッチングストッパーとして用いて、前記
第４の絶縁層に前記配線層に達する接続孔を形成する工
程と、前記接続孔を導電材料で埋め込む工程と、を有す
る。
【００２０】また、本発明の別の態様による半導体装置
の製造方法は、下地層の上に、窒化シリコンよりも比誘
電率が低い第１の有機低誘電率材料からなる第１の絶縁
層を形成する工程と、前記第１の絶縁層の上に第２の絶
縁層を形成する工程と、前記第１の絶縁層をエッチング
ストッパーとして用いて、前記第２の絶縁層に前記第１
の絶縁層に達する溝を形成する工程と、前記溝内を配線
材料で埋め込んだ後、前記溝内以外の部分の前記配線材
料を除去して、前記溝内に前記配線材料からなる配線層
を形成する工程と、前記第２の絶縁層及び前記配線層の
上に、窒化シリコンよりも比誘電率が低い第２の有機低
誘電率材料からなる第３の絶縁層を形成する工程と、前
記第３の絶縁層の上に第４の絶縁層を形成する工程と、
前記第３の絶縁層をエッチングストッパーとして用い
て、前記第４の絶縁層に前記第３の絶縁層に達する第１
の貫通孔を形成する工程と、前記第２の絶縁層をエッチ
ングストッパーとして用いて、前記第３の絶縁層に、前
記第１の貫通孔に連続して、その第１の貫通孔とともに
前記配線層に達する接続孔を構成する第２の貫通孔を形
成する工程と、前記接続孔を導電材料で埋め込む工程
と、を有する。
の製造方法は、下地層の上に、窒化シリコンよりも比誘
電率が低い第１の有機低誘電率材料からなる第１の絶縁
層を形成する工程と、前記第１の絶縁層の上に第２の絶
縁層を形成する工程と、前記第１の絶縁層をエッチング
ストッパーとして用いて、前記第２の絶縁層に前記第１
の絶縁層に達する溝を形成する工程と、前記溝内を配線
材料で埋め込んだ後、前記溝内以外の部分の前記配線材
料を除去して、前記溝内に前記配線材料からなる配線層
を形成する工程と、前記第２の絶縁層及び前記配線層の
上に、窒化シリコンよりも比誘電率が低い第２の有機低
誘電率材料からなる第３の絶縁層を形成する工程と、前
記第３の絶縁層の上に第４の絶縁層を形成する工程と、
前記第３の絶縁層をエッチングストッパーとして用い
て、前記第４の絶縁層に前記第３の絶縁層に達する第１
の貫通孔を形成する工程と、前記第２の絶縁層をエッチ
ングストッパーとして用いて、前記第３の絶縁層に、前
記第１の貫通孔に連続して、その第１の貫通孔とともに
前記配線層に達する接続孔を構成する第２の貫通孔を形
成する工程と、前記接続孔を導電材料で埋め込む工程
と、を有する。
【００２１】これらの製造方法においては、例えば、下
層配線に対する接続孔の形成位置が多少ずれた場合で
も、それら下層配線間の絶縁膜である第２の絶縁層の不
測のエッチングが防止されるので、その第２の絶縁層の
不測のエッチングに起因する配線間容量の増大や配線間
の短絡等が防止される。
層配線に対する接続孔の形成位置が多少ずれた場合で
も、それら下層配線間の絶縁膜である第２の絶縁層の不
測のエッチングが防止されるので、その第２の絶縁層の
不測のエッチングに起因する配線間容量の増大や配線間
の短絡等が防止される。
【００２２】
【発明の実施の形態】以下、本発明を好ましい実施の形
態に従い説明する。
態に従い説明する。
【００２３】〔第１の実施の形態〕まず、図１及び図２
を参照して、本発明の第１の実施の形態を説明する。
を参照して、本発明の第１の実施の形態を説明する。
【００２４】まず、図１（ａ）に示すように、所定の素
子構造等が形成された単結晶シリコン半導体基板１１上
に、層間絶縁膜の一部として、例えば、モノシラン（Ｓ
ｉＨ4 ）と酸素（Ｏ2 ）を原料ガスに用いた化学的気相
成長（ＣＶＤ）法により、又は、テトラエトキシシラン
（ＴＥＯＳ）とＯ2 を原料ガスに用いたプラズマＣＶＤ
法により、酸化シリコン（ＳｉＯ2 ）からなる下地絶縁
膜１２を、例えば、５００ｎｍ程度の膜厚に形成する。
子構造等が形成された単結晶シリコン半導体基板１１上
に、層間絶縁膜の一部として、例えば、モノシラン（Ｓ
ｉＨ4 ）と酸素（Ｏ2 ）を原料ガスに用いた化学的気相
成長（ＣＶＤ）法により、又は、テトラエトキシシラン
（ＴＥＯＳ）とＯ2 を原料ガスに用いたプラズマＣＶＤ
法により、酸化シリコン（ＳｉＯ2 ）からなる下地絶縁
膜１２を、例えば、５００ｎｍ程度の膜厚に形成する。
【００２５】次に、この下地絶縁膜１２の上に、窒化シ
リコンよりも比誘電率が低い有機低誘電率膜１３を、例
えば、回転塗布及びベーキングにより、又は、ＣＶＤ法
により、例えば、５０ｎｍ程度の膜厚に形成する。
リコンよりも比誘電率が低い有機低誘電率膜１３を、例
えば、回転塗布及びベーキングにより、又は、ＣＶＤ法
により、例えば、５０ｎｍ程度の膜厚に形成する。
【００２６】この有機低誘電率膜１３には、次の〔化
１〕に一般式を示すポリアリールエーテル（比誘電率κ
≒２．８）、
１〕に一般式を示すポリアリールエーテル（比誘電率κ
≒２．８）、
【００２７】
【化１】
【００２８】次の〔化２〕に一般式を示すポリ−ｐ−キ
シレン（例えば、パリレン（商品名）：比誘電率κ≦
２．６）、
シレン（例えば、パリレン（商品名）：比誘電率κ≦
２．６）、
【００２９】
【化２】
【００３０】次の〔化３〕に一般式を示すポリイミド
（比誘電率κ≒３．２〜３．６）、
（比誘電率κ≒３．２〜３．６）、
【００３１】
【化３】
【００３２】次の〔化４〕に一般式を示すポリナフタレ
ン（比誘電率κ≒２．３〜２．５）、
ン（比誘電率κ≒２．３〜２．５）、
【００３３】
【化４】
【００３４】等を好適に用いることができる。
【００３５】これら〔化１〕〜〔化４〕に示した材料
は、実質的にフッ素を含有していないので、フッ素系ガ
スによるエッチングに比較的強い耐性を示し、従って、
エッチングストッパーとして有効に用い得る。
は、実質的にフッ素を含有していないので、フッ素系ガ
スによるエッチングに比較的強い耐性を示し、従って、
エッチングストッパーとして有効に用い得る。
【００３６】なお、上述した〔化１〕〜〔化４〕の材料
は、いずれも、窒化シリコン（比誘電率κ≒７）のみな
らず、既述したＳｉＯ2 （比誘電率κ≒４．２）よりも
低い比誘電率を有しているため、層間絶縁膜の低誘電率
化に極めて有効である。
は、いずれも、窒化シリコン（比誘電率κ≒７）のみな
らず、既述したＳｉＯ2 （比誘電率κ≒４．２）よりも
低い比誘電率を有しているため、層間絶縁膜の低誘電率
化に極めて有効である。
【００３７】なお、〔化１〕〜〔化４〕の材料を適宜積
層して用いても良い。
層して用いても良い。
【００３８】次に、図示の如く、この有機低誘電率膜１
３の上に、上述した下地絶縁膜１２と同様のＳｉＯ2 か
らなる絶縁膜１４を、例えば、８００ｎｍ程度の膜厚に
形成する。次いで、この絶縁膜１４の上に、上述した有
機低誘電率膜１３と同様の材料からなる有機低誘電率膜
１５を、例えば、５０ｎｍ程度の膜厚に形成する。
３の上に、上述した下地絶縁膜１２と同様のＳｉＯ2 か
らなる絶縁膜１４を、例えば、８００ｎｍ程度の膜厚に
形成する。次いで、この絶縁膜１４の上に、上述した有
機低誘電率膜１３と同様の材料からなる有機低誘電率膜
１５を、例えば、５０ｎｍ程度の膜厚に形成する。
【００３９】次に、図１（ｂ）に示すように、有機低誘
電率膜１５の上にレジスト膜（図示省略）を形成し、フ
ォトリソグラフィーによりそのレジスト膜をパターニン
グして、埋め込み配線用の溝を形成する領域上のレジス
ト膜の部分に開口を形成する。しかる後、そのレジスト
膜をエッチングマスクとして用いて、有機低誘電率膜１
５をエッチングし、続いて、更に、絶縁膜１４をエッチ
ングして、図示の如く、有機低誘電率膜１５と絶縁膜１
４に、埋め込み配線用の溝１６を形成する。
電率膜１５の上にレジスト膜（図示省略）を形成し、フ
ォトリソグラフィーによりそのレジスト膜をパターニン
グして、埋め込み配線用の溝を形成する領域上のレジス
ト膜の部分に開口を形成する。しかる後、そのレジスト
膜をエッチングマスクとして用いて、有機低誘電率膜１
５をエッチングし、続いて、更に、絶縁膜１４をエッチ
ングして、図示の如く、有機低誘電率膜１５と絶縁膜１
４に、埋め込み配線用の溝１６を形成する。
【００４０】このエッチングは、例えば、マグネトロン
方式のエッチング装置を用いて行い、有機低誘電率膜１
５のエッチングは、例えば、下記のエッチング条件
（１）で行う。 エッチング条件（１） ガス ： Ｏ2 ／Ａｒ＝２００／２００〔ｓｃｃｍ〕 圧力 ： ４０ｍＴｏｒｒ ＲＦパワー ： １５００Ｗ 基板設置電極温度： ２０℃
方式のエッチング装置を用いて行い、有機低誘電率膜１
５のエッチングは、例えば、下記のエッチング条件
（１）で行う。 エッチング条件（１） ガス ： Ｏ2 ／Ａｒ＝２００／２００〔ｓｃｃｍ〕 圧力 ： ４０ｍＴｏｒｒ ＲＦパワー ： １５００Ｗ 基板設置電極温度： ２０℃
【００４１】このエッチング条件（１）での既述した
〔化１〕〜〔化４〕のエッチングレートは、いずれも、
５μｍ／秒程度で、一方、ＳｉＯ2 のエッチングレート
は、５０ｎｍ／秒程度である。
〔化１〕〜〔化４〕のエッチングレートは、いずれも、
５μｍ／秒程度で、一方、ＳｉＯ2 のエッチングレート
は、５０ｎｍ／秒程度である。
【００４２】次に、ＳｉＯ2 からなる絶縁膜１４のエッ
チングは、例えば、下記のエッチング条件（２）で行
う。 エッチング条件（２） ガス ： Ｃ2 Ｆ6 ／ＣＯ／Ａｒ／Ｏ2 ＝１４／１８０／２４０／６〔ｓｃｃｍ〕 圧力 ： ４０ｍＴｏｒｒ ＲＦパワー ： １．５ｋＷ 基板設置電極温度： ２０℃
チングは、例えば、下記のエッチング条件（２）で行
う。 エッチング条件（２） ガス ： Ｃ2 Ｆ6 ／ＣＯ／Ａｒ／Ｏ2 ＝１４／１８０／２４０／６〔ｓｃｃｍ〕 圧力 ： ４０ｍＴｏｒｒ ＲＦパワー ： １．５ｋＷ 基板設置電極温度： ２０℃
【００４３】このエッチング条件（２）におけるＳｉＯ
2 及び既述した〔化１〕〜〔化４〕の材料のエッチング
レートは、次の通りである。なお、単位は全て〔ｎｍ／
分〕である。
2 及び既述した〔化１〕〜〔化４〕の材料のエッチング
レートは、次の通りである。なお、単位は全て〔ｎｍ／
分〕である。
【００４４】従って、このエッチング条件（２）による
絶縁膜１４のエッチング時、既述した〔化１〕〜〔化
４〕の材料からなる有機低誘電率膜１３がエッチングス
トッパーとして機能するので、溝１６形成時のエッチン
グ制御を簡便に行うことができる。
絶縁膜１４のエッチング時、既述した〔化１〕〜〔化
４〕の材料からなる有機低誘電率膜１３がエッチングス
トッパーとして機能するので、溝１６形成時のエッチン
グ制御を簡便に行うことができる。
【００４５】次に、図１（ｃ）に示すように、いわゆる
ダマシン法により、溝１６内に配線層１７を形成する。
即ち、溝１６内を埋め込むように、例えば、Ａｌ−Ｃｕ
合金等のＡｌ系合金又はＣｕ、銀（Ａｇ）、金（Ａｕ）
等を主成分とする配線材料を全面に形成し、例えば、Ｃ
ＭＰ法により、溝１６内以外の部分の配線材料を除去す
る。なお、溝１６内以外の部分の配線材料を除去する方
法は、エッチバック法でも良い。
ダマシン法により、溝１６内に配線層１７を形成する。
即ち、溝１６内を埋め込むように、例えば、Ａｌ−Ｃｕ
合金等のＡｌ系合金又はＣｕ、銀（Ａｇ）、金（Ａｕ）
等を主成分とする配線材料を全面に形成し、例えば、Ｃ
ＭＰ法により、溝１６内以外の部分の配線材料を除去す
る。なお、溝１６内以外の部分の配線材料を除去する方
法は、エッチバック法でも良い。
【００４６】次に、図２（ａ）に示すように、有機低誘
電率膜１５上及び配線層１７上の全面に、上述した下地
絶縁膜１２及び絶縁膜１４と同様のＳｉＯ2 からなる絶
縁膜１８を、例えば、８００ｎｍ程度の膜厚に形成す
る。
電率膜１５上及び配線層１７上の全面に、上述した下地
絶縁膜１２及び絶縁膜１４と同様のＳｉＯ2 からなる絶
縁膜１８を、例えば、８００ｎｍ程度の膜厚に形成す
る。
【００４７】次に、図２（ｂ）に示すように、絶縁膜１
８の上にレジスト膜（図示省略）を形成し、フォトリソ
グラフィーによりそのレジスト膜をパターニングして、
配線層１７に対する接続孔（ビアホール）を形成する領
域上のレジスト膜の部分に開口を形成する。しかる後、
そのレジスト膜をエッチングマスクとして用いて、絶縁
膜１８をエッチングし、図示の如く、絶縁膜１８に配線
層１７に達する接続孔１９を形成する。
８の上にレジスト膜（図示省略）を形成し、フォトリソ
グラフィーによりそのレジスト膜をパターニングして、
配線層１７に対する接続孔（ビアホール）を形成する領
域上のレジスト膜の部分に開口を形成する。しかる後、
そのレジスト膜をエッチングマスクとして用いて、絶縁
膜１８をエッチングし、図示の如く、絶縁膜１８に配線
層１７に達する接続孔１９を形成する。
【００４８】この時、このＳｉＯ2 からなる絶縁膜１８
のエッチングは、例えば、上述したエッチング条件
（２）により行う。従って、図示の如く、フォトリソグ
ラフィーによる接続孔１９の位置が多少ずれた場合で
も、そのエッチング時に、既述した〔化１〕〜〔化４〕
の材料からなる有機低誘電率膜１５がエッチングストッ
パーとして機能するので、接続孔１９が配線層１７間の
絶縁膜１４中にまで達して形成されることが無い。この
結果、後に接続孔１９内に埋め込まれる導電材料により
配線層１７間の距離が実質的に狭められて配線間容量が
不測に増大すること、及び、配線層１７間が短絡するこ
とが防止される。
のエッチングは、例えば、上述したエッチング条件
（２）により行う。従って、図示の如く、フォトリソグ
ラフィーによる接続孔１９の位置が多少ずれた場合で
も、そのエッチング時に、既述した〔化１〕〜〔化４〕
の材料からなる有機低誘電率膜１５がエッチングストッ
パーとして機能するので、接続孔１９が配線層１７間の
絶縁膜１４中にまで達して形成されることが無い。この
結果、後に接続孔１９内に埋め込まれる導電材料により
配線層１７間の距離が実質的に狭められて配線間容量が
不測に増大すること、及び、配線層１７間が短絡するこ
とが防止される。
【００４９】次に、図２（ｃ）に示すように、接続孔１
９内を、例えば、ポリシリコンやタングステン（Ｗ）等
の導電材料からなるプラグ２０により埋め込む。即ち、
接続孔１９内を埋め込むように絶縁膜１８上の全面に、
例えば、ＣＶＤ法やスパッタ法により、プラグ２０を構
成する導電材料を成膜した後、例えば、エッチバック法
やＣＭＰ法により、接続孔１９内以外の部分の導電材料
を除去する。
９内を、例えば、ポリシリコンやタングステン（Ｗ）等
の導電材料からなるプラグ２０により埋め込む。即ち、
接続孔１９内を埋め込むように絶縁膜１８上の全面に、
例えば、ＣＶＤ法やスパッタ法により、プラグ２０を構
成する導電材料を成膜した後、例えば、エッチバック法
やＣＭＰ法により、接続孔１９内以外の部分の導電材料
を除去する。
【００５０】この後、図示は省略するが、絶縁膜１８上
に、プラグ２０に接続するパターンで上層配線層を形成
する。なお、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又
はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を直
接接続孔１９内に埋め込むようにして、上層配線層を形
成しても良い。
に、プラグ２０に接続するパターンで上層配線層を形成
する。なお、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又
はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を直
接接続孔１９内に埋め込むようにして、上層配線層を形
成しても良い。
【００５１】以上に説明した第１の実施の形態では、絶
縁膜１４に埋め込み配線用の溝１６を形成するためのエ
ッチング時、及び、絶縁膜１８に接続孔１９を形成する
ためのエッチング時、夫々、有機低誘電率膜１３、１５
をエッチングストッパーとして用いているので、それら
のエッチング制御を簡便に行うことができる。この時、
有機低誘電率膜１３、１５は、従来エッチングストッパ
ーとして多用されている窒化シリコンよりも比誘電率が
低く、更に、酸化シリコンよりも比誘電率が低いので、
層間絶縁膜全体の比誘電率を従来よりも低くすることが
できる。この結果、層間容量や配線間容量を低減するこ
とができて、素子の動作特性が向上する。
縁膜１４に埋め込み配線用の溝１６を形成するためのエ
ッチング時、及び、絶縁膜１８に接続孔１９を形成する
ためのエッチング時、夫々、有機低誘電率膜１３、１５
をエッチングストッパーとして用いているので、それら
のエッチング制御を簡便に行うことができる。この時、
有機低誘電率膜１３、１５は、従来エッチングストッパ
ーとして多用されている窒化シリコンよりも比誘電率が
低く、更に、酸化シリコンよりも比誘電率が低いので、
層間絶縁膜全体の比誘電率を従来よりも低くすることが
できる。この結果、層間容量や配線間容量を低減するこ
とができて、素子の動作特性が向上する。
【００５２】また、絶縁膜１８に接続孔１９を形成する
際、有機低誘電率膜１５をエッチングストッパーとして
用いているので、例えば、フォトリソグラフィーによる
接続孔１９の形成位置が多少ずれた場合でも、そのエッ
チング時、下層の配線層１７間の絶縁膜１４が不測にエ
ッチングされることが防止される。従って、下層の配線
層１７間に、例えば、上層配線材料等の導電材料の侵入
することが無いので、配線層１７間の実質的な間隔が不
測に縮小することが防止され、配線間容量の不測の増大
が防止される。また、下層の配線層１７間に侵入した導
電材料による配線層１７間の短絡も防止される。
際、有機低誘電率膜１５をエッチングストッパーとして
用いているので、例えば、フォトリソグラフィーによる
接続孔１９の形成位置が多少ずれた場合でも、そのエッ
チング時、下層の配線層１７間の絶縁膜１４が不測にエ
ッチングされることが防止される。従って、下層の配線
層１７間に、例えば、上層配線材料等の導電材料の侵入
することが無いので、配線層１７間の実質的な間隔が不
測に縮小することが防止され、配線間容量の不測の増大
が防止される。また、下層の配線層１７間に侵入した導
電材料による配線層１７間の短絡も防止される。
【００５３】〔第２の実施の形態〕次に、図３〜図５を
参照して、本発明の第２の実施の形態を説明する。な
お、この第２の実施の形態において、上述した第１の実
施の形態に対応する部位には、上述した第１の実施の形
態と同一の符号を付す。
参照して、本発明の第２の実施の形態を説明する。な
お、この第２の実施の形態において、上述した第１の実
施の形態に対応する部位には、上述した第１の実施の形
態と同一の符号を付す。
【００５４】まず、図３（ａ）に示すように、上述した
第１の実施の形態と同様にして、シリコン基板１１上
に、ＳｉＯ2 からなる下地絶縁膜１２を、例えば、５０
０ｎｍ程度の膜厚に形成する。
第１の実施の形態と同様にして、シリコン基板１１上
に、ＳｉＯ2 からなる下地絶縁膜１２を、例えば、５０
０ｎｍ程度の膜厚に形成する。
【００５５】次に、この下地絶縁膜１２の上に、窒化シ
リコンよりも比誘電率が低い有機低誘電率膜１３を、例
えば、５０ｎｍ程度の膜厚に形成する。この有機低誘電
率膜１３には、例えば、既述した〔化１〕〜〔化４〕の
材料を用いる。
リコンよりも比誘電率が低い有機低誘電率膜１３を、例
えば、５０ｎｍ程度の膜厚に形成する。この有機低誘電
率膜１３には、例えば、既述した〔化１〕〜〔化４〕の
材料を用いる。
【００５６】次に、この有機低誘電率膜１３の上に、上
述した下地絶縁膜１２と同様のＳｉＯ2 からなる絶縁膜
１４を、例えば、８００ｎｍ程度の膜厚に形成する。
述した下地絶縁膜１２と同様のＳｉＯ2 からなる絶縁膜
１４を、例えば、８００ｎｍ程度の膜厚に形成する。
【００５７】次に、図３（ｂ）に示すように、この第２
の実施の形態では、絶縁膜１４の上にレジスト膜（図示
省略）を形成し、フォトリソグラフィーによりそのレジ
スト膜をパターニングして、埋め込み配線用の溝を形成
する領域上のレジスト膜の部分に開口を形成する。しか
る後、そのレジスト膜をエッチングマスクとして用い
て、絶縁膜１４をエッチングし、図示の如く、絶縁膜１
４に、埋め込み配線用の溝１６を形成する。
の実施の形態では、絶縁膜１４の上にレジスト膜（図示
省略）を形成し、フォトリソグラフィーによりそのレジ
スト膜をパターニングして、埋め込み配線用の溝を形成
する領域上のレジスト膜の部分に開口を形成する。しか
る後、そのレジスト膜をエッチングマスクとして用い
て、絶縁膜１４をエッチングし、図示の如く、絶縁膜１
４に、埋め込み配線用の溝１６を形成する。
【００５８】この時のエッチングは、例えば、既述した
エッチング条件（２）で行う。従って、絶縁膜１４のエ
ッチング時、有機低誘電率膜１３がエッチングストッパ
ーとして機能するので、そのエッチング制御を簡便に行
うことができる。
エッチング条件（２）で行う。従って、絶縁膜１４のエ
ッチング時、有機低誘電率膜１３がエッチングストッパ
ーとして機能するので、そのエッチング制御を簡便に行
うことができる。
【００５９】次に、図３（ｃ）に示すように、いわゆる
ダマシン法により、溝１６内に配線層１７を形成する。
即ち、溝１６内を埋め込むように、例えば、Ａｌ−Ｃｕ
合金等のＡｌ系合金又はＣｕ、銀（Ａｇ）、金（Ａｕ）
等を主成分とする配線材料を全面に形成し、例えば、Ｃ
ＭＰ法により、溝１６内以外の部分の配線材料を除去す
る。なお、溝１６内以外の部分の配線材料を除去する方
法は、エッチバック法でも良い。
ダマシン法により、溝１６内に配線層１７を形成する。
即ち、溝１６内を埋め込むように、例えば、Ａｌ−Ｃｕ
合金等のＡｌ系合金又はＣｕ、銀（Ａｇ）、金（Ａｕ）
等を主成分とする配線材料を全面に形成し、例えば、Ｃ
ＭＰ法により、溝１６内以外の部分の配線材料を除去す
る。なお、溝１６内以外の部分の配線材料を除去する方
法は、エッチバック法でも良い。
【００６０】次に、図４（ａ）に示すように、絶縁膜１
４上及び配線層１７上の全面に、上述した有機低誘電率
膜１３と同様の材料からなる有機低誘電率膜１５を、例
えば、５０ｎｍ程度の膜厚に形成する。
４上及び配線層１７上の全面に、上述した有機低誘電率
膜１３と同様の材料からなる有機低誘電率膜１５を、例
えば、５０ｎｍ程度の膜厚に形成する。
【００６１】次に、図４（ｂ）に示すように、有機低誘
電率膜１５上の全面に、上述した下地絶縁膜１２及び絶
縁膜１４と同様のＳｉＯ2 からなる絶縁膜１８を、例え
ば、８００ｎｍ程度の膜厚に形成する。
電率膜１５上の全面に、上述した下地絶縁膜１２及び絶
縁膜１４と同様のＳｉＯ2 からなる絶縁膜１８を、例え
ば、８００ｎｍ程度の膜厚に形成する。
【００６２】次に、図４（ｃ）に示すように、絶縁膜１
８の上にレジスト膜（図示省略）を形成し、フォトリソ
グラフィーによりそのレジスト膜をパターニングして、
配線層１７に対する接続孔（ビアホール）を形成する領
域上のレジスト膜の部分に開口を形成する。しかる後、
そのレジスト膜をエッチングマスクとして用いて、絶縁
膜１８をエッチングする。
８の上にレジスト膜（図示省略）を形成し、フォトリソ
グラフィーによりそのレジスト膜をパターニングして、
配線層１７に対する接続孔（ビアホール）を形成する領
域上のレジスト膜の部分に開口を形成する。しかる後、
そのレジスト膜をエッチングマスクとして用いて、絶縁
膜１８をエッチングする。
【００６３】この時のエッチングは、例えば、既述した
エッチング条件（２）で行う。従って、この絶縁膜１８
のエッチング時、有機低誘電率膜１５がエッチングスト
ッパーとして機能するので、図示の如く、絶縁膜１８に
有機低誘電率膜１５に達する貫通孔１９ａが形成され
る。
エッチング条件（２）で行う。従って、この絶縁膜１８
のエッチング時、有機低誘電率膜１５がエッチングスト
ッパーとして機能するので、図示の如く、絶縁膜１８に
有機低誘電率膜１５に達する貫通孔１９ａが形成され
る。
【００６４】次に、図５（ａ）に示すように、引き続
き、例えば、既述したエッチング条件（１）により、有
機低誘電率膜１５のエッチングを行う。これにより、図
示の如く、有機低誘電率膜１５に配線層１７に達する貫
通孔１９ｂが形成され、この有機低誘電率膜１５の貫通
孔１９ｂとこれに連続する絶縁膜１８の貫通孔１９ａと
により、接続孔１９が形成される。この時、ＳｉＯ2 か
らなる絶縁膜１４が、実質上エッチングストッパーとし
て機能するので、接続孔１９が配線層１７間の絶縁膜１
４中にまで達して形成されることは無い。
き、例えば、既述したエッチング条件（１）により、有
機低誘電率膜１５のエッチングを行う。これにより、図
示の如く、有機低誘電率膜１５に配線層１７に達する貫
通孔１９ｂが形成され、この有機低誘電率膜１５の貫通
孔１９ｂとこれに連続する絶縁膜１８の貫通孔１９ａと
により、接続孔１９が形成される。この時、ＳｉＯ2 か
らなる絶縁膜１４が、実質上エッチングストッパーとし
て機能するので、接続孔１９が配線層１７間の絶縁膜１
４中にまで達して形成されることは無い。
【００６５】次に、図５（ｂ）に示すように、接続孔１
９内を、例えば、ポリシリコンやタングステン（Ｗ）等
の導電材料からなるプラグ２０により埋め込む。即ち、
接続孔１９内を埋め込むように絶縁膜１８上の全面に、
例えば、ＣＶＤ法やスパッタ法により、プラグ２０を構
成する導電材料を成膜した後、例えば、エッチバック法
やＣＭＰ法により、接続孔１９内以外の部分の導電材料
を除去する。
９内を、例えば、ポリシリコンやタングステン（Ｗ）等
の導電材料からなるプラグ２０により埋め込む。即ち、
接続孔１９内を埋め込むように絶縁膜１８上の全面に、
例えば、ＣＶＤ法やスパッタ法により、プラグ２０を構
成する導電材料を成膜した後、例えば、エッチバック法
やＣＭＰ法により、接続孔１９内以外の部分の導電材料
を除去する。
【００６６】この後、図示は省略するが、絶縁膜１８上
に、プラグ２０に接続するパターンで上層配線層を形成
する。なお、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又
はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を直
接接続孔１９内に埋め込むようにして、上層配線層を形
成しても良い。
に、プラグ２０に接続するパターンで上層配線層を形成
する。なお、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又
はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を直
接接続孔１９内に埋め込むようにして、上層配線層を形
成しても良い。
【００６７】以上に説明した第２の実施の形態では、絶
縁膜１４に埋め込み配線用の溝１６を形成するためのエ
ッチング時、及び、絶縁膜１８に、接続孔１９の一部で
ある貫通孔１９ａを形成するためのエッチング時、夫
々、有機低誘電率膜１３、１５をエッチングストッパー
として用いているので、それらのエッチング制御を簡便
に行うことができる。この時、有機低誘電率膜１３、１
５は、従来エッチングストッパーとして多用されている
窒化シリコンよりも比誘電率が低く、更に、酸化シリコ
ンよりも比誘電率が低いので、層間絶縁膜全体の比誘電
率を従来よりも低くすることができる。この結果、層間
容量や配線間容量を低減することができて、素子の動作
特性が向上する。
縁膜１４に埋め込み配線用の溝１６を形成するためのエ
ッチング時、及び、絶縁膜１８に、接続孔１９の一部で
ある貫通孔１９ａを形成するためのエッチング時、夫
々、有機低誘電率膜１３、１５をエッチングストッパー
として用いているので、それらのエッチング制御を簡便
に行うことができる。この時、有機低誘電率膜１３、１
５は、従来エッチングストッパーとして多用されている
窒化シリコンよりも比誘電率が低く、更に、酸化シリコ
ンよりも比誘電率が低いので、層間絶縁膜全体の比誘電
率を従来よりも低くすることができる。この結果、層間
容量や配線間容量を低減することができて、素子の動作
特性が向上する。
【００６８】また、絶縁膜１８に、接続孔１９の一部で
ある貫通孔１９ａを形成する際には、有機低誘電率膜１
５をエッチングストッパーとして用い、有機低誘電率膜
１５に、接続孔１９の一部である貫通孔１９ｂを形成す
る際には、絶縁膜１４をエッチングストッパーとして用
いているので、例えば、フォトリソグラフィーによる接
続孔１９の形成位置が多少ずれた場合でも、そのエッチ
ング形成時、下層の配線層１７間の絶縁膜１４がエッチ
ングされることが実質上防止される。従って、下層の配
線層１７間に、例えば、上層配線材料等の導電材料の侵
入することが無いので、配線層１７間の実質的な間隔が
不測に縮小することが防止され、配線間容量の不測の増
大が防止される。また、下層の配線層１７間に侵入した
導電材料による配線層１７間の短絡も防止される。
ある貫通孔１９ａを形成する際には、有機低誘電率膜１
５をエッチングストッパーとして用い、有機低誘電率膜
１５に、接続孔１９の一部である貫通孔１９ｂを形成す
る際には、絶縁膜１４をエッチングストッパーとして用
いているので、例えば、フォトリソグラフィーによる接
続孔１９の形成位置が多少ずれた場合でも、そのエッチ
ング形成時、下層の配線層１７間の絶縁膜１４がエッチ
ングされることが実質上防止される。従って、下層の配
線層１７間に、例えば、上層配線材料等の導電材料の侵
入することが無いので、配線層１７間の実質的な間隔が
不測に縮小することが防止され、配線間容量の不測の増
大が防止される。また、下層の配線層１７間に侵入した
導電材料による配線層１７間の短絡も防止される。
【００６９】〔第３の実施の形態〕次に、本発明の第３
の実施の形態を説明する。
の実施の形態を説明する。
【００７０】なお、この第３の実施の形態における各構
成要素の位置的関係及び製造手順は、図１及び図２で説
明した第１の実施の形態と実質的に同じで良いので、こ
こでは、便宜上、第１の実施の形態と同じ図１及び図２
を参照して、この第３の実施の形態を説明する。
成要素の位置的関係及び製造手順は、図１及び図２で説
明した第１の実施の形態と実質的に同じで良いので、こ
こでは、便宜上、第１の実施の形態と同じ図１及び図２
を参照して、この第３の実施の形態を説明する。
【００７１】まず、図１（ａ）に示すように、この第３
の実施の形態では、シリコン基板１１上に、層間絶縁膜
の一部として、酸化シリコンよりも比誘電率が低い有機
低誘電率材料からなる絶縁膜１２を、例えば、８００ｎ
ｍ程度の膜厚に形成する。
の実施の形態では、シリコン基板１１上に、層間絶縁膜
の一部として、酸化シリコンよりも比誘電率が低い有機
低誘電率材料からなる絶縁膜１２を、例えば、８００ｎ
ｍ程度の膜厚に形成する。
【００７２】この有機低誘電率材料としては、次の〔化
５〕に一般式を示す環状フッ素化合物とシロキサンの共
重合体（比誘電率κ≒２．４）を用いることができる。
５〕に一般式を示す環状フッ素化合物とシロキサンの共
重合体（比誘電率κ≒２．４）を用いることができる。
【００７３】
【化５】
【００７４】また、これ以外では、次の〔化６〕に一般
式を示すポリペンタフルオロスチレン（比誘電率κ≒
１．９）、
式を示すポリペンタフルオロスチレン（比誘電率κ≒
１．９）、
【００７５】
【化６】
【００７６】次の〔化７〕に一般式を示す変性ポリテト
ラフルオロエチレン系樹脂（例えば、デュポン社の商品
名テフロンＡＦ：比誘電率κ≒１．９〜２．１）
ラフルオロエチレン系樹脂（例えば、デュポン社の商品
名テフロンＡＦ：比誘電率κ≒１．９〜２．１）
【００７７】
【化７】
【００７８】次の〔化８〕に一般式を示すポリ−１，４
−フルオロメチルベンゼン（例えば、パリレンＦ（商品
名）：比誘電率κ≦２．４）、
−フルオロメチルベンゼン（例えば、パリレンＦ（商品
名）：比誘電率κ≦２．４）、
【００７９】
【化８】
【００８０】次の〔化９〕に一般式を示すフッ化ポリア
リールエーテル系樹脂（例えば、ＦＬＡＲＥ（商品
名）：比誘電率κ≦２．６）等が挙げられる。
リールエーテル系樹脂（例えば、ＦＬＡＲＥ（商品
名）：比誘電率κ≦２．６）等が挙げられる。
【００８１】
【化９】
【００８２】次の〔化１０〕に一般式を示すフッ化ポリ
イミド（比誘電率κ≦２．７）、
イミド（比誘電率κ≦２．７）、
【００８３】
【化１０】
【００８４】次の〔化１１〕に一般式を示すポリフッ化
ナフタレン（比誘電率κ≒２．２〜２．４）、
ナフタレン（比誘電率κ≒２．２〜２．４）、
【００８５】
【化１１】
【００８６】次の〔化１２〕に一般式を示すポリ−２，
３，５，６−テトラフルオロ−ｐ−キシレン（例えば、
パリレンＡＦ−４（商品名）：比誘電率κ≦２．３）、
３，５，６−テトラフルオロ−ｐ−キシレン（例えば、
パリレンＡＦ−４（商品名）：比誘電率κ≦２．３）、
【００８７】
【化１２】
【００８８】次の〔化１３〕に一般式を示すパークロロ
シクロアルキル系ポリマーからなる樹脂（例えば、サイ
トップ（商品名）：比誘電率κ≒２．４）、
シクロアルキル系ポリマーからなる樹脂（例えば、サイ
トップ（商品名）：比誘電率κ≒２．４）、
【００８９】
【化１３】
【００９０】等を好適に用いることができる。
【００９１】これらの〔化５〕〜〔化１３〕の有機材料
は、いずれもフッ素を比較的多量に含んでいるため、そ
の比誘電率が低い。なお、これらの〔化５〕〜〔化１
３〕の有機材料を適宜積層して用いても勿論良い。
は、いずれもフッ素を比較的多量に含んでいるため、そ
の比誘電率が低い。なお、これらの〔化５〕〜〔化１
３〕の有機材料を適宜積層して用いても勿論良い。
【００９２】次に、図示の如く、この絶縁膜１２の上
に、この絶縁膜１２を構成する有機低誘電率材料とは異
なる有機低誘電率材料からなる有機低誘電率膜１３を、
例えば、１００ｎｍ程度の膜厚に形成する。この有機低
誘電率膜１３としては、既述した〔化１〕のポリアリー
ルエーテルを用いることができる。
に、この絶縁膜１２を構成する有機低誘電率材料とは異
なる有機低誘電率材料からなる有機低誘電率膜１３を、
例えば、１００ｎｍ程度の膜厚に形成する。この有機低
誘電率膜１３としては、既述した〔化１〕のポリアリー
ルエーテルを用いることができる。
【００９３】また、これ以外では、既述した〔化２〕〜
〔化４〕の材料を用いることもできる。
〔化４〕の材料を用いることもできる。
【００９４】これらの〔化１〕〜〔化４〕の有機材料
は、いずれもフッ素を実質的に含まないため、その比誘
電率は比較的高い（但し、ＳｉＯ2 の比誘電率κ≒４．
２よりは低い。）。従って、層間絶縁膜の比誘電率をで
きるだけ低くするという目的からは、これらの〔化１〕
〜〔化４〕の有機材料は余り厚く形成しない方が好まし
く、例えば、その膜厚を１００ｎｍ以下とするのが好ま
しい。なお、この膜厚範囲内で、これらの〔化１〕〜
〔化４〕の有機材料を適宜積層して用いることは可能で
ある。
は、いずれもフッ素を実質的に含まないため、その比誘
電率は比較的高い（但し、ＳｉＯ2 の比誘電率κ≒４．
２よりは低い。）。従って、層間絶縁膜の比誘電率をで
きるだけ低くするという目的からは、これらの〔化１〕
〜〔化４〕の有機材料は余り厚く形成しない方が好まし
く、例えば、その膜厚を１００ｎｍ以下とするのが好ま
しい。なお、この膜厚範囲内で、これらの〔化１〕〜
〔化４〕の有機材料を適宜積層して用いることは可能で
ある。
【００９５】次に、図示の如く、この有機低誘電率膜１
３の上に、上述した絶縁膜１２と同様の有機低誘電率材
料からなる絶縁膜１４を、例えば、８００ｎｍ程度の膜
厚に形成する。
３の上に、上述した絶縁膜１２と同様の有機低誘電率材
料からなる絶縁膜１４を、例えば、８００ｎｍ程度の膜
厚に形成する。
【００９６】次に、この絶縁膜１４の上に、上述した有
機低誘電率膜１３と同様の有機低誘電率材料からなる有
機低誘電率膜１５を、例えば、１００ｎｍ程度の膜厚に
形成する。
機低誘電率膜１３と同様の有機低誘電率材料からなる有
機低誘電率膜１５を、例えば、１００ｎｍ程度の膜厚に
形成する。
【００９７】次に、図１（ｂ）に示すように、有機低誘
電率膜１５の上にフォトレジスト（図示省略）を形成
し、このフォトレジストに所望の配線パターンの開口を
形成した後、その開口の形成されたフォトレジストをエ
ッチングマスクとして用いて、例えば、マグネトロンエ
ッチング装置により、次のエッチング条件（３）でエッ
チングを施す。 エッチング条件（３） ガス ： Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2 ＝１２／１５０／２００／５〔ｓｃｃｍ〕 圧力 ： ４５ｍＴｏｒｒ ＲＦパワー ： １７００Ｗ 基板設置電極温度： ２０℃ これにより、図示の如く、有機低誘電率膜１５と絶縁膜
１４に、フォトレジストの開口パターンに対応したパタ
ーンの溝１６を形成する。
電率膜１５の上にフォトレジスト（図示省略）を形成
し、このフォトレジストに所望の配線パターンの開口を
形成した後、その開口の形成されたフォトレジストをエ
ッチングマスクとして用いて、例えば、マグネトロンエ
ッチング装置により、次のエッチング条件（３）でエッ
チングを施す。 エッチング条件（３） ガス ： Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2 ＝１２／１５０／２００／５〔ｓｃｃｍ〕 圧力 ： ４５ｍＴｏｒｒ ＲＦパワー ： １７００Ｗ 基板設置電極温度： ２０℃ これにより、図示の如く、有機低誘電率膜１５と絶縁膜
１４に、フォトレジストの開口パターンに対応したパタ
ーンの溝１６を形成する。
【００９８】この時、例えば、ポリアリールエーテルか
らなる有機低誘電率膜１３が、例えば、環状フッ素化合
物とシロキサンの共重合体からなる絶縁膜１４に比較し
て、エッチングレートがかなり低いため、即ち、絶縁膜
１４のエッチング時に有機低誘電率膜１３が実質的にエ
ッチング耐性を有するため、この有機低誘電率膜１３を
エッチングストッパーとして用いて、この溝形成のため
のエッチングを簡便に制御することができる。
らなる有機低誘電率膜１３が、例えば、環状フッ素化合
物とシロキサンの共重合体からなる絶縁膜１４に比較し
て、エッチングレートがかなり低いため、即ち、絶縁膜
１４のエッチング時に有機低誘電率膜１３が実質的にエ
ッチング耐性を有するため、この有機低誘電率膜１３を
エッチングストッパーとして用いて、この溝形成のため
のエッチングを簡便に制御することができる。
【００９９】例えば、シリコン基板上に環状フッ素化合
物とシロキサンの共重合体からなる膜を約８００ｎｍの
膜厚に形成した試料と、シリコン基板上にポリアリール
エーテルからなる膜を約８００ｎｍの膜厚に形成した試
料を、夫々、上述のエッチング条件（３）でエッチング
してエッチングレートを測定したところ、下記の結果を
得た。
物とシロキサンの共重合体からなる膜を約８００ｎｍの
膜厚に形成した試料と、シリコン基板上にポリアリール
エーテルからなる膜を約８００ｎｍの膜厚に形成した試
料を、夫々、上述のエッチング条件（３）でエッチング
してエッチングレートを測定したところ、下記の結果を
得た。
【０１００】即ち、上述のエッチング条件（３）では、
環状フッ素化合物とシロキサンの共重合体からなる絶縁
膜１４に対し、ポリアリールエーテルからなる有機低誘
電率膜１３のエッチング選択比は約７と大きく、従っ
て、このポリアリールエーテルからなる有機低誘電率膜
１３を環状フッ素化合物とシロキサンの共重合体からな
る絶縁膜１４のエッチングストッパーとして充分に用い
得ることが分かる。
環状フッ素化合物とシロキサンの共重合体からなる絶縁
膜１４に対し、ポリアリールエーテルからなる有機低誘
電率膜１３のエッチング選択比は約７と大きく、従っ
て、このポリアリールエーテルからなる有機低誘電率膜
１３を環状フッ素化合物とシロキサンの共重合体からな
る絶縁膜１４のエッチングストッパーとして充分に用い
得ることが分かる。
【０１０１】なお、上述のエッチング時、環状フッ素化
合物とシロキサンの共重合体からなる絶縁膜１４の上に
設けたやはりポリアリールエーテルからなる有機低誘電
率膜１５を最初にエッチングしなければならないが、こ
の有機低誘電率膜１５のエッチングは、上述のエッチン
グ条件でも、時間さえかければ可能である。
合物とシロキサンの共重合体からなる絶縁膜１４の上に
設けたやはりポリアリールエーテルからなる有機低誘電
率膜１５を最初にエッチングしなければならないが、こ
の有機低誘電率膜１５のエッチングは、上述のエッチン
グ条件でも、時間さえかければ可能である。
【０１０２】既述した〔化６〕〜〔化１３〕の材料の、
上述のエッチング条件（３）でのエッチングレートを下
記に示す。単位は全て〔ｎｍ／分〕である。
上述のエッチング条件（３）でのエッチングレートを下
記に示す。単位は全て〔ｎｍ／分〕である。
【０１０３】また、〔化２〕〜〔化４〕の材料の、上述
のエッチング条件（３）でのエッチングレートを下記に
示す。単位は全て〔ｎｍ／分〕である。
のエッチング条件（３）でのエッチングレートを下記に
示す。単位は全て〔ｎｍ／分〕である。
【０１０４】これらの結果から、〔化５〕の環状フッ素
化合物とシロキサンの共重合体の代わりに、〔化６〕〜
〔化１３〕の材料を用いても、また、〔化１〕のポリア
リールエーテルの代わりに、〔化２〕〜〔化４〕の材料
を用いても、上述と同様の効果の得られることが分か
る。
化合物とシロキサンの共重合体の代わりに、〔化６〕〜
〔化１３〕の材料を用いても、また、〔化１〕のポリア
リールエーテルの代わりに、〔化２〕〜〔化４〕の材料
を用いても、上述と同様の効果の得られることが分か
る。
【０１０５】一般に、フッ素を多く含有した有機膜はフ
ッ素系のエッチャントによりエッチングされ易く、一
方、フッ素を殆ど含有しない有機膜はフッ素系のエッチ
ャントによりエッチングされ難い。そこで、絶縁膜１４
のようにエッチングを目的とした膜には、フッ素を多く
含有した有機材料を用い、一方、有機低誘電率膜１３の
ようにエッチングストッパーとして用いる膜には、フッ
素を殆ど含有しない有機材料を用いるのが好ましい。例
えば、絶縁膜１４のようにエッチングを目的とした膜に
は、原子比で１％以上のフッ素を含有した有機材料を用
い、有機低誘電率膜１３のようにエッチングストッパー
として用いる膜には、フッ素を原子比で１％未満しか含
まない有機材料を用いるのが好ましい。
ッ素系のエッチャントによりエッチングされ易く、一
方、フッ素を殆ど含有しない有機膜はフッ素系のエッチ
ャントによりエッチングされ難い。そこで、絶縁膜１４
のようにエッチングを目的とした膜には、フッ素を多く
含有した有機材料を用い、一方、有機低誘電率膜１３の
ようにエッチングストッパーとして用いる膜には、フッ
素を殆ど含有しない有機材料を用いるのが好ましい。例
えば、絶縁膜１４のようにエッチングを目的とした膜に
は、原子比で１％以上のフッ素を含有した有機材料を用
い、有機低誘電率膜１３のようにエッチングストッパー
として用いる膜には、フッ素を原子比で１％未満しか含
まない有機材料を用いるのが好ましい。
【０１０６】また、既述したように、フッ素を含有する
ことで膜の比誘電率が低下するので、エッチングを目的
とした比較的厚く形成する膜にフッ素を多く含有した有
機材料を用いることは、層間絶縁膜全体の比誘電率を下
げるという目的からも好都合である。
ことで膜の比誘電率が低下するので、エッチングを目的
とした比較的厚く形成する膜にフッ素を多く含有した有
機材料を用いることは、層間絶縁膜全体の比誘電率を下
げるという目的からも好都合である。
【０１０７】次に、図１（ｃ）に示すように、いわゆる
ダマシン法により、溝１６内に配線層１７を形成する。
即ち、溝１６内を埋め込むように、例えば、Ａｌ−Ｃｕ
合金等のＡｌ系合金又はＣｕ、銀（Ａｇ）、金（Ａｕ）
等を主成分とする配線材料を全面に形成し、例えば、Ｃ
ＭＰ法により、溝１６内以外の部分の配線材料を除去す
る。なお、溝１６内以外の部分の配線材料を除去する方
法は、エッチバック法でも良い。
ダマシン法により、溝１６内に配線層１７を形成する。
即ち、溝１６内を埋め込むように、例えば、Ａｌ−Ｃｕ
合金等のＡｌ系合金又はＣｕ、銀（Ａｇ）、金（Ａｕ）
等を主成分とする配線材料を全面に形成し、例えば、Ｃ
ＭＰ法により、溝１６内以外の部分の配線材料を除去す
る。なお、溝１６内以外の部分の配線材料を除去する方
法は、エッチバック法でも良い。
【０１０８】この時、本実施の形態では、図示の如く、
複数の配線層１７が比較的近接して並行配置された場合
でも、配線層間の絶縁膜１４が、酸化シリコンよりも比
誘電率の低い有機低誘電率材料で構成されているので、
配線間容量を小さく抑えることができ、動作速度の劣化
が防止される。
複数の配線層１７が比較的近接して並行配置された場合
でも、配線層間の絶縁膜１４が、酸化シリコンよりも比
誘電率の低い有機低誘電率材料で構成されているので、
配線間容量を小さく抑えることができ、動作速度の劣化
が防止される。
【０１０９】次に、図２（ａ）に示すように、有機低誘
電率膜１５上及び配線層１７上の全面に、上述した下地
絶縁膜１２及び絶縁膜１４と同様の有機低誘電率材料か
らなる絶縁膜１８を、例えば、８００ｎｍ程度の膜厚に
形成する。
電率膜１５上及び配線層１７上の全面に、上述した下地
絶縁膜１２及び絶縁膜１４と同様の有機低誘電率材料か
らなる絶縁膜１８を、例えば、８００ｎｍ程度の膜厚に
形成する。
【０１１０】次に、図２（ｂ）に示すように、絶縁膜１
８の上にレジスト膜（図示省略）を形成し、フォトリソ
グラフィーによりそのレジスト膜をパターニングして、
配線層１７に対する接続孔（ビアホール）を形成する領
域上のレジスト膜の部分に開口を形成する。しかる後、
そのレジスト膜をエッチングマスクとして用いて、絶縁
膜１８をエッチングし、図示の如く、絶縁膜１８に配線
層１７に達する接続孔１９を形成する。
８の上にレジスト膜（図示省略）を形成し、フォトリソ
グラフィーによりそのレジスト膜をパターニングして、
配線層１７に対する接続孔（ビアホール）を形成する領
域上のレジスト膜の部分に開口を形成する。しかる後、
そのレジスト膜をエッチングマスクとして用いて、絶縁
膜１８をエッチングし、図示の如く、絶縁膜１８に配線
層１７に達する接続孔１９を形成する。
【０１１１】この時、本実施の形態では、配線層１７間
の絶縁膜の最上層に、例えば、環状フッ素化合物とシロ
キサンの共重合体からなる絶縁膜１８のエッチング時に
エッチング耐性を有する、例えば、ポリアリールエーテ
ルからなる有機低誘電率膜１５を設けている。従って、
図示の如く、フォトリソグラフィーによる接続孔１９の
位置が多少ずれた場合でも、そのエッチング時に有機低
誘電率膜１５がエッチングストッパーとして機能するの
で、接続孔１９が配線層１７間の絶縁膜中にまで達して
形成されることが無い。この結果、後に接続孔１９内に
埋め込まれる導電材料により配線層１７間の距離が実質
的に狭められて配線間容量が不測に増大することが防止
される。また、配線層１７間に侵入した導電材料による
配線層１７間の短絡も防止される。
の絶縁膜の最上層に、例えば、環状フッ素化合物とシロ
キサンの共重合体からなる絶縁膜１８のエッチング時に
エッチング耐性を有する、例えば、ポリアリールエーテ
ルからなる有機低誘電率膜１５を設けている。従って、
図示の如く、フォトリソグラフィーによる接続孔１９の
位置が多少ずれた場合でも、そのエッチング時に有機低
誘電率膜１５がエッチングストッパーとして機能するの
で、接続孔１９が配線層１７間の絶縁膜中にまで達して
形成されることが無い。この結果、後に接続孔１９内に
埋め込まれる導電材料により配線層１７間の距離が実質
的に狭められて配線間容量が不測に増大することが防止
される。また、配線層１７間に侵入した導電材料による
配線層１７間の短絡も防止される。
【０１１２】次に、図２（ｃ）に示すように、接続孔１
９内を、例えば、ポリシリコンやタングステン（Ｗ）等
の導電材料からなるプラグ２０により埋め込む。即ち、
接続孔１９内を埋め込むように絶縁膜１８上の全面に、
例えば、ＣＶＤ法やスパッタ法により、プラグ２０を構
成する導電材料を成膜した後、例えば、エッチバック法
やＣＭＰ法により、接続孔１９内以外の部分の導電材料
を除去する。
９内を、例えば、ポリシリコンやタングステン（Ｗ）等
の導電材料からなるプラグ２０により埋め込む。即ち、
接続孔１９内を埋め込むように絶縁膜１８上の全面に、
例えば、ＣＶＤ法やスパッタ法により、プラグ２０を構
成する導電材料を成膜した後、例えば、エッチバック法
やＣＭＰ法により、接続孔１９内以外の部分の導電材料
を除去する。
【０１１３】この後、図示は省略するが、絶縁膜１８上
に、プラグ２０に接続するパターンで上層配線層を形成
する。なお、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又
はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を直
接接続孔１９内に埋め込むようにして、上層配線層を形
成しても良い。
に、プラグ２０に接続するパターンで上層配線層を形成
する。なお、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又
はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を直
接接続孔１９内に埋め込むようにして、上層配線層を形
成しても良い。
【０１１４】以上に説明した第３の実施の形態では、配
線層１７間の絶縁膜及び接続孔１９間の絶縁膜に、夫
々、ＳｉＯ2 よりも比誘電率の低い有機低誘電率材料を
用いているので、配線間容量が低減され、この結果、配
線間隔を縮小化することができて、高集積化が達成され
る。
線層１７間の絶縁膜及び接続孔１９間の絶縁膜に、夫
々、ＳｉＯ2 よりも比誘電率の低い有機低誘電率材料を
用いているので、配線間容量が低減され、この結果、配
線間隔を縮小化することができて、高集積化が達成され
る。
【０１１５】なお、この第３の実施の形態において、比
較的間隔の広い接続孔１９間の絶縁膜１８には、上述し
た第１の実施の形態と同様のＳｉＯ2 系の絶縁膜を用い
ても良い。その場合、既述したエッチング条件（３）で
のＳｉＯ2 のエッチングレートは約４００ｎｍ／分であ
るので、例えば、〔化１〕〜〔化４〕の材料で構成され
た有機低誘電率膜１５はこのＳｉＯ2 に対するエッチン
グストッパーとしても充分に機能し、従って、上述した
と同様の効果が得られる。また、この絶縁膜８の部分
を、上述した〔化５〕〜〔化１３〕の有機低誘電率材料
とＳｉＯ2 系の絶縁膜との積層構造にしても良い。
較的間隔の広い接続孔１９間の絶縁膜１８には、上述し
た第１の実施の形態と同様のＳｉＯ2 系の絶縁膜を用い
ても良い。その場合、既述したエッチング条件（３）で
のＳｉＯ2 のエッチングレートは約４００ｎｍ／分であ
るので、例えば、〔化１〕〜〔化４〕の材料で構成され
た有機低誘電率膜１５はこのＳｉＯ2 に対するエッチン
グストッパーとしても充分に機能し、従って、上述した
と同様の効果が得られる。また、この絶縁膜８の部分
を、上述した〔化５〕〜〔化１３〕の有機低誘電率材料
とＳｉＯ2 系の絶縁膜との積層構造にしても良い。
【０１１６】更に、例えば、絶縁膜１４を、有機低誘電
率材料又はＳｉＯ2 系の絶縁膜１８に対し充分なエッチ
ング選択比がとれる有機低誘電率材料で構成したような
場合には、有機低誘電率膜１５を省略することができ
る。
率材料又はＳｉＯ2 系の絶縁膜１８に対し充分なエッチ
ング選択比がとれる有機低誘電率材料で構成したような
場合には、有機低誘電率膜１５を省略することができ
る。
【０１１７】この第３の実施の形態では、配線層１７と
シリコン基板１１との間の層間絶縁膜にも、例えば、環
状フッ素化合物とシロキサンの共重合体からなる下地絶
縁膜１２と、例えば、ポリアリールエーテルからなる有
機低誘電率膜１３を用いている。従って、この層間絶縁
膜にＳｉＯ2 系の絶縁膜を用いた場合に比し、この層間
絶縁膜の比誘電率が低くなって、層間容量が小さくな
る。この結果、この層間絶縁膜の膜厚を小さくすること
が可能となり、多層配線化に有利になる。
シリコン基板１１との間の層間絶縁膜にも、例えば、環
状フッ素化合物とシロキサンの共重合体からなる下地絶
縁膜１２と、例えば、ポリアリールエーテルからなる有
機低誘電率膜１３を用いている。従って、この層間絶縁
膜にＳｉＯ2 系の絶縁膜を用いた場合に比し、この層間
絶縁膜の比誘電率が低くなって、層間容量が小さくな
る。この結果、この層間絶縁膜の膜厚を小さくすること
が可能となり、多層配線化に有利になる。
【０１１８】例えば、図１１に示すように、シリコン基
板１００上に、第１層１０１として膜厚約８００ｎｍの
ＳｉＯ2 膜を形成し、第２層１０２として膜厚約１００
ｎｍの窒化シリコン膜を形成した試料Ａ、第１層１０１
として膜厚約８００ｎｍの環状フッ素化合物・シロキサ
ン共重合体を形成し、第２層１０２として膜厚約１００
ｎｍの窒化シリコン膜を形成した試料Ｂ、及び、第１層
１０１として膜厚約８００ｎｍの環状フッ素化合物・シ
ロキサン共重合体を形成し、第２層１０２として膜厚約
１００ｎｍのポリアリールエーテルを形成した試料Ｃの
夫々の積層膜の比誘電率を測定した結果を下記に示す。
板１００上に、第１層１０１として膜厚約８００ｎｍの
ＳｉＯ2 膜を形成し、第２層１０２として膜厚約１００
ｎｍの窒化シリコン膜を形成した試料Ａ、第１層１０１
として膜厚約８００ｎｍの環状フッ素化合物・シロキサ
ン共重合体を形成し、第２層１０２として膜厚約１００
ｎｍの窒化シリコン膜を形成した試料Ｂ、及び、第１層
１０１として膜厚約８００ｎｍの環状フッ素化合物・シ
ロキサン共重合体を形成し、第２層１０２として膜厚約
１００ｎｍのポリアリールエーテルを形成した試料Ｃの
夫々の積層膜の比誘電率を測定した結果を下記に示す。
【０１１９】この結果から、従来多用されている試料Ａ
の酸化シリコン／窒化シリコンの組み合わせに比し、試
料Ｃの環状フッ素化合物・シロキサン共重合体／ポリア
リールエーテルの組み合わせは、その比誘電率が大きく
低下することが分かる。
の酸化シリコン／窒化シリコンの組み合わせに比し、試
料Ｃの環状フッ素化合物・シロキサン共重合体／ポリア
リールエーテルの組み合わせは、その比誘電率が大きく
低下することが分かる。
【０１２０】なお、配線層１７とシリコン基板１１との
間の層間容量がそれほど問題にならない場合には、上述
した有機低誘電率材料の代わりに第１の実施の形態と同
様のＳｉＯ2 系の下地絶縁膜１２を用いても良い。ま
た、下地絶縁膜１２の部分を、有機低誘電率材料とＳｉ
Ｏ2 系の絶縁膜の積層構造にしても良い。
間の層間容量がそれほど問題にならない場合には、上述
した有機低誘電率材料の代わりに第１の実施の形態と同
様のＳｉＯ2 系の下地絶縁膜１２を用いても良い。ま
た、下地絶縁膜１２の部分を、有機低誘電率材料とＳｉ
Ｏ2 系の絶縁膜の積層構造にしても良い。
【０１２１】〔第４の実施の形態〕次に、図６及び図７
を参照して、本発明の第４の実施の形態を説明する。こ
の第４の実施の形態において、上述した第１〜第３の実
施の形態に対応する部位には、上述した第１〜第３の実
施の形態と同一の符号を付す。
を参照して、本発明の第４の実施の形態を説明する。こ
の第４の実施の形態において、上述した第１〜第３の実
施の形態に対応する部位には、上述した第１〜第３の実
施の形態と同一の符号を付す。
【０１２２】図６（ａ）に示すように、この第４の実施
の形態では、既述した第１又は第３の実施の形態の図１
（ｃ）までの工程を行った後、有機低誘電率膜１５上及
び配線層１７上に形成する絶縁膜１８として、下層２
１、エッチングストッパー層２２及び上層２３の３層構
造の膜を形成する。
の形態では、既述した第１又は第３の実施の形態の図１
（ｃ）までの工程を行った後、有機低誘電率膜１５上及
び配線層１７上に形成する絶縁膜１８として、下層２
１、エッチングストッパー層２２及び上層２３の３層構
造の膜を形成する。
【０１２３】この時、下層２１及び上層２３には、夫
々、既述した〔化５〕〜〔化１３〕の有機低誘電率材料
やＳｉＯ2 系の絶縁膜を用いることができる。一方、エ
ッチングストッパー層２２には、例えば、既述した〔化
１〕〜〔化４〕の有機低誘電率材料を用いることができ
る。
々、既述した〔化５〕〜〔化１３〕の有機低誘電率材料
やＳｉＯ2 系の絶縁膜を用いることができる。一方、エ
ッチングストッパー層２２には、例えば、既述した〔化
１〕〜〔化４〕の有機低誘電率材料を用いることができ
る。
【０１２４】次に、図６（ｂ）に示すように、絶縁膜１
８の上層２３上にレジスト膜２４を形成し、フォトリソ
グラフィーによりこのレジスト膜２４をパターニングし
て、配線層１７に対する接続孔（ビアホール）を形成す
る領域上のレジスト膜２４の部分に開口を形成する。し
かる後、このレジスト膜２４をエッチングマスクとして
用いて、絶縁膜１８の上層２３、エッチングストッパー
層２２及び下層２１を順次エッチングし、図示の如く、
絶縁膜１８に配線層１７に達する接続孔１９を形成す
る。この時、接続孔１９の形成位置が多少ずれた場合で
も、有機低誘電率膜１５が、絶縁膜１８の下層２１のエ
ッチング時のエッチングストッパーとして機能するの
で、配線層１７間の絶縁膜１４が不測にエッチングされ
ることが防止される。
８の上層２３上にレジスト膜２４を形成し、フォトリソ
グラフィーによりこのレジスト膜２４をパターニングし
て、配線層１７に対する接続孔（ビアホール）を形成す
る領域上のレジスト膜２４の部分に開口を形成する。し
かる後、このレジスト膜２４をエッチングマスクとして
用いて、絶縁膜１８の上層２３、エッチングストッパー
層２２及び下層２１を順次エッチングし、図示の如く、
絶縁膜１８に配線層１７に達する接続孔１９を形成す
る。この時、接続孔１９の形成位置が多少ずれた場合で
も、有機低誘電率膜１５が、絶縁膜１８の下層２１のエ
ッチング時のエッチングストッパーとして機能するの
で、配線層１７間の絶縁膜１４が不測にエッチングされ
ることが防止される。
【０１２５】次に、図７（ａ）に示すように、レジスト
膜２４をアッシング等により除去した後、絶縁膜１８の
上層２３上に別のレジスト膜２５を形成する。そして、
フォトリソグラフィーによりこのレジスト膜２５をパタ
ーニングして、接続孔１９の部分を含む上層配線パター
ンの開口をこのレジスト膜２５に形成する。しかる後、
このレジスト膜２５をエッチングマスクとして用いて、
絶縁膜１８の上層２３をエッチングし、絶縁膜１８の上
層２３に上層配線パターンの溝２６を形成する。
膜２４をアッシング等により除去した後、絶縁膜１８の
上層２３上に別のレジスト膜２５を形成する。そして、
フォトリソグラフィーによりこのレジスト膜２５をパタ
ーニングして、接続孔１９の部分を含む上層配線パター
ンの開口をこのレジスト膜２５に形成する。しかる後、
このレジスト膜２５をエッチングマスクとして用いて、
絶縁膜１８の上層２３をエッチングし、絶縁膜１８の上
層２３に上層配線パターンの溝２６を形成する。
【０１２６】この時、異方性の強いエッチングを行え
ば、エッチングストッパー層２２の存在により絶縁膜１
８の下層２１がエッチングされることは殆ど無い。従っ
て、図示の如く、接続孔１９に連続した溝２６が良好な
形状で形成される。
ば、エッチングストッパー層２２の存在により絶縁膜１
８の下層２１がエッチングされることは殆ど無い。従っ
て、図示の如く、接続孔１９に連続した溝２６が良好な
形状で形成される。
【０１２７】次に、図７（ｂ）に示すように、接続孔１
９及び溝２６内を埋め込むように、例えば、Ａｌ−Ｃｕ
合金等のＡｌ系合金又はＣｕ、Ａｇ、Ａｕ等を主成分と
する上層配線材料を全面に形成し、例えば、ＣＭＰ法に
より、接続孔１９及び溝２６内以外の部分の上層配線材
料を除去する。これにより、接続孔１９及び溝２６内に
埋め込まれた上層の配線層２７が形成される。なお、上
層配線材料を除去する方法は、エッチバック法でも良
い。
９及び溝２６内を埋め込むように、例えば、Ａｌ−Ｃｕ
合金等のＡｌ系合金又はＣｕ、Ａｇ、Ａｕ等を主成分と
する上層配線材料を全面に形成し、例えば、ＣＭＰ法に
より、接続孔１９及び溝２６内以外の部分の上層配線材
料を除去する。これにより、接続孔１９及び溝２６内に
埋め込まれた上層の配線層２７が形成される。なお、上
層配線材料を除去する方法は、エッチバック法でも良
い。
【０１２８】この第４の実施の形態によれば、接続孔と
溝を配線材料で同時に埋め込むいわゆるデュアルダマシ
ン法により、上層の配線層２７を簡便に形成することが
できる。
溝を配線材料で同時に埋め込むいわゆるデュアルダマシ
ン法により、上層の配線層２７を簡便に形成することが
できる。
【０１２９】〔第５の実施の形態〕次に、図８及び図９
を参照して、本発明の第５の実施の形態を説明する。こ
の第５の実施の形態において、上述した第１〜第４の実
施の形態に対応する部位には、上述した第１〜第４の実
施の形態と同一の符号を付す。
を参照して、本発明の第５の実施の形態を説明する。こ
の第５の実施の形態において、上述した第１〜第４の実
施の形態に対応する部位には、上述した第１〜第４の実
施の形態と同一の符号を付す。
【０１３０】図８（ａ）に示すように、この第５の実施
の形態では、既述した第１又は第３の実施の形態の図１
（ｃ）までの工程を行った後、有機低誘電率膜１５上及
び配線層１７上に形成する絶縁膜１８として、下層２１
及び上層２３の２層構造の膜を形成する。
の形態では、既述した第１又は第３の実施の形態の図１
（ｃ）までの工程を行った後、有機低誘電率膜１５上及
び配線層１７上に形成する絶縁膜１８として、下層２１
及び上層２３の２層構造の膜を形成する。
【０１３１】この時、下層２１は、この下層２１のエッ
チング時に有機低誘電率膜１５をエッチングストッパー
として用い得る材料で構成する。また、上層２３は、こ
の上層２３のエッチング時に下層２１をエッチングスト
ッパーとして用い得る材料で構成する。例えば、既述し
たエッチング条件（３）でエッチングを行う場合、下層
２１を、既述した〔化１１〕の材料で構成し、上層２３
を、既述した〔化６〕の材料で構成すれば、それらの間
で比較的大きなエッチング選択比をとることができる。
また、下層２１及び上層２３の一方を〔化５〕〜〔化１
３〕の有機低誘電率材料で、他方をＳｉＯ2 系の絶縁膜
で構成することもできる。
チング時に有機低誘電率膜１５をエッチングストッパー
として用い得る材料で構成する。また、上層２３は、こ
の上層２３のエッチング時に下層２１をエッチングスト
ッパーとして用い得る材料で構成する。例えば、既述し
たエッチング条件（３）でエッチングを行う場合、下層
２１を、既述した〔化１１〕の材料で構成し、上層２３
を、既述した〔化６〕の材料で構成すれば、それらの間
で比較的大きなエッチング選択比をとることができる。
また、下層２１及び上層２３の一方を〔化５〕〜〔化１
３〕の有機低誘電率材料で、他方をＳｉＯ2 系の絶縁膜
で構成することもできる。
【０１３２】次に、図８（ｂ）に示すように、絶縁膜１
８の上層２３上にレジスト膜２４を形成し、フォトリソ
グラフィーによりこのレジスト膜２４をパターニングし
て、配線層１７に対する接続孔（ビアホール）を形成す
る領域上のレジスト膜２４の部分に開口を形成する。し
かる後、このレジスト膜２４をエッチングマスクとして
用いて、絶縁膜１８の上層２３及び下層２１を順次エッ
チングし、図示の如く、絶縁膜１８に配線層１７に達す
る接続孔１９を形成する。この時、接続孔１９の形成位
置が多少ずれた場合でも、有機低誘電率膜１５が、絶縁
膜１８の下層２１のエッチング時のエッチングストッパ
ーとして機能するので、配線層１７間の絶縁膜１４が不
測にエッチングされることが防止される。
８の上層２３上にレジスト膜２４を形成し、フォトリソ
グラフィーによりこのレジスト膜２４をパターニングし
て、配線層１７に対する接続孔（ビアホール）を形成す
る領域上のレジスト膜２４の部分に開口を形成する。し
かる後、このレジスト膜２４をエッチングマスクとして
用いて、絶縁膜１８の上層２３及び下層２１を順次エッ
チングし、図示の如く、絶縁膜１８に配線層１７に達す
る接続孔１９を形成する。この時、接続孔１９の形成位
置が多少ずれた場合でも、有機低誘電率膜１５が、絶縁
膜１８の下層２１のエッチング時のエッチングストッパ
ーとして機能するので、配線層１７間の絶縁膜１４が不
測にエッチングされることが防止される。
【０１３３】次に、図９（ａ）に示すように、レジスト
膜２４をアッシング等により除去した後、絶縁膜１８の
上層２３上に別のレジスト膜２５を形成する。そして、
フォトリソグラフィーによりこのレジスト膜２５をパタ
ーニングして、接続孔１９の部分を含む上層配線パター
ンの開口をこのレジスト膜２５に形成する。しかる後、
このレジスト膜２５をエッチングマスクとして用い且つ
絶縁膜１８の下層２１をエッチングストッパーとして用
いて、絶縁膜１８の上層２３をエッチングし、絶縁膜１
８の上層２３に上層配線パターンの溝２６を形成する。
膜２４をアッシング等により除去した後、絶縁膜１８の
上層２３上に別のレジスト膜２５を形成する。そして、
フォトリソグラフィーによりこのレジスト膜２５をパタ
ーニングして、接続孔１９の部分を含む上層配線パター
ンの開口をこのレジスト膜２５に形成する。しかる後、
このレジスト膜２５をエッチングマスクとして用い且つ
絶縁膜１８の下層２１をエッチングストッパーとして用
いて、絶縁膜１８の上層２３をエッチングし、絶縁膜１
８の上層２３に上層配線パターンの溝２６を形成する。
【０１３４】次に、図９（ｂ）に示すように、接続孔１
９及び溝２６内を埋め込むように、例えば、Ａｌ−Ｃｕ
合金等のＡｌ系合金又はＣｕ、Ａｇ、Ａｕ等を主成分と
する上層配線材料を全面に形成し、例えば、ＣＭＰ法に
より、接続孔１９及び溝２６内以外の部分の上層配線材
料を除去する。これにより、接続孔１９及び溝２６内に
埋め込まれた上層の配線層２７が形成される。なお、上
層配線材料を除去する方法は、エッチバック法でも良
い。
９及び溝２６内を埋め込むように、例えば、Ａｌ−Ｃｕ
合金等のＡｌ系合金又はＣｕ、Ａｇ、Ａｕ等を主成分と
する上層配線材料を全面に形成し、例えば、ＣＭＰ法に
より、接続孔１９及び溝２６内以外の部分の上層配線材
料を除去する。これにより、接続孔１９及び溝２６内に
埋め込まれた上層の配線層２７が形成される。なお、上
層配線材料を除去する方法は、エッチバック法でも良
い。
【０１３５】この第５の実施の形態によっても、上述し
た第４の実施の形態と同様、いわゆるデュアルダマシン
法により、上層の配線層２７を簡便に形成することがで
きる。しかも、この第５の実施の形態では、上述した第
４の実施の形態と比較して絶縁膜１８の積層数が少なく
て済むので、その製造プロセスが簡略化される。
た第４の実施の形態と同様、いわゆるデュアルダマシン
法により、上層の配線層２７を簡便に形成することがで
きる。しかも、この第５の実施の形態では、上述した第
４の実施の形態と比較して絶縁膜１８の積層数が少なく
て済むので、その製造プロセスが簡略化される。
【０１３６】〔第６の実施の形態〕次に、図１０を参照
して、本発明の第６の実施の形態を説明する。この第６
の実施の形態において、上述した第１の実施の形態に対
応する部位には、上述した第１の実施の形態と同一の符
号を付す。
して、本発明の第６の実施の形態を説明する。この第６
の実施の形態において、上述した第１の実施の形態に対
応する部位には、上述した第１の実施の形態と同一の符
号を付す。
【０１３７】図１０（ａ）に示すように、この第６の実
施の形態では、シリコン基板１上に形成する下地絶縁膜
１２を、膜厚１００ｎｍ程度のＳｉＯ2 膜２８、例え
ば、〔化５〕〜〔化１３〕の材料からなる膜厚８００ｎ
ｍ程度の有機低誘電率膜２９及び膜厚１００ｎｍ程度の
ＳｉＯ2 膜３０の３層構造とし、絶縁膜１８も、同様
に、膜厚１００ｎｍ程度のＳｉＯ2 膜３１、例えば、
〔化５〕〜〔化１３〕の材料からなる膜厚８００ｎｍ程
度の有機低誘電率膜３２及び膜厚１００ｎｍ程度のＳｉ
Ｏ2 膜３３の３層構造としている。
施の形態では、シリコン基板１上に形成する下地絶縁膜
１２を、膜厚１００ｎｍ程度のＳｉＯ2 膜２８、例え
ば、〔化５〕〜〔化１３〕の材料からなる膜厚８００ｎ
ｍ程度の有機低誘電率膜２９及び膜厚１００ｎｍ程度の
ＳｉＯ2 膜３０の３層構造とし、絶縁膜１８も、同様
に、膜厚１００ｎｍ程度のＳｉＯ2 膜３１、例えば、
〔化５〕〜〔化１３〕の材料からなる膜厚８００ｎｍ程
度の有機低誘電率膜３２及び膜厚１００ｎｍ程度のＳｉ
Ｏ2 膜３３の３層構造としている。
【０１３８】このように、シリコン基板１１と有機低誘
電率膜２９の間、有機低誘電率膜２９と１３の間、有機
低誘電率膜１３と３２の間、及び、有機低誘電率膜３２
と１５の間に夫々ＳｉＯ2 膜２８、３０、３１及び３３
を介在させることにより、各有機低誘電率膜２９、１
３、３２、１５の膜剥がれを防止する。なお、これらの
ＳｉＯ2 膜２８、３０、３１、３３は、層間絶縁膜の比
誘電率を高くするので、できるだけ薄く、例えば、１０
０ｎｍ以下の膜厚に形成するのが好ましい。
電率膜２９の間、有機低誘電率膜２９と１３の間、有機
低誘電率膜１３と３２の間、及び、有機低誘電率膜３２
と１５の間に夫々ＳｉＯ2 膜２８、３０、３１及び３３
を介在させることにより、各有機低誘電率膜２９、１
３、３２、１５の膜剥がれを防止する。なお、これらの
ＳｉＯ2 膜２８、３０、３１、３３は、層間絶縁膜の比
誘電率を高くするので、できるだけ薄く、例えば、１０
０ｎｍ以下の膜厚に形成するのが好ましい。
【０１３９】次に、図１０（ｂ）に示すように、フォト
リソグラフィー及びエッチングにより、有機低誘電率膜
５、ＳｉＯ2 膜３３、有機低誘電率膜３２及びＳｉＯ2
膜３１に、配線パターンの溝１６を形成する。この時、
ＳｉＯ2 膜３１のエッチング時に有機低誘電率膜１３が
エッチングストッパーとして機能するので、この溝１６
形成のためのエッチングを簡便に制御することができ
る。
リソグラフィー及びエッチングにより、有機低誘電率膜
５、ＳｉＯ2 膜３３、有機低誘電率膜３２及びＳｉＯ2
膜３１に、配線パターンの溝１６を形成する。この時、
ＳｉＯ2 膜３１のエッチング時に有機低誘電率膜１３が
エッチングストッパーとして機能するので、この溝１６
形成のためのエッチングを簡便に制御することができ
る。
【０１４０】次に、図１０（ｃ）に示すように、上述し
た第１又は第３の実施の形態と同様、接続孔１９内を、
例えば、ポリシリコンやタングステン（Ｗ）等の導電材
料からなるプラグ２０により埋め込む。即ち、接続孔１
９内を埋め込むように絶縁膜１８上の全面に、例えば、
ＣＶＤ法やスパッタ法により、プラグ２０を構成する導
電材料を成膜した後、例えば、エッチバック法やＣＭＰ
法により、接続孔１９内以外の部分の導電材料を除去す
る。
た第１又は第３の実施の形態と同様、接続孔１９内を、
例えば、ポリシリコンやタングステン（Ｗ）等の導電材
料からなるプラグ２０により埋め込む。即ち、接続孔１
９内を埋め込むように絶縁膜１８上の全面に、例えば、
ＣＶＤ法やスパッタ法により、プラグ２０を構成する導
電材料を成膜した後、例えば、エッチバック法やＣＭＰ
法により、接続孔１９内以外の部分の導電材料を除去す
る。
【０１４１】この後、図示は省略するが、絶縁膜１８上
に、プラグ２０に接続するパターンで上層配線層を形成
する。なお、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又
はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を直
接接続孔１９内に埋め込むようにして、上層配線層を形
成しても良い。
に、プラグ２０に接続するパターンで上層配線層を形成
する。なお、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又
はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を直
接接続孔１９内に埋め込むようにして、上層配線層を形
成しても良い。
【０１４２】この第６の実施の形態でも、特に、近接配
置される配線層１７間の絶縁膜の主要部分に、ＳｉＯ2
よりも比誘電率の低い有機低誘電率膜３２を用いている
ので、配線間容量が低減され、この結果、配線間隔を縮
小化することができて、高集積化が達成される。
置される配線層１７間の絶縁膜の主要部分に、ＳｉＯ2
よりも比誘電率の低い有機低誘電率膜３２を用いている
ので、配線間容量が低減され、この結果、配線間隔を縮
小化することができて、高集積化が達成される。
【０１４３】また、配線層１７とシリコン基板１１との
間の層間絶縁膜の主要部分にも、ＳｉＯ2 よりも比誘電
率の低い有機低誘電率膜２９を用いているので、この層
間絶縁膜を主としてＳｉＯ2 系の絶縁膜により構成した
場合に比し、この層間絶縁膜の比誘電率が低くなって、
層間容量が小さくなる。この結果、この層間絶縁膜の膜
厚を小さくすることが可能となり、多層配線化に有利に
なる。
間の層間絶縁膜の主要部分にも、ＳｉＯ2 よりも比誘電
率の低い有機低誘電率膜２９を用いているので、この層
間絶縁膜を主としてＳｉＯ2 系の絶縁膜により構成した
場合に比し、この層間絶縁膜の比誘電率が低くなって、
層間容量が小さくなる。この結果、この層間絶縁膜の膜
厚を小さくすることが可能となり、多層配線化に有利に
なる。
【０１４４】なお、以上に説明した各実施の形態では、
上層と下層の２層の積層配線構造を説明したが、配線の
積層数は３層以上であっても良い。また、その場合、上
述した各実施の形態における下層配線１７は、基板１１
から数えて１層目の配線、２層目の配線、３層目の配
線、…、のいずれであっても良い。
上層と下層の２層の積層配線構造を説明したが、配線の
積層数は３層以上であっても良い。また、その場合、上
述した各実施の形態における下層配線１７は、基板１１
から数えて１層目の配線、２層目の配線、３層目の配
線、…、のいずれであっても良い。
【０１４５】
【発明の効果】本発明においては、例えば、埋め込み配
線用の溝形成時のエッチングを簡便に制御するために用
いるエッチングストッパー層に、従来の窒化シリコンよ
りも比誘電率が低い有機低誘電率材料を用いているの
で、層間絶縁膜全体の比誘電率を低くすることができ
て、層間容量や配線間容量を低減することができる。こ
の結果、消費電力の増大や素子の動作速度の低下等を防
止することができて、性能の良い半導体装置を提供する
ことができる。
線用の溝形成時のエッチングを簡便に制御するために用
いるエッチングストッパー層に、従来の窒化シリコンよ
りも比誘電率が低い有機低誘電率材料を用いているの
で、層間絶縁膜全体の比誘電率を低くすることができ
て、層間容量や配線間容量を低減することができる。こ
の結果、消費電力の増大や素子の動作速度の低下等を防
止することができて、性能の良い半導体装置を提供する
ことができる。
【０１４６】また、エッチングされる絶縁層とエッチン
グストッパーとして用いる絶縁層の両方に、酸化シリコ
ンよりも比誘電率が低い有機低誘電率材料を用いること
により、例えば、層間絶縁膜の比誘電率を、酸化シリコ
ン系の層間絶縁膜に比して低くすることができ、層間容
量や配線間容量をより小さくすることができる。この結
果、例えば、層間膜の薄膜化が達成できて、多層配線化
に有利になり、また、例えば、層間膜に埋め込み形成さ
れる配線間の距離をより縮小化できるようになって、半
導体装置の高集積化に有利になる。
グストッパーとして用いる絶縁層の両方に、酸化シリコ
ンよりも比誘電率が低い有機低誘電率材料を用いること
により、例えば、層間絶縁膜の比誘電率を、酸化シリコ
ン系の層間絶縁膜に比して低くすることができ、層間容
量や配線間容量をより小さくすることができる。この結
果、例えば、層間膜の薄膜化が達成できて、多層配線化
に有利になり、また、例えば、層間膜に埋め込み形成さ
れる配線間の距離をより縮小化できるようになって、半
導体装置の高集積化に有利になる。
【０１４７】更に、下層配線間の絶縁膜上に、その上の
層間絶縁膜のエッチング時にエッチングストッパーとし
て機能する有機低誘電率膜を設けることにより、下層配
線に対する接続孔の形成位置が多少ずれた場合でも、そ
の接続孔形成時のエッチングで下層配線間の絶縁膜が不
測にエッチングされることが防止され、下層配線の配線
間容量の増大や下層配線間の短絡が防止される。この結
果、信頼性の高い半導体装置を提供することができる。
層間絶縁膜のエッチング時にエッチングストッパーとし
て機能する有機低誘電率膜を設けることにより、下層配
線に対する接続孔の形成位置が多少ずれた場合でも、そ
の接続孔形成時のエッチングで下層配線間の絶縁膜が不
測にエッチングされることが防止され、下層配線の配線
間容量の増大や下層配線間の短絡が防止される。この結
果、信頼性の高い半導体装置を提供することができる。
【図１】本発明の第１及び第３の実施の形態による半導
体装置の製造方法を工程順に示す断面図である。
体装置の製造方法を工程順に示す断面図である。
【図２】本発明の第１及び第３の実施の形態による半導
体装置の製造方法を工程順に示す断面図である。
体装置の製造方法を工程順に示す断面図である。
【図３】本発明の第２の実施の形態による半導体装置の
製造方法を工程順に示す断面図である。
製造方法を工程順に示す断面図である。
【図４】本発明の第２の実施の形態による半導体装置の
製造方法を工程順に示す断面図である。
製造方法を工程順に示す断面図である。
【図５】本発明の第２の実施の形態による半導体装置の
製造方法を工程順に示す断面図である。
製造方法を工程順に示す断面図である。
【図６】本発明の第４の実施の形態による半導体装置の
製造方法を工程順に示す断面図である。
製造方法を工程順に示す断面図である。
【図７】本発明の第４の実施の形態による半導体装置の
製造方法を工程順に示す断面図である。
製造方法を工程順に示す断面図である。
【図８】本発明の第５の実施の形態による半導体装置の
製造方法を工程順に示す断面図である。
製造方法を工程順に示す断面図である。
【図９】本発明の第５の実施の形態による半導体装置の
製造方法を工程順に示す断面図である。
製造方法を工程順に示す断面図である。
【図１０】本発明の第６の実施の形態による半導体装置
の製造方法を工程順に示す断面図である。
の製造方法を工程順に示す断面図である。
【図１１】比誘電率の測定実験に用いた積層構造膜を示
す断面図である。
す断面図である。
１１…シリコン基板、１２…下地絶縁膜、１３、１５…
有機低誘電率膜、１４、１８…絶縁膜、１６、２６…
溝、１７、２７…配線層、１９…接続孔（ビアホー
ル）、２０…プラグ、２１…下層、２２…エッチングス
トッパー層、２３…上層、２４、２５…レジスト膜、２
８、３０、３１、３３…ＳｉＯ2 膜、２９、３２…有機
低誘電率膜
有機低誘電率膜、１４、１８…絶縁膜、１６、２６…
溝、１７、２７…配線層、１９…接続孔（ビアホー
ル）、２０…プラグ、２１…下層、２２…エッチングス
トッパー層、２３…上層、２４、２５…レジスト膜、２
８、３０、３１、３３…ＳｉＯ2 膜、２９、３２…有機
低誘電率膜
Claims (70)
- 【請求項１】 第１の絶縁層と、 前記第１の絶縁層の下に設けられ、窒化シリコンよりも
比誘電率が低く且つ前記第１の絶縁層のエッチング時に
エッチング耐性を有する有機低誘電率材料からなる第２
の絶縁層と、を備えた、半導体装置。 - 【請求項２】 前記第１の絶縁層が、主として酸化シリ
コンで構成されている、請求項１に記載の半導体装置。 - 【請求項３】 前記有機低誘電率材料が、酸化シリコン
よりも比誘電率が低い材料で構成されている、請求項２
に記載の半導体装置。 - 【請求項４】 前記有機低誘電率材料が、ポリアリール
エーテル、ポリ−ｐ−キシレン、ポリイミド及びポリナ
フタレンからなる群より選ばれた少なくとも１種で構成
されている、請求項３に記載の半導体装置。 - 【請求項５】 前記第１の絶縁層に前記第２の絶縁層に
達する溝が形成され、その溝の内部に配線層が埋め込ま
れている、請求項１に記載の半導体装置。 - 【請求項６】 前記第１の絶縁層の上に第３の絶縁層が
形成され、前記第１及び第３の絶縁層を貫通して前記溝
が形成され、前記第３の絶縁層及び前記配線層の上に第
４の絶縁層が形成され、前記第３の絶縁層が、窒化シリ
コンよりも比誘電率が低く且つ前記第４の絶縁層のエッ
チング時にエッチング耐性を有する第２の有機低誘電率
材料からなっている、請求項５に記載の半導体装置。 - 【請求項７】 前記第４の絶縁層が、主として酸化シリ
コンで構成されている、請求項６に記載の半導体装置。 - 【請求項８】 前記第２の有機低誘電率材料が、酸化シ
リコンよりも比誘電率が低い材料で構成されている、請
求項７に記載の半導体装置。 - 【請求項９】 前記第２の有機低誘電率材料が、ポリア
リールエーテル、ポリ−ｐ−キシレン、ポリイミド及び
ポリナフタレンからなる群より選ばれた少なくとも１種
で構成されている、請求項８に記載の半導体装置。 - 【請求項１０】 前記第４の絶縁層に前記配線層に達す
る接続孔が設けられ、その接続孔が導電材料により埋め
込まれている、請求項６に記載の半導体装置。 - 【請求項１１】 前記第３の絶縁層及び前記配線層の上
に第５の絶縁層が形成され、その第５の絶縁層の上に第
６の絶縁層が形成され、前記第５の絶縁層が、窒化シリ
コンよりも比誘電率が低く且つ前記第６の絶縁層のエッ
チング時にエッチング耐性を有する第３の有機低誘電率
材料からなり、且つ、前記第３の絶縁層が、前記第５の
絶縁層のエッチング時にエッチング耐性を有する材料か
らなる、請求項５に記載の半導体装置。 - 【請求項１２】 前記第３及び第６の絶縁層が、いずれ
も、主として酸化シリコンで構成されている、請求項１
１に記載の半導体装置。 - 【請求項１３】 前記第３の有機低誘電率材料が、酸化
シリコンよりも比誘電率が低い材料で構成されている、
請求項１２に記載の半導体装置。 - 【請求項１４】 前記第３の有機低誘電率材料が、ポリ
アリールエーテル、ポリ−ｐ−キシレン、ポリイミド及
びポリナフタレンからなる群より選ばれた少なくとも１
種で構成されている、請求項１３に記載の半導体装置。 - 【請求項１５】 前記第５及び第６の絶縁層に前記配線
層に達する接続孔が設けられ、その接続孔が導電材料に
より埋め込まれている、請求項１１に記載の半導体装
置。 - 【請求項１６】 前記第１の絶縁層の上に、酸化シリコ
ンよりも比誘電率が低い第４の有機低誘電率材料からな
る第７の絶縁層が設けられている、請求項２に記載の半
導体装置。 - 【請求項１７】 前記第４の有機低誘電率材料が、環状
フッ素化合物とシロキサンの共重合体、ポリペンタフル
オロスチレン、変性ポリテトラフルオロエチレン、ポリ
−１，４−フルオロメチルベンゼン、フッ化ポリアリー
ルエーテル、フッ化ポリイミド、ポリフッ化ナフタレ
ン、ポリ−２，３，５，６−テトラフルオロ−ｐ−キシ
レン及びパークロロシクロアルキル系ポリマーからなる
群より選ばれた少なくとも１種で構成されている、請求
項１６に記載の半導体装置。 - 【請求項１８】 前記第７の絶縁層の上に、主として酸
化シリコンで構成された第８の絶縁層が設けられてい
る、請求項１６に記載の半導体装置。 - 【請求項１９】 前記第１及び第８の絶縁層の厚みが、
前記第７の絶縁層の厚みよりも小さい、請求項１８に記
載の半導体装置。 - 【請求項２０】 前記第１、第７及び第８の絶縁層に前
記第２の絶縁層に達する溝が形成され、その溝の内部に
配線層が埋め込まれている、請求項１９に記載の半導体
装置。 - 【請求項２１】 複数の前記溝が、少なくとも所定箇所
で並行して設けられている、請求項２０に記載の半導体
装置。 - 【請求項２２】 前記第２の絶縁層を構成する前記有機
低誘電率材料が、酸化シリコンよりも比誘電率が低い材
料で構成されている、請求項２０に記載の半導体装置。 - 【請求項２３】 前記第２の絶縁層を構成する前記有機
低誘電率材料が、ポリアリールエーテル、ポリ−ｐ−キ
シレン、ポリイミド及びポリナフタレンからなる群より
選ばれた少なくとも１種で構成されている、請求項２２
に記載の半導体装置。 - 【請求項２４】 前記第２の絶縁層の下に、主として酸
化シリコンで構成された第９の絶縁層が設けられてい
る、請求項２２に記載の半導体装置。 - 【請求項２５】 前記第９の絶縁層の下に、酸化シリコ
ンよりも比誘電率が低い第５の有機低誘電率材料からな
る第１０の絶縁層が設けられている、請求項２４に記載
の半導体装置。 - 【請求項２６】 前記第５の有機低誘電率材料が、環状
フッ素化合物とシロキサンの共重合体、ポリペンタフル
オロスチレン、変性ポリテトラフルオロエチレン、ポリ
−１，４−フルオロメチルベンゼン、フッ化ポリアリー
ルエーテル、フッ化ポリイミド、ポリフッ化ナフタレ
ン、ポリ−２，３，５，６−テトラフルオロ−ｐ−キシ
レン及びパークロロシクロアルキル系ポリマーからなる
群より選ばれた少なくとも１種で構成されている、請求
項２５に記載の半導体装置。 - 【請求項２７】 前記第１０の絶縁層の下に、主として
酸化シリコンで構成された第１１の絶縁層が設けられて
いる、請求項２５に記載の半導体装置。 - 【請求項２８】 前記第９及び第１１の絶縁層の厚み
が、前記第１０の絶縁層の厚みよりも小さい、請求項２
７に記載の半導体装置。 - 【請求項２９】 酸化シリコンよりも比誘電率が低い第
１の有機低誘電率材料からなる第１の絶縁層と、 前記第１の絶縁層の下に設けられ、酸化シリコンよりも
比誘電率が低く且つ前記第１の絶縁層のエッチング時に
エッチング耐性を有する第２の有機低誘電率材料からな
る第２の絶縁層と、を備えた、半導体装置。 - 【請求項３０】 前記第１の有機低誘電率材料が原子比
で１％以上のフッ素を含有しており、前記第２の有機低
誘電率材料が原子比で１％未満しかフッ素を含有してい
ない、請求項２９に記載の半導体装置。 - 【請求項３１】 前記第１の有機低誘電率材料が、環状
フッ素化合物とシロキサンの共重合体、ポリペンタフル
オロスチレン、変性ポリテトラフルオロエチレン、ポリ
−１，４−フルオロメチルベンゼン、フッ化ポリアリー
ルエーテル、フッ化ポリイミド、ポリフッ化ナフタレ
ン、ポリ−２，３，５，６−テトラフルオロ−ｐ−キシ
レン及びパークロロシクロアルキル系ポリマーからなる
群より選ばれた少なくとも１種で構成されている、請求
項３０に記載の半導体装置。 - 【請求項３２】 前記第２の有機低誘電率材料が、ポリ
アリールエーテル、ポリ−ｐ−キシレン、ポリイミド及
びポリナフタレンからなる群より選ばれた少なくとも１
種で構成されている、請求項３０に記載の半導体装置。 - 【請求項３３】 前記第１の絶縁層の厚みが前記第２の
絶縁層の厚みより大きい、請求項３０に記載の半導体装
置。 - 【請求項３４】 前記第１の絶縁層に前記第２の絶縁層
に達する溝が形成され、その溝の内部に配線層が埋め込
まれている、請求項２９に記載の半導体装置。 - 【請求項３５】 複数の前記溝が、少なくとも所定箇所
で並行して設けられている、請求項３４に記載の半導体
装置。 - 【請求項３６】 前記第２の絶縁層の下に、酸化シリコ
ンよりも比誘電率が低い第３の有機低誘電率材料からな
る第３の絶縁層を更に有する、請求項３４に記載の半導
体装置。 - 【請求項３７】 前記第３の有機低誘電率材料が、環状
フッ素化合物とシロキサンの共重合体、ポリペンタフル
オロスチレン、変性ポリテトラフルオロエチレン、ポリ
−１，４−フルオロメチルベンゼン、フッ化ポリアリー
ルエーテル、フッ化ポリイミド、ポリフッ化ナフタレ
ン、ポリ−２，３，５，６−テトラフルオロ−ｐ−キシ
レン及びパークロロシクロアルキル系ポリマーからなる
群より選ばれた少なくとも１種で構成されている、請求
項３６に記載の半導体装置。 - 【請求項３８】 前記第１の絶縁層の上に第４の絶縁層
が形成され、前記第１及び第４の絶縁層を貫通して前記
溝が形成され、前記第４の絶縁層及び前記配線層の上に
第５の絶縁層が形成され、前記第４の絶縁層が、酸化シ
リコンよりも比誘電率が低く且つ前記第５の絶縁層のエ
ッチング時にエッチング耐性を有する第４の有機低誘電
率材料からなっている、請求項３４に記載の半導体装
置。 - 【請求項３９】 前記第５の絶縁層が、主として酸化シ
リコンで構成されている、請求項３８に記載の半導体装
置。 - 【請求項４０】 前記第４の有機低誘電率材料が、ポリ
アリールエーテル、ポリ−ｐ−キシレン、ポリイミド及
びポリナフタレンからなる群より選ばれた少なくとも１
種で構成されている、請求項３９に記載の半導体装置。 - 【請求項４１】 前記第５の絶縁層が、酸化シリコンよ
りも比誘電率が低い第５の有機低誘電率材料からなる、
請求項３８に記載の半導体装置。 - 【請求項４２】 前記第４の有機低誘電率層が原子比で
１％未満しかフッ素を含有しておらず、前記第５の有機
低誘電率層が原子比で１％以上のフッ素を含有してい
る、請求項４１に記載の半導体装置。 - 【請求項４３】 前記第４の有機低誘電率材料が、ポリ
アリールエーテル、ポリ−ｐ−キシレン、ポリイミド及
びポリナフタレンからなる群より選ばれた少なくとも１
種で構成されている、請求項４２に記載の半導体装置。 - 【請求項４４】 前記第５の有機低誘電率材料が、環状
フッ素化合物とシロキサンの共重合体、ポリペンタフル
オロスチレン、変性ポリテトラフルオロエチレン、ポリ
−１，４−フルオロメチルベンゼン、フッ化ポリアリー
ルエーテル、フッ化ポリイミド、ポリフッ化ナフタレ
ン、ポリ−２，３，５，６−テトラフルオロ−ｐ−キシ
レン及びパークロロシクロアルキル系ポリマーからなる
群より選ばれた少なくとも１種で構成されている、請求
項４２に記載の半導体装置。 - 【請求項４５】 前記第５の絶縁層の厚みが前記第４の
絶縁層の厚みより大きい、請求項４２に記載の半導体装
置。 - 【請求項４６】 前記第５の絶縁層に前記配線層に達す
る接続孔が設けられ、その接続孔が導電材料により埋め
込まれている、請求項３８に記載の半導体装置。 - 【請求項４７】 下地層の上に、窒化シリコンよりも比
誘電率が低い第１の有機低誘電率材料からなる第１の絶
縁層を形成する工程と、 前記第１の絶縁層の上に第２の絶縁層を形成する工程
と、 前記第２の絶縁層の上に、窒化シリコンよりも比誘電率
が低い第２の有機低誘電率材料からなる第３の絶縁層を
形成する工程と、 前記第１の絶縁層をエッチングストッパーとして用い
て、前記第２及び第３の絶縁層に前記第１の絶縁層に達
する溝を形成する工程と、 前記溝内を配線材料で埋め込んだ後、前記溝内以外の部
分の前記配線材料を除去して、前記溝内に前記配線材料
からなる配線層を形成する工程と、 前記第３の絶縁層及び前記配線層の上に第４の絶縁層を
形成する工程と、 前記第３の絶縁層をエッチングストッパーとして用い
て、前記第４の絶縁層に前記配線層に達する接続孔を形
成する工程と、 前記接続孔を導電材料で埋め込む工程と、を有する半導
体装置の製造方法。 - 【請求項４８】 前記第２の絶縁層として、主として酸
化シリコンからなる絶縁層を形成する、請求項４７に記
載の半導体装置の製造方法。 - 【請求項４９】 前記第１の有機低誘電率材料として、
酸化シリコンよりも比誘電率が低い材料を用いる、請求
項４８に記載の半導体装置の製造方法。 - 【請求項５０】 前記第１の有機低誘電率材料として、
ポリアリールエーテル、ポリ−ｐ−キシレン、ポリイミ
ド及びポリナフタレンからなる群より選ばれた少なくと
も１種を用いる、請求項４９に記載の半導体装置の製造
方法。 - 【請求項５１】 前記第４の絶縁層として、主として酸
化シリコンからなる絶縁層を形成する、請求項４７に記
載の半導体装置の製造方法。 - 【請求項５２】 前記第２の有機低誘電率材料として、
酸化シリコンよりも比誘電率が低い材料を用いる、請求
項５１に記載の半導体装置の製造方法。 - 【請求項５３】 前記第２の有機低誘電率材料として、
ポリアリールエーテル、ポリ−ｐ−キシレン、ポリイミ
ド及びポリナフタレンからなる群より選ばれた少なくと
も１種を用いる、請求項５２に記載の半導体装置の製造
方法。 - 【請求項５４】 前記第２の絶縁層として、酸化シリコ
ンよりも比誘電率が低い第３の有機低誘電率材料からな
る絶縁層を形成する、請求項４７に記載の半導体装置の
製造方法。 - 【請求項５５】 前記第１の有機低誘電率材料として、
フッ素を原子比で１％未満しか含有していないものを用
いるとともに、前記第３の有機低誘電率材料として、フ
ッ素を原子比で１％以上含有したものを用い、且つ、前
記溝を形成するための前記第２の絶縁層のエッチング
を、フッ素を含有したエッチャントにより行う、請求項
５４に記載の半導体装置の製造方法。 - 【請求項５６】 前記第１の有機低誘電率材料として、
酸化シリコンよりも比誘電率が低い材料を用いる、請求
項５５に記載の半導体装置の製造方法。 - 【請求項５７】 前記第１の有機低誘電率材料として、
ポリアリールエーテル、ポリ−ｐ−キシレン、ポリイミ
ド及びポリナフタレンからなる群より選ばれた少なくと
も１種を用いる、請求項５６に記載の半導体装置の製造
方法。 - 【請求項５８】 前記第３の有機低誘電率材料として、
環状フッ素化合物とシロキサンの共重合体、ポリペンタ
フルオロスチレン、変性ポリテトラフルオロエチレン、
ポリ−１，４−フルオロメチルベンゼン、フッ化ポリア
リールエーテル、フッ化ポリイミド、ポリフッ化ナフタ
レン、ポリ−２，３，５，６−テトラフルオロ−ｐ−キ
シレン及びパークロロシクロアルキル系ポリマーからな
る群より選ばれた少なくとも１種を用いる、請求項５５
に記載の半導体装置の製造方法。 - 【請求項５９】 前記第４の絶縁層として、酸化シリコ
ンよりも比誘電率が低い第４の有機低誘電率材料からな
る絶縁層を形成する、請求項４７に記載の半導体装置の
製造方法。 - 【請求項６０】 前記第２の有機低誘電率材料として、
フッ素を原子比で１％未満しか含有していないものを用
いるとともに、前記第４の有機低誘電率材料として、フ
ッ素を原子比で１％以上含有したものを用い、且つ、前
記接続孔を形成するための前記第４の絶縁層のエッチン
グを、フッ素を含有したエッチャントにより行う、請求
項５９に記載の半導体装置の製造方法。 - 【請求項６１】 前記第２の有機低誘電率材料として、
酸化シリコンよりも比誘電率が低い材料を用いる、請求
項６０に記載の半導体装置の製造方法。 - 【請求項６２】 前記第２の有機低誘電率材料として、
ポリアリールエーテル、ポリ−ｐ−キシレン、ポリイミ
ド及びポリナフタレンからなる群より選ばれた少なくと
も１種を用いる、請求項６１に記載の半導体装置の製造
方法。 - 【請求項６３】 前記第４の有機低誘電率材料として、
環状フッ素化合物とシロキサンの共重合体、ポリペンタ
フルオロスチレン、変性ポリテトラフルオロエチレン、
ポリ−１，４−フルオロメチルベンゼン、フッ化ポリア
リールエーテル、フッ化ポリイミド、ポリフッ化ナフタ
レン、ポリ−２，３，５，６−テトラフルオロ−ｐ−キ
シレン及びパークロロシクロアルキル系ポリマーからな
る群より選ばれた少なくとも１種を用いる、請求項６０
に記載の半導体装置の製造方法。 - 【請求項６４】 下地層の上に、窒化シリコンよりも比
誘電率が低い第１の有機低誘電率材料からなる第１の絶
縁層を形成する工程と、 前記第１の絶縁層の上に第２の絶縁層を形成する工程
と、 前記第１の絶縁層をエッチングストッパーとして用い
て、前記第２の絶縁層に前記第１の絶縁層に達する溝を
形成する工程と、 前記溝内を配線材料で埋め込んだ後、前記溝内以外の部
分の前記配線材料を除去して、前記溝内に前記配線材料
からなる配線層を形成する工程と、 前記第２の絶縁層及び前記配線層の上に、窒化シリコン
よりも比誘電率が低い第２の有機低誘電率材料からなる
第３の絶縁層を形成する工程と、 前記第３の絶縁層の上に第４の絶縁層を形成する工程
と、 前記第３の絶縁層をエッチングストッパーとして用い
て、前記第４の絶縁層に前記第３の絶縁層に達する第１
の貫通孔を形成する工程と、 前記第２の絶縁層をエッチングストッパーとして用い
て、前記第３の絶縁層に、前記第１の貫通孔に連続し
て、その第１の貫通孔とともに前記配線層に達する接続
孔を構成する第２の貫通孔を形成する工程と、 前記接続孔を導電材料で埋め込む工程と、を有する半導
体装置の製造方法。 - 【請求項６５】 前記第２の絶縁層として、主として酸
化シリコンからなる絶縁層を形成する、請求項６４に記
載の半導体装置の製造方法。 - 【請求項６６】 前記第１の有機低誘電率材料として、
酸化シリコンよりも比誘電率が低い材料を用いる、請求
項６５に記載の半導体装置の製造方法。 - 【請求項６７】 前記第１の有機低誘電率材料として、
ポリアリールエーテル、ポリ−ｐ−キシレン、ポリイミ
ド及びポリナフタレンからなる群より選ばれた少なくと
も１種を用いる、請求項６６に記載の半導体装置の製造
方法。 - 【請求項６８】 前記第４の絶縁層として、主として酸
化シリコンからなる絶縁層を形成する、請求項６５に記
載の半導体装置の製造方法。 - 【請求項６９】 前記第２の有機低誘電率材料として、
酸化シリコンよりも比誘電率が低い材料を用いる、請求
項６８に記載の半導体装置の製造方法。 - 【請求項７０】 前記第２の有機低誘電率材料として、
ポリアリールエーテル、ポリ−ｐ−キシレン、ポリイミ
ド及びポリナフタレンからなる群より選ばれた少なくと
も１種を用いる、請求項６９に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11465697A JP3997494B2 (ja) | 1996-09-17 | 1997-05-02 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-244375 | 1996-09-17 | ||
| JP24437596 | 1996-09-17 | ||
| JP11465697A JP3997494B2 (ja) | 1996-09-17 | 1997-05-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150105A true JPH10150105A (ja) | 1998-06-02 |
| JP3997494B2 JP3997494B2 (ja) | 2007-10-24 |
Family
ID=26453364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11465697A Expired - Fee Related JP3997494B2 (ja) | 1996-09-17 | 1997-05-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3997494B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000025361A1 (en) * | 1998-10-26 | 2000-05-04 | Tokyo Electron Limited | Semiconductor device and manufacture thereof |
| WO2000079586A1 (fr) * | 1999-06-24 | 2000-12-28 | Hitachi, Ltd. | Procede de production de dispositif a circuit integre semi-conducteur et dispositif a circuit integre semi-conducteur |
| US6245665B1 (en) | 1998-12-09 | 2001-06-12 | Nec Corporation | Semiconductor device and method of fabricating the same |
| US6265780B1 (en) * | 1998-12-01 | 2001-07-24 | United Microelectronics Corp. | Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit |
| US6344693B1 (en) | 1999-05-18 | 2002-02-05 | Nec Corporation | Semiconductor device and method for manufacturing same |
| WO2001071802A3 (en) * | 2000-03-17 | 2002-02-07 | Advanced Micro Devices Inc | Use of organic spin on materials as a stop-layer for local interconnect, contact and via layers |
| JP2002522923A (ja) * | 1998-08-12 | 2002-07-23 | アプライド マテリアルズ インコーポレイテッド | エッチング特性が異なる誘電体層を用いてデュアルダマシンにより形成される配線 |
| JP2002526919A (ja) * | 1998-09-30 | 2002-08-20 | ラム リサーチ コーポレーション | 誘電材料をプラズマ・エッチングする方法 |
| KR100368568B1 (ko) * | 1998-12-04 | 2003-01-24 | 닛본 덴기 가부시끼가이샤 | 반도체장치 및 그 제조방법 |
| US6518191B2 (en) | 2000-05-26 | 2003-02-11 | Matsushita Electric Industrial Co., Ltd. | Method for etching organic film, method for fabricating semiconductor device and pattern formation method |
| US6730594B2 (en) | 2001-11-07 | 2004-05-04 | Renesas Technology Corp. | Method for manufacturing semiconductor device |
| US6765283B2 (en) | 2001-07-24 | 2004-07-20 | Sharp Kabushiki Kaisha | Semiconductor device with multi-layer interlayer dielectric film |
| US6828247B2 (en) | 2000-05-26 | 2004-12-07 | Matsushita Electric Industrial Co., Ltd. | Method for etching organic film, method for fabricating semiconductor device and pattern formation method |
| JP2005183697A (ja) * | 2003-12-19 | 2005-07-07 | Jsr Corp | 絶縁膜およびその形成方法、ならびに膜形成用組成物。 |
| JP2008510314A (ja) * | 2004-08-19 | 2008-04-03 | インテル・コーポレーション | 一体型の低ｋハードマスク |
| JP2008306207A (ja) * | 2008-08-06 | 2008-12-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110140204B (zh) | 2016-09-21 | 2023-04-04 | 铠侠股份有限公司 | 半导体装置及其制造方法 |
-
1997
- 1997-05-02 JP JP11465697A patent/JP3997494B2/ja not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002522923A (ja) * | 1998-08-12 | 2002-07-23 | アプライド マテリアルズ インコーポレイテッド | エッチング特性が異なる誘電体層を用いてデュアルダマシンにより形成される配線 |
| JP2002526919A (ja) * | 1998-09-30 | 2002-08-20 | ラム リサーチ コーポレーション | 誘電材料をプラズマ・エッチングする方法 |
| WO2000025361A1 (en) * | 1998-10-26 | 2000-05-04 | Tokyo Electron Limited | Semiconductor device and manufacture thereof |
| US6537904B1 (en) | 1998-10-26 | 2003-03-25 | Tokyo Electron Limited | Method for manufacturing a semiconductor device having a fluorine containing carbon inter-layer dielectric film |
| US6265780B1 (en) * | 1998-12-01 | 2001-07-24 | United Microelectronics Corp. | Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit |
| KR100368568B1 (ko) * | 1998-12-04 | 2003-01-24 | 닛본 덴기 가부시끼가이샤 | 반도체장치 및 그 제조방법 |
| US6245665B1 (en) | 1998-12-09 | 2001-06-12 | Nec Corporation | Semiconductor device and method of fabricating the same |
| US6541396B2 (en) | 1999-05-18 | 2003-04-01 | Nec Corporation | Method of manufacturing a semiconductor device using a low dielectric constant organic film grown in a vacuum above an inlaid interconnection layer |
| US6344693B1 (en) | 1999-05-18 | 2002-02-05 | Nec Corporation | Semiconductor device and method for manufacturing same |
| WO2000079586A1 (fr) * | 1999-06-24 | 2000-12-28 | Hitachi, Ltd. | Procede de production de dispositif a circuit integre semi-conducteur et dispositif a circuit integre semi-conducteur |
| KR100768363B1 (ko) * | 1999-06-24 | 2007-10-17 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치 |
| WO2001071802A3 (en) * | 2000-03-17 | 2002-02-07 | Advanced Micro Devices Inc | Use of organic spin on materials as a stop-layer for local interconnect, contact and via layers |
| US6828247B2 (en) | 2000-05-26 | 2004-12-07 | Matsushita Electric Industrial Co., Ltd. | Method for etching organic film, method for fabricating semiconductor device and pattern formation method |
| KR100708035B1 (ko) * | 2000-05-26 | 2007-04-16 | 마츠시타 덴끼 산교 가부시키가이샤 | 유기막의 에칭방법, 반도체장치의 제조방법 및 패턴형성방법 |
| US6518191B2 (en) | 2000-05-26 | 2003-02-11 | Matsushita Electric Industrial Co., Ltd. | Method for etching organic film, method for fabricating semiconductor device and pattern formation method |
| US6765283B2 (en) | 2001-07-24 | 2004-07-20 | Sharp Kabushiki Kaisha | Semiconductor device with multi-layer interlayer dielectric film |
| US6730594B2 (en) | 2001-11-07 | 2004-05-04 | Renesas Technology Corp. | Method for manufacturing semiconductor device |
| JP2005183697A (ja) * | 2003-12-19 | 2005-07-07 | Jsr Corp | 絶縁膜およびその形成方法、ならびに膜形成用組成物。 |
| JP2008510314A (ja) * | 2004-08-19 | 2008-04-03 | インテル・コーポレーション | 一体型の低ｋハードマスク |
| JP2008306207A (ja) * | 2008-08-06 | 2008-12-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3997494B2 (ja) | 2007-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7119441B2 (en) | Semiconductor interconnect structure | |
| JP3997494B2 (ja) | 半導体装置 | |
| JPH09306988A (ja) | 多層配線の形成方法 | |
| US20150255389A1 (en) | Integrated Circuit Interconnects and Methods of Making Same | |
| JP2001338978A (ja) | 半導体装置及びその製造方法 | |
| JP2000091422A (ja) | 多層配線構造の製造方法 | |
| US6426558B1 (en) | Metallurgy for semiconductor devices | |
| JP2002134612A (ja) | 半導体装置及びその製造方法 | |
| US5880030A (en) | Unlanded via structure and method for making same | |
| JP2004055781A (ja) | 半導体装置の製造方法 | |
| US6821896B1 (en) | Method to eliminate via poison effect | |
| JP3279276B2 (ja) | 半導体装置の製造方法 | |
| JP2004221498A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| US20070141842A1 (en) | Method of Manufacturing Semiconductor Device | |
| JP2001007202A (ja) | 半導体装置の製造方法 | |
| US6413438B1 (en) | Method of forming via hole by dry etching | |
| JP2003037163A (ja) | 半導体装置及びその製造方法 | |
| JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
| JP2000174019A (ja) | 半導体装置及びその製造方法 | |
| KR100626935B1 (ko) | 금속배선 구조 및 그 제조 방법 | |
| US6750140B2 (en) | Process for producing contact holes on a metallization structure | |
| JP2000299318A (ja) | 半導体装置及びその製造方法 | |
| US7132306B1 (en) | Method of forming an interlevel dielectric layer employing dielectric etch-back process without extra mask set | |
| JP2001044202A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050819 |
|
| A977 | Report on retrieval |
Effective date: 20060403 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| RD13 | Notification of appointment of power of sub attorney |
Effective date: 20070125 Free format text: JAPANESE INTERMEDIATE CODE: A7433 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070507 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070726 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20100817 |
|
| LAPS | Cancellation because of no payment of annual fees |