JP2008306207A

JP2008306207A - 半導体装置およびその製造方法

Info

Publication number: JP2008306207A
Application number: JP2008203468A
Authority: JP
Inventors: Yoshihiro Kusumi; 嘉宏楠見
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2008-08-06
Filing date: 2008-08-06
Publication date: 2008-12-18
Anticipated expiration: 2019-04-27
Also published as: JP4762280B2

Abstract

【課題】配線間の容量の低減および配線抵抗のばらつきの低減が図られる半導体装置とその製造方法を提供する。
【解決手段】下部配線４を直接覆うようにシリコン窒化膜などの接続孔ストッパ膜６を形成する。その接続孔ストッパ膜を直接覆うように下部層間絶縁膜８を形成する。その下部層間絶縁膜を直接覆うように下部層間絶縁膜とはエッチング特性の異なる上部層間絶縁膜１０を形成する。その上部層間絶縁膜１０に異方性エッチングを施すことにより上部配線溝１８を形成する。その上部配線溝１８に上部配線２０を形成する。
【選択図】図５

Description

本発明は半導体装置およびその製造方法に関し、特に、埋込配線からなる多層配線構造を有する半導体装置およびその製造方法に関するものである。

埋込配線からなる多層配線構造を有する半導体装置の第１の従来技術として、特許文献１に記載された半導体装置を例に挙げ、その製造方法について説明する。図２０を参照して、シリコン基板１０１上に、ＣＶＤ法等によりシリコン酸化膜などの層間絶縁膜１０２を形成する。その層間絶縁膜１０２上に下部配線１０４を形成する。

その下部配線１０４を覆うように、層間絶縁膜１０２上に、シリコン窒化膜などの接続孔ストッパ膜１０６を形成する。その接続孔ストッパ膜１０６上に、ＣＶＤ法等によりシリコン酸化膜などの下部層間絶縁膜１０８を形成する。その下部層間絶縁膜１０８上に、シリコン窒化膜などの上部溝ストッパ膜１０９を形成する。

次に、図２１を参照して、上部溝ストッパ膜１０９上にレジストパターン１１２を形成する。そのレジストパターン１１２をマスクとして、上部溝ストッパ膜１０９に異方性エッチングを施すことにより接続孔１１３ａを形成する。その後、レジストパターン１１２を除去する。

次に、図２２を参照して、接続孔１１３ａを埋めるように上部溝ストッパ膜１０９上に、ＣＶＤ法等によりシリコン酸化膜などの上部層間絶縁膜１１０を形成する。

次に、図２３を参照して、上部層間絶縁膜１１０上にレジストパターン１１６を形成する。そのレジストパターン１１６をマスクとして、上部層間絶縁膜１１０に異方性エッチングを施すことにより、上部溝ストッパ膜１０９の表面を露出する上部配線溝１１８を形成する。

このとき、上部溝ストッパ膜１０９に形成された接続孔１１３ａにより、自己整合的に下部層間絶縁膜１０９が同時にエッチングされて、接続孔ストッパ膜１０６の表面を露出する接続孔１１３ｂが形成される。その後、レジストパターン１１６を除去する。接続孔１１３ｂの底に露出している接続孔ストッパ膜１０６を除去することにより、下部配線１０４の表面を露出する接続孔１１３を形成する。

次に、図２４を参照して、接続孔１１３および上部配線溝１１８を埋めるように上部層間絶縁膜１１０上に、上部配線を形成するための導電層１２０を形成する。次に図２５を参照して、導電層１２０にＣＭＰ（Chemical Mechanical Polishing）処理等を施すことにより上部層間絶縁膜１１０の上面上に位置する導電層を除去して、上部配線溝１１８内に上部配線１２０を形成する。以上により、半導体装置において、埋込配線からなる多層配線構造の主要部分が完成する。

次に、第２の従来技術として特許文献２に記載された半導体装置を例に挙げ、その製造方法について説明する。まず図２６を参照して、シリコン基板１０１上に下部配線１０４を形成する。その下部配線１０４を覆うようにシリコン基板１０１上に、ＣＶＤ法等によりシリコン酸化膜などの層間絶縁膜１２２を形成する。その層間絶縁膜１２２上にレジストパターン１２３を形成する。

次に、図２７を参照して、レジストパターン１２３をマスクとして、層間絶縁膜１２２に異方性エッチングを施すことにより、下部配線１０４の表面を露出する接続孔１２４を形成する。次に図２８を参照して、接続孔１２４を埋めるように層間絶縁膜１２２上に有機化合物層１２５を塗布形成する。この有機化合物層１２５では、後述する配線溝を形成する際の異方性エッチングによるエッチングレートが、層間絶縁膜１２２のエッチングレートの１／２以下であることが望ましい。

次に、図２９を参照して、層間絶縁膜１２２の上面上に位置する有機化合物層１２５を除去することにより、接続孔１２４内にのみ有機化合物層１２５を残存させる。

次に、図３０を参照して、層間絶縁膜１２２上にレジストパターン１２６を形成する。次に図３１を参照して、レジストパターン１２６をマスクとして、層間絶縁膜１２２に異方性エッチングを施すことにより、所定の深さの上部配線溝１１８を形成する。次に図３２を参照して、レジストパターン１２６と有機化合物層１２５を同時に除去する。

次に、図３３を参照して、接続孔１２４および上部配線溝１１８を埋めるように、層間絶縁膜１２２上に上部配線となる導電層（図示せず）を形成する。その導電層にＣＭＰ処理を施すことにより、層間絶縁膜１２２の上面上に位置する導電層を除去して、上部配線溝１１８内に上部配線１２０を形成する。以上により、半導体装置において、埋込配線からなる多層配線構造の主要部分が完成する。
特開平９−１５３５４号公報特開平８−３３５６３４号公報

しかしながら、上述した製造方法によって得られる従来の半導体装置では、以下に示すような問題点があった。まず、第１の従来技術の問題点について説明する。実際のデバイスにおいては、図２５に示す上部配線１２０の近傍には、他の上部配線（図示せず）が位置している。隣り合う２つの上部配線はいずれも上部溝ストッパ膜１０９の直上に形成されている。そして、２つの上部配線のそれぞれ向かい合う側面の間には上部層間絶縁膜１１０が位置している。

このことにより、隣り合う２つの上部配線間の容量においては、上部層間絶縁膜１１０に基づく容量に加えて、上部溝ストッパ膜１０９に基づく容量が加わることになり、配線間容量が増加してしまう。その結果、半導体デバイスの性能が低下することがあった。

また、上部配線１２０の上にさらに上層の配線（図示せず）を形成する場合には、上部配線１２０の直上に、シリコン窒化膜などのストッパ膜（図示せず）をさらに形成する必要がある。そのため、この場合には、２つの隣り合う上部配線間の容量として、このストッパ膜に基づく容量がさらに加わり、上部配線間容量がさらに増加することがあった。

次に、第２の従来技術の問題点について説明する。上部配線が埋込まれる上部配線溝１１８は、図３１に示す工程において層間絶縁膜１２２に形成される。このとき、上部配線溝１１８の幅の異なる上部配線溝を形成する場合には、一般に溝幅のより狭い上部配線溝では、溝幅のより広い上部配線溝よりも溝の深さが浅くなることがあり、溝幅によって上部配線溝の深さがばらつくことがあった。その結果、その上部配線溝に埋込まれる上部配線の抵抗にばらつきが生じた。

本発明は上記問題点を解決するためになされたものであり、１つの目的は配線間容量の低減および配線抵抗のばらつきの低減が図られる半導体装置を提供することであり、他の目的はそのような半導体装置の製造方法を提供することである。

本発明の第１の局面における半導体装置は、主表面を有する半導体基板と、第１配線と、エッチングストッパ膜と、第１絶縁膜と、第２絶縁膜と、配線溝と、第２配線とを備えている。第１配線は、半導体基板上に形成されている。エッチングストッパ膜は第１配線を直接覆うように形成されている。第１絶縁膜は、エッチングストッパ膜を直接覆うように形成されている。第２絶縁膜は、第１絶縁膜を直接覆うように形成されている。配線溝は、第２絶縁膜に形成され、第１絶縁膜の表面を露出している。第２配線はその配線溝内に形成されている。

この半導体装置によれば、一般にシリコン窒化膜等からなるエッチングストッパ膜は第１配線の直上にのみ設けられ、従来の半導体装置のように第２配線の直下には存在しない。これにより、隣り合う２つの第２配線間の容量においては、エッチングストッパ膜に基づく容量を考慮する必要がなくなり、主に第２絶縁膜に基づく容量を考慮すればよいことになる。その結果、従来の半導体装置と比較して、第２配線の直下にエッチングストッパ膜が存在しない分、隣り合う２つにの第２配線間の容量を低減することができる。

好ましくは、第２絶縁膜は所定の厚さを有し、第１絶縁膜とはエッチング特性が異なる。

この場合には、第２絶縁膜に異方性エッチングを施すことによって配線溝を形成する際に、第１絶縁膜を実質的にエッチングすることなく第２絶縁膜をエッチングすることができる。これにより、配線溝の深さが実質的に一定になる。その結果、その配線溝に形成される第２配線の抵抗のばらつきを低減することができる。

上述した第１絶縁膜として具体的には、プラズマ化学気相成長法により形成されたシリコン酸化膜を適用でき、第２絶縁膜としてスピンオングラス法により形成されたシリコン酸化膜を適用することができる。また、エッチングストッパ膜としてシリコン窒化膜を適用することができる。

本発明の第２の局面における半導体装置は、主表面を有する半導体基板と、第１配線と、導電性エッチングストッパ膜と、第１絶縁膜と、第２絶縁膜と、第３絶縁膜と、配線溝と、第２配線とを備えている。第１配線は、半導体基板上に形成されている。導電性エッチングストッパ膜は、第１配線を直接覆うように形成されている。第１絶縁膜は導電性エッチングストッパ膜を直接覆うように形成されている。第２絶縁膜は、第１絶縁膜を直接覆うように形成され、第１絶縁膜とはエッチング特性の異なっている。第３絶縁膜は第２絶縁膜を直接覆うように形成されている。配線溝は第３絶縁膜に形成され、第２絶縁膜の表面を露出している。第２配線は配線溝内に形成されている。

この半導体装置によれば、第１配線の直上にのみ導電性エッチングストッパ膜が設けられ、従来の半導体装置のように第２配線の直下には、一般にシリコン窒化膜等からなるエッチングストッパ膜が存在しない。これにより、隣り合う２つの第２配線間の容量においては、エッチングストッパ膜に基づく容量を考慮する必要がなく、主に第３絶縁膜に基づく容量を考慮すればよいことになる。その結果、従来の半導体装置と比較して、第２配線の直下にエッチングストッパ膜が存在しない分、隣り合う２つの第２配線間の容量を低減することができる。

好ましくは、第３絶縁膜は所定の厚さを有し、第２絶縁膜とはエッチング特性が異なっている。

上述した第３絶縁膜として具体的には、スピンオングラス法により形成されたシリコン酸化膜を適用でき、第２絶縁膜として、プラズマ化学気相成長法により形成されたシリコン酸化膜を適用することができる。

また、第１配線および前記第２配線として、具体的には銅配線を適用することができる。

本発明の第３の局面における半導体装置の製造方法は以下の工程を備えている。主表面を有する半導体基板上に第１配線を形成する。第１配線を直接覆うようにエッチングストッパ膜を形成する。そのエッチングストッパ膜を直接覆うように第１絶縁膜を形成する。その第１絶縁膜を直接覆うように、第１絶縁膜とエッチング特性の異なる所定厚さの第２絶縁膜を形成する。その第２絶縁膜上にレジストパターンを形成する。レジストパターンをマスクとして第２絶縁膜に異方性エッチングを施すことにより、第１絶縁膜の表面を露出する配線溝を形成する。その配線溝内に第２配線を形成する。

この製造方法によれば、一般にシリコン窒化膜等からなるエッチングストッパ膜は第１配線の直上にのみ形成され、従来の半導体装置のように第２配線の直下には形成されない。その結果、従来の半導体装置と比較して第２配線の直下にエッチングストッパ膜が存在しない分、隣り合う第２配線間の容量を低減することができる。また、第２配線の直下にエッチングストッパ膜を形成する必要がないため、工程を削減することができる。

好ましくは、配線溝を形成する際の異方性エッチングによる第１絶縁膜のエッチングレートが、第２絶縁膜のエッチングレートの１／２以下である。

この場合には、第１絶縁膜を実質的にエッチングすることなく第２絶縁膜をエッチングすることができ、配線溝の深さが実質的に一定になる。その結果、配線溝に形成される第２配線の抵抗のばらつきを低減することができる。

好ましくは、第１絶縁膜を形成した後に、第１絶縁膜上にレジストパターンを形成する工程と、レジストパターンをマスクとして、第１絶縁膜に異方性エッチングを施すことによりエッチングストッパ膜の表面を露出する開口部を形成する工程と、配線溝を形成した後に、開口部の底に露出するエッチングストッパ膜を除去することにより第１配線の表面を露出して、第１配線と第２配線とを電気的に接続するための接続孔を形成する工程とを備えている。

この場合には、接続孔を形成するための開口部としては、第１絶縁膜の厚さ分だけをエッチングすればよく、第１絶縁膜上に形成するレジストパターンの膜厚をより薄くすることができる。その結果、レジストパターンを形成するための写真製版の精度が向上する。

好ましくは、開口部を形成する際の異方性エッチングによるエッチングストッパ膜のエッチングレートが、第１絶縁膜のエッチングレートの１／５以下である。

この場合には、開口部を形成する際にエッチングストッパ膜が実質的にエッチングされることなく、第１絶縁膜がエッチングされることにより第１配線がダメージを受けるのを抑制することができる。また、開口部を形成する際のレジストパターンや配線溝を形成する際のレジストパターンを、たとえば酸素プラズマ中にて除去する際に、第１配線が酸化されるのを防止することができる。

上述した第１絶縁膜として具体的には、プラズマ化学気相成長法により形成されるシリコン酸化膜を適用することができ、第２絶縁膜としてスピンオングラス法によって形成されるシリコン酸化膜を適用することができる。

本発明の第４の局面における半導体装置の製造方法は以下の工程を備えている。主表面を有する半導体基板上に第１配線を形成する。第１配線を直接覆うように導電性エッチングストッパ膜を形成する。その導電性エッチングストッパ膜を直接覆うように第１絶縁膜を形成する。その第１絶縁膜を直接覆うように、第１絶縁膜とエッチング特性の異なる第２絶縁膜を形成する。その第２絶縁膜を直接覆うように、第２絶縁膜とはエッチング特性の異なる所定厚さの第３絶縁膜を形成する。その第３絶縁膜に異方性エッチングを施すことにより、第２絶縁膜の表面を露出する配線溝を形成する。その配線溝内に第２配線を形成する。

この製造方法によれば、第１配線の直上にのみ導電性エッチングストッパ膜が形成され、従来の半導体装置のように第２配線の直下には、一般にシリコン窒化膜等からなるエッチングストッパ膜は形成されない。その結果、従来の半導体装置と比較して、第２配線の直下にエッチングストッパ膜が存在しない分、隣り合う２つの第２配線間の容量を低減することができる。また、第２配線の直下にエッチングストッパ膜を形成する必要がないため、工程を削減することができる。

好ましくは、配線溝を形成する際の異方性エッチングによる第２絶縁膜のエッチングレートが、第３の絶縁膜のエッチングレートの１／２以下である。

この場合には、第２絶縁膜を実質的にエッチングすることなく、第３絶縁膜をエッチングすることができ、配線溝の深さを実質的に一定にすることができる。その結果、配線溝内に形成される第２配線の抵抗のばらつきを低減することができる。

また好ましくは、第３絶縁膜を直接覆うように、第３絶縁膜とはエッチング特性の異なる第４絶縁膜を形成する工程と、第１絶縁膜および第２絶縁膜に、第１配線と第２配線とを電気的に接続するための接続孔を形成する工程とを備え、接続孔を形成する工程は、第４絶縁膜上にレジストパターンを形成するとともに、そのレジストパターンをマスクとして第２絶縁膜の途中まで異方性エッチングを施して接続孔を部分的に形成する工程と、第３絶縁膜に配線溝を形成する際に、第２絶縁膜の途中まで部分的に形成された接続孔の底に露出する第２絶縁膜または第１絶縁膜に異方性エッチングを同時に施すことにより、導電性エッチングストッパ膜の表面を露出して接続孔を形成する工程とを含んでいる。

この場合には、第４絶縁膜上のレジストパターンを、たとえば酸素プラズマ中にて除去する際に、接続孔は第２絶縁膜の途中までしか形成されていないために、第１配線が酸化されるのを抑制することができる。

上述した第１絶縁膜および第３絶縁膜として、具体的にスピンオングラス法により形成されるシリコン酸化膜を適用でき、第２絶縁膜および第４絶縁膜として、プラズマ化学気相成長法により形成されるシリコン酸化膜を適用することができる。

実施の形態１
本発明の実施の形態１に係る半導体装置の製造方法と、その方法によって得られる半導体装置について説明する。まず図１を参照して、シリコン基板１上に、ＣＶＤ法等によりシリコン酸化膜などの膜厚３００〜１５００ｎｍの層間絶縁膜２を形成する。その層間絶縁膜２に膜厚３００〜１５００ｎｍの下部配線４を形成する。その下部配線４を直接覆うように、たとえばプラズマＣＶＤ法等によりシリコン窒化膜などの膜厚３０〜１５０ｎｍのエッチングストッパ膜としての接続孔ストッパ膜６を形成する。

その接続孔ストッパ膜６を直接覆うように、たとえばプラズマＣＶＤ法等によりシリコン酸化膜などの膜厚３００〜１５００ｎｍの第１絶縁膜としての下部層間絶縁膜８を形成する。この下部層間絶縁膜８としては、ＴＥＯＳ（Tetra Ethyl Ortho Silicate Glass）系のシリコン酸化膜が好ましい。その下部層間絶縁膜８上に、たとえばスピンオングラス法により、シリコン酸化膜などの膜厚３００〜１５００ｎｍの第２絶縁膜としての上部層間絶縁膜１０を形成する。

次に、図２を参照して、上部層間絶縁膜１０上にレジストパターン１２を形成する。そのレジストパターン１２をマスクとして、上部層間絶縁膜１０および下部層間絶縁膜８に異方性エッチングを施すことにより接続孔ストッパ膜６の表面を露出する接続孔１４ａを形成する。このとき、ドライエッチング装置としてＥＣＲ型ＲＩＥ装置を用い、Ｃ4Ｆ8、Ｏ2およびＡｒを含む混合ガスをプラズマ化し、そのプラズマ雰囲気中にて上部層間絶縁膜１０および下部層間絶縁膜８をエッチングを施すことが好ましい。このエッチング条件では、異方性エッチングによる接続孔ストッパ膜６のエッチングレートは下部層間絶縁膜８のエッチングレートの１／２０程度である。

また、このエッチング条件の下では、下部層間絶縁膜８のエッチングレートは上部層間絶縁膜１０のエッチングレートの１／１．２程度である。このため、接続孔１４ａの形成に際して特に支障は生じない。その後、レジストパターン１２を、たとえば酸素プラズマ雰囲気中にて除去する。

次に、図３を参照して、上部層間絶縁膜１０上にレジストパターン１６を形成する。そのレジストパターン１６をマスクとして、上部層間絶縁膜１０に異方性エッチングを施すことにより、下部層間絶縁膜８の表面を露出する上部配線溝１８を形成する。

このとき、ドライエッチング装置としてＥＣＲ型ＲＩＥ装置を用い、Ｃ₄Ｆ₈、ＣＨＦ₃、ＣＯおよびＡｒを含む混合ガスをプラズマ化し、そのプラズマ雰囲気中にて上部層間絶縁膜１０にエッチングを施すことが望ましい。このエッチング条件では、異方性エッチングによる下部層間絶縁膜８のエッチングレートは、上部層間絶縁膜１０のエッチングレートの１／２程度であり、下部層間絶縁膜８を実質的にエッチングすることなく、上部層間絶縁膜１０をエッチングすることができる。

また、これにより上部配線溝１０の深さを配線溝の幅に依存することなく、上部層間絶縁膜１０の厚さに対応した一定の深さに形成することができる。さらに、このエッチングにおいては、接続孔ストッパ膜６はほとんどエッチングされない。

その後、レジストパターン１６を、たとえば酸素プラズマ雰囲気中にて除去する。このとき、下部配線４は接続孔ストッパ膜６によって覆われているため、下部配線４が酸化されるのを抑制することができる。次に、ＣＦ₄、Ｏ₂およびＡｒを含む混合ガスをプラズマ化し、そのプラズマ雰囲気中にて接続孔１４ａの底に露出している接続孔ストッパ膜６にエッチングを施すことにより、接続孔ストッパ膜６を除去して下部配線４の表面を露出する。

次に、図４を参照して、上部配線溝および接続孔１４ａ、１４ｂを埋めるように上部層間絶縁膜１０上に、上部配線を形成するための導電層２０を形成する。次に図５を参照して、ＣＭＰ処理を施すことにより、上部層間絶縁膜１０の上面上に位置する導電層２０を除去し、上部配線溝１８内に上部配線２０を形成する。以上により、半導体装置において、埋込配線からなる多層配線構造の主要部分が完成する。

上述した多層配線構造を有する半導体装置では、シリコン窒化膜等のストッパ膜は下部配線４の直上にのみ設けられ、従来の半導体装置のように上部配線２０の直下には存在しない。これにより、隣り合う２つの上部配線間の容量においては、ストッパ膜に基づく容量を考慮する必要がなくなり、主に上部層間絶縁膜１０に基づく容量を考慮すればよいことになる。その結果、従来の半導体装置と比較して上部配線２０の直下にストッパ膜が存在しない分、隣り合う上部配線間の容量を低減することができる。

このことについてさらに詳しく説明する。図６は、隣り合う２つの上部配線２０ａ、２０ｂの上にさらに上層の配線が形成されることを想定した構造を示したものである。このため上部配線２０ａ、２０ｂの直上には、これを直接覆うように接続孔ストッパ膜２２が形成されている。

次に、このような構造において、隣り合う２つの上部配線２０ａ、２０ｂ間の容量について考える。０次の近似として、上部配線２０ａの上部配線２０ｂ側の側面（太線部分）からの電気力線２４の成分を考える。なお、この側面部分の紙面に垂直な方向については単位長さとする。そして、図７に示すように、接続孔ストッパ膜２２に基づく容量をＣ１とし、上部層間絶縁膜１０に基づく容量をＣ２とし、上部配線２０ａ、２０ｂ間の容量をＣとすると、容量Ｃは、
Ｃ＝Ｃ１＋Ｃ２ …（１）
となる。ここで、Ｃ１＝ε１×Ｓ１／ｄ、Ｃ２＝ε２×Ｓ２／ｄであり、ｄは隣り合う上部配線間の距離である。

接続孔ストッパ膜２２として、膜厚Ｓ１＝０．０６μｍ、誘電率ε１＝９のシリコン窒化膜を適用し、上部層間絶縁膜１０として、膜厚Ｓ２＝０．６μｍ、誘電率ε２＝３．５のＴＥＯＳ系シリコン酸化膜を適用する場合には、配線間の容量Ｃは、
Ｃ＝２．６４／Ｄ …（２）
となる。

一方、比較のため従来の半導体装置の場合について説明する。図８に示すように、隣り合う２つの上部配線２０ａ、２０ｂの直下には上部溝ストッパ膜１０９が存在する。このことから、隣り合う２つの上部配線２０ａ、２０ｂ間の容量Ｃ′は、図９に示すように、上述した容量Ｃ１およびＣ２に、上部溝ストッパ膜１０９に基づく容量Ｃ３が加わることになる。したがって、容量Ｃ′は、
Ｃ′＝Ｃ１＋Ｃ２＋Ｃ３ …（３）
となる。ここで、Ｃ３＝ε３×Ｓ３／ｄである。

上部溝ストッパ膜１０９として、膜厚Ｓ３＝０．０６μｍ、誘電率ε３＝９のシリコン窒化膜を適用した場合には、隣り合う上部配線２０ａ、２０ｂ間の容量Ｃ′は、
Ｃ′＝３．１８／ｄ …（４）
となる。したがって、（２）と（４）とを比較すると、本半導体装置では、従来の半導体装置に比べて、隣り合う２つの上部配線２０ａ、２０ｂ間の容量を従来の容量の約８３％にまで低減することができる。

なお、上記考察では、０次の近似として上部配線２０ａの側面からの電気力線の成分を考えたが、さらに近似を高めるには、上部配線２０ａの配線底面等からの電気力線の成分も考慮する必要がある。そして、その成分を考慮して容量を見積もった場合には、本半導体装置における容量と従来の半導体装置における容量との差がさらに大きくなることがわかる。

以上説明したように、本半導体装置では、上部配線２０ａの直下に、シリコン窒化膜などの上部溝ストッパ膜が存在しない分、隣り合う２つの上部配線２０ａ、２０ｂ間の容量を低減することができる。また、上部溝ストッパ膜を形成する必要がないため、工程を削減することができ、製造コストの低減を図ることが可能となる。

なお、本実施の形態では、下部層間絶縁膜８としてＴＥＯＳ系シリコン酸化膜を用い、上部層間絶縁膜１０として、スピンオングラス法によって形成されたシリコン酸化膜を用いた。この他に、上部配線溝１８を形成する際のエッチング条件によって、下部層間絶縁膜８のエッチングレートが上部層間絶縁膜１０のエッチングレートの１／２以下であるような膜であれば、上記膜には限られず、上部層間絶縁膜１０の膜厚に対応した深さを有する上部配線溝を形成することができる。

また、接続孔ストッパ膜６として、シリコン窒化膜を用いた。この他に、接続孔１４ａを形成する際の異方性エッチングによる接続孔ストッパ膜６のエッチングレートが下部層間絶縁膜８のエッチングレートの１／５以下であるような膜であれば、シリコン窒化膜には限られず、接続孔１４ａや上部配線溝１８を形成する際のレジストパターンを酸素プラズマ雰囲気中にて除去する際に、下部配線が酸化されるのを抑制することができる。

実施の形態２
本発明の実施の形態２に係る半導体装置の製造方法と、その方法によって得られる半導体装置について説明する。まず、図１０に示す工程までは、実施の形態１の図１に示された下部層間絶縁膜８を形成する工程までと同様なので詳しい説明を省略する。次に図１１を参照して、下部層間絶縁膜８上にレジストパターン２６を形成する。そのレジストパターン２６をマスクとして、下部層間絶縁膜８に異方性エッチングを施すことにより、接続孔ストッパ膜６の表面を露出する接続孔１４ａを形成する。

このとき、ドライエッチング装置としてＥＣＲ型ＲＩＥ装置を用い、Ｃ₄Ｆ₈、Ｏ₂およびＡｒを含む混合ガスをプラズマ化し、そのプラズマ雰囲気中にシリコン基板１をさらすことにより下部層間絶縁膜８にエッチングを施す。このエッチング条件では、異方性エッチングによる接続孔ストッパ膜６のエッチングレートは、下部層間絶縁膜８のエッチングレートの１／２０程度であり、接続孔ストッパ膜６はほとんどエッチングされない。その後、レジストパターン２６を、たとえば酸素プラズマ雰囲気中にて除去する。

次に、図１２を参照して、下部層間絶縁膜８に形成された接続孔１４ａの開口端を塞ぐように、スピンオングラス法により上部層間絶縁膜２８を形成する。このとき、上部層間絶縁膜２８の材料としては、その材料の粘性が０．７ｍＰａ・ｓ以上であることが望ましい。このような粘性を有する材料であって、接続孔１４ａの開口径が０．４μｍ以下であれば、その材料が接続孔１４ａ内に流れ込むことなく接続孔１４ａの開口端を塞ぐように、下部層間絶縁膜８上に上部層間絶縁膜２８を形成することができる。

次に、図１３を参照して、上部層間絶縁膜２８上にレジストパターン３０を形成する。そのレジストパターン３０をマスクとして、上部層間絶縁膜２８に異方性エッチングを施すことにより、下部層間絶縁膜８の表面を露出する上部配線溝１８を形成する。

このとき、ドライエッチング装置として、ＥＣＲ型ＲＩＥ装置を用い、Ｃ₄Ｆ₈、ＣＨＦ₃、ＣＯおよびＡｒを含む混合ガスをプラズマ化し、そのプラズマ雰囲気中にて上部層間絶縁膜２８にエッチングを施す。このエッチング条件では、異方性エッチングによる下部層間絶縁膜８のエッチングレートを上部層間絶縁膜２８のエッチングレートの１／３程度にすることができ、下部層間絶縁膜８を実質的にエッチングすることなく上部層間絶縁膜２８をエッチングすることができる。

また、これにより上部配線溝１８の深さを配線溝の幅に依存することなく、上部層間絶縁膜２８の厚さに対応した一定の深さに形成することができる。さらに、このエッチング条件では、接続孔１４ａの底に露出している接続孔ストッパ膜６はほとんどエッチングされない。

次に、実施の形態１において説明した図３から図５に示す工程と同様の工程を経ることにより、図１４に示す構造が得られる。以上により、半導体装置において、埋込配線からなる多層配線構造の主要部分が完成する。

上述した製造方法によって形成された半導体装置においては、実施の形態１と同様に、シリコン窒化膜等の接続孔ストッパ膜が、下部配線４の直上にのみ設けられ、従来の半導体装置のように上部配線２０の直下には上部溝ストッパ膜が存在しない。これにより、隣り合う２つの上部配線間の容量においては、上部溝ストッパ膜に基づく容量を考慮する必要がなくなり、主に上部層間絶縁膜２８に基づく容量を考慮すればよいことになる。その結果、実施の形態１において詳細に説明したように、従来の半導体装置と比較して隣り合う上部配線２０間の容量を低減することができる。

また、上部配線２０の直下にエッチングストッパ膜を形成する必要がないため、工程を削減でき、製造コストを低減することが可能になる。

さらに、実施の形態１においては、接続孔１４ａを形成する際に、上部層間絶縁膜１０および下部層間絶縁膜８の厚さに相当する深さをエッチングする必要があったが、本実施の形態では、図１１に示すように、下部層間絶縁膜８の厚さに相当する深さをエッチングすればよい。このため、下部層間絶縁膜８上に形成されるレジストパターン２６の膜厚をより薄くすることができ、その結果、写真整版の精度が向上する効果も得られる。

なお、本実施の形態では、下部層間絶縁膜８としてＴＥＯＳ系シリコン酸化膜を用い、上部層間絶縁膜２８として、スピンオングラス法によって形成されたシリコン酸化膜を用いた。この他に、上部配線溝１８を形成する際のエッチング条件によって、下部層間絶縁膜８のエッチングレートが上部層間絶縁膜２８のエッチングレートの１／２以下であるような膜であれば、上記膜には限られず、上部層間絶縁膜の膜厚に対応した深さを有する上部配線溝を形成することができる。

実施の形態３
本発明の実施の形態３に係る半導体装置の製造方法と、その方法によって得られる半導体装置について説明する。まず図１５を参照して、シリコン基板１上に、ＣＶＤ法等によりシリコン酸化膜などの膜厚３００〜１５００ｎｍの層間絶縁膜２を形成する。その層間絶縁膜２に、膜厚３００〜１５００ｎｍの下部配線４を形成する。その下部配線４を直接覆うように層間絶縁膜２上に、たとえばスパッタ法等により導電性エッチングストッパ膜としてのＴｉＮバリア層（図示せず）を形成する。そのＴｉＮバリア層上にレジストパターン３４を形成する。そのレジストパターン３４をマスクとして、ＴｉＮバリア層に異方性エッチングを施すことによりＴｉＮバリア膜３２を形成する。

なお、ＴｉＮバリア膜３２の膜厚は、１５０ｎｍ以上であることが望ましい。また、ＴｉＮバリア膜３２は、下部配線４の幅よりも大きいことが望ましく、長さＬが２００ｎｍ以上であることが特に望ましい。このＴｉＮ膜により、後述する下部ＳＯＧ膜３６等に下部配線４中の金属が拡散するのを抑制することができる。その後、レジストパターン３４を、たとえば酸素プラズマ雰囲気中にて除去する。

次に、図１６を参照して、ＴｉＮバリア膜３２を直接覆うように、層間絶縁膜２上に、スピンオングラス法によりシリコン酸化膜などの膜厚１５０〜１０００ｎｍの下部ＳＯＧ膜３６を形成する。その下部ＳＯＧ膜３６を直接覆うように、たとえばプラズマＣＶＤ法等により膜厚１５０〜５００ｎｍの下部ＴＥＯＳ膜３８を形成する。その下部ＴＥＯＳ膜３８を直接覆うように、スピンオングラス法によりシリコン酸化膜などの膜厚３００〜１４００ｎｍの上部ＳＯＧ膜４０を形成する。その上部ＳＯＧ膜４０を直接覆うように、プラズマＣＶＤ法等により膜厚５０〜２００ｎｍの上部ＴＥＯＳ膜４２を形成する。

その上部ＴＥＯＳ膜４２上にレジストパターン４４を形成する。そのレジストパターン４４をマスクとして、上部ＴＥＯＳ膜４２、上部ＳＯＧ膜４０および下部ＴＥＯＳ膜３８に異方性エッチングを施すことにより接続孔４６ａを形成する。

このとき、エッチング装置としてＥＣＲ型ＲＩＥ装置を用い、Ｃ₄Ｆ₈、Ｏ₂およびＡｒを含む混合ガスをプラズマ化し、そのプラズマ雰囲気中にて下部ＴＥＯＳ膜３８の途中までエッチングを施す。レジストパターン４４を、たとえば酸素プラズマ雰囲気中にて除去する。

また、このとき、接続孔４６ａは下部ＴＥＯＳ膜３８の途中までしかエッチングされていないため、酸素プラズマによってＴｉＮバリア膜３２や下部配線４が酸化されるのを抑制することができる。

次に、図１７を参照して、上部ＴＥＯＳ膜４２上にレジストパターン４８を形成する。このレジストパターン４８をマスクとして、上部ＴＥＯＳ膜４２および上部ＳＯＧ膜４０に異方性エッチングを施すことにより、上部ＳＯＧ膜４０の途中まで、上部配線溝１８を部分的に形成する。このとき、下部ＴＥＯＳ膜３８の途中まで形成された接続孔４６ａの底に露出する下部ＴＥＯＳ膜３８がさらにエッチングされて、下部ＳＯＧ膜３６の途中まで開口する。その後、レジストパターン４８を、たとえば酸素プラズマ雰囲気中にて除去する。

また、このとき、接続孔４６ａは下部ＳＯＧ膜３６の途中までしかエッチングされていないため、酸素プラズマによってＴｉＮバリア膜３２や下部配線４が酸化されるのを抑制することができる。

次に、図１８を参照して、シリコン基板１に全面ドライエッチバックを施すことにより、下部ＴＥＯＳ膜３８の表面を露出する上部配線溝１８を形成する。同時に、ＴｉＮバリア膜３２の表面を露出する接続孔４６を形成する。このとき、エッチング装置としてＥＣＲ型ＲＩＥ装置を用い、Ｃ₄Ｆ₈、ＣＨＦ₃、ＣＯおよびＡｒを含む混合ガスをプラズマ化し、そのプラズマ雰囲気中にてエッチングを施す。

このエッチング条件によれば、下部ＴＥＯＳ膜３８を実質的にエッチングすることなく、上部ＳＯＧ膜４０をエッチングすることができ、上部配線溝１８の深さを、配線の幅には依存せず、ほぼ一定にすることができる。次に図１９を参照して、実施の形態１において説明した図４および図５に示す工程と同様の工程を経ることにより、図１９に示す構造が得られる。以上により、半導体装置において、埋込配線からなる多層配線構造の主要部分が完成する。

上述した製造方法によって得られる半導体装置では、下部配線４の直上にのみＴｉＮバリア膜３２が導電性エッチングストッパ膜として設けられ、従来の半導体装置のように、上部配線２０の直下にはシリコン窒化膜などの絶縁膜からなる上部溝エッチングストッパ膜は存在しない。これにより、実施の形態１において詳しく説明したように、隣り合う２つの上部配線間の容量を低減することができる。

また、下部配線４の直上にはシリコン窒化膜などのエッチングストッパ膜としての絶縁膜が存在しないため、隣り合う２つの下部配線４間の容量も低減することができ、半導体装置の性能を大幅に向上させることができる。

さらに、上部配線溝１８の深さを、配線の幅に依存せずほぼ一定にすることができため、その上部配線溝１８に形成される上部配線２０の配線抵抗のばらつきを低減することができる。

なお、上述した実施の形態１〜３では、下部配線４および上部配線２０として、アルミニウムまたはアルミニウム合金配線の他、銅配線も適用することができる。

また、上記各実施の形態では、ドライエッチング装置として、ＥＣＲ型ＲＩＥ装置を例に挙げたが、このほかに平行平板型ＲＩＥ装置、マグネトロンＲＩＥ装置またはＩＣＰ型ＲＩＥ装置などを用いてもよく、エッチング装置に対応した条件を適用することにより、上述した各半導体装置を製造することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の実施の形態１に係る半導体装置の製造方法の一工程を示す断面図である。同実施の形態において、図１に示す工程の後に行なわれる工程を示す断面図である。同実施の形態において、図２に示す工程の後に行なわれる工程を示す断面図である。同実施の形態において、図３に示す工程の後に行なわれる工程を示す断面図である。同実施の形態において、図４に示す工程の後に行なわれる工程を示す断面図である。同実施の形態において、隣り合う上部配線間の容量を見積もるための一構造を模式的に示した図である。図６に示す構造に基づく配線間の容量を示す図である。同実施の形態において、比較のための従来の半導体装置における上部配線間の容量を見積もるための一構造を模式的に示した図である。図８に示す構造に基づく配線間の容量を示す図である。本発明の実施の形態２に係る半導体装置の製造方法の一工程を示す断面図である。同実施の形態において、図１０に示す工程の後に行なわれる工程を示す断面図である。同実施の形態において、図１１に示す工程の後に行なわれる工程を示す断面図である。同実施の形態において、図１２に示す工程の後に行なわれる工程を示す断面図である。同実施の形態において、図１３に示す工程の後に行なわれる工程を示す断面図である。本発明の実施の形態３に係る半導体装置の製造方法の一工程を示す断面図である。同実施の形態において、図１５に示す工程の後に行なわれる工程を示す断面図である。同実施の形態において、図１６に示す工程の後に行なわれる工程を示す断面図である。同実施の形態において、図１７に示す工程の後に行なわれる工程を示す断面図である。同実施の形態において、図１８に示す工程の後に行なわれる工程を示す断面図である。第１の従来技術に係る半導体装置の製造方法の一工程を示す断面図である。図２０に示す工程の後に行なわれる工程を示す断面図である。図２１に示す工程の後に行なわれる工程を示す断面図である。図２２に示す工程の後に行なわれる工程を示す断面図である。図２３に示す工程の後に行なわれる工程を示す断面図である。図２４に示す工程の後に行なわれる工程を示す断面図である。第２の従来技術に係る半導体装置の製造方法の一工程を示す断面図である。図２６に示す工程の後に行なわれる工程を示す断面図である。図２７に示す工程の後に行なわれる工程を示す断面図である。図２８に示す工程の後に行なわれる工程を示す断面図である。図２９に示す工程の後に行なわれる工程を示す断面図である。図３０に示す工程の後に行なわれる工程を示す断面図である。図３１に示す工程の後に行なわれる工程を示す断面図である。図３２に示す工程の後に行なわれる工程を示す断面図である。

符号の説明

１シリコン基板、２層間絶縁膜、４下部配線、６接続孔ストッパ膜、８下部層間絶縁膜、１０上部層間絶縁膜、１２，１６，２６，３０，３４，４４，４８レジストパターン、１４，１４ａ，１４ｂ，４６，４６ａ接続孔、１８上部配線溝、２０，２０ａ，２０ｂ上部配線、２２接続孔ストッパ膜、２４電気力線、２８ＳＯＧ膜、３２ＴｉＮバリア膜、３６下部ＳＯＧ膜、３８下部ＴＥＯＳ膜、４０上部ＳＯＧ膜、４２上部ＴＥＯＳ膜。

Claims

主表面を有する半導体基板上に第１配線を形成する工程と、
前記第１配線上にエッチングストッパ膜を形成する工程と、
前記エッチングストッパ膜上に第１絶縁膜を形成する工程と、
前記第１絶縁膜上に、前記第１絶縁膜とエッチング特性の異なる所定厚さの第２絶縁膜を形成する工程と、
前記第２絶縁膜上に第１レジストパターンを形成する工程と、
前記第１レジストパターンをマスクとして前記第２絶縁膜および前記第１絶縁膜に異方性エッチングを施すことにより、前記エッチングストッパ膜の表面を露出する第１開口部を形成する工程と、
前記第２絶縁膜上に第２レジストパターンを形成する工程と、
前記第２レジストパターンをマスクとして前記第２絶縁膜に異方性エッチングを施すことにより、前記第１絶縁膜の表面を露出する配線溝を形成する工程と、
前記第１開口部の底に露出する前記エッチングストッパ膜を除去することにより、前記第１開口部に連通し前記第１配線の表面を露出する第２開口部を形成する工程と、
前記第１開口部、前記第２開口部および前記配線溝に所定の金属を埋め込んで、前記配線溝内に第２配線を形成するとともに、前記第１開口部内および前記第２開口部内に、前記第１配線と前記第２配線とを電気的に接続する金属コンタクトを形成する工程と
を備え、
前記配線溝を形成する工程は、前記第１開口部を形成する工程の後に行なわれ、
前記配線溝を形成する工程では、前記第１絶縁膜のエッチングレートは前記第２絶縁膜のエッチングレートよりも低く、
前記第１絶縁膜および前記第２絶縁膜のそれぞれの膜厚は、前記エッチングストッパ膜の膜厚の２〜５０倍であり、
前記配線溝を形成した後前記第２開口部を形成する前に、前記第２レジストパターンを酸素プラズマにより除去する工程を備えた、半導体装置の製造方法。
前記配線溝を形成する際の異方性エッチングによる前記第１絶縁膜のエッチングレートは、前記第２絶縁膜のエッチングレートの１／２以下である、請求項１記載の半導体装置の製造方法。
前記第１開口部を形成する際の異方性エッチングによる前記エッチングストッパ膜のエッチングレートは、前記第１絶縁膜のエッチングレートの１／５以下である、請求項１記載の半導体装置の製造方法。
前記第２レジストパターンは、前記第１開口部上に開口パターンを有する態様で形成され、
前記エッチングストッパ膜は窒素を含有する絶縁膜であり、
前記第１配線、前記金属コンタクトおよび前記第２配線は銅から形成された、請求項１記載の半導体装置の製造方法。
前記第１絶縁膜および前記第２絶縁膜のそれぞれの膜厚は３００〜１５００ｎｍであり、前記エッチングストッパ膜の膜厚は３０〜１５０ｎｍである、請求項１記載の半導体装置の製造方法。
主表面を有する半導体基板上に第１配線を形成する工程と、
前記第１配線上にエッチングストッパ膜を形成する工程と、
前記エッチングストッパ膜上に第１絶縁膜を形成する工程と、
前記第１絶縁膜上に所定厚さの第２絶縁膜を形成する工程と、
前記第２絶縁膜上に第１レジストパターンを形成する工程と、
前記第１レジストパターンをマスクとして前記第２絶縁膜および前記第１絶縁膜に異方性エッチングを施すことにより、前記エッチングストッパ膜の表面を露出する第１開口部を形成する工程と、
前記第２絶縁膜上に第２レジストパターンを形成する工程と、
前記第２レジストパターンをマスクとして前記第２絶縁膜に異方性エッチングを施すことにより、前記第２絶縁膜に配線溝を形成する工程と、
前記第２レジストパターンを酸素プラズマにより除去する工程と、
前記第１開口部の底に露出する前記エッチングストッパ膜を除去することにより、前記第１開口部に連通し前記第１配線の表面を露出する第２開口部を形成する工程と、
前記第１開口部、前記第２開口部および前記配線溝に所定の金属を埋め込みつつ、前記第２絶縁膜上に前記所定の金属を形成する工程と、
前記所定の金属に化学的機械研磨処理を施すことにより、前記第２絶縁膜の上面上に位置する前記所定の金属の部分を除去することにより、前記配線溝内に第２配線を形成するとともに、前記第１開口部内および前記第２開口部内に、前記第１配線と前記第２配線とを電気的に接続する金属コンタクトを形成する工程と
を備え、
前記第２レジストパターンを酸素プラズマにより除去する工程は、前記配線溝を形成した後前記第２開口部を形成する前に行われ、
前記配線溝を形成する工程は、前記第１開口部を形成する工程の後に行なわれ、
前記第１絶縁膜および前記第２絶縁膜のそれぞれの膜厚は、前記エッチングストッパ膜の膜厚の２〜５０倍である、半導体装置の製造方法。
前記第２絶縁膜に配線溝を形成する工程では、前記第１絶縁膜のエッチングレートは前記第２絶縁膜のエッチングレートよりも低く、前記配線溝は前記第１絶縁膜の表面を露出する態様で形成される、請求項６記載の半導体装置の製造方法。
前記配線溝を形成する際の異方性エッチングによる前記第１絶縁膜のエッチングレートは、前記第２絶縁膜のエッチングレートの１／２以下である、請求項７記載の半導体装置の製造方法。
前記第１開口部を形成する際の異方性エッチングによる前記エッチングストッパ膜のエッチングレートは、前記第１絶縁膜のエッチングレートの１／５以下である、請求項６記載の半導体装置の製造方法。
前記第２レジストパターンは、前記第１開口部上に開口パターンを有する態様で形成され、
前記エッチングストッパ膜は窒素を含有する絶縁膜であり、
前記第１配線、前記金属コンタクトおよび前記第２配線は銅から形成された、請求項６記載の半導体装置の製造方法。
前記第１絶縁膜および前記第２絶縁膜のそれぞれの膜厚は３００〜１５００ｎｍであり、前記エッチングストッパ膜の膜厚は３０〜１５０ｎｍである、請求項６記載の半導体装置の製造方法。