JP4167672B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4167672B2 JP4167672B2 JP2005122785A JP2005122785A JP4167672B2 JP 4167672 B2 JP4167672 B2 JP 4167672B2 JP 2005122785 A JP2005122785 A JP 2005122785A JP 2005122785 A JP2005122785 A JP 2005122785A JP 4167672 B2 JP4167672 B2 JP 4167672B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- forming
- recess
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010410 layer Substances 0.000 claims description 64
- 238000009792 diffusion process Methods 0.000 claims description 42
- 230000004888 barrier function Effects 0.000 claims description 31
- 239000011229 interlayer Substances 0.000 claims description 30
- 230000002265 prevention Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 23
- 230000002159 abnormal effect Effects 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 206010034972 Photosensitivity reaction Diseases 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 230000036211 photosensitivity Effects 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 description 9
- 230000005856 abnormality Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000011946 reduction process Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置の製造方法に関する。
半導体装置の高集積化、微細化に伴い、多層配線も微細化が進み、配線材料はＡｌより抵抗率が低く、エレクトロマイグレーション耐性の高いＣｕが使用されてきている。
Ｃｕ配線は、蒸気圧の低いＣｕの化合物が無くドライエッチングにより形成することが困難なため、通常、ダマシン法を用いて形成される。
ここで、図３を用いて、ダマシン法による配線形成方法を説明する（例えば、特許文献１を参照。）。
まず、図３（ａ）に示すように、トランジスタ等の半導体素子が形成されている半導体基板５１上の層間絶縁膜５３に配線溝を形成し、この配線溝内にバリア層５５を形成し、バリア層５５を介してＣｕなどの導電体を配線溝内に埋め込み、表面研磨により余分な導電体を除去して配線５７を形成する。次に、図３（ｂ）に示すように、表面に拡散防止膜５９を形成する。
上記表面研磨後、拡散防止膜５９形成前の状態では、図４に示すように、配線５７表面が酸化して酸化層５７ａが形成されたり、層間絶縁膜５３が変質して変質層５３ａが形成されたりすることがある。この酸化層５７ａ及び変質層５３ａは、歩留まりや素子特性に悪影響を与える場合があるので、拡散防止膜５９の形成前にＮＨ3プラズマによる還元処理などによって、除去されている。
特開２００３―１０９９５８号公報
まず、図３（ａ）に示すように、トランジスタ等の半導体素子が形成されている半導体基板５１上の層間絶縁膜５３に配線溝を形成し、この配線溝内にバリア層５５を形成し、バリア層５５を介してＣｕなどの導電体を配線溝内に埋め込み、表面研磨により余分な導電体を除去して配線５７を形成する。次に、図３（ｂ）に示すように、表面に拡散防止膜５９を形成する。
上記表面研磨後、拡散防止膜５９形成前の状態では、図４に示すように、配線５７表面が酸化して酸化層５７ａが形成されたり、層間絶縁膜５３が変質して変質層５３ａが形成されたりすることがある。この酸化層５７ａ及び変質層５３ａは、歩留まりや素子特性に悪影響を与える場合があるので、拡散防止膜５９の形成前にＮＨ3プラズマによる還元処理などによって、除去されている。
しかし、上記状態で長い時間放置されると、酸化層５７ａや変質層５３ａが厚くなりすぎ、上記還元処理では十分に除去できない場合がある。
本発明は、このような事情に鑑みてなされたものであり、配線の酸化又は層間絶縁膜の変質などの表面異常によって生じる層を確実に除去することができる半導体装置の製造方法を提供するものである。
本発明は、このような事情に鑑みてなされたものであり、配線の酸化又は層間絶縁膜の変質などの表面異常によって生じる層を確実に除去することができる半導体装置の製造方法を提供するものである。
本発明の半導体装置の製造方法は、半導体基板上の第１層間絶縁膜に形成された第１凹部内に第１バリア層を介して第１配線が形成された配線基板の表面に形成された異常層を除去し、得られた配線基板上に第１拡散防止膜及び第２層間絶縁膜を順次形成し、第１配線を露出させるように第２層間絶縁膜及び第１拡散防止膜に第２凹部を形成し、得られた配線基板上に第２バリア層を形成し、第２凹部内に第２配線を形成し、得られた配線基板上に第２拡散防止膜を形成する工程を備える。
本発明では、最初に、表面研磨などにより異常層を確実に除去する。この場合、第１配線の高さが減少するのでこれを補う必要がある。そこで、本発明では、層間絶縁膜を新たに形成し、この層間絶縁膜に第１配線と電気的に接続される第２配線を形成し、この第２配線によって第１配線の高さ減少分を補う。従って、本発明によれば、深い位置にまで異常層が形成されて歩留まりや素子特性の悪化を引き起こしていた配線基板についても、高い歩留まりや良好な素子特性を達成できる。なお、「異常層」とは、表面異常が生じている層であり、「表面異常」には、配線の酸化、層間絶縁膜の変質、表面欠陥、研磨異常、洗浄不良、加工不良など種々の原因で生じるものが含まれる。
図１及び２を用いて、本発明の一実施形態の半導体装置の製造方法について説明する。図１及び２は、本実施形態の半導体装置の製造工程を示す断面図である。以下の記載及び図面は、例示であって、本発明の範囲を限定するものではない。
１．異常層除去工程
まず、図１（ａ）に示すように、トランジスタ等の半導体素子が形成された半導体基板１上の第１層間絶縁膜３に形成された第１凹部内に第１バリア層５を介して第１配線７が形成された配線基板を作製する。半導体基板１には、ＳｉやＧａＡｓなどを用いることができる。第１層間絶縁膜３には、ＣＶＤ法によるＳｉＯＦ膜、ＳｉＯＣ膜、ＳｉＯ2膜、又は有機絶縁膜、塗布による多孔質シリカ膜等が使用できる。第１凹部は、公知のフォトリソグラフィー及びエッチング技術を用いて形成することができる。第１凹部の深さ（すなわち第１配線７の厚さ）は、例えば４００ｎｍとする。なお、本明細書では「凹部」は、配線溝やビアホールなどからなる。第１バリア層５は、Ｔａ、ＴｉＮ、Ｒｕ、Ｗの窒化膜もしくは酸化膜などからなり、スパッタ法、ＣＶＤ法、メッキ法またはそれらを複合した方法により形成することができる。第１バリア層５は、好ましくは、厚さ３ｎｍ〜５０ｎｍ、例えば、３０ｎｍで形成する。第１配線７は、スパッタ法、メッキ法、ＣＶＤ法等により、Ｃｕ，Ａｌ，Ｗ又はそれらの合金などの配線材料膜を第１凹部を埋め込むように形成し、ＣＭＰ法により不要な部分を除去することにより形成することができる（シングルダマシン法）。
まず、図１（ａ）に示すように、トランジスタ等の半導体素子が形成された半導体基板１上の第１層間絶縁膜３に形成された第１凹部内に第１バリア層５を介して第１配線７が形成された配線基板を作製する。半導体基板１には、ＳｉやＧａＡｓなどを用いることができる。第１層間絶縁膜３には、ＣＶＤ法によるＳｉＯＦ膜、ＳｉＯＣ膜、ＳｉＯ2膜、又は有機絶縁膜、塗布による多孔質シリカ膜等が使用できる。第１凹部は、公知のフォトリソグラフィー及びエッチング技術を用いて形成することができる。第１凹部の深さ（すなわち第１配線７の厚さ）は、例えば４００ｎｍとする。なお、本明細書では「凹部」は、配線溝やビアホールなどからなる。第１バリア層５は、Ｔａ、ＴｉＮ、Ｒｕ、Ｗの窒化膜もしくは酸化膜などからなり、スパッタ法、ＣＶＤ法、メッキ法またはそれらを複合した方法により形成することができる。第１バリア層５は、好ましくは、厚さ３ｎｍ〜５０ｎｍ、例えば、３０ｎｍで形成する。第１配線７は、スパッタ法、メッキ法、ＣＶＤ法等により、Ｃｕ，Ａｌ，Ｗ又はそれらの合金などの配線材料膜を第１凹部を埋め込むように形成し、ＣＭＰ法により不要な部分を除去することにより形成することができる（シングルダマシン法）。
この配線基板が長時間放置されると、図１（ｂ）に示すように、表面に異常層８が形成される。異常層８は、第１配線７が酸化されて形成される酸化層８ａや層間絶縁膜が変質して形成される変質層８ｂからなる。変質層８ｂは、例えば、空気中の水分が層間絶縁膜表面に吸着することにより形成される。
次に、図１（ｃ）に示すように、異常層８を除去する。異常層の除去は、表面研磨やエッチバック等によって行うことができる。表面研磨は、ＣＭＰ法などによって行う。除去すべき膜厚は、異常層８の厚さによって決まるが、例えば、１２０ｎｍとする。異常層８を除去する際、第１配線７の厚さが減少し、その設計値からずれる。そこで、以下の工程で、第１配線７に電気的に接続された第２配線１６を形成し、第２配線１６によって第１配線の厚さ減少分を補う（図２（ｋ）を参照）。
２．第１拡散防止膜形成工程
次に、図１（ｄ）に示すように、得られた配線基板上に第１拡散防止膜１１を形成する。第１拡散防止膜１１は、第１配線７の構成原子が後述する第２層間絶縁膜１３中に拡散するのを防止する機能を有する膜からなり、例えば、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜などからなり、これらを積層して用いる事も可能である。第１拡散防止膜１１は、ＣＶＤ法などで形成することができる。第１拡散防止膜１１は、好ましくは、厚さ３０〜５０ｎｍで形成する。なお、第１拡散防止膜１１は、通常、第１配線７の酸化防止する機能や、第２凹部を形成する際のエッチングストッパ膜としての機能も有する。
次に、図１（ｄ）に示すように、得られた配線基板上に第１拡散防止膜１１を形成する。第１拡散防止膜１１は、第１配線７の構成原子が後述する第２層間絶縁膜１３中に拡散するのを防止する機能を有する膜からなり、例えば、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜などからなり、これらを積層して用いる事も可能である。第１拡散防止膜１１は、ＣＶＤ法などで形成することができる。第１拡散防止膜１１は、好ましくは、厚さ３０〜５０ｎｍで形成する。なお、第１拡散防止膜１１は、通常、第１配線７の酸化防止する機能や、第２凹部を形成する際のエッチングストッパ膜としての機能も有する。
異常層８の除去後、第１拡散防止膜１１形成前に、第１配線７の還元処理を行う工程をさらに備えてもよい。還元処理は、ＮＨ3やＨ2等の還元性ガスのプラズマに配線基板をさらすことによって行うことができる。還元処理によって第１配線７と第１拡散防止膜１１の密着性を向上させることができる。
次に、図１（ｅ）に示すように、第１配線７を覆う部位が残るように第１拡散防止膜１１のパターニングを行う。第１拡散防止膜１１のパターニングは、第１凹部形成の際に用いたのと同一のフォトマスクと感光性（ポジ型かネガ型か）が異なるフォトレジストを用いたフォトリソグラフィーによって作製したレジストマスクを用いたエッチングにより行うことができる。また、第１拡散防止膜１１のパターニングは、第１凹部形成の際に用いたものを反転させたフォトマスクと感光性が同じフォトレジストを用いて行ってもよい。
また、パターニングを行わずに、第１拡散防止膜１１をそのまま残してもよい。通常、拡散防止膜は、層間絶縁膜よりも誘電率が高い材料で形成されるので、層間容量を低減ささるためにパターニングを行うことが好ましいが、層間容量があまり問題にならない場合にはパターニングを行わずに工程数を少なくしてもよい。
３．第２層間絶縁膜形成工程
次に、図１（ｆ）に示すように、得られた配線基板上に第２層間絶縁膜１３を形成する。第２層間絶縁膜１３の材料・形成方法などは、第１層間絶縁膜３と同様である。第２層間絶縁膜１３は、異常層８の除去厚以上の厚さ、例えば３００ｎｍで形成することが好ましい。
次に、図１（ｆ）に示すように、得られた配線基板上に第２層間絶縁膜１３を形成する。第２層間絶縁膜１３の材料・形成方法などは、第１層間絶縁膜３と同様である。第２層間絶縁膜１３は、異常層８の除去厚以上の厚さ、例えば３００ｎｍで形成することが好ましい。
４．第２凹部形成工程
次に、図２（ｇ）に示すように、第１配線７を露出させるように第２層間絶縁膜１３及び第１拡散防止膜１１に第２凹部１４を形成する。第２凹部１４形成は、第１拡散防止膜１１のパターニングの際に用いたのと同一のフォトマスクと感光性が異なるフォトレジストを用いたフォトリソグラフィーによって作製したレジストマスクを用いたエッチングにより行うことができる。また、第２凹部１４形成は、第１拡散防止膜１１のパターニングの際に用いたものを反転させたフォトマスクと感光性が同じフォトレジストを用いて行ってもよい。
第２凹部１４を形成する際、精密に位置合わせを行い、第１配線７と第２凹部１４のずれを１０ｎｍ以内にする
次に、図２（ｇ）に示すように、第１配線７を露出させるように第２層間絶縁膜１３及び第１拡散防止膜１１に第２凹部１４を形成する。第２凹部１４形成は、第１拡散防止膜１１のパターニングの際に用いたのと同一のフォトマスクと感光性が異なるフォトレジストを用いたフォトリソグラフィーによって作製したレジストマスクを用いたエッチングにより行うことができる。また、第２凹部１４形成は、第１拡散防止膜１１のパターニングの際に用いたものを反転させたフォトマスクと感光性が同じフォトレジストを用いて行ってもよい。
第２凹部１４を形成する際、精密に位置合わせを行い、第１配線７と第２凹部１４のずれを１０ｎｍ以内にする
５．第２バリア層形成工程
次に、図２（ｈ）に示すように、得られた配線基板上に第２バリア層１５を形成する。第２バリア層１５の材料・形成方法などは、第１バリア層５と同様である。
次に、図２（ｉ）に示すように、第２凹部１４内の底部上の第２バリア層１５を除去する。この除去は、異方性エッチングにより、第２バリア層１５をエッチバックすることにより行うことができる。なお、この除去を行わずに、第２バリア層１５をそのまま残してもよい。通常、バリア層は、配線よりも電気抵抗が高い材料で形成されるので、第１配線７と第２配線１６で形成される配線全体の電気抵抗を小さくするために上記除去を行うことが好ましいが、電気抵抗があまり問題にならない場合には上記除去を行わずに工程数を少なくしてもよい。
次に、図２（ｈ）に示すように、得られた配線基板上に第２バリア層１５を形成する。第２バリア層１５の材料・形成方法などは、第１バリア層５と同様である。
次に、図２（ｉ）に示すように、第２凹部１４内の底部上の第２バリア層１５を除去する。この除去は、異方性エッチングにより、第２バリア層１５をエッチバックすることにより行うことができる。なお、この除去を行わずに、第２バリア層１５をそのまま残してもよい。通常、バリア層は、配線よりも電気抵抗が高い材料で形成されるので、第１配線７と第２配線１６で形成される配線全体の電気抵抗を小さくするために上記除去を行うことが好ましいが、電気抵抗があまり問題にならない場合には上記除去を行わずに工程数を少なくしてもよい。
６．第２配線形成工程
次に、第２凹部１４内に第２バリア層１５を介して第２配線１６を形成する。第２配線１６は、スパッタ法、メッキ法、ＣＶＤ法等により、Ｃｕ，Ａｌ，Ｗ又はそれらの合金などの配線材料膜１６ａを第２凹部１４を埋め込むように形成し（図２（ｊ））、ＣＭＰ法により不要な部分を除去することにより形成することができる（図２（ｋ））。
配線材料膜１６ａは、例えば、厚さ７００ｎｍで形成する。第２配線１６は、異常層の除去厚に等しい厚さになるように形成することが好ましいが、例えば５０〜１５０％の厚さになるように形成してもよい。
次に、第２凹部１４内に第２バリア層１５を介して第２配線１６を形成する。第２配線１６は、スパッタ法、メッキ法、ＣＶＤ法等により、Ｃｕ，Ａｌ，Ｗ又はそれらの合金などの配線材料膜１６ａを第２凹部１４を埋め込むように形成し（図２（ｊ））、ＣＭＰ法により不要な部分を除去することにより形成することができる（図２（ｋ））。
配線材料膜１６ａは、例えば、厚さ７００ｎｍで形成する。第２配線１６は、異常層の除去厚に等しい厚さになるように形成することが好ましいが、例えば５０〜１５０％の厚さになるように形成してもよい。
７．第２拡散防止膜形成工程
次に、図２（ｌ）に示すように、得られた配線基板上に第２拡散防止膜１７を形成する。第２拡散防止膜１７の材料・形成方法などは、第１拡散防止膜１１と同様である。
また、第２配線１６形成後、第２拡散防止膜１７形成前に、第２配線１６の還元処理を行う工程をさらに備えてもよい。還元処理の条件・効果などは、「第１拡散防止膜形成工程」の項に記載した通りである。
以上の工程により、異常層８が除去され、かつ、第１配線７の厚さ減少が第２配線１６によって補われた半導体装置が作製される。
次に、図２（ｌ）に示すように、得られた配線基板上に第２拡散防止膜１７を形成する。第２拡散防止膜１７の材料・形成方法などは、第１拡散防止膜１１と同様である。
また、第２配線１６形成後、第２拡散防止膜１７形成前に、第２配線１６の還元処理を行う工程をさらに備えてもよい。還元処理の条件・効果などは、「第１拡散防止膜形成工程」の項に記載した通りである。
以上の工程により、異常層８が除去され、かつ、第１配線７の厚さ減少が第２配線１６によって補われた半導体装置が作製される。
本実施形態では、異常層８のみの除去を行っているが、第２拡散防止膜１７やその上層を形成した後に異常層の存在が明らかになった場合には、第２拡散防止膜１７やその上層を除去した後、本発明を適用することができる。
本実施形態では、シングルダマシン構造に基づいて説明を行ったが、本発明は、デュアルダマシン構造、上下の配線間を接続するビアホールのプラグについても適用することができる。
また、第２配線形成後に、再度、異常層が形成された場合には、本発明を再度適用することができる。
１：半導体基板 ３：第１層間絶縁膜 ５：第１バリア層 ７：第１配線 ８：異常層 ８ａ：酸化層 ８ｂ：変質層 １１：第１拡散防止膜 １３：第２層間絶縁膜 １４：第２凹部 １５：第２バリア層 １６ａ：配線材料膜 １６：第２配線 １７：第２拡散防止膜 ５１：半導体基板 ５３：層間絶縁膜 ５３ａ：変質層 ５５：バリア層 ５７：配線 ５７ａ：酸化層 ５９：拡散防止膜
Claims (7)
- 半導体基板上の第１層間絶縁膜に形成された第１凹部内に第１バリア層を介して第１配線が形成された配線基板の表面に形成された異常層を表面研磨又はエッチバックにより除去し、
得られた配線基板上に第１拡散防止膜及び第２層間絶縁膜を順次形成し、
第１配線を露出させるように第２層間絶縁膜及び第１拡散防止膜に第２凹部を形成し、
得られた配線基板上に第２バリア層を形成し、
第２凹部内に第２配線を形成し、
得られた配線基板上に第２拡散防止膜を形成する工程を備え、
第２配線が第１配線の高さ減少分を補い、
第２凹部の形成の際に、第１凹部の形成の際に用いるフォトマスクと同一のフォトマスクを用いるか、当該フォトマスクのパターンを反転させたフォトマスクを用いることを特徴とする半導体装置の製造方法。 - 異常層の除去後、第１拡散防止膜形成前に、第１配線の還元処理を行う工程をさらに備える請求項１に記載の方法。
- 第１拡散防止膜形成後、第２層間絶縁膜形成前に、第１配線を覆う部位が残るように第１拡散防止膜のパターニングを行う工程をさらに備える請求項１又は２に記載の方法。
- 第２バリア層形成後、第２配線形成前に、第２凹部内の底部上の第２バリア層を除去する工程をさらに備える請求項１〜３の何れか１つに記載の方法。
- 第２配線形成後、第２拡散防止膜形成前に、第２配線の還元処理を行う工程をさらに備える請求項１〜４の何れか１つに記載の方法。
- 第１拡散防止膜のパターニングと第２凹部の形成は、同一のフォトマスクと互いに感光性が異なるフォトレジストを用いたフォトリソグラフィーによって形成されたレジストマスクを用いたエッチングにより行う請求項３に記載の方法。
- 第２配線は、異常層の除去厚の５０〜１５０％の厚さになるように形成する請求項１〜６の何れか１つに記載の方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005122785A JP4167672B2 (ja) | 2005-04-20 | 2005-04-20 | 半導体装置の製造方法 |
| TW095113439A TW200703483A (en) | 2005-04-20 | 2006-04-14 | Method for fabricating semiconductor device |
| KR1020060034933A KR100750550B1 (ko) | 2005-04-20 | 2006-04-18 | 반도체 장치의 제조 방법 |
| US11/405,521 US20060240597A1 (en) | 2005-04-20 | 2006-04-18 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005122785A JP4167672B2 (ja) | 2005-04-20 | 2005-04-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006303186A JP2006303186A (ja) | 2006-11-02 |
| JP4167672B2 true JP4167672B2 (ja) | 2008-10-15 |
Family
ID=37187472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005122785A Expired - Fee Related JP4167672B2 (ja) | 2005-04-20 | 2005-04-20 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060240597A1 (ja) |
| JP (1) | JP4167672B2 (ja) |
| KR (1) | KR100750550B1 (ja) |
| TW (1) | TW200703483A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102211143B1 (ko) | 2014-11-13 | 2021-02-02 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US10181421B1 (en) * | 2017-07-12 | 2019-01-15 | Globalfoundries Inc. | Liner recess for fully aligned via |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6495452B1 (en) * | 1999-08-18 | 2002-12-17 | Taiwan Semiconductor Manufacturing Company | Method to reduce capacitance for copper interconnect structures |
| KR20030000118A (ko) * | 2001-06-22 | 2003-01-06 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| US7687917B2 (en) * | 2002-05-08 | 2010-03-30 | Nec Electronics Corporation | Single damascene structure semiconductor device having silicon-diffused metal wiring layer |
| JP3898133B2 (ja) * | 2003-01-14 | 2007-03-28 | Ｎｅｃエレクトロニクス株式会社 | ＳｉＣＨＮ膜の成膜方法。 |
| KR100578212B1 (ko) * | 2003-06-30 | 2006-05-11 | 주식회사 하이닉스반도체 | 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법 |
| US7071100B2 (en) * | 2004-02-27 | 2006-07-04 | Kei-Wei Chen | Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process |
-
2005
- 2005-04-20 JP JP2005122785A patent/JP4167672B2/ja not_active Expired - Fee Related
-
2006
- 2006-04-14 TW TW095113439A patent/TW200703483A/zh unknown
- 2006-04-18 KR KR1020060034933A patent/KR100750550B1/ko not_active IP Right Cessation
- 2006-04-18 US US11/405,521 patent/US20060240597A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20060240597A1 (en) | 2006-10-26 |
| TW200703483A (en) | 2007-01-16 |
| KR100750550B1 (ko) | 2007-08-20 |
| KR20060110788A (ko) | 2006-10-25 |
| JP2006303186A (ja) | 2006-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4918778B2 (ja) | 半導体集積回路装置の製造方法 | |
| US8232196B2 (en) | Interconnect structure having a via with a via gouging feature and dielectric liner sidewalls for BEOL integration | |
| JP4250006B2 (ja) | 半導体装置及びその製造方法 | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| TWI536520B (zh) | 半導體裝置及方法 | |
| US20080299763A1 (en) | Method for fabricating semiconductor device | |
| JP6009152B2 (ja) | 半導体装置の製造方法 | |
| WO2009104233A1 (ja) | 半導体装置及びその製造方法 | |
| JP2007142421A (ja) | 半導体素子及びこの製造方法 | |
| US7651941B2 (en) | Method of manufacturing a semiconductor device that includes forming a via hole through a reaction layer formed between a conductive barrier and a wiring | |
| JP2005142369A (ja) | 半導体装置の製造方法 | |
| JP2008277437A (ja) | 半導体装置およびその製造方法 | |
| JP5388478B2 (ja) | 半導体装置 | |
| JP4167672B2 (ja) | 半導体装置の製造方法 | |
| KR20110111868A (ko) | 배선 구조물의 형성 방법 | |
| JP2006253666A (ja) | 半導体装置およびその製造方法 | |
| JP4525534B2 (ja) | 半導体装置の製造方法 | |
| JP4472286B2 (ja) | 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法 | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JP2007281197A (ja) | 半導体装置及びその製造方法 | |
| KR20090055772A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2008041783A (ja) | 半導体装置の製造方法 | |
| KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| JP2004031638A (ja) | 配線構造の形成方法 | |
| JP2006303179A (ja) | 埋込導電体の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080229 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080801 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |