JP4167672B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4167672B2 JP4167672B2 JP2005122785A JP2005122785A JP4167672B2 JP 4167672 B2 JP4167672 B2 JP 4167672B2 JP 2005122785 A JP2005122785 A JP 2005122785A JP 2005122785 A JP2005122785 A JP 2005122785A JP 4167672 B2 JP4167672 B2 JP 4167672B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- forming
- recess
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
まず、図3(a)に示すように、トランジスタ等の半導体素子が形成されている半導体基板51上の層間絶縁膜53に配線溝を形成し、この配線溝内にバリア層55を形成し、バリア層55を介してCuなどの導電体を配線溝内に埋め込み、表面研磨により余分な導電体を除去して配線57を形成する。次に、図3(b)に示すように、表面に拡散防止膜59を形成する。
上記表面研磨後、拡散防止膜59形成前の状態では、図4に示すように、配線57表面が酸化して酸化層57aが形成されたり、層間絶縁膜53が変質して変質層53aが形成されたりすることがある。この酸化層57a及び変質層53aは、歩留まりや素子特性に悪影響を与える場合があるので、拡散防止膜59の形成前にNH3プラズマによる還元処理などによって、除去されている。
本発明は、このような事情に鑑みてなされたものであり、配線の酸化又は層間絶縁膜の変質などの表面異常によって生じる層を確実に除去することができる半導体装置の製造方法を提供するものである。
まず、図1(a)に示すように、トランジスタ等の半導体素子が形成された半導体基板1上の第1層間絶縁膜3に形成された第1凹部内に第1バリア層5を介して第1配線7が形成された配線基板を作製する。半導体基板1には、SiやGaAsなどを用いることができる。第1層間絶縁膜3には、CVD法によるSiOF膜、SiOC膜、SiO2膜、又は有機絶縁膜、塗布による多孔質シリカ膜等が使用できる。第1凹部は、公知のフォトリソグラフィー及びエッチング技術を用いて形成することができる。第1凹部の深さ(すなわち第1配線7の厚さ)は、例えば400nmとする。なお、本明細書では「凹部」は、配線溝やビアホールなどからなる。第1バリア層5は、Ta、TiN、Ru、Wの窒化膜もしくは酸化膜などからなり、スパッタ法、CVD法、メッキ法またはそれらを複合した方法により形成することができる。第1バリア層5は、好ましくは、厚さ3nm〜50nm、例えば、30nmで形成する。第1配線7は、スパッタ法、メッキ法、CVD法等により、Cu,Al,W又はそれらの合金などの配線材料膜を第1凹部を埋め込むように形成し、CMP法により不要な部分を除去することにより形成することができる(シングルダマシン法)。
次に、図1(d)に示すように、得られた配線基板上に第1拡散防止膜11を形成する。第1拡散防止膜11は、第1配線7の構成原子が後述する第2層間絶縁膜13中に拡散するのを防止する機能を有する膜からなり、例えば、SiN膜、SiCN膜、SiC膜、SiOC膜などからなり、これらを積層して用いる事も可能である。第1拡散防止膜11は、CVD法などで形成することができる。第1拡散防止膜11は、好ましくは、厚さ30〜50nmで形成する。なお、第1拡散防止膜11は、通常、第1配線7の酸化防止する機能や、第2凹部を形成する際のエッチングストッパ膜としての機能も有する。
次に、図1(f)に示すように、得られた配線基板上に第2層間絶縁膜13を形成する。第2層間絶縁膜13の材料・形成方法などは、第1層間絶縁膜3と同様である。第2層間絶縁膜13は、異常層8の除去厚以上の厚さ、例えば300nmで形成することが好ましい。
次に、図2(g)に示すように、第1配線7を露出させるように第2層間絶縁膜13及び第1拡散防止膜11に第2凹部14を形成する。第2凹部14形成は、第1拡散防止膜11のパターニングの際に用いたのと同一のフォトマスクと感光性が異なるフォトレジストを用いたフォトリソグラフィーによって作製したレジストマスクを用いたエッチングにより行うことができる。また、第2凹部14形成は、第1拡散防止膜11のパターニングの際に用いたものを反転させたフォトマスクと感光性が同じフォトレジストを用いて行ってもよい。
第2凹部14を形成する際、精密に位置合わせを行い、第1配線7と第2凹部14のずれを10nm以内にする
次に、図2(h)に示すように、得られた配線基板上に第2バリア層15を形成する。第2バリア層15の材料・形成方法などは、第1バリア層5と同様である。
次に、図2(i)に示すように、第2凹部14内の底部上の第2バリア層15を除去する。この除去は、異方性エッチングにより、第2バリア層15をエッチバックすることにより行うことができる。なお、この除去を行わずに、第2バリア層15をそのまま残してもよい。通常、バリア層は、配線よりも電気抵抗が高い材料で形成されるので、第1配線7と第2配線16で形成される配線全体の電気抵抗を小さくするために上記除去を行うことが好ましいが、電気抵抗があまり問題にならない場合には上記除去を行わずに工程数を少なくしてもよい。
次に、第2凹部14内に第2バリア層15を介して第2配線16を形成する。第2配線16は、スパッタ法、メッキ法、CVD法等により、Cu,Al,W又はそれらの合金などの配線材料膜16aを第2凹部14を埋め込むように形成し(図2(j))、CMP法により不要な部分を除去することにより形成することができる(図2(k))。
配線材料膜16aは、例えば、厚さ700nmで形成する。第2配線16は、異常層の除去厚に等しい厚さになるように形成することが好ましいが、例えば50〜150%の厚さになるように形成してもよい。
次に、図2(l)に示すように、得られた配線基板上に第2拡散防止膜17を形成する。第2拡散防止膜17の材料・形成方法などは、第1拡散防止膜11と同様である。
また、第2配線16形成後、第2拡散防止膜17形成前に、第2配線16の還元処理を行う工程をさらに備えてもよい。還元処理の条件・効果などは、「第1拡散防止膜形成工程」の項に記載した通りである。
以上の工程により、異常層8が除去され、かつ、第1配線7の厚さ減少が第2配線16によって補われた半導体装置が作製される。
Claims (7)
- 半導体基板上の第1層間絶縁膜に形成された第1凹部内に第1バリア層を介して第1配線が形成された配線基板の表面に形成された異常層を表面研磨又はエッチバックにより除去し、
得られた配線基板上に第1拡散防止膜及び第2層間絶縁膜を順次形成し、
第1配線を露出させるように第2層間絶縁膜及び第1拡散防止膜に第2凹部を形成し、
得られた配線基板上に第2バリア層を形成し、
第2凹部内に第2配線を形成し、
得られた配線基板上に第2拡散防止膜を形成する工程を備え、
第2配線が第1配線の高さ減少分を補い、
第2凹部の形成の際に、第1凹部の形成の際に用いるフォトマスクと同一のフォトマスクを用いるか、当該フォトマスクのパターンを反転させたフォトマスクを用いることを特徴とする半導体装置の製造方法。 - 異常層の除去後、第1拡散防止膜形成前に、第1配線の還元処理を行う工程をさらに備える請求項1に記載の方法。
- 第1拡散防止膜形成後、第2層間絶縁膜形成前に、第1配線を覆う部位が残るように第1拡散防止膜のパターニングを行う工程をさらに備える請求項1又は2に記載の方法。
- 第2バリア層形成後、第2配線形成前に、第2凹部内の底部上の第2バリア層を除去する工程をさらに備える請求項1〜3の何れか1つに記載の方法。
- 第2配線形成後、第2拡散防止膜形成前に、第2配線の還元処理を行う工程をさらに備える請求項1〜4の何れか1つに記載の方法。
- 第1拡散防止膜のパターニングと第2凹部の形成は、同一のフォトマスクと互いに感光性が異なるフォトレジストを用いたフォトリソグラフィーによって形成されたレジストマスクを用いたエッチングにより行う請求項3に記載の方法。
- 第2配線は、異常層の除去厚の50〜150%の厚さになるように形成する請求項1〜6の何れか1つに記載の方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005122785A JP4167672B2 (ja) | 2005-04-20 | 2005-04-20 | 半導体装置の製造方法 |
TW095113439A TW200703483A (en) | 2005-04-20 | 2006-04-14 | Method for fabricating semiconductor device |
US11/405,521 US20060240597A1 (en) | 2005-04-20 | 2006-04-18 | Method for fabricating semiconductor device |
KR1020060034933A KR100750550B1 (ko) | 2005-04-20 | 2006-04-18 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005122785A JP4167672B2 (ja) | 2005-04-20 | 2005-04-20 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006303186A JP2006303186A (ja) | 2006-11-02 |
JP4167672B2 true JP4167672B2 (ja) | 2008-10-15 |
Family
ID=37187472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005122785A Expired - Fee Related JP4167672B2 (ja) | 2005-04-20 | 2005-04-20 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20060240597A1 (ja) |
JP (1) | JP4167672B2 (ja) |
KR (1) | KR100750550B1 (ja) |
TW (1) | TW200703483A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102211143B1 (ko) | 2014-11-13 | 2021-02-02 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US10181421B1 (en) * | 2017-07-12 | 2019-01-15 | Globalfoundries Inc. | Liner recess for fully aligned via |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6495452B1 (en) * | 1999-08-18 | 2002-12-17 | Taiwan Semiconductor Manufacturing Company | Method to reduce capacitance for copper interconnect structures |
KR20030000118A (ko) * | 2001-06-22 | 2003-01-06 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
US7687917B2 (en) * | 2002-05-08 | 2010-03-30 | Nec Electronics Corporation | Single damascene structure semiconductor device having silicon-diffused metal wiring layer |
JP3898133B2 (ja) * | 2003-01-14 | 2007-03-28 | Necエレクトロニクス株式会社 | SiCHN膜の成膜方法。 |
KR100578212B1 (ko) * | 2003-06-30 | 2006-05-11 | 주식회사 하이닉스반도체 | 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법 |
US7071100B2 (en) * | 2004-02-27 | 2006-07-04 | Kei-Wei Chen | Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process |
-
2005
- 2005-04-20 JP JP2005122785A patent/JP4167672B2/ja not_active Expired - Fee Related
-
2006
- 2006-04-14 TW TW095113439A patent/TW200703483A/zh unknown
- 2006-04-18 US US11/405,521 patent/US20060240597A1/en not_active Abandoned
- 2006-04-18 KR KR1020060034933A patent/KR100750550B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200703483A (en) | 2007-01-16 |
US20060240597A1 (en) | 2006-10-26 |
JP2006303186A (ja) | 2006-11-02 |
KR20060110788A (ko) | 2006-10-25 |
KR100750550B1 (ko) | 2007-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4918778B2 (ja) | 半導体集積回路装置の製造方法 | |
JP4250006B2 (ja) | 半導体装置及びその製造方法 | |
US8232196B2 (en) | Interconnect structure having a via with a via gouging feature and dielectric liner sidewalls for BEOL integration | |
US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
US20080299763A1 (en) | Method for fabricating semiconductor device | |
TWI536520B (zh) | 半導體裝置及方法 | |
WO2009104233A1 (ja) | 半導体装置及びその製造方法 | |
JP6009152B2 (ja) | 半導体装置の製造方法 | |
JP2007142421A (ja) | 半導体素子及びこの製造方法 | |
JP2005142369A (ja) | 半導体装置の製造方法 | |
US7651941B2 (en) | Method of manufacturing a semiconductor device that includes forming a via hole through a reaction layer formed between a conductive barrier and a wiring | |
JP2008277437A (ja) | 半導体装置およびその製造方法 | |
JP5388478B2 (ja) | 半導体装置 | |
JP4167672B2 (ja) | 半導体装置の製造方法 | |
KR20110111868A (ko) | 배선 구조물의 형성 방법 | |
JP2006253666A (ja) | 半導体装置およびその製造方法 | |
JP4525534B2 (ja) | 半導体装置の製造方法 | |
JP4472286B2 (ja) | 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法 | |
JP4207113B2 (ja) | 配線構造の形成方法 | |
JP2007281197A (ja) | 半導体装置及びその製造方法 | |
KR20090055772A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JP2008041783A (ja) | 半導体装置の製造方法 | |
KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
JP2004031638A (ja) | 配線構造の形成方法 | |
JP2006303179A (ja) | 埋込導電体の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080801 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |