KR100750550B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100750550B1
KR100750550B1 KR1020060034933A KR20060034933A KR100750550B1 KR 100750550 B1 KR100750550 B1 KR 100750550B1 KR 1020060034933 A KR1020060034933 A KR 1020060034933A KR 20060034933 A KR20060034933 A KR 20060034933A KR 100750550 B1 KR100750550 B1 KR 100750550B1
Authority
KR
South Korea
Prior art keywords
wiring
film
layer
diffusion barrier
forming
Prior art date
Application number
KR1020060034933A
Other languages
English (en)
Other versions
KR20060110788A (ko
Inventor
šœ지 아베
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060110788A publication Critical patent/KR20060110788A/ko
Application granted granted Critical
Publication of KR100750550B1 publication Critical patent/KR100750550B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(과제) 배선의 산화 또는 층간 절연막의 변질 등의 표면 이상에 의하여 생기는 층을 확실히 제거할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
(해결 수단) 본 발명의 반도체 장치의 제조 방법은, 반도체 기판 상의 제 1 층간 절연막에 형성되는 제 1 오목부 내에 제 1 배리어층을 통해 제 1 배선이 형성되는 배선 기판의 표면에 형성되는 이상층을 제거하고, 얻어진 배선 기판 상에 제 1 확산 방지막 및 제 2 층간 절연막을 순차 형성하고, 제 1 배선을 노출시키도록 제 2 층간 절연막 및 제 1 확산 방지막에 제 2 오목부를 형성하며, 얻어진 배선 기판 상에 제 2 배리어층을 형성하고, 제 2 오목부 내에 제 1 배선에 전기적으로 접속되는 제 2 배선을 형성하여, 얻어진 배선 기판 상에 제 2 확산 방지막을 형성하는 공정을 포함한다.
이상층, 변질층, 확산 방지막

Description

반도체 장치의 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
도 1(a)~(f) 는 본 발명의 일 실시형태인 반도체 장치의 제조 공정을 나타내는 단면도.
도 2(g)~(l) 은 본 발명의 일 실시형태인 반도체 장치의 제조 공정을 나타내는 단면도.
도 3(a),(b) 는 종래 기술의 반도체 장치의 제조 공정을 나타내는 단면도.
도 4 는 종래 기술의 반도체 장치의 제조 공정을 나타내는 단면도.
(부호의 설명)
1: 반도체 기판 3: 제 1 층간 절연막
5: 제 1 배리어층 7: 제 1 배선
8: 이상층 8a: 산화층
8b: 변질층 11: 제 1 확산 방지막
13: 제 2 층간 절연막 14: 제 2 오목부
15: 제 2 배리어층 16a: 배선 재료막
16: 제 2 배선 17: 제 2 확산 방지막
51: 반도체 기판 53: 층간 절연막
53a: 변질층 55: 배리어층
57: 배선 57a: 산화층
59: 확산 방지막
[특허문헌 1] 일본 공개특허공보 2003-109958호
본 발명은, 반도체 장치의 제조 방법에 관한 것이다.
(배경 기술)
반도체 장치의 고집적화, 미세화에 수반하여 다층 배선도 미세화가 진행하여, 배선 재료는 Al 보다 저항률이 낮고, 일렉트로마이그레이션 (electromigration) 내성이 높은 Cu 가 사용되어 오고 있다.
Cu 배선은, 증기압이 낮은 Cu 의 화합물이 없어 건식 에칭에 의해 형성하는 것이 곤란하기 때문에, 통상, 다마신법을 사용하여 형성된다.
여기서, 도 3(a),(b) 를 사용하여 다마신법에 의한 배선 형성 방법을 설명한다 (예를 들어, 특허문헌 1 을 참조).
우선, 도 3(a) 에 도시된 바와 같이, 트랜지스터 등의 반도체 소자가 형성되어 있는 반도체 기판 (51) 상의 층간 절연막 (53) 에 배선홈을 형성하고, 이 배선홈 내에 배리어층 (55) 을 형성하여, 배리어층 (55) 을 통해 Cu 등의 도전체를 배선홈 내에 메워, 표면 연마에 의해 여분의 도전체를 제거하여 배선 (57) 을 형성한 다. 다음으로, 도 3(b) 에 도시된 바와 같이, 얻어진 기판 표면에 확산 방지막 (59) 을 형성한다.
도 4 는, 상기 표면 연마 후, 확산 방지막 (59) 형성 전의 상태의 기판을 나타낸다. 기판이 이 상태로 방치되면, 배선 (57) 표면이 산화하여 산화층 (57a) 이 형성되거나, 층간 절연막 (53) 이 변질되어 변질층 (53a) 이 형성되기도 하는 경우가 있다. 이 산화층 (57a) 및 변질층 (53a) 은 수율이나 소자 특성에 악영향을 주는 경우가 있기 때문에, 확산 방지막 (59) 의 형성 전에 NH3 플라즈마에 의한 환원 처리 등에 의해서 제거되고 있다.
그러나, 기판이 상기 상태에서 긴 시간 방치되면, 산화층 (57a) 이나 변질층 (53a) 이 너무 두꺼워져, 상기 환원 처리로서는 충분히 제거할 수 없는 경우가 있다.
본 발명은, 이러한 사정을 감안하여 이루어진 것이며, 배선의 산화 또는 층간 절연막의 변질 등의 표면 이상에 의하여 생기는 층을 확실히 제거할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 반도체 장치의 제조 방법은, 반도체 기판 상의 제 1 층간 절연막에 형성되는 제 1 오목부 내에 제 1 배리어층을 통해 제 1 배선이 형성되는 배선 기판의 표면에 형성되는 이상층 (異常層) 을 제거하고, 얻어진 배선 기판 상에 제 1 확산 방지막 및 제 2 층간 절연막을 순차 형성하고, 제 1 배선을 노출시키도록 제 2 층간 절연막 및 제 1 확산 방지막에 제 2 오목부를 형성하며, 얻어진 배선 기판 상에 제 2 배리어층을 형성하고, 제 2 오목부 내에 제 1 배선에 전기적으로 접속되는 제 2 배선을 형성하고, 얻어진 배선 기판 상에 제 2 확산 방지막을 형성하는 공정을 포함한다.
본 발명에 따르면, 최초에 표면 연마 등에 의해 이상층을 확실히 제거한다. 이 경우, 제 1 배선의 높이가 감소하기 때문에 이를 보충할 필요가 있다. 그래서, 본 발명에서는 층간 절연막을 새롭게 형성하고, 이 층간 절연막에 제 1 배선과 전기적으로 접속되는 제 2 배선을 형성하여, 이 제 2 배선에 의해서 제 1 배선의 높이 감소분을 보충한다. 따라서, 본 발명에 의하면, 깊은 위치에까지 이상층이 형성되어 수율이나 소자 특성의 악화를 야기하고 있는 배선 기판에 관해서도, 높은 수율이나 양호한 소자 특성을 달성할 수 있다. 또한, 「이상층」이란, 표면 이상이 발생한 층으로, 「표면 이상」 이란, 배선의 산화, 층간 절연막의 변질, 표면 결함, 연마 이상, 세정 불량, 가공 불량 등 여러 가지의 원인으로 생기는 것이 포함된다.
(발명을 실시하기 위한 최선의 형태)
도 1(a)~(f) 및 도 2(g)~(l) 을 사용하여, 본 발명의 일 실시형태인 반도체 장치의 제조 방법에 관해서 설명한다. 도 1(a)~(f) 및 도 2(g)~(l) 은, 본 실시형태의 반도체 장치의 제조 공정을 나타내는 단면도이다. 도면이나 이하의 기술 중에서 나타내는 형상, 구조, 막두께, 조성 또는 방법 등은 예시로서, 본 발 명의 범위는 도면이나 이하의 기술 중에서 나타내는 것에 한정되지 않는다.
1. 이상층 제거 공정
우선, 도 1(a) 에 도시된 바와 같이, 트랜지스터 등의 반도체 소자가 형성된 반도체 기판 (1) 상의 제 1 층간 절연막 (3) 에 형성된 제 1 오목부 내에 제 1 배리어층 (5) 을 통해 제 1 배선 (7) 이 형성된 배선 기판을 제작한다.
반도체 기판 (1) 의 종류는 한정되지 않고, 이것에는 예를 들어, Si 나 GaAs 기판을 사용할 수 있다.
제 1 층간 절연막 (3) 에는, 예를 들어, CVD 법에 의한 SiOF막, SiOC막, SiO2막 또는 유기 절연막, 도포에 의한 다공질 실리카막 등이 사용될 수 있다. 제 1 층간 절연막 (3) 은, 층간 절연막으로서의 기능을 발휘할 수 있는 한, 그 형성 방법, 두께, 조성, 구성 (단층인가, 복층인가) 은 한정되지 않는다.
제 1 오목부는, 공지의 포토리소그래피 및 에칭 기술을 사용하여 형성할 수 있다. 제 1 오목부의 깊이 (즉 제 1 배선 (7) 의 두께) 는, 예를 들어, 400㎚ 로 한다. 또한, 본 명세서에서는 「오목부」 는, 예를 들어, 배선홈이나 비어 홀 등으로 이루어진다. 제 1 오목부는, 제 1 배리어층 (5) 및 제 1 배선 (7) 을 수용 가능한 한, 그 형성 방법, 형상, 깊이는 한정되지 않는다.
제 1 배리어층 (5) 은, 예를 들어, Ta, TiN, Ru, W 의 질화막 또는 산화막 등으로 이루어지고, 스퍼터법, CVD법, 도금법 또는 그것들을 복합한 방법에 의해 형성할 수 있다. 제 1 배리어층 (5) 은, Ta 상에 TaN 의 적층, 또는 Ti 상에 TiN 의 적층으로 이루어지는 것이 바람직하다. 제 1 배리어층 (5) 은, 바람직하게는, 두께 3㎚~50㎚, 예를 들어, 30㎚ 로 형성한다. 제 1 배리어층 (5) 은, 제 1 배선 (7) 의 재료가 제 1 층간 절연막 (3) 으로 확산하는 것을 방지할 수 있는 기능을 갖는 층이면 되고, 그 기능을 발휘할 수 있는 한, 그 형성 방법, 두께, 조성, 구성은 한정되지 않는다.
제 1 배선 (7) 은, 예를 들어, 스퍼터법, 도금법, CVD 법 등에 의해, Cu, Al, W 또는 그것들의 합금 등의 배선 재료막을 제 1 오목부를 메우도록 형성하고, CMP 법에 의해 불필요한 부분을 제거함으로써 형성될 수 있다 (싱글 다마신법). 제 1 배선 (7) 은, 배선으로서의 기능을 발휘할 수 있는 한, 그 형성 방법, 두께, 조성, 구성은 한정되지 않는다.
이 배선 기판이 장시간 방치되면, 도 1(b) 에 도시된 바와 같이 표면에 이상층 (8) 이 형성된다. 이상층 (8) 은, 예를 들어, 제 1 배선 (7) 이 산화되어 형성되는 산화층 (8a) 또는 층간 절연막이 변질되어 형성되는 변질층 (8b) 으로 이루어진다. 변질층 (8b) 은, 예를 들어, 공기 중의 수분이 층간 절연막 표면에 흡착됨으로써 형성된다. 이상층 (8) 의 조성, 두께, 형성 조건은 한정되지 않는다.
다음으로, 도 1(c) 에 도시된 바와 같이 이상층 (8) 을 제거한다. 이상층의 제거 방법은 한정되지 않고, 예를 들어, 표면 연마나 에치백 등에 의해서 실시될 수 있다. 표면 연마는 CMP 법 등에 의해서 실시된다. 에치백은 이방성 에칭 등에 의해서 실시된다. 제거해야 할 막두께는 이상층 (8) 의 두께에 의해서 결정되지만, 이상층 (8) 을 제거할 수 있는 두께라면 한정되지 않고, 예를 들어, 120㎚ 로 한다. 이상층 (8) 을 제거할 때, 제 1 배선 (7) 의 두께가 감소하여 그 설계값으로부터 어긋난다. 그래서, 이하의 공정에서 제 1 배선 (7) 에 전기적으로 접속된 제 2 배선 (16) 을 형성하고, 제 2 배선 (16) 에 의해서 제 1 배선의 두께 감소분을 보충한다 (도 2(k) 를 참조).
2. 제 1 확산 방지막 형성 공정
다음으로, 도 1(d) 에 도시된 바와 같이, 얻어진 배선 기판 상에 제 1 확산 방지막 (11) 을 형성한다. 제 1 확산 방지막 (11) 은, 제 1 배선 (7) 의 구성원자가 후술하는 제 2 층간 절연막 (13) 중에 확산하는 것을 방지하는 기능을 갖는 막으로 이루어진다. 제 1 확산 방지막 (11) 은, 예를 들어, SiN막, SiCN막, SiC 혹은 SiOC막, 또는 이들의 막의 적어도 2 종류를 적층한 적층막으로 이루어진다. 제 1 확산 방지막 (11) 은, Ti 상에 TiN 의 적층이어도 된다. 제 1 확산 방지막 (11) 은 CVD 법 등으로 형성할 수 있다. 제 1 확산 방지막 (11) 은 바람직하게는 두께 30~50㎚ 로 형성한다. 제 1 확산 방지막 (11) 은, 상기 기능을 달성할 수 있는 한, 그 형성 방법, 두께, 조성, 구성은 한정되지 않는다.
또한, 제 1 확산 방지막 (11) 은, 제 1 배선 (7) 의 산화를 방지하는 기능을 가지지만, 제 2 오목부를 형성할 때의 에칭 스토퍼막으로서의 기능을 가져도 된다.
이상층 (8) 의 제거 후, 제 1 확산 방지막 (11) 형성 전에 제 1 배선 (7) 의 환원 처리를 실시하는 공정을 더 포함해도 된다. 환원 처리 방법은, 한정되지 않고, 환원 처리는, 예를 들어, NH3 이나 H2 등의 환원성 가스의 플라즈마에 배선 기판을 노출시키는 것에 의해 실시할 수 있다. 환원 처리에 의해서 제 1 배선 (7) 과 제 1 확산 방지막 (11) 의 밀착성을 향상시킬 수 있다.
다음으로, 도 1(e) 에 도시된 바와 같이, 제 1 배선 (7) 을 덮는 부위가 남도록 제 1 확산 방지막 (11) 의 패터닝을 실시한다. 제 1 확산 방지막 (11) 의 패터닝 방법은 한정되지 않는다. 제 1 확산 방지막 (11) 의 패터닝은, 예를 들어, 제 1 오목부 형성시에 사용된 포토마스크와 동일한 포토마스크 및 제 1 오목부 형성시에 사용된 포토레지스트와 감광성 (포지티브형 또는 네가티브형) 이 다른 포토레지스트를 사용하는 포토리소그래피에 따라 제작되는 레지스트마스크를 사용하는 에칭에 의해 실시될 수 있다. 또한, 제 1 확산 방지막 (11) 의 패터닝은, 제 1 오목부 형성시에 사용된 포토마스크를 반전시킨 포토마스크 및 제 1 오목부 형성시에 사용된 포토레지스트와 감광성이 같은 포토레지스트를 사용하여 실시해도 된다.
또한, 패터닝을 실시하지 않고서 제 1 확산 방지막 (11) 을 그대로 남겨도 된다. 통상, 확산 방지막은 층간 절연막보다도 유전율이 높은 재료로 형성되기 때문에, 층간 용량을 저감시키기 위해 패터닝을 실시하는 것이 바람직하다. 그러나, 층간 용량이 그다지 문제가 되지 않은 경우에는 패터닝을 실시하지 않고서 공정수를 적게 해도 된다.
3. 제 2 층간 절연막 형성 공정
다음으로, 도 1(f) 에 도시된 바와 같이, 얻어진 배선 기판 상에 제 2 층간 절연막 (13) 을 형성한다. 제 2 층간 절연막 (13) 의 재료·형성 방법 등은, 제 1 층간 절연막 (3) 과 같은 것이 바람직하지만, 이들의 1 개 이상이 달라도 된다. 제 2 층간 절연막 (13) 은, 이상층 (8) 의 제거 두께 이상의 두께, 예를 들어, 300㎚ 로 형성하는 것이 바람직하다.
4. 제 2 오목부 형성 공정
다음으로, 도 2(g) 에 도시된 바와 같이, 제 1 배선 (7) 을 노출시키도록 제 2 층간 절연막 (13) 및 제 1 확산 방지막 (11) 에 제 2 오목부 (14) 를 형성한다. 제 2 오목부 (14) 의 형성 방법은 한정되지 않는다. 제 2 오목부 (14) 의 형성은, 예를 들어, 제 1 확산 방지막 (11) 의 패터닝시에 사용되는 포토마스크와 동일한 포토마스크 및 제 1 확산 방지막 (11) 의 패터닝시에 사용되는 포토레지스트와는 감광성이 다른 포토레지스트가 사용되는 포토리소그래피에 의해서 제작되는 레지스트마스크를 사용하는 에칭에 의해 실시될 수 있다. 또한, 제 2 오목부 (14) 형성은 제 1 확산 방지막 (11) 의 패터닝시에 사용되는 포토마스크를 반전시킨 포토마스크와, 제 1 확산 방지막 (11) 의 패터닝시에 사용되는 포토레지스트와 감광성이 같은 포토레지스트를 사용하여 실시해도 된다.
제 2 오목부 (14) 는, 제 1 배선 (7) 에 대한 어긋남이 10㎚ 이내가 되도록, 제 1 배선 (7) 에 대하여 정밀하게 위치 맞추기를 실시하는 것이 바람직하다.
5. 제 2 배리어층 형성 공정
다음으로, 도 2(h) 에 도시된 바와 같이, 얻어진 배선 기판 상에 제 2 배리 어층 (15) 을 형성한다. 제 2 배리어층 (15) 의 재료·형성 방법·두께 등은, 제 1 배리어층 (5) 와 같은 것이 바람직하지만, 이들의 1 개 이상이 달라도 된다.
다음으로, 도 2(i) 에 도시된 바와 같이, 제 2 오목부 (14) 내의 바닥부 상의 제 2 배리어층 (15) 을 제거한다. 이 제거 방법은 한정되지 않고, 이 제거는, 예를 들어, 이방성 에칭에 의해, 제 2 배리어층 (15) 을 에치백함으로써 실시될 수 있다. 또한, 이 제거를 실시하지 않고서, 제 2 배리어층 (15) 을 그대로 남겨도 된다. 통상, 배리어층은 배선보다도 전기 저항이 높은 재료로 형성되기 때문에, 제 1 배선 (7) 과 제 2 배선 (16) 으로 형성되는 배선 전체의 전기 저항을 작게 하기 위해서 이 제거를 실시하는 것이 바람직하다. 그러나, 전기 저항이 그다지 문제가 되지 않은 경우에는 이 제거를 실시하지 않고서 공정수를 줄여도 된다.
6. 제 2 배선 형성 공정
다음으로, 제 2 오목부 (14) 내에 제 2 배리어층 (15) 을 통해 제 2 배선 (16) 을 형성한다. 제 2 배선 (16) 은, 제 1 배선 (7) 에 전기적으로 접촉되도록 형성한다. 제 2 배선 (16) 은, 예를 들어, 스퍼터법, 도금법, CVD 법 등에 의해, Cu, Al, W 또는 그것들의 합금 등의 배선 재료막 (16a) 을 제 2 오목부 (14) 를 메우도록 형성되고 (도 2(j)), CMP 법에 의해 불필요한 부분을 제거함으로써 형성될 수 있다 (도 2(k)). 배선 재료막 (16a) 은, 예를 들어, 두께 700㎚ 로 형성된다. 제 2 배선 (16) 은, 이상층의 제거 두께와 같은 두께가 되도록 형성하는 것이 바람직한데, 예를 들어, 50~150% 의 두께가 되도록 형성되어도 된다. 제 2 배선 (16) 은, 제 1 배선 (7) 과 같이 배선으로서 기능하는 한, 그 형성 방법, 두께, 조성, 구성은 한정되지 않는다.
7. 제 2 확산 방지막 형성 공정
다음으로, 도 2(l) 에 도시된 바와 같이, 얻어진 배선 기판 상에 제 2 확산 방지막 (17) 을 형성한다. 제 2 확산 방지막 (17) 의 재료·형성 방법·두께 등은, 제 1 확산 방지막 (11) 과 동일한 것이 바람직하지만, 이들 중 1 개 이상이 달라도 된다.
또한, 제 2 배선 (16) 형성 후, 제 2 확산 방지막 (17) 형성 전에, 제 2 배선 (16) 의 환원 처리를 실시하는 공정을 더 포함해도 된다. 환원 처리의 조건·효과 등은, 「2. 제 1 확산 방지막 형성 공정」 의 항에 기재된 바와 같다.
이상의 공정에 의해, 이상층 (8) 이 제거되고, 또한, 제 1 배선 (7) 의 두께 감소가 제 2 배선 (16) 에 의해서 보충된 반도체 장치가 제작된다.
상기 실시형태에서는, 이상층 (8) 만의 제거를 실시하고 있지만, 제 2 확산 방지막 (17) 이나 그 상층을 형성한 후에 이상층 (8) 의 존재가 확실해진 경우에는, 제 2 확산 방지막 (17) 이나 그 상층을 제거한 후에 이상층 (8) 의 제거를 실시해도 된다.
상기 실시형태에서는, 싱글 다마신 구조에 기초하여 설명하였지만, 본 발명은, 듀얼 다마신 구조, 상하의 배선 사이를 접속하는 비어 홀의 플러그에 관해서도 적용될 수 있다.
또한, 제 2 배선 형성 후에, 다시 이상층이 형성된 경우에는, 본 발명을 다 시 적용할 수 있다.
마지막으로, 바람직한 재료의 조합을 표 1 에 나타낸다.
번호 제 1 및 제 2 층간 절연막 제 1 및 제 2 배리어층 제 1 및 제 2 배선 제 1 및 제 2 확산 방지막
1 SiOC TaN/Ta Cu SiCN
2 SiOF TaN/Ta Cu SiN
3 SiO2 TaN/Ta Cu SiN
4 SiO2 TiN/Ti W 또는 Al TiN/Ti
표 1 중, TaN/Ta 는 Ta 상에 TaN 의 적층을 의미하며, TiN/Ti 는 Ti 상에 TiN 의 적층을 의미한다.
표 1 에 나타낸 조합 중에서는, 첫번째 조합이 가장 바람직하다.
본 발명에 의하면, 깊은 위치에까지 이상층이 형성되어 수율이나 소자 특성의 악화를 야기하고 있는 배선 기판에 관해서도, 높은 수율이나 양호한 소자 특성을 달성할 수 있다.

Claims (8)

  1. 반도체 기판 상의 제 1 층간 절연막에 형성된 제 1 오목부 내에 제 1 배리어층을 통해 제 1 배선이 형성된 배선 기판의 표면에 형성되는 표면이상층을 제거하는 공정,
    상기 얻어진 배선 기판 상에 제 1 확산 방지막 및 제 2 층간 절연막을 순차적으로 형성하는 공정,
    상기 제 1 배선을 노출시키도록 상기 제 2 층간 절연막 및 상기 제 1 확산 방지막에 제 2 오목부를 형성하는 공정,
    상기 얻어진 배선 기판 상에 제 2 배리어층을 형성하는 공정,
    상기 제 2 오목부 내에 상기 제 1 배선에 전기적으로 접속되는 제 2 배선을 형성하는 공정, 및
    상기 얻어진 배선 기판 상에 상기 제 2 확산 방지막을 형성하는 공정을 포함하는, 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 표면이상층 제거 후, 상기 제 1 확산 방지막 형성 전에, 상기 제 1 배선의 환원 처리를 실시하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 1 확산 방지막 형성 후, 상기 제 2 층간 절연막 형성 전에, 상기 제 1 배선을 덮는 부위가 남도록 상기 제 1 확산 방지막의 패터닝을 실시하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 2 배리어층 형성 후, 상기 제 2 배선 형성 전에, 상기 제 2 오목부 내의 바닥부 상의 상기 제 2 배리어층을 제거하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제 2 배선 형성 후, 상기 제 2 확산 방지막 형성 전에, 상기 제 2 배선의 환원 처리를 실시하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  6. 제 3 항에 있어서,
    상기 제 2 오목부 형성은, 상기 제 1 확산 방지막의 패터닝시에 사용된 포토마스크와 동일한 포토마스크 및 상기 제 1 확산 방지막의 패터닝시에 사용된 포토레지스트와는 감광성이 다른 포토레지스트를 사용하는 포토리소그래피에 의해서 제작되는 레지스트마스크를 사용한 에칭에 의해 실시되는, 반도체 장치의 제조 방법.
  7. 제 1 항에 있어서,
    상기 제 2 배선은, 표면이상층의 제거 두께의 50~150% 의 두께가 되도록 형성되는, 반도체 장치의 제조 방법.
  8. 제 1 항에 있어서,
    상기 제 1 및 제 2 층간 절연막은 SiOC 막으로 이루어지고, 상기 제 1 및 제 2 배리어층은 Ta 의 상에 TaN 의 적층으로 이루어지고, 상기 제 1 및 제 2 배선은 Cu 로 이루어지며, 상기 제 1 및 제 2 확산 방지막은 SiCN 으로 이루어지는, 반도체 장치의 제조 방법.
KR1020060034933A 2005-04-20 2006-04-18 반도체 장치의 제조 방법 KR100750550B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005122785A JP4167672B2 (ja) 2005-04-20 2005-04-20 半導体装置の製造方法
JPJP-P-2005-00122785 2005-04-20

Publications (2)

Publication Number Publication Date
KR20060110788A KR20060110788A (ko) 2006-10-25
KR100750550B1 true KR100750550B1 (ko) 2007-08-20

Family

ID=37187472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060034933A KR100750550B1 (ko) 2005-04-20 2006-04-18 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US20060240597A1 (ko)
JP (1) JP4167672B2 (ko)
KR (1) KR100750550B1 (ko)
TW (1) TW200703483A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102211143B1 (ko) 2014-11-13 2021-02-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10181421B1 (en) * 2017-07-12 2019-01-15 Globalfoundries Inc. Liner recess for fully aligned via

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030000118A (ko) * 2001-06-22 2003-01-06 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
KR20050003049A (ko) * 2003-06-30 2005-01-10 주식회사 하이닉스반도체 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495452B1 (en) * 1999-08-18 2002-12-17 Taiwan Semiconductor Manufacturing Company Method to reduce capacitance for copper interconnect structures
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
JP3898133B2 (ja) * 2003-01-14 2007-03-28 Ｎｅｃエレクトロニクス株式会社 ＳｉＣＨＮ膜の成膜方法。
US7071100B2 (en) * 2004-02-27 2006-07-04 Kei-Wei Chen Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030000118A (ko) * 2001-06-22 2003-01-06 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
KR20050003049A (ko) * 2003-06-30 2005-01-10 주식회사 하이닉스반도체 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법

Also Published As

Publication number Publication date
KR20060110788A (ko) 2006-10-25
TW200703483A (en) 2007-01-16
JP4167672B2 (ja) 2008-10-15
US20060240597A1 (en) 2006-10-26
JP2006303186A (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
US8212649B2 (en) Semiconductor device and manufacturing method of the same
US8232196B2 (en) Interconnect structure having a via with a via gouging feature and dielectric liner sidewalls for BEOL integration
US7553756B2 (en) Process for producing semiconductor integrated circuit device
US7956400B2 (en) MIM capacitor integration
JP3895126B2 (ja) 半導体装置の製造方法
US20050263848A1 (en) Metal-insulator-metal capacitor having a large capacitance and method of manufacturing the same
JP2004063667A (ja) 多層配線層内に形成されたキャパシタを有する半導体装置
US7592220B2 (en) Capacitance process using passivation film scheme
US6849920B2 (en) Semiconductor capacitive element, method for manufacturing same and semiconductor device provided with same
JP4848137B2 (ja) 半導体装置およびその製造方法
USRE43320E1 (en) Semiconductor device and manufacturing method thereof
JP2004228111A (ja) 半導体装置及びその製造方法
KR100750550B1 (ko) 반도체 장치의 제조 방법
CN113013141A (zh) 半导体结构
JP5303139B2 (ja) 半導体装置及びその製造方法
KR100889547B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7005343B2 (en) Semiconductor device and method of manufacturing the same
KR20090055772A (ko) 반도체 소자의 금속 배선 형성 방법
KR100467815B1 (ko) 반도체 소자 및 그 제조 방법
KR20020086100A (ko) 다층 배선의 콘택 형성 방법
JP2002217289A (ja) 半導体装置及びその製造方法
KR100846993B1 (ko) 반도체 소자의 배선 형성 방법
JP2006049759A (ja) 半導体装置及び半導体装置の製造方法
JP2007335547A (ja) 半導体装置及びその製造方法
KR20020053945A (ko) 반도체 소자의 다층금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140801

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee