KR20030000118A - 반도체소자의 금속배선 형성방법 - Google Patents
반도체소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR20030000118A KR20030000118A KR1020010035778A KR20010035778A KR20030000118A KR 20030000118 A KR20030000118 A KR 20030000118A KR 1020010035778 A KR1020010035778 A KR 1020010035778A KR 20010035778 A KR20010035778 A KR 20010035778A KR 20030000118 A KR20030000118 A KR 20030000118A
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion barrier
- metal wiring
- layer
- metal
- interlayer insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 반도체기판 상부에 제1층간절연막, 식각방지막 및 제2층간절연막의 적층구조를 형성하고, 사진식각공정에 의해 텅스텐층으로 금속배선 콘택플러그를 형성한 다음, 금속배선으로 예정되는 부분을 노출시키는 금속배선 마스크를 식각마스크로 상기 제2층간절연막을 식각하여 트렌치를 형성한 다음, 확산방지막과 알루미늄 합금층을 증착한 후 화학적 기계적 연마공정으로 상기 알루미늄 합금층과 확산방지막을 평탄화시켜 금속배선을 형성하는 공정으로서 금속배선의 콘택 저항을 감소시키고, 사진공정 시 미스얼라인(misalign)이 발생하는 것을 방지하여 저수지효과(resorvior)에 의한 EM 라이프 타임(electro migration life time)을 증가시켜 소자의 동작 특성 및 신뢰성을 향상시키는 기술이다.
Description
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로서, 보다 상세하게 금속배선 형성 공정 시 텅스텐으로 콘택플러그를 형성하고, 리버스(reverse) 금속배선 마스크를 이용한 다마신 공정으로 상기 콘택플러그와 금속배선 간에 중첩마진(overlap margin)이 감소하더라도 콘택 저항이 증가하는 것을 방지하고 소자의 신뢰성을 향상시키는 반도체소자의 금속배선 형성방법에 관한 것이다.
일반적으로, 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기 위한 반도체소자의 배선은 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성한다. 또한, 낮은 저항을 필요로 하는 곳에는 금속배선을 형성한다.
상기 금속배선은 알루미늄(Al)에 소량의 실리콘이나 구리(Cu)가 포함되거나 실리콘과 구리가 모두 포함되어 비저항이 낮으면서 가공성이 우수한 알루미늄 합금을 재료로 사용하여 물리기상증착(physical vapor deposition, 이하 PVD 라함)방법에 의한 스퍼터링방법으로 상기의 콘택홀을 형성하는 동시에 금속배선층을 증착하여 형성하였다.
그러나, 소자가 고집적화되면서 금속배선 콘택홀의 애스펙트비(aspect ratio)가 높아져 금속배선 콘택홀의 매립이 어려워졌다.
상기한 문제점을 해결하기 위하여 금속배선 콘택홀을 형성하고 상기 금속배선을 저항이 작은 텅스텐층을 이용하여 상기 금속배선 콘택홀에 매립되는 콘택플러그를 형성한 다음, 상기 콘택플러그에 접속되는 금속배선을 형성하였다.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 금속배선 형성방법에 대하여 설명한다.
도 1 은 종래기술에 따른 반도체소자의 금속배선 형성방법에 의한 레이아웃과 레이아웃에 의해 패터닝한 후 차이점을 도시하는 평면도이고, 도 2a 내지 도 2f 는 도 1 의 선X-X' 및 선Y-Y'에 의한 공정 단면도이다.
상기 도 1에서 점선으로 표시되는 부분 ⓐ는 금속배선 콘택홀 및 금속배선의 레이아웃을 도시하고, 실선으로 표시되는 부분 ⓑ는 금속배선 콘택홀 및 금속배선을 패터닝한 후 평면도를 도시한다. 이때, 금속배선 콘택홀을 형성하기 위한 식각공정 시 처음에 레이아웃보다 크게 형성되고, 금속배선 패터닝 후 상기 금속배선 콘택홀과 미스얼라인되어 금속배선 콘택홀이 노출되는 것을 도시한다.
먼저, 소정의 하부 구조물이 구비되는 반도체기판(11) 상부에 층간절연막(13)을 형성한다.
다음, 상기 층간절연막(13) 상부에 금속배선 콘택으로 예정되는 부분을 노출시키는 감광막패턴(15)을 형성한다. (도 2a 참조)
그 다음, 상기 감광막패턴(15)을 식각마스크로 상기 층간절연막(13)을 식각하여 금속배선 콘택홀(17)을 형성한다.
다음, 상기 감광막패턴(15)을 제거한다. (도 2b 참조)
그 다음, 전체표면 상부에 확산방지막(19)을 소정 두께 형성한다. 상기 확산방지막(19)은 Ti/TiN막으로 형성한다.
다음, 상기 확산방지막(19) 상부에 텅스텐층(21)을 형성한다. (도 2c 참조)
그 다음, 상기 텅스텐층(21)을 전면식각하여 텅스텐 플러그(22)를 형성한다. 상기 전면식각공정은 상기 확산방지막(19)을 식각장벽으로 이용하여 실시한다. (도 2d 참조)
다음, 전체표면 상부에 금속층(도시안됨)을 형성한다. 상기 금속층은 알루미늄층이나 알루미늄 합금층을 이용하여 형성한다.
그 다음, 금속배선으로 예정되는 부분을 보호하는 금속배선 마스크를 식각마스크로 상기 금속층 및 확산방지막(19)을 식각하여 금속배선(23)을 형성한다. 이때, 상기 텅스텐 플러그(22)와 금속배선(23) 간에 x, y축 방향으로 공정마진을 확보하되, x축 보다 y 축 방향으로 마진을 더 크게 설정한다. (도 2e 및 도 2f 참조)
상기한 바와 같이 종래기술에 따른 반도체소자의 금속배선 형성방법은 사진 공정 시 텅스텐 플러그를 금속배선이 완전히 감싸주도록 설계되지만 콘택홀을 형성하기 위한 식각공정 후 콘택홀의 상부가 콘택홀의 하부보다 넓어져 금속배선을 정의하는 공정에서 도 2e의 ⓒ부분처럼 텅스텐 플러그가 노출되는 부분이 형성된다. 이런 경우 케미칼 포텐션(chemical potential)에 의해 Al 보이드(void)가 형성되고, 도 2f의 ⓓ부분처럼 저수지효과(resorvoir effect)로 사용될 텅스텐 플러그에 중첩되어 있는 Al 때문에 금속배선의 라이프 타임이 감소되는 문제점이 있다. 또한 텅스텐 플러그와 금속배선이 중첩되는 부분이 감소하기 때문에 콘택저항이 증가하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 반도체기판 상부에 식각방지막을 개재하는 층간절연막을 형성하고, 텅스텐 플러그를 형성한 다음, 금속배선으로 예정되는 영역의 층간절연막을 식각하여 트렌치를 형성한 후 금속층을 형성한 다음 화학적 기계적 연마공정으로 상기 금속층을 평탄화시켜 상기 트렌치에 매립되는 금속배선을 형성함으로써 상기 텅스텐 플러그와 금속배선 간의 콘택 면적을 증가시켜 콘택 저항을 감소시키고 그에 따른 소자의 공정 특성 및 신뢰성을 향상시키는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따른 반도체소자의 금속배선 형성방법에 의한 레이아웃과 레이아웃에 의해 패터닝한 후 차이점을 도시하는 평면도.
도 2a 내지 도 2f 는 도 1 의 선X-X' 및 선Y-Y'에 의한 공정 단면도.
도 3a 내지 도 3e 는 본 발명에 따른 반도체소자의 금속배선 형성방법을 도시하는 공정 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11, 31 : 반도체기판 13 : 층간절연막
15 : 감광막패턴 17 : 금속배선 콘택홀
19 : 확산방지막 21 : 텅스텐층
22, 43 : 텅스텐 플러그 23, 50 : 금속배선
33 : 제1층간절연막 35 : 식각방지막
37 : 제2층간절연막 39 : 제1감광막패턴
41 : 제1확산방지막패턴 45 : 제2감광막패턴
47 : 제2확산방지막 48 : 제2확산방지막패턴
49 : 금속층
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 금속배선 형성방법은,
반도체기판 상부에 제1층간절연막, 식각방지막 및 제2층간절연막의 적층구조를 형성하는 공정과,
금속배선 콘택마스크를 식각마스크로 상기 적층구조를 식각하여 금속배선 콘택홀을 형성하는 공정과,
상기 금속배선 콘택홀을 매립하는 제1확산방지막패턴과 텅스텐 플러그를 형성하는 공정과,
상기 구조 상부에 금속배선으로 예정되는 부분을 노출시키는 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 식각마스크로 사용하고, 상기 식각방지막을 식각장벽으로 사용하여 상기 제2층간절연막을 식각하여 상기 텅스텐플러그와 제1확산방지막패턴을 노출시키는 트렌치를 형성하는 공정과,
상기 감광막패턴을 제거하는 공정과,
상기 텅스텐플러그와 제1확산방지막패턴에 접속되는 제2확산방지막과 금속층을 형성하는 공정과,
상기 금속층과 제2확산방지막을 화학적 기계적 연마공정으로 평탄화시켜 상기 트렌치에 매립되는 금속배선과 제2확산방지막패턴을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 3a 내지 도 3e 는 본 발명에 따른 반도체소자의 금속배선 형성방법을 도시하는 공정 단면도이다.
먼저, 반도체기판(31) 상부에 소정의 하부구조물을 형성하고, 전체표면 상부에 제1층간절연막(33)을 형성한다.
다음, 상기 제1층간절연막(33) 상부에 식각방지막(35)과 제2층간절연막(37)을 순차적으로 형성한다. 상기 식각방지막(35)은 상기 제2층간절연막(37) 및 제1층간절연막(33)과 식각선택비 차이를 갖는 박막으로 형성한다.
그 다음, 상기 제2층간절연막(37) 상부에 금속배선 콘택으로 예정되는 부분을 노출시키는 제1감광막패턴(39)을 형성한다. (도 3a 참조)
다음, 상기 제1감광막패턴(39)을 식각마스크로 상기 제2층간절연막(37), 식각방지막(35) 및 제1층간절연막(33)을 식각하여 금속배선 콘택홀(도시안됨)을 형성한다.
그 다음, 상기 제1감광막패턴(39)을 제거한다.
다음, 전체표면 상부에 제1확산방지막(도시안됨)과 텅스텐층(도시안됨)을 상기 금속배선 콘택홀이 매립되도록 형성하고, 전면식각공정 또는 화학적 기계적 연마공정으로 평탄화시켜 제1확산방지막패턴(41)과 텅스텐플러그(43)를 형성한다. (도 3b 참조)
그 다음, 전체표면 상부에 금속배선으로 예정되는 부분을 노출시키는 제2감광막패턴(45)을 형성한다. (도 3c 참조)
다음, 상기 제2감광막패턴(45)을 식각마스크로 상기 제2층간절연막(37)을 식각하여 트렌치(도시안됨)를 형성한다. 이때, 상기 식각공정은 반응성 이온 식각(reactive ion etch)공정으로 상기 식각방지막(35)이 식각장벽으로 사용되어 상기 제2층간절연막(37)만 제거할 수 있다.
그리고, 상기 제2감광막패턴(45)을 제거한다.
그 다음, 전체표면 상부에 제2확산방지막(47)과 금속층(49)을 순차적으로 형성한다. 이때, 상기 금속층(49)은 상기 트렌치가 매립되도록 형성한다. 상기 금속층(49)은 알루미늄합금층으로 형성된다. (도 3d 참조)
그 다음, 상기 금속층(49)과 제2확산방지막(47)을 화학적 기계적 연마공정으로 제거하여 상기 트렌치를 매립하는 금속배선(50)과 제2확산방지막패턴(48)을 형성한다. (도 3e 참조)
예를 들어, 콘택영역의 직경(2r)을 0.2㎛, 트렌치의 깊이를 6000Å으로 설정한다면, 종래기술에 따른 콘택영역의 면적과 본 발명에 따른 콘택영역의 면적은 다음과 같다.
종래기술에 따른 콘택영역의 면적을 구하기 위한 식은
r2×3.14이고,
본 발명에 따른 콘택영역의 면적을 구하기 위한 식은
2r×3.14×트렌치의 높이 이다.
따라서, 종래기술에 따른 콘택영역의 면적은 0.0314㎛2이고 본 발명에 따른 콘택영역의 면적은 0.188㎛2으로 본 발명에 따른 콘택영역의 면적이 약 5배 가량 넓어진다.
상기와 같이 콘택영역의 면적을 증가시키는 경우, 텅스텐 플러그를 따라 올라온 전자들이 텅스텐 플러그에서 Al이 매립된 전방향으로 전자가 흘러가기 때문에 상대적으로 전류 밀도의 변화율이 적고 이에 따라 EM 현상이 일어날 가능성이 적어지고, 저수지효과로 사용될 Al이 많기 때문에 라이프 타임을 증가시킬 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속배선 형성방법은 반도체기판 상부에 제1층간절연막, 식각방지막 및 제2층간절연막의 적층구조를 형성하고, 사진식각공정에 의해 텅스텐층으로 금속배선 콘택플러그를 형성한 다음, 금속배선으로 예정되는 부분을 노출시키는 금속배선 마스크를 식각마스크로 상기 제2층간절연막을 식각하여 트렌치를 형성한 다음, 확산방지막과 알루미늄 합금층을 증착한 후 화학적 기계적 연마공정으로 상기 알루미늄 합금층과 확산방지막을 평탄화시켜 금속배선을 형성하는 공정으로서 금속배선의 콘택 저항을 감소시키고, 사진공정 시 미스얼라인이 발생하는 것을 방지하여 저수지효과에 의한 EM 라이프 타임을 증가시켜 소자의 동작 특성 및 신뢰성을 향상시키는 이점이 있다.
Claims (3)
- 반도체기판 상부에 제1층간절연막, 식각방지막 및 제2층간절연막의 적층구조를 형성하는 공정과,금속배선 콘택마스크를 식각마스크로 상기 적층구조를 식각하여 금속배선 콘택홀을 형성하는 공정과,상기 금속배선 콘택홀을 매립하는 제1확산방지막패턴과 텅스텐 플러그를 형성하는 공정과,상기 구조 상부에 금속배선으로 예정되는 부분을 노출시키는 감광막패턴을 형성하는 공정과,상기 감광막패턴을 식각마스크로 사용하고, 상기 식각방지막을 식각장벽으로 사용하여 상기 제2층간절연막을 식각하여 상기 텅스텐플러그와 제1확산방지막패턴을 노출시키는 트렌치를 형성하는 공정과,상기 감광막패턴을 제거하는 공정과,상기 텅스텐플러그와 제1확산방지막패턴에 접속되는 제2확산방지막과 금속층을 형성하는 공정과,상기 금속층과 제2확산방지막을 화학적 기계적 연마공정으로 평탄화시켜 상기 트렌치에 매립되는 금속배선과 제2확산방지막패턴을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 식각방지막은 상기 제2층간절연막 및 제1층간절연막과 식각선택비 차이를 갖는 박막으로 형성되는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 금속층은 알루미늄합금층으로 형성되는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010035778A KR20030000118A (ko) | 2001-06-22 | 2001-06-22 | 반도체소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010035778A KR20030000118A (ko) | 2001-06-22 | 2001-06-22 | 반도체소자의 금속배선 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030000118A true KR20030000118A (ko) | 2003-01-06 |
Family
ID=27710590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010035778A KR20030000118A (ko) | 2001-06-22 | 2001-06-22 | 반도체소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030000118A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100750550B1 (ko) * | 2005-04-20 | 2007-08-20 | 샤프 가부시키가이샤 | 반도체 장치의 제조 방법 |
| KR100981511B1 (ko) * | 2008-05-26 | 2010-09-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| CN112786568A (zh) * | 2021-01-22 | 2021-05-11 | 上海华虹宏力半导体制造有限公司 | 一种半导体对准结构、制造方法及其掩膜版组 |
| CN113471172A (zh) * | 2021-07-20 | 2021-10-01 | 福建省晋华集成电路有限公司 | 金属互连结构及其制备方法、半导体器件 |
| KR20220118203A (ko) | 2021-02-18 | 2022-08-25 | 주식회사 리버스 | 칸막이 가변 설치형 주방용 하부장 |
-
2001
- 2001-06-22 KR KR1020010035778A patent/KR20030000118A/ko not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100750550B1 (ko) * | 2005-04-20 | 2007-08-20 | 샤프 가부시키가이샤 | 반도체 장치의 제조 방법 |
| KR100981511B1 (ko) * | 2008-05-26 | 2010-09-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| CN112786568A (zh) * | 2021-01-22 | 2021-05-11 | 上海华虹宏力半导体制造有限公司 | 一种半导体对准结构、制造方法及其掩膜版组 |
| CN112786568B (zh) * | 2021-01-22 | 2024-03-15 | 上海华虹宏力半导体制造有限公司 | 一种半导体对准结构、制造方法及其掩膜版组 |
| KR20220118203A (ko) | 2021-02-18 | 2022-08-25 | 주식회사 리버스 | 칸막이 가변 설치형 주방용 하부장 |
| CN113471172A (zh) * | 2021-07-20 | 2021-10-01 | 福建省晋华集成电路有限公司 | 金属互连结构及其制备方法、半导体器件 |
| CN113471172B (zh) * | 2021-07-20 | 2024-01-23 | 福建省晋华集成电路有限公司 | 金属互连结构及其制备方法、半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100387255B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
| KR100385227B1 (ko) | 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법 | |
| KR100413828B1 (ko) | 반도체 장치 및 그 형성방법 | |
| JP3672752B2 (ja) | デュアルダマシン構造体とその形成方法 | |
| US7312532B2 (en) | Dual damascene interconnect structure with improved electro migration lifetimes | |
| JP3798908B2 (ja) | 半導体装置およびその製造方法 | |
| KR100653997B1 (ko) | 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법 | |
| JPH11186391A (ja) | 半導体装置およびその製造方法 | |
| US7074712B2 (en) | Semiconductor device having multilevel interconnections and method of manufacturing the same | |
| KR100338850B1 (ko) | 매입배선구조 및 그 형성방법 | |
| US20040251552A1 (en) | Semiconductor device and manufacturing method the same | |
| KR20030000118A (ko) | 반도체소자의 금속배선 형성방법 | |
| US20020151165A1 (en) | Advanced interconnection for integrated circuits | |
| KR100590205B1 (ko) | 반도체 장치의 배선 구조체 및 그 형성 방법 | |
| JP3415081B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20040061817A (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100593126B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100458594B1 (ko) | 반도체 소자 제조 방법 | |
| JP2004356315A (ja) | 半導体装置及びその製造方法 | |
| KR100579856B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100226258B1 (ko) | 다층 금속 배선 형성 방법 | |
| KR100478487B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100857989B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100318271B1 (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |