JP3672752B2 - デュアルダマシン構造体とその形成方法 - Google Patents

デュアルダマシン構造体とその形成方法 Download PDF

Info

Publication number
JP3672752B2
JP3672752B2 JP31315898A JP31315898A JP3672752B2 JP 3672752 B2 JP3672752 B2 JP 3672752B2 JP 31315898 A JP31315898 A JP 31315898A JP 31315898 A JP31315898 A JP 31315898A JP 3672752 B2 JP3672752 B2 JP 3672752B2
Authority
JP
Japan
Prior art keywords
metal line
layer
metal
intermetal dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31315898A
Other languages
English (en)
Other versions
JP2000021879A (ja
Inventor
益 民 ▲黄▼
名 聲 楊
萃 蓉 游
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of JP2000021879A publication Critical patent/JP2000021879A/ja
Application granted granted Critical
Publication of JP3672752B2 publication Critical patent/JP3672752B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、デュアルダマシン構造体とその形成方法に係り、特に浅い疑似金属ライン・パターンを用いたデュアルダマシン構造体とその形成方法に関する。
【０００２】
【従来の技術】
多くの高集積度半導体装置には、配線ライン構造を形成するための、多重レベル相互接続と呼ばれる二層以上の相互接続金属層が存在している。多重レベル相互接続のプロセスは、通常、金属配線および相互接続の第一のまたは下の層構造を供給し、次に、金属配線の前記第一の層と相互接続する金属配線の第二の層を形成する。金属配線の第一の層は、ポリシリコンまたは金属層であり、基板内で前記装置のドレイン／ソースに電気的に接続する。
【０００３】
装置のサイズが小さくなるにつれて、単位面積当たりの装置の数は増大する。そのため、装置を接続するための抵抗が低く、信頼性が高い相互接続は、近代の高品質の集積回路の開発にとって重要な問題である。
【０００４】
現在のところ、デュアルダマシンと呼ばれる金属相互接続を形成するための方法は、集積回路を製造するための、より安定で、より進歩的なプロセスである。それ故、デュアルダマシンは、金属相互接続の効率が高く、安定性の高い構造体を形成することができる０．２５ミクロン以下のＶＬＳＩプロセスに広く適用されてきた。
【０００５】
図１〜図５について説明すると、これらの図はデュアルダマシン構造体を形成するための従来のプロセスを示す。最初に、図１に示すように、第一の金属間誘電層１０４が、第一の金属ライン１０２を含む半導体基板１００上に形成される。第一の金属間誘電層１０４は酸化シリコン（ＳｉＯ2）である。次に、エッチング・ストップ層として使用されるストップ層１０６が、化学蒸着法（ＣＶＤ）により、第一の金属間誘電層１０４上に形成される。前記ストップ層１０６の材料は、窒化シリコン（ＳｉＮｘ）または類似の材料である。次にビアホールの第一のフォトレジスト・パターン１０８が前記ストップ層１０６上に形成され、その後、前記第一のフォトレジスト・パターン１０８により保護されていない前記ストップ層１０６および第一の金属間誘電層１０４が、対応する第一の金属ライン１０２の上にできる第一の開口部１１０が形成されるまで異方性エッチングによりエッチングされる。この第一の開口部の深さは浅い。
【０００６】
図２について説明すると、第一のフォトレジスト・パターン１０８を除去した後で、第二の金属間誘電層１１２がストップ層１０６全体の上に形成され、第一の開口部１１０の内部が満たされる。第二の金属間誘電層の材料は、酸化シリコンのような第一の金属間誘電層１０４の材料と同じものである。図３について説明すると、第二のフォトレジスト・パターン１１４は、第二の金属間誘電層１１２上に形成され、その後、第二のフォトレジスト・パターン１１４によって保護されていない第二の金属間誘電層１１２、ストップ層１０６および第一の金属間誘電層１０４が、異方性エッチングによりエッチングされる。それ故、第二の金属ライン・トレンチ１１６は、第一の開口部１１０を通して形成され、その結果、第一の金属ライン１０２の表面が露出され、ビアホール１１８が形成される。そのうえ、多数の第三の金属ライン・トレンチ１２０が、第二の金属ライン・トレンチ１１６の一方の側方で形成され、これら第三の金属ライン・トレンチ１２０が金属ライン・トレンチのいわゆる高集積度領域である領域１２１上に形成される。第二の金属ライン・トレンチ１１６の底部およびビアホール１１８の頂部が連絡していて、ストップ層１０６が第三の金属ライン・トレンチ１２０の底部で露出していることに留意されたい。
【０００７】
図４について説明すると、第二のフォトレジスト・パターン１１４を除去した後、接着層１２２が、第二の金属間誘電層１１２の表面に、第二の金属ライン・トレンチ１１６、ビアホール１１８および第三の金属ライン・トレンチ１２０の側壁部および底部に沿って形成される。接着層１２２の材料は、隣接する層の材料間の接着をよりよくするために、チタン、窒化チタン、タンタルまたは窒化タンタルであり、半導体基板１００の表面とその後で蒸着された導体との間のスパイク現象を防止するためのバリアとしての機能を持つ。次に、金属層１２４が、接着層１２２の上に形成され、第二の金属ライン・トレンチ１１６、ビアホール１１８および第三の金属ライン・トレンチ１２０の内側が充填される。化学的機械的研磨（ＣＭＰ）により、第二の金属間誘電層１１２より高い金属層１２４および接着層１２２が研磨され、表面が図５に示すように平らにされる。金属層１２４および接着層１２２が第二の金属ライン・トレンチ１１６、ビアホール１１８および第三の金属ライン・トレンチ１２０に残り、第二の金属ライン１１６ａ、第一の金属ライン１０２と第二の金属ライン１０６ａを接続しているビアプラグ１１８ａ、および第三の金属ライン１２０ａが形成される。
【０００８】
第二の金属間誘電層１１２より高い金属層１２４を研磨した後で、接着層１２２が研磨される。しかし、接着層１２２の材料は、金属層１２４とは異なり、その結果、接着層１２２を除去するのは難しい。研磨のために露出している接着層の面積が大きい場合には、接着層を除去するには長い時間が掛かり、研磨が過度になり、その結果、金属ラインまたは誘電層が浸食され、そのため金属ラインの厚さが薄くなる。金属ラインの間隔が広い場合には、浸食の問題は重大なものではない。金属ラインの間隔が狭くなり、特に近代技術の０．１８ミクロン以下になると、過度の研磨による金属ラインの浸食はますます重大な問題になる。金属ラインの厚さが薄くなると、金属ラインの抵抗が増大し、金属ラインの電気伝導度が低下する。
【０００９】
すでに説明したように、疑似金属ライン・パターンを使用する他の従来の方法は、過度の研磨による金属ラインの厚さの減少と、抵抗の増大を防止するためのものである。図６〜図１０は、疑似金属ライン・パターンによる、デュアルダマシン構造体を形成するための方法の断面図である。図６について説明すると、第一の金属間誘電層２０４およびストップ層２０６は、第一の金属ライン２０２を含む半導体基板２００上に形成される。この場合、その材料が酸化シリコンである第一の金属間誘電層２０４は基板２００上に形成され、その材料が窒化シリコンであるストップ層２０６は第一の金属間誘電層２０４上に形成される。次に、ビアホールの第一のフォトレジスト・パターン２０８がストップ層２０６上に形成され、その後、第一のフォトレジスト・パターン２０８により保護されていないストップ層２０６および第一の金属間誘電層２０４の一部が異方性エッチングによりエッチングされ、第一の開口部２１０が形成される。
【００１０】
その後、図７に示すように、第一のフォトレジスト・パターン２０８を除去した後で、その材料が酸化シリコンのような、誘電層２０４の材料と同じ第二の金属間誘電層２１２がストップ層２０６上に形成され、第一の開口部２１０内部が充填される。その後、図８に示すように、集中的な金属ライン領域２２１および疑似金属ライン領域２２３を含む第二のフォトレジスト・パターン２１４が第二の金属間誘電層２１２上に形成される。その後、第二のフォトレジスト・パターン２１４により保護されていない第二の金属間誘電層２１２およびストップ層２０６が、ストップ層２０６が若干エッチングされるまでエッチングされる。さらに、第一の開口部２１０部分の第一の金属間誘電層２０４がエッチングされる。それにより、第二の金属ライン・トレンチ２１６、および第一の金属ライン２０２上のビアホール２１８、集中的な金属ライン領域２２１における第三の金属ライン・トレンチ２２０、および疑似金属ライン領域２２３における疑似金属ライン・トレンチ２２６が形成される。それ故、第二の金属ライン・トレンチ２１６の底部とビアホール２１８の頂部が連絡し、第一の金属ライン２０２の表面がビアホール２１８の底部に露出される。また、その底部がストップ層２０６の表面より少し低い第三の金属ライン・トレンチ２２０は、第二の金属ライン・トレンチ２１６の一方の側方に位置する。さらに、その底部がストップ層２０６の表面より若干低い疑似金属ライン・トレンチ２２６は、第二の金属ライン・トレンチ２１６の他方の側方に位置している。
【００１１】
図９について説明すると、第二のフォトレジスト・パターン２１４を除去した後で、その材料が異なる層の間の接着力を増大させる、チタン、窒化チタン、タンタルまたは窒化タンタルである接着層２２２が、第二の金属間誘電層２１２上に、ビアホール２１８、第三の金属ライン・トレンチ２２０および疑似金属ライン・トレンチ２２６の側壁部および底部に沿って形成される。接着層２２２は、半導体基板２００のシリコン表面と、その後で蒸着された導体との間のスパイク現象を防止するためのバリアとしての機能も持つ。その後、金属層２２４が接着層２２２の上に形成され、第二の金属ライン・トレンチ２１６、ビアホール２１８および第三の金属ライン・トレンチ２２０と疑似金属ライン・トレンチ２２６の内側が充填される。最後に、図１０に示すように、化学的機械的研磨（ＣＭＰ）により、第二の金属間誘電層２１２より高い、前記接着層２２２および金属層２２４の一部が研磨される。その結果、第二の金属ライン２１６ａ、ビアプラグ２１８ａおよび多数の第三の金属ライン２２０ａならびに疑似金属ライン２２６ａが形成される。
【００１２】
【発明が解決しようとする課題】
すでに説明したように、多数の疑似金属ライン２２６ａを備える疑似金属ライン領域２２３ａが、後で除去しなければならない接着層の面積を少なくするので、研磨時間を短縮することができる。それ故、金属ラインの厚さは薄くならないで、そのため上記の従来の方法のように、金属ラインの抵抗が増大することはない。しかし、疑似金属ライン２２６ａにより、導体ラインの間に寄生容量が生じ、電流が装置を通って流れると、装置動作速度が低下する。
【００１３】
結論からいうと、従来の方法は下記の多数の欠点を持つ。
【００１４】
（１）デュアルダマシン構造体を形成するとき、疑似金属ライン・パターンの助けを借りない場合は、ＣＭＰによる金属ラインの過度の研磨により、金属ラインの浸食が起こる。特に、金属ライン間の幅が狭い場合には、金属ラインの厚さが、ますます薄くなってしまう。
【００１５】
（２）デュアルダマシン構造体を形成するとき、疑似金属ライン・パターンを使用する場合は、金属ラインの厚さは薄くはならない。しかし、装置がオンすると、導体ライン間の寄生容量が増大し、その結果、装置の動作速度が低下する。
【００１６】
本発明の目的は、疑似金属ラインを使用した改良型のデュアルダマシン構造体とその形成方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明のデュアルダマシン構造体は、半導体基板と、前記半導体基板の表面部内に位置する第一の金属ラインと、前記半導体基板の全面上に位置する第一の金属間誘電層と、前記第一の金属間誘電層上に位置するストップ層と、前記ストップ層と前記第一の金属間誘電層に形成され、前記第一の金属ラインに到達するビアホールと、前記ビアホールの一方の側方で前記ストップ層に形成された開口部と、前記開口部を充填して前記ストップ層上全面に形成され、前記開口部上の表面においては、前記開口部に起因して擬似金属ライン・トレンチとしての浅い溝が形成された第二の金属間誘電層と、前記ビアホールに連通して前記第二の金属間誘電層に形成された第二の金属ライン・トレンチと、表面に前記浅い溝を有しない前記第二の金属ライン・トレンチの一方の側方の領域で前記第二の金属間誘電層に形成された第三の金属ライン・トレンチと、接着層と金属層からなり、前記第三の金属ライン・トレンチに形成された第三の金属ラインと、接着層と金属層からなり、前記第二の金属ライン・トレンチおよびビアホールに形成された第二の金属ラインおよびビアプラグと、接着層と金属層からなり、擬似金属ライン・トレンチとしての前記浅い溝に、前記第二および第三の金属ラインと同じ高さで形成された擬似金属ラインとを備えることを特徴とする。
【００１８】
本発明のデュアルダマシン構造体の形成方法は、表面部内に第一の金属ラインを含む半導体基板上の全面に第一の金属間誘電層を形成し、その第一の金属間誘電層上にストップ層を形成し、そのストップ層上に第一のフォトレジスト・パターンを形成するステップと、前記第一のフォトレジスト・パターンをマスクとして前記ストップ層をエッチングすることにより、前記第一の金属ライン上に位置する第一の開口部、およびその第一の開口部の一方の側方に位置する第二の開口部を前記ストップ層に形成するステップと、前記第一のフォトレジスト・パターンを除去した後、前記第一の開口部および第二の開口部を充填して前記ストップ層上の全面に第二の金属間誘電層を形成することにより、前記第二の開口部上の前記第二の金属間誘電層表面には、擬似金属ライン・トレンチとしての浅い溝を形成するステップと、前記第二の金属間誘電層上に第二のフォトレジスト・パターンを形成するステップと、前記第二のフォトレジスト・パターンをマスクとして前記第二および第一の金属間誘電層をエッチングすることにより、前記第一の開口部を、前記第一の金属ラインに到達するビアホールに形成するとともに、このビアホールに連通する第二の金属ライン・トレンチを前記第二の金属間誘電層に形成し、さらに、表面に前記浅い溝を有しない前記第二の金属ライン・トレンチの一方の側方の領域で前記第二の金属間誘電層に第三の金属ライン・トレンチを形成するステップと、前記第二のフォトレジスト・パターンを除去した後、前記第三の金属ライン・トレンチ、前記第二の金属ライン・トレンチとビアホールおよび前記疑似金属ライン・トレンチとしての浅い溝を充填して前記第二の金属間誘電層上の全面に接着層および金属層を形成するステップと、前記金属層および接着層を、前記第二の金属間誘電層の表面まで化学的機械的研磨により研磨することにより、残存金属層および残存接着層からなる第三の金属ラインを前記第三の金属ライン・トレンチに形成すると同時に、残存金属層および残存接着層からなる第二の金属ラインおよびビアプラグを前記第二の金属ライン・トレンチおよびビアホールに形成し、さらに、残存金属層および残存接着層からなる疑似金属ラインを前記疑似金属ライン・トレンチとしての浅い溝に、前記第二および第三の金属ラインと同じ高さに形成するステップとからなることを特徴とする。
【００１９】
【発明の実施の形態】
図１１〜図１５は、本発明の好適な実施形態を工程別に示す素子断面図である。図１１について説明すると、第一の金属ライン３０２を含む半導体基板３００が用意され、この基板３００全体の上に、材料として酸化シリコンを使用することができる第一の金属間誘電層３０４が形成される。次に、ストップ層３０６が第一の金属間誘電層３０４上に蒸着されるが、その厚さは約１０００Å−１５００Åである。その後、ビアホールを形成するためのパターンと疑似金属ライン・パターン３１４を持つ第一のフォトレジスト・パターン３０８がストップ層３０６上に形成される。その後、第一のフォトレジスト・パターン３０８で保護されていないストップ層３０６および第一の金属間誘電層３０４が、第一の金属間誘電層３０４が若干エッチングされるまで、異方性乾式エッチングによりエッチングされる。それ故、第一の開口部３１２が、第一の金属ライン３０２上に位置してストップ層３０６に形成され、多数の第二の開口部３１０が、第一の開口部３１２の一方の側方でストップ層３０６に形成される。第一の金属間誘電層３０４の表面は若干エッチングされ、前記第一の開口部３１２および第二の開口部の底部で露出する。ストップ層３０６の一部がエッチングにより除去されるので、ストップ層３０６と他の層との間の応力が減少する。
【００２０】
次に、図１２に示すように、第一のフォトレジスト・パターン３０８を除去した後で、第二の金属間誘電層３１６がストップ層３０６の上に形成され、第一の開口部３１２および多数の第二の開口部３１０が充填される。ストップ層３０６が第一の開口部３１２および第二の開口部３１０を持っているので、第二の金属間誘電層３１６の表面の状態はギザギザになり、そのため、第二の金属間誘電層３１６に、それぞれ開口部３１０、３１２に対応して、多数の浅い金属ラインの溝３１８が形成される。第二の金属間誘電層３１６の材料は、酸化シリコンまたは類似の材料のような、第一の金属間誘電層３０４の材料と同じものであり、そのため、第一および第二の金属間誘電層を金属間誘電層３１７と呼ぶことができる。
【００２１】
その後、図１３に示すように、第二のフォトレジスト・パターン３２０が金属間誘電層３１７上に形成される。そして、第二のフォトレジスト・パターン３２０で保護されていない金属間誘電層３１７が異方性エッチングによりエッチングされる。その結果、第一の開口部３１２部分の第一の金属間誘電層３０４がエッチングされて、第一の開口部３１２が、第一の金属ライン３０２に到達するビアホール３２４となる。また、このビアホール３２４の上部で第二の金属ライン・トレンチ３２２が第二の金属間誘電層３１６に形成される。さらに、疑似金属ライン・トレンチとしての浅い溝３１８が存在しない第二の金属ライン・トレンチ３２２の一方の側方の領域で、第二の金属間誘電層３１６に多数の第三の金属ライン・トレンチ３２６が形成される。ここで、第二の金属ライン・トレンチ３２２の底部とビアホール３２４の頂部は相互に連絡していて、第一の金属ライン３０２の表面はビアホール３２４の底部で露出する。ストップ層３０６は第三の金属ライン・トレンチ３２６の底部で露出する。
【００２２】
図１４について説明すると、薄い接着層３２８が、第二の金属ライン・トレンチ３２２、ビアホール３２４、第三の金属ライン・トレンチ３２６の側壁部および底部に沿うかた ちで、浅い金属ライン溝３１８および金属間誘電層３１７の表面上に形成される。接着層３２８の材質は、チタン、窒化チタン、タンタルまたは窒化タンタルで、その厚さは約３００Å−４００Åであり、この接着層により、二つの層の間の接着力を増大させることができる。接着層３２８は、またその後蒸着される導体とシリコン基板３００との間の接合部で起こるスパイク現象を防止するバリアの働きをする。その後、金属層３３０が接着層３２８上に蒸着され、第二の金属ライン・トレンチ３２２、ビアホール３２４、第三の金属ライン・トレンチ３２６、および浅い金属ライン溝３１８が充填される。このとき、ギザギザの表面と金属間誘電層３１７の開口部により、金属層の表面はギザギザになる。
【００２３】
次に、図１５に示すように、金属間誘電層３１７より高いところにある金属層３３０および接着層３２８が化学的機械的研磨（ＣＭＰ）により研磨される。その結果、第二の金属ライン・トレンチ３２２、第三の金属ライン・トレンチ３２６および浅い疑似金属ライン溝３１８の内側を充填している金属層３３０および接着層３２８は、金属間誘電層３１７と同じ高さとなり、第二の金属ライン・トレンチ３２２には第二の金属ライン３２２ａ、第二の金属ライン３２２ａの下のビアホール３２４内にはビアプラグ３２４ａ、第三の金属ライン・トレンチ３２６内には第三の金属ライン３２６ａ、疑似金属ライン・トレンチとしての浅い溝３１８には浅い疑似金属ライン３１８ａが形成される。浅い疑似金属ライン３１８ａが存在して、研磨しなければならない接着層の面積が減るので、従来の方法のように、金属ラインの厚さを薄くし、抵抗を大きくする金属ラインの過度の研磨が起こらなくなる。さらに、浅い疑似金属ラインの厚さは薄く、浅い疑似金属ラインによる寄生容量は小さいので、装置の動作速度は低下しない。
【００２４】
【発明の効果】
上記好適な実施形態の場合には、本発明は下記の利点を持つ。
【００２５】
（１）浅い疑似金属ラインが存在するために、研磨しなければならない接着層の面積が減り、そのため、研磨時間も短くなり、その結果、金属ラインの厚さが過度に研磨されない。
【００２６】
（２）疑似金属ラインの深さは浅い。そのため、装置がオンになった場合、浅い疑似金属ラインによる寄生容量は小さく、装置の動作速度に対する影響が最も少ない。
【００２７】
（３）追加のステップを必要としないので、製造コストの増大を防止できる。
【００２８】
（４）浅い疑似金属ラインの下のストップ層がエッチングにより除去され、その結果、その材質が通常窒化シリコンであるストップ層による層間応力が減少する。
【００２９】
好適な実施形態を例に使用して、本発明を説明してきたが、上記説明は本発明を制限するものではない。当業者であれば、前記実施形態を種々に修正できることは明らかであろう。それ故、添付の特許請求の範囲は、上記すべての修正および実施形態を本発明の範囲内に含む。
【図面の簡単な説明】
【図１】 デュアルダマシン構造体を形成する従来の方法の工程別素子断面図である（その１）。
【図２】 デュアルダマシン構造体を形成する従来の方法の工程別素子断面図である（その２）。
【図３】 デュアルダマシン構造体を形成する従来の方法の工程別素子断面図である（その３）。
【図４】 デュアルダマシン構造体を形成する従来の方法の工程別素子断面図である（その４）。
【図５】 デュアルダマシン構造体を形成する従来の方法の工程別素子断面図である（その５）。
【図６】 疑似金属ライン・パターンを使用する、デュアルダマシン構造体を形成する他の従来の方法の工程別素子断面図である（その１）。
【図７】 疑似金属ライン・パターンを使用する、デュアルダマシン構造体を形成する他の従来の方法の工程別素子断面図である（その２）。
【図８】 疑似金属ライン・パターンを使用する、デュアルダマシン構造体を形成する他の従来の方法の工程別素子断面図である（その３）。
【図９】 疑似金属ライン・パターンを使用する、デュアルダマシン構造体を形成する他の従来の方法の工程別素子断面図である（その４）。
【図１０】 疑似金属ライン・パターンを使用する、デュアルダマシン構造体を形成する他の従来の方法の工程別素子断面図である（その５）。
【図１１】 本発明の浅い疑似金属ライン・パターンを使用する、デュアルダマシン構造体を形成する方法の工程別素子断面図である（その１）。
【図１２】 本発明の浅い疑似金属ライン・パターンを使用する、デュアルダマシン構造体を形成する方法の工程別素子断面図である（その２）。
【図１３】 本発明の浅い疑似金属ライン・パターンを使用する、デュアルダマシン構造体を形成する方法の工程別素子断面図である（その３）。
【図１４】 本発明の浅い疑似金属ライン・パターンを使用する、デュアルダマシン構造体を形成する方法の工程別素子断面図である（その４）。
【図１５】 本発明の浅い疑似金属ライン・パターンを使用する、デュアルダマシン構造体を形成する方法の工程別素子断面図である（その５）。
【符号の説明】
３００：シリコン基板
３０２：第一の金属ライン
３０４：第一の金属間誘電層
３０６：ストップ層
３０８：第一のフォトレジスト・パターン
３１０：第二の開口部
３１２：第一の開口部
３１４：疑似金属ライン・パターン
３１６：第二の金属間誘電層
３１７：金属間誘電層
３１８：疑似金属ライン・トレンチ
３２０：第二のフォトレジスト・パターン
３２２：第二の金属ライン・トレンチ
３２４：ビアホール
３２６：第三の金属ライン・トレンチ
３２８：接着層
３３０：金属層
３２２ａ：第二の金属ライン
３２４ａ：ビアプラグ
３２６ａ：第三の金属ライン
３１８ａ：疑似金属ライン

Claims (11)

  1. 半導体基板と、
    前記半導体基板の表面部内に位置する第一の金属ラインと、
    前記半導体基板の全面上に位置する第一の金属間誘電層と、
    前記第一の金属間誘電層上に位置するストップ層と、
    前記ストップ層と前記第一の金属間誘電層に形成され、前記第一の金属ラインに到達するビアホールと、
    前記ビアホールの一方の側方で前記ストップ層に形成された開口部と、
    前記開口部を充填して前記ストップ層上全面に形成され、前記開口部上の表面においては、前記開口部に起因して擬似金属ライン・トレンチとしての浅い溝が形成された第二の金属間誘電層と、
    前記ビアホールに連通して前記第二の金属間誘電層に形成された第二の金属ライン・トレンチと、
    表面に前記浅い溝を有しない前記第二の金属ライン・トレンチの一方の側方の領域で前記第二の金属間誘電層に形成された第三の金属ライン・トレンチと、
    接着層と金属層からなり、前記第三の金属ライン・トレンチに形成された第三の金属ラインと、
    接着層と金属層からなり、前記第二の金属ライン・トレンチおよびビアホールに形成された第二の金属ラインおよびビアプラグと、
    接着層と金属層からなり、擬似金属ライン・トレンチとしての前記浅い溝に、前記第二および第三の金属ラインと同じ高さで形成された擬似金属ラインと
    を備えることを特徴とするデュアルダマシン構造体。
  2. 請求項１記載のデュアルダマシン構造体において、前記第一および第二の金属間誘電層の材質が酸化シリコンであることを特徴とするデュアルダマシン構造体。
  3. 請求項１記載のデュアルダマシン構造体において、前記ストップ層の材質が窒化シリコンであることを特徴とするデュアルダマシン構造体。
  4. 請求項１記載のデュアルダマシン構造体において、前記ストップ層の厚さが１０００Å−１５００Åであることを特徴とするデュアルダマシン構造体。
  5. 請求項１記載のデュアルダマシン構造体において、接着層の厚さが３００Å−４００Åであることを特徴とするデュアルダマシン構造体。
  6. 請求項１記載のデュアルダマシン構造体において、接着層の材質が窒化チタンであることを特徴とするデュアルダマシン構造体。
  7. 表面部内に第一の金属ラインを含む半導体基板上の全面に第一の金属間誘電層を形成し、その第一の金属間誘電層上にストップ層を形成し、そのストップ層上に第一のフォトレジスト・パターンを形成するステップと、
    前記第一のフォトレジスト・パターンをマスクとして前記ストップ層をエッチングすることにより、前記第一の金属ライン上に位置する第一の開口部、およびその第一の開口部の一方の側方に位置する第二の開口部を前記ストップ層に形成するステップと、
    前記第一のフォトレジスト・パターンを除去した後、前記第一の開口部および第二の開口部を充填して前記ストップ層上の全面に第二の金属間誘電層を形成することにより、前記第二の開口部上の前記第二の金属間誘電層表面には、擬似金属ライン・トレンチとしての浅い溝を形成するステップと、
    前記第二の金属間誘電層上に第二のフォトレジスト・パターンを形成するステップと、
    前記第二のフォトレジスト・パターンをマスクとして前記第二および第一の金属間誘電層をエッチングすることにより、前記第一の開口部を、前記第一の金属ラインに到達するビアホールに形成するとともに、このビアホールに連通する第二の金属ライン・トレンチを前記第二の金属間誘電層に形成し、さらに、表面に前記浅い溝を有しない前記第二の金属ライン・トレンチの一方の側方の領域で前記第二の金属間誘電層に第三の金属ライン・トレンチを形成するステップと、
    前記第二のフォトレジスト・パターンを除去した後、前記第三の金属ライン・トレンチ、前記第二の金属ライン・トレンチとビアホールおよび前記疑似金属ライン・トレンチとしての浅い溝を充填して前記第二の金属間誘電層上の全面に接着層および金属層を形成するステップと、
    前記金属層および接着層を、前記第二の金属間誘電層の表面まで化学的機械的研磨により研磨することにより、残存金属層および残存接着層からなる第三の金属ラインを前記第三の金属ライン・トレンチに形成すると同時に、残存金属層および残存接着層からなる第二の金属ラインおよびビアプラグを前記第二の金属ライン・トレンチおよびビアホールに形成し、さらに、残存金属層および残存接着層からなる疑似金属ラインを前記疑似金属ライン・トレンチとしての浅い溝に、前記第二および第三の金属ラインと同じ高さに形成するステップと
    からなることを特徴とするデュアルダマシン構造体の形成方法。
  8. 請求項７記載のデュアルダマシン構造体の形成方法において、前記第一および第二の金属間誘電層の材質がそれぞれ酸化シリコンであることを特徴とするデュアルダマシン構造体の形成方法。
  9. 請求項７記載のデュアルダマシン構造体の形成方法において、前記ストップ層の材質が窒化シリコンであることを特徴とするデュアルダマシン構造体の形成方法。
  10. 請求項７記載のデュアルダマシン構造体の形成方法において、前記ストップ層の厚さが１０００Å−１５００Åであることを特徴とするデュアルダマシン構造体の形成方法。
  11. 請求項７記載のデュアルダマシン構造体の形成方法において、前記接着層の厚さが３００Å−４００Åであることを特徴とするデュアルダマシン構造体の形成方法。
JP31315898A 1998-06-26 1998-11-04 デュアルダマシン構造体とその形成方法 Expired - Fee Related JP3672752B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW87110352 1998-06-26
TW087110352A TW396524B (en) 1998-06-26 1998-06-26 A method for fabricating dual damascene

Publications (2)

Publication Number Publication Date
JP2000021879A JP2000021879A (ja) 2000-01-21
JP3672752B2 true JP3672752B2 (ja) 2005-07-20

Family

ID=21630527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31315898A Expired - Fee Related JP3672752B2 (ja) 1998-06-26 1998-11-04 デュアルダマシン構造体とその形成方法

Country Status (3)

Country Link
US (1) US6001733A (ja)
JP (1) JP3672752B2 (ja)
TW (1) TW396524B (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225207B1 (en) * 1998-10-01 2001-05-01 Applied Materials, Inc. Techniques for triple and quadruple damascene fabrication
US6156643A (en) * 1998-11-06 2000-12-05 Advanced Micro Devices, Inc. Method of forming a dual damascene trench and borderless via structure
US6214745B1 (en) * 1998-11-19 2001-04-10 United Microelectronics Corp. Method of improving surface planarity of chemical-mechanical polishing operation by forming shallow dummy pattern
US6093632A (en) * 1998-12-07 2000-07-25 Industrial Technology Research Institute Modified dual damascene process
KR100316017B1 (ko) * 1998-12-24 2002-02-19 박종섭 상감기법을이용한미세금속패턴형성방법
KR100280288B1 (ko) 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
US6372621B1 (en) * 1999-04-19 2002-04-16 United Microelectronics Corp. Method of forming a bonding pad on a semiconductor chip
US6180514B1 (en) * 1999-11-12 2001-01-30 Wen-Kuan Yeh Method for forming interconnect using dual damascene
US6114243A (en) * 1999-11-15 2000-09-05 Chartered Semiconductor Manufacturing Ltd Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
US7179661B1 (en) * 1999-12-14 2007-02-20 Kla-Tencor Chemical mechanical polishing test structures and methods for inspecting the same
US7655482B2 (en) * 2000-04-18 2010-02-02 Kla-Tencor Chemical mechanical polishing test structures and methods for inspecting the same
US6461877B1 (en) 2000-06-30 2002-10-08 International Business Machines Corporation Variable data compensation for vias or contacts
US20040253810A1 (en) * 2001-08-23 2004-12-16 Hui Wang Dummy structures to reduce metal recess in electropolishing process
US6789584B2 (en) * 2002-03-26 2004-09-14 Charles B. Linam Fluid containment apparatus
US6709974B2 (en) * 2002-04-17 2004-03-23 Texas Instruments Incorporated Method of preventing seam defects in isolated lines
US6562711B1 (en) * 2002-06-28 2003-05-13 Intel Corporation Method of reducing capacitance of interconnect
JP2005064226A (ja) * 2003-08-12 2005-03-10 Renesas Technology Corp 配線構造
US6849549B1 (en) * 2003-12-04 2005-02-01 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming dummy structures for improved CMP and reduced capacitance
US7470630B1 (en) * 2005-04-14 2008-12-30 Altera Corporation Approach to reduce parasitic capacitance from dummy fill
KR100877096B1 (ko) * 2006-12-29 2009-01-09 주식회사 하이닉스반도체 더미 패턴을 갖는 반도체 소자 및 그 형성방법
JP5067039B2 (ja) * 2007-06-25 2012-11-07 パナソニック株式会社 半導体装置の製造方法
US8227339B2 (en) * 2009-11-02 2012-07-24 International Business Machines Corporation Creation of vias and trenches with different depths
CN102412198B (zh) * 2011-10-29 2014-08-13 上海华力微电子有限公司 半导体器件制作方法
CN102354681A (zh) * 2011-10-29 2012-02-15 上海华力微电子有限公司 半导体器件制作方法
CN102354683A (zh) * 2011-10-29 2012-02-15 上海华力微电子有限公司 半导体器件制作方法
CN102446846B (zh) * 2011-11-28 2014-03-12 上海华力微电子有限公司 一种利用上掩膜实现铜互连的方法
CN102394227B (zh) * 2011-11-30 2013-07-10 上海华力微电子有限公司 可降低方块电阻的铜互连结构的制造方法
US8883638B2 (en) * 2012-01-18 2014-11-11 United Microelectronics Corp. Method for manufacturing damascene structure involving dummy via holes
CN102790010B (zh) * 2012-08-16 2014-08-27 上海华力微电子有限公司 改善可靠性的铜互连层制备方法及半导体器件
CN102810509A (zh) * 2012-08-16 2012-12-05 上海华力微电子有限公司 双大马士革浅冗余金属制备工艺
FR3003962B1 (fr) * 2013-03-29 2016-07-22 St Microelectronics Rousset Procede d'elaboration d'un masque de photolitographie destine a la formation de contacts, masque et circuit integre correspondants
CN103441096B (zh) * 2013-08-02 2015-11-25 上海华力微电子有限公司 一种冗余图形填充方法
US11113443B1 (en) * 2020-06-12 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with thicker metal lines on lower metallization layer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5686761A (en) * 1995-06-06 1997-11-11 Advanced Micro Devices, Inc. Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology
US5741626A (en) * 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)
US5793272A (en) * 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
JPH1098039A (ja) * 1996-09-20 1998-04-14 Sony Corp 半導体装置の製造方法
US5801094A (en) * 1997-02-28 1998-09-01 United Microelectronics Corporation Dual damascene process

Also Published As

Publication number Publication date
TW396524B (en) 2000-07-01
US6001733A (en) 1999-12-14
JP2000021879A (ja) 2000-01-21

Similar Documents

Publication Publication Date Title
JP3672752B2 (ja) デュアルダマシン構造体とその形成方法
US6740976B2 (en) Semiconductor device including via contact plug with a discontinuous barrier layer
US6468894B1 (en) Metal interconnection structure with dummy vias
JP3887282B2 (ja) 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法
US6884710B2 (en) Semiconductor device having multi-layer copper line and method of forming same
KR100532455B1 (ko) Ｍｉｍ 커패시터 및 배선 구조를 포함하는 반도체 장치의제조 방법
US6268283B1 (en) Method for forming dual damascene structure
US20070155165A1 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
KR100219508B1 (ko) 반도체장치의 금속배선층 형성방법
JPH1092925A (ja) 半導体構成要素および製造方法
US6806579B2 (en) Robust via structure and method
US6030896A (en) Self-aligned copper interconnect architecture with enhanced copper diffusion barrier
US7932187B2 (en) Method for fabricating a semiconductor device
US7452804B2 (en) Single damascene with disposable stencil and method therefore
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
US5880030A (en) Unlanded via structure and method for making same
US7074712B2 (en) Semiconductor device having multilevel interconnections and method of manufacturing the same
US20030222349A1 (en) Semiconductor device with multilayer interconnection structure
US6218291B1 (en) Method for forming contact plugs and simultaneously planarizing a substrate surface in integrated circuits
KR100590205B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
US6472697B2 (en) Assorted aluminum wiring design to enhance chip-level performance for deep sub-micron application
US7112537B2 (en) Method of fabricating interconnection structure of semiconductor device
JPH11186274A (ja) デュアル・ダマスク技術
KR20010113520A (ko) 이중 상감 구조 및 커패시터를 가진 집적회로의 제조 공정
KR100954685B1 (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees