KR100653997B1 - 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법 - Google Patents
낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100653997B1 KR100653997B1 KR1020050034759A KR20050034759A KR100653997B1 KR 100653997 B1 KR100653997 B1 KR 100653997B1 KR 1020050034759 A KR1020050034759 A KR 1020050034759A KR 20050034759 A KR20050034759 A KR 20050034759A KR 100653997 B1 KR100653997 B1 KR 100653997B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- contact plug
- film
- metal contact
- via hole
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Abstract
Description
Claims (16)
- 반도체 기판 위의 절연막 상부에 배치된 제1 금속막 패턴;상기 제1 금속막 패턴 및 절연막 위에 배치되며 상기 제1 금속막 패턴의 상부면을 노출시키는 비아홀을 갖는 금속간절연막;상기 제1 금속막 패턴의 상부면과 컨택되도록 상기 비아홀의 하부에 배치되며 제1 비저항을 갖는 금속막으로 이루어지는 제1 금속컨택플러그;상기 제1 금속컨택플러그의 상부에서 상기 비아홀의 상부를 채우면서 상기 제1 비저항보다 낮은 제2 비저항을 갖는 금속막으로 이루어지는 제2 금속컨택플러그; 및상기 제2 금속컨택플러그 및 금속간절연막 위에 배치되고 상기 제2 금속컨택플러그와 동일한 금속막으로 이루어지는 제2 금속막 패턴을 포함하는 것을 특징으로 하는 낮은 저항을 갖는 반도체소자의 금속배선.
- 제1항에 있어서,상기 제1 금속컨택플러그는 상기 비아홀 하부로부터 상기 비아홀 깊이의 65%이내에 배치되도록 하는 것을 특징으로 하는 낮은 저항을 갖는 반도체소자의 금속배선.
- 제1항에 있어서,상기 제1 금속컨택플러그는 텅스텐막으로 이루어지고, 상기 제2 금속컨택플러그는 알루미늄막으로 이루지는 것을 특징으로 하는 낮은 저항을 갖는 반도체소자의 금속배선.
- 삭제
- 제1항에 있어서,상기 제2 금속막 패턴은 알루미늄막 또는 구리막으로 이루어질수 있는 것을 특징으로 하는 낮은 저항을 갖는 반도체소자의 금속배선.
- 제1항에 있어서,상기 비아홀의 측벽 및 하부면에 배치되는 금속장벽층을 더 포함하는 것을 특징으로 하는 낮은 저항을 갖는 반도체소자의 금속배선.
- 반도체 기판 위의 절연막 상부에 제1 금속막 패턴을 형성하는 단계;상기 절연막 및 제1 금속막 패턴 위에 금속간절연막을 형성하는 단계;상기 금속간절연막의 일부를 제거하여 상기 제1 금속막 패턴의 일부 표면을 노출시키는 비아홀을 형성하는 단계;상기 비아홀의 하부가 매립되도록 상기 제1 금속막 패턴 위에 제1 비저항을 갖는 제1 금속컨택플러그를 형성하는 단계;상기 비아홀 내의 금속간절연막 및 제1 금속컨택플러그 위에 상기 제1 비저항보다 낮은 제2 비저항을 갖는 금속막을 형성하는 단계;상기 금속간절연막 상부의 금속막을 패터닝 하여 상기 제1 금속컨택플러그와 함께 비아홀을 매립하는 제2 금속컨택플러그 및 제2 금속막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 낮은 저항을 갖는 반도체소자의 금속배선 제조 방법.
- 제7항에 있어서,상기 제1 금속컨택플러그를 형성하는 단계는,상기 비아홀이 채워지도록 상기 제1 금속막 패턴의 노출면 및 금속간절연막 위에 제1 금속컨택플러그용 금속막을 형성하는 단계;상기 금속간절연막의 상부면이 노출되도록 평탄화를 수행하여 상기 제1 금속 컨택플러그용 금속막의 일부를 제거하는 단계; 및상기 제1 금속컨택플러그용 금속막에 대한 식각공정을 수행하여 상기 비아홀의 상부 일부가 비워지도록 하는 단계를 포함하는 것을 특징으로 하는 낮은 저항을 갖는 반도체소자의 금속배선 제조 방법.
- 제8항에 있어서,상기 식각공정은, 상기 제1 금속컨택플러그가 상기 비아홀 깊이의 65%이내에 배치되도록 수행하는 것을 특징으로 하는 낮은 저항을 갖는 반도체소자의 금속배선 제조 방법.
- 제7항에 있어서,상기 식각공정은, SF6 및 Ar을 이용한 이방성 식각방법을 사용하여 수행하는 것을 특징으로 하는 낮은 저항을 갖는 반도체소자의 금속배선 제조 방법.
- 제7항에 있어서,상기 제2 비저항을 갖는 금속막을 형성하는 단계는, 물리적기상증착방법으로 수행하는 것을 특징으로 하는 낮은 저항을 갖는 반도체소자의 금속배선 제조 방법.
- 제11항에 있어서,상기 물리적기상증착방법으로서 스퍼터링법을 사용하는 것을 특징으로 하는 낮은 저항을 갖는 반도체소자의 금속배선 제조 방법.
- 제7항에 있어서,상기 제2 비저항을 갖는 금속막을 형성하는 단계 이전에,상기 제1 금속컨택플러그에 대한 클리닝공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 낮은 저항을 갖는 반도체소자의 금속배선 제조 방법.
- 제13항에 있어서,상기 클리닝공정은 불소 소스를 갖는 산화막 세정액을 사용하여 수행하는 것을 특징으로 하는 낮은 저항을 갖는 반도체소자의 금속배선 제조 방법.
- 제7항에 있어서,상기 제1 금속컨택플러그는 텅스텐막으로 형성하는 것을 특징으로 하는 낮은 저항을 갖는 반도체소자의 금속배선 제조 방법.
- 제7항에 있어서,상기 제2 금속컨택플러그 및 제2 금속막 패턴은 알루미늄막 또는 구리막으로 형성하는 것을 특징으로 하는 낮은 저항을 갖는 반도체소자의 금속배선 제조 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050034759A KR100653997B1 (ko) | 2005-04-26 | 2005-04-26 | 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법 |
US11/268,350 US7452801B2 (en) | 2005-04-26 | 2005-11-07 | Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same |
US12/136,497 US7714440B2 (en) | 2005-04-26 | 2008-06-10 | Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050034759A KR100653997B1 (ko) | 2005-04-26 | 2005-04-26 | 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060113825A KR20060113825A (ko) | 2006-11-03 |
KR100653997B1 true KR100653997B1 (ko) | 2006-12-05 |
Family
ID=37187507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050034759A KR100653997B1 (ko) | 2005-04-26 | 2005-04-26 | 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7452801B2 (ko) |
KR (1) | KR100653997B1 (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009026989A (ja) * | 2007-07-20 | 2009-02-05 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
JP5733885B2 (ja) * | 2008-10-16 | 2015-06-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR102057067B1 (ko) | 2013-01-29 | 2019-12-18 | 삼성전자주식회사 | 반도체 장치의 배선 구조체 및 그 형성 방법 |
US20160225715A1 (en) * | 2013-11-20 | 2016-08-04 | Intel Corporation | Microelectronic transistor contacts and methods of fabricating the same |
FR3062236A1 (fr) * | 2017-01-23 | 2018-07-27 | Stmicroelectronics (Rousset) Sas | Barre de connexion |
US10049980B1 (en) | 2017-02-10 | 2018-08-14 | International Business Machines Corporation | Low resistance seed enhancement spacers for voidless interconnect structures |
US10529622B1 (en) | 2018-07-10 | 2020-01-07 | International Business Machines Corporation | Void-free metallic interconnect structures with self-formed diffusion barrier layers |
WO2021183728A1 (en) * | 2020-03-11 | 2021-09-16 | Applied Materials, Inc. | Gap fill methods using catalyzed deposition |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980040625A (ko) * | 1996-11-29 | 1998-08-17 | 김광호 | 텅스텐을 콘택플러그로 하였을 때 구리의 배선 방법 |
JP2001284548A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
KR20030050655A (ko) * | 2001-12-19 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체소자의 콘택 형성 방법 |
KR20040043219A (ko) * | 2002-11-16 | 2004-05-24 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5442235A (en) * | 1993-12-23 | 1995-08-15 | Motorola Inc. | Semiconductor device having an improved metal interconnect structure |
US5981378A (en) * | 1997-07-25 | 1999-11-09 | Vlsi Technology, Inc. | Reliable interconnect via structures and methods for making the same |
KR100261017B1 (ko) * | 1997-08-19 | 2000-08-01 | 윤종용 | 반도체 장치의 금속 배선층을 형성하는 방법 |
KR100718614B1 (ko) * | 2003-10-24 | 2007-05-16 | 야마하 가부시키가이샤 | 용량 소자와 퓨즈 소자를 구비한 반도체 장치 및 그 제조방법 |
KR100591154B1 (ko) | 2003-12-31 | 2006-06-19 | 동부일렉트로닉스 주식회사 | 연결 콘택과의 접촉 저항을 줄이는 반도체 소자의 금속패턴 형성 방법 |
JP2006140447A (ja) * | 2004-10-14 | 2006-06-01 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2005
- 2005-04-26 KR KR1020050034759A patent/KR100653997B1/ko active IP Right Grant
- 2005-11-07 US US11/268,350 patent/US7452801B2/en active Active
-
2008
- 2008-06-10 US US12/136,497 patent/US7714440B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980040625A (ko) * | 1996-11-29 | 1998-08-17 | 김광호 | 텅스텐을 콘택플러그로 하였을 때 구리의 배선 방법 |
JP2001284548A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
KR20030050655A (ko) * | 2001-12-19 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체소자의 콘택 형성 방법 |
KR20040043219A (ko) * | 2002-11-16 | 2004-05-24 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20060113825A (ko) | 2006-11-03 |
US7452801B2 (en) | 2008-11-18 |
US7714440B2 (en) | 2010-05-11 |
US20060240659A1 (en) | 2006-10-26 |
US20080237864A1 (en) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100288496B1 (ko) | 집적회로구조체의구리오염방지방법 | |
JP3887282B2 (ja) | 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法 | |
JP3708732B2 (ja) | 半導体装置の製造方法 | |
JP3672752B2 (ja) | デュアルダマシン構造体とその形成方法 | |
KR100653997B1 (ko) | 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법 | |
KR100367734B1 (ko) | 반도체 소자의 배선형성 방법 | |
US20090149019A1 (en) | Semiconductor device and method for fabricating the same | |
KR100393967B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100763760B1 (ko) | 반도체 소자 제조 방법 | |
US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
KR100515058B1 (ko) | 금속 패턴을 갖는 반도체 소자의 형성방법 | |
KR100458594B1 (ko) | 반도체 소자 제조 방법 | |
KR100571696B1 (ko) | 반도체 소자의 제조 방법 | |
JP5125743B2 (ja) | 半導体装置の製造方法 | |
KR100602079B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
KR20000056852A (ko) | 집적회로 내의 금속 상호연결 구조의 제조 방법 | |
KR100498647B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100857989B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100548527B1 (ko) | 금속배선 형성방법 | |
KR100557612B1 (ko) | 반도체소자의 금속배선 형성방법 | |
KR100497776B1 (ko) | 반도체 소자의 다층배선 구조 제조방법 | |
KR100450244B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
KR100458588B1 (ko) | 반도체 소자 제조 방법 | |
KR100274346B1 (ko) | 반도체소자의금속배선형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131023 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151020 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161024 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171025 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181022 Year of fee payment: 13 |