JP5733885B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5733885B2 JP5733885B2 JP2009138631A JP2009138631A JP5733885B2 JP 5733885 B2 JP5733885 B2 JP 5733885B2 JP 2009138631 A JP2009138631 A JP 2009138631A JP 2009138631 A JP2009138631 A JP 2009138631A JP 5733885 B2 JP5733885 B2 JP 5733885B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- gate
- electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 131
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 239000010410 layer Substances 0.000 claims description 215
- 229910052751 metal Inorganic materials 0.000 claims description 83
- 239000002184 metal Substances 0.000 claims description 83
- 238000000605 extraction Methods 0.000 claims description 63
- 239000011229 interlayer Substances 0.000 claims description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 47
- 229920005591 polysilicon Polymers 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 34
- 239000004020 conductor Substances 0.000 claims description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 14
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
複数のセルが配列されたセル領域を含む基板と、
前記基板上の前記セル領域に形成され、第1の導電材料により構成されたゲート電極と、
前記基板上の前記セル領域が形成された領域とは異なる領域に、前記第1の導電材料により構成された第1の層、および前記第1の層上に形成された配線金属層との積層構造により構成されたゲート引出電極と、
前記ゲート電極および前記ゲート引出電極上に形成され、前記ゲート電極および前記ゲート引出電極を覆う単一の層間絶縁膜と、
前記層間絶縁膜上に形成されたソース電極と、
を備えることを特徴とする。
複数のセルが配列されたセル領域を含む基板上の前記セル領域に形成されたゲート電極と、前記セル領域が形成された領域とは異なる領域に形成されたゲート引出電極とを含む半導体装置の製造方法であって、
前記基板上に、第1の導電材料により構成された前記ゲート電極と前記第1の導電材料により構成され、ゲート引出電極のパターンを有する第1の層とを形成する工程と、
前記ゲート電極および前記第1の層上の全面にレジスト層を形成する工程と、
前記レジスト層に前記ゲート引出電極のパターンで開口した開口部を設け、当該開口部底面に前記第1の層の上面を露出させる工程と、
前記レジスト層をマスクとして、前記基板上の全面に配線金属層を形成し、前記レジスト層の前記開口部内の前記第1の層上に前記配線金属層を形成して前記ゲート引出電極を形成する工程と、
前記レジスト層を除去する工程と、
前記第1の層および前記配線金属層上に、前記ゲート電極および前記ゲート引出電極を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜を選択的に除去して、前記基板表面のソースコンタクト領域に対応する箇所に到達するコンタクトホールを形成する工程と、
前記層間絶縁膜上に、ソース電極を形成し、当該ソース電極を前記ソースコンタクト領域に電気的に接続する工程と、
を含むことを特徴とする。
図1は、本実施形態における半導体装置を示す斜視図(a)、及び(a)中のI−I'断面図(b)である。図2は、本実施形態における半導体装置の各層を模式的に示す斜視図である。なお、図2中のポリシリコン層6aの内側の格子線部分は、セル領域に格子状に配列された複数のゲート電極6を簡略化して示している。
本実施形態において、ゲート引出電極103は、ポリシリコン層6aと配線金属層103bとの間でこれらに接して設けられた密着金属層103aをさらに含む
密着金属層103aは、上層の窒化チタン膜103aaが、ポリシリコン層6a中のシリコンが、配線金属層103bのアルミニウム中に溶け出すことで生じる接合破壊(アロイスパイク不良)や導通不良を抑制できるバリアとして機能できる。それにより、ポリシリコン層6aと配線金属層103bとの密着性をより確保できる。さらに、下層のチタン膜103abにより、窒化チタン膜103aaの窒素(N)がポリシリコン層6a中のシリコン中に導入されることを抑制できる。
その後、ウェル3およびソース領域4をイオン注入・拡散法で形成する。
半導体装置100の製造方法は、レジスト層PRをマスクとしたリフトオフ法により、ゲート引出電極103のパターンの配線金属層103bを形成するので、配線金属層103bをパターニングする際にゲート電極6を保護するための層間絶縁膜を形成する必要がない。そのため、一度の層間絶縁膜7の形成でゲート電極6およびゲート引出電極103を覆うことができる。これにより、層間絶縁膜の層数の増加なしにゲート引出電極103とソース電極108とを異なる層に配置することができる。
なお、上記実施の形態によれば、以下の発明が開示されている。
(付記1)
複数のセルが配列されたセル領域を含む基板と、
前記基板上の前記セル領域に形成され、第1の導電材料により構成されたゲート電極と、
前記基板上の前記セル領域が形成された領域とは異なる領域に、前記第1の導電材料により構成された第1の層、および前記第1の層上に形成された配線金属層との積層構造により構成されたゲート引出電極と、
前記ゲート電極および前記ゲート引出電極上に形成され、前記ゲート電極および前記ゲート引出電極を覆う単一の層間絶縁膜と、
前記層間絶縁膜上に形成されたソース電極と、
を備えることを特徴とする半導体装置。
(付記2)
付記1に記載の半導体装置において、
前記第1の導電材料は、ポリシリコンであることを特徴とする半導体装置。
(付記3)
付記1または2に記載の半導体装置において、
前記ゲート引出電極は、前記第1の層と前記配線金属層との間でこれらに接して設けられた金属密着層をさらに含むことを特徴とする半導体装置。
(付記4)
付記3に記載の半導体装置において、
前記金属密着層は前記配線金属層と同一のパターンを有することを特徴とする半導体装置。
(付記5)
付記1乃至4いずれかに記載の半導体装置において、
前記ゲート電極は、前記ゲート引出電極の前記第1の層と一体形成されていることを特徴とする半導体装置。
(付記6)
付記3または5に記載の半導体装置において、
前記金属密着層は、窒化チタン膜およびチタン膜からなる積層膜により構成されることを特徴とする半導体装置。
(付記7)
付記1乃至6いずれかに記載の半導体装置において、
前記配線金属層は、前記第1の導電材料よりも抵抗が低い材料より形成されていることを特徴とする半導体装置。
(付記8)
付記1乃至7いずれかに記載の半導体装置において、
前記配線金属層は、アルミニウム、銅およびタングステンのうちの少なくとも1つを含むことを特徴とする半導体装置。
(付記9)
付記1乃至8いずれかに記載の半導体装置において、
前記ソース電極は、平面視で前記セル領域及び前記ゲート引出電極上の全面にわたって形成されていることを特徴とする半導体装置。
(付記10)
付記1乃至9いずれかに記載の半導体装置において、
前記ゲート電極と前記ゲート引出電極の前記第1の層とが、同一の層に形成されていることを特徴とする半導体装置。
(付記11)
付記1乃至10いずれかに記載の半導体装置において、
前記層間絶縁膜は、複数の異なる材料からなる積層膜により構成されることを特徴とする半導体装置。
(付記12)
付記11に記載の半導体装置において、
前記層間絶縁膜は、NSG膜からなる下層と、BPSG膜からなる上層との積層膜であることを特徴とする半導体装置。
(付記13)
複数のセルが配列されたセル領域を含む基板上の前記セル領域に形成されたゲート電極と、前記セル領域が形成された領域とは異なる領域に形成されたゲート引出電極とを含む半導体装置の製造方法であって、
前記基板上に、第1の導電材料により構成された前記ゲート電極と前記第1の導電材料により構成され、ゲート引出電極のパターンを有する第1の層とを形成する工程と、
前記ゲート電極および前記第1の層上の全面にレジスト層を形成する工程と、
前記レジスト層に前記ゲート引出電極のパターンで開口した開口部を設け、当該開口部底面に前記第1の層の上面を露出させる工程と、
前記レジスト層をマスクとして、前記基板上の全面に配線金属層を形成し、前記レジスト層の前記開口部内の前記第1の層上に前記配線金属層を形成して前記ゲート引出電極を形成する工程と、
前記レジスト層を除去する工程と、
前記第1の層および前記配線金属層上に、前記ゲート電極および前記ゲート引出電極を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜を選択的に除去して、前記基板表面のソースコンタクト領域に対応する箇所に到達するコンタクトホールを形成する工程と、
前記層間絶縁膜上に、ソース電極を形成し、当該ソース電極を前記ソースコンタクト領域に電気的に接続する工程と、
を含むことを特徴とする半導体装置の製造方法。
(付記14)
付記13に記載の半導体装置の製造方法において、
前記ゲート引出電極を形成する工程の前に、前記レジスト層をマスクとして、前記基板上の全面に金属密着層を形成し、前記レジスト層の前記開口部から露出した前記第1の層の直上に当該金属密着層を付着する工程をさらに含み、
前記ゲート引出電極を形成する工程において、当該金属密着層の直上に前記配線金属層を付着させる
ことを特徴とする半導体装置の製造方法。
(付記15)
付記14に記載の半導体装置の製造方法において、
前記金属密着層を、チタン、窒化チタンをこの順にスパッタ法または蒸着法で付着させて形成することを特徴とする半導体装置の製造方法。
(付記16)
付記13乃至15いずれかに記載の半導体装置の製造方法において、
前記第1の導電材料は、ポリシリコンであることを特徴とする半導体装置の製造方法。
(付記17)
付記13乃至16いずれかに記載の半導体装置の製造方法において、
前記配線金属層は、アルミニウム、銅およびタングステンのうちの少なくとも1つを含むことを特徴とする半導体装置の製造方法。
(付記18)
付記13乃至17いずれかに記載の半導体装置の製造方法において、
前記層間絶縁膜上に、前記ソース電極を形成し、当該ソース電極を前記ソースコンタクト領域に電気的に接続する前記工程は、
前記ソース電極を、平面視で前記セル領域及び前記ゲート引出電極上の全面にわたって前記層間絶縁膜上に形成することを特徴とする半導体装置の製造方法。
(付記19)
付記13乃至18いずれかに記載の半導体装置の製造方法において、
前記層間絶縁膜は、複数の異なる材料からなる積層膜により構成されることを特徴とする半導体装置の製造方法。
(付記20)
付記19に記載の半導体装置の製造方法において、
前記層間絶縁膜は、NSG膜からなる下層と、BPSG膜からなる上層との積層膜であることを特徴とする半導体装置の製造方法。
2 エピタキシャル層
3 ウェル
4 ソース領域
5 ゲート酸化膜
6 ゲート電極
6a ポリシリコン層
7 層間絶縁膜
7a 開口部
9 ドレイン電極
10 MOSFETセル
11 ソースパッド
14 ウェル
100 半導体装置
103 ゲート引出電極
103a 密着金属層
103aa 窒化チタン膜
103ab チタン膜
103b 配線金属層
107a 開口部
108 ソース電極
108a 切り欠き部
200 半導体装置
300 半導体装置
PR レジスト層
Claims (18)
- 複数のセルが配列されたセル領域を含む基板と、
前記基板上の前記セル領域に形成され、第1の導電材料により構成されたゲート電極と、
前記基板上の前記セル領域が形成された領域とは異なる領域に、前記第1の導電材料により構成された第1の層、および前記第1の層上に形成された配線金属層との積層構造により構成されたゲート引出電極と、
前記ゲート電極および前記ゲート引出電極上に形成され、前記ゲート電極および前記ゲート引出電極を覆う単一の層間絶縁膜と、
前記層間絶縁膜上に形成されたソース電極と、
を備え、
前記ゲート引出電極は、前記第1の層と前記配線金属層との間でこれらに接して設けられた金属密着層をさらに含む半導体装置。 - 請求項1に記載の半導体装置において、
前記第1の導電材料は、ポリシリコンであることを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
前記金属密着層は前記配線金属層と同一のパターンを有することを特徴とする半導体装置。 - 請求項1乃至3いずれかに記載の半導体装置において、
前記ゲート電極は、前記ゲート引出電極の前記第1の層と一体形成されていることを特徴とする半導体装置。 - 請求項1乃至4いずれかに記載の半導体装置において、
前記金属密着層は、窒化チタン膜およびチタン膜からなる積層膜により構成されることを特徴とする半導体装置。 - 請求項1乃至5いずれかに記載の半導体装置において、
前記配線金属層は、前記第1の導電材料よりも抵抗が低い材料より形成されていることを特徴とする半導体装置。 - 請求項1乃至6いずれかに記載の半導体装置において、
前記配線金属層は、アルミニウム、銅およびタングステンのうちの少なくとも1つを含むことを特徴とする半導体装置。 - 請求項1乃至7いずれかに記載の半導体装置において、
前記ソース電極は、平面視で前記セル領域及び前記ゲート引出電極上の全面にわたって形成されていることを特徴とする半導体装置。 - 請求項1乃至8いずれかに記載の半導体装置において、
前記ゲート電極と前記ゲート引出電極の前記第1の層とが、同一の層に形成されていることを特徴とする半導体装置。 - 請求項1乃至9いずれかに記載の半導体装置において、
前記層間絶縁膜は、複数の異なる材料からなる積層膜により構成されることを特徴とする半導体装置。 - 請求項10に記載の半導体装置において、
前記層間絶縁膜は、NSG膜からなる下層と、BPSG膜からなる上層との積層膜であることを特徴とする半導体装置。 - 複数のセルが配列されたセル領域を含む基板上の前記セル領域に形成されたゲート電極と、前記セル領域が形成された領域とは異なる領域に形成されたゲート引出電極とを含む半導体装置の製造方法であって、
前記基板上に、第1の導電材料により構成された前記ゲート電極と前記第1の導電材料により構成され、ゲート引出電極のパターンを有する第1の層とを形成する工程と、
前記ゲート電極および前記第1の層上の全面にレジスト層を形成する工程と、
前記レジスト層に前記ゲート引出電極のパターンで開口した開口部を設け、当該開口部底面に前記第1の層の上面を露出させる工程と、
前記レジスト層をマスクとして、前記基板上の全面に配線金属層を形成し、前記レジスト層の前記開口部内の前記第1の層上に前記配線金属層を形成して前記ゲート引出電極を形成する工程と、
前記レジスト層を除去する工程と、
前記第1の層および前記配線金属層上に、前記ゲート電極および前記ゲート引出電極を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜を選択的に除去して、前記基板表面のソースコンタクト領域に対応する箇所に到達するコンタクトホールを形成する工程と、
前記層間絶縁膜上に、ソース電極を形成し、当該ソース電極を前記ソースコンタクト領域に電気的に接続する工程と、
を含み、
前記ゲート引出電極を形成する工程の前に、前記レジスト層をマスクとして、前記基板上の全面に金属密着層を形成し、前記レジスト層の前記開口部から露出した前記第1の層の直上に当該金属密着層を付着する工程をさらに含み、
前記ゲート引出電極を形成する工程において、当該金属密着層の直上に前記配線金属層を付着させる半導体装置の製造方法。 - 請求項12に記載の半導体装置の製造方法において、
前記金属密着層を、チタン、窒化チタンをこの順にスパッタ法または蒸着法で付着させて形成することを特徴とする半導体装置の製造方法。 - 請求項12または13に記載の半導体装置の製造方法において、
前記第1の導電材料は、ポリシリコンであることを特徴とする半導体装置の製造方法。 - 請求項12乃至14いずれかに記載の半導体装置の製造方法において、
前記配線金属層は、アルミニウム、銅およびタングステンのうちの少なくとも1つを含むことを特徴とする半導体装置の製造方法。 - 請求項12乃至15いずれかに記載の半導体装置の製造方法において、
前記層間絶縁膜上に、前記ソース電極を形成し、当該ソース電極を前記ソースコンタクト領域に電気的に接続する前記工程は、
前記ソース電極を、平面視で前記セル領域及び前記ゲート引出電極上の全面にわたって前記層間絶縁膜上に形成することを特徴とする半導体装置の製造方法。 - 請求項12乃至16いずれかに記載の半導体装置の製造方法において、
前記層間絶縁膜は、複数の異なる材料からなる積層膜により構成されることを特徴とする半導体装置の製造方法。 - 請求項17に記載の半導体装置の製造方法において、
前記層間絶縁膜は、NSG膜からなる下層と、BPSG膜からなる上層との積層膜であることを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009138631A JP5733885B2 (ja) | 2008-10-16 | 2009-06-09 | 半導体装置およびその製造方法 |
US12/588,392 US8183645B2 (en) | 2008-10-16 | 2009-10-14 | Power semiconductor device including gate lead-out electrode |
US13/450,329 US20120202342A1 (en) | 2008-10-16 | 2012-04-18 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008267840 | 2008-10-16 | ||
JP2008267840 | 2008-10-16 | ||
JP2009138631A JP5733885B2 (ja) | 2008-10-16 | 2009-06-09 | 半導体装置およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010118637A JP2010118637A (ja) | 2010-05-27 |
JP2010118637A5 JP2010118637A5 (ja) | 2012-04-05 |
JP5733885B2 true JP5733885B2 (ja) | 2015-06-10 |
Family
ID=42107971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009138631A Expired - Fee Related JP5733885B2 (ja) | 2008-10-16 | 2009-06-09 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8183645B2 (ja) |
JP (1) | JP5733885B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011003213A1 (de) * | 2011-01-26 | 2012-07-26 | Siemens Aktiengesellschaft | Halbleiterbauelement mit einer Vielzahl von FET-Zellen |
JP6086360B2 (ja) * | 2012-04-27 | 2017-03-01 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
CN103165524B (zh) * | 2013-04-03 | 2015-07-15 | 株洲南车时代电气股份有限公司 | 一种igbt芯片及其正面铜金属化结构的制作方法 |
CN104091764B (zh) * | 2014-07-25 | 2017-10-31 | 中航(重庆)微电子有限公司 | Igbt器件制备方法及igbt器件 |
JP2018074088A (ja) * | 2016-11-02 | 2018-05-10 | 富士電機株式会社 | 半導体装置 |
CN107564971B (zh) * | 2017-07-27 | 2019-11-26 | 中国电子科技集团公司第十一研究所 | 一种线列拼接探测器组件的电学引出结构 |
CN109244134A (zh) * | 2018-09-04 | 2019-01-18 | 深圳市南硕明泰科技有限公司 | 一种场效应晶体管及其制备方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09139496A (ja) * | 1995-11-14 | 1997-05-27 | Rohm Co Ltd | 半導体装置 |
JP2001036081A (ja) * | 1999-07-26 | 2001-02-09 | Fuji Electric Co Ltd | 半導体装置 |
JP4097417B2 (ja) * | 2001-10-26 | 2008-06-11 | 株式会社ルネサステクノロジ | 半導体装置 |
WO2006036000A1 (en) * | 2004-09-30 | 2006-04-06 | Ricoh Company, Ltd. | Semiconductor device and fabrication process thereof |
KR100653997B1 (ko) * | 2005-04-26 | 2006-12-05 | 주식회사 하이닉스반도체 | 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법 |
JP2007115888A (ja) * | 2005-10-20 | 2007-05-10 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP4739150B2 (ja) * | 2006-08-30 | 2011-08-03 | 富士通株式会社 | レジストカバー膜形成材料、レジストパターンの形成方法、電子デバイス及びその製造方法 |
JP5232377B2 (ja) * | 2006-10-31 | 2013-07-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2009038318A (ja) * | 2007-08-03 | 2009-02-19 | Toshiba Corp | 半導体装置 |
-
2009
- 2009-06-09 JP JP2009138631A patent/JP5733885B2/ja not_active Expired - Fee Related
- 2009-10-14 US US12/588,392 patent/US8183645B2/en active Active
-
2012
- 2012-04-18 US US13/450,329 patent/US20120202342A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20120202342A1 (en) | 2012-08-09 |
US20100096703A1 (en) | 2010-04-22 |
US8183645B2 (en) | 2012-05-22 |
JP2010118637A (ja) | 2010-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5733885B2 (ja) | 半導体装置およびその製造方法 | |
US9368612B2 (en) | Semiconductor device with diode trench and schottky electrode | |
CN111463278B (zh) | 半导体装置 | |
JP6296445B2 (ja) | ショットキーバリアダイオード | |
JP2007299862A (ja) | 半導体装置およびその製造方法 | |
JP6411258B2 (ja) | 半導体装置 | |
JP6526981B2 (ja) | 半導体装置および半導体モジュール | |
JP2010118637A5 (ja) | 半導体装置 | |
JP6740982B2 (ja) | 半導体装置 | |
JP6099302B2 (ja) | 半導体装置の製造方法 | |
JP2021072418A5 (ja) | ||
JP4432332B2 (ja) | 半導体素子及びその製造方法 | |
US11621279B2 (en) | Semiconductor device having a diode formed in a first trench and a bidirectional zener diode formed in a second trench | |
JP6774529B2 (ja) | 半導体装置および半導体モジュール | |
CN108475676B (zh) | 半导体装置 | |
TW201935568A (zh) | 半導體裝置 | |
JP7001785B2 (ja) | 半導体装置および半導体モジュール | |
JP2013201286A (ja) | 半導体素子 | |
WO2022202089A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7461534B2 (ja) | 半導体装置 | |
JP2881907B2 (ja) | 電力用半導体装置 | |
JP2022033226A (ja) | 半導体装置 | |
JP6264586B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2024085663A (ja) | 半導体装置 | |
JP2023022586A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5733885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |