CN104091764B - Igbt器件制备方法及igbt器件 - Google Patents
Igbt器件制备方法及igbt器件 Download PDFInfo
- Publication number
- CN104091764B CN104091764B CN201410360059.1A CN201410360059A CN104091764B CN 104091764 B CN104091764 B CN 104091764B CN 201410360059 A CN201410360059 A CN 201410360059A CN 104091764 B CN104091764 B CN 104091764B
- Authority
- CN
- China
- Prior art keywords
- substrate
- igbt device
- sio
- metal material
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 238000000034 method Methods 0.000 claims abstract description 67
- 239000002184 metal Substances 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 230000008569 process Effects 0.000 claims abstract description 29
- 238000005516 engineering process Methods 0.000 claims abstract description 19
- 238000000137 annealing Methods 0.000 claims abstract description 18
- 238000002347 injection Methods 0.000 claims abstract description 8
- 239000007924 injection Substances 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 71
- 239000007769 metal material Substances 0.000 claims description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 238000002161 passivation Methods 0.000 claims description 27
- 229920005591 polysilicon Polymers 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 24
- 238000009413 insulation Methods 0.000 claims description 22
- 239000012528 membrane Substances 0.000 claims description 19
- 239000002131 composite material Substances 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 238000000926 separation method Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000011946 reduction process Methods 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 2
- 230000008020 evaporation Effects 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 10
- 238000001465 metallisation Methods 0.000 abstract description 6
- 238000005260 corrosion Methods 0.000 abstract description 4
- 230000007797 corrosion Effects 0.000 abstract description 4
- 238000001459 lithography Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 20
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 208000005189 Embolism Diseases 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请涉及半导体器件制造领域，尤其涉及一种IGBT器件制备方法及IGBT器件，基于传统制备IGBT器件工艺的基础上，通过先进行衬底背面离子注入工艺并退火后，再对衬底进行正面金属化工艺，并利用lift‑off的剥离方式制备正面金属层，有效的避免传统的衬底正面金属化的光刻腐蚀工艺，进而实现简单实用的背面注入后的薄片高温退火工艺，在满足工艺需求的同时，还大大的降低了制备IGBT器件的工艺成本。
Description
技术领域
本发明涉及半导体器件制造领域，尤其涉及一种IGBT器件制备方法及IGBT器件。
背景技术
在电力电子业界，普遍采用的绝缘栅双极型晶体管(Insulated Gate BipolarTransistor，简称IGBT)是由双极型三极管(Bipolar Junction Transistor，简称BJT)和场效应晶体管(Field Effect Transistor，简称FET)组成的复合全控型电压驱动式功率半导体器件，由于其兼具BJT和FET两者的优点，即高输入阻抗和低导通压降的特点，因此具有很好的开关特性，被广泛的应用于具有高压、强电流等特点的领域中(如交流电机、变频器、开关电源、照明电路、牵引传动等)。
目前，在制备IGBT器件时，均是在轻掺杂N型(N-)的硅片衬底上直接进行IGBT高压功率器件的上层结构的制备工艺；图1～3是采用传统工艺制备的IGBT器件的流程结构示意图，如图1所示，在N-型衬底(如硅片等)11的正面(即图1中所示的位于N-型衬底11的上表面)直接制备IGBT高压功率器件的上层结构12后，对N-型衬底11的背面(即图1中所示的位于N-型衬底11的下表面)进行减薄工艺，以使得剩余的N-型衬底111的厚度符合工艺需求，即如图2所示的结构；继续如图3所示，在减薄后的N-型衬底111的下表面继续进行背面离子注入工艺，形成P型的硅掺杂层13，并采用背面金属化工艺形成器件的收集级14，进而得到IGBT高压功率器件。
在上述传统制备IGBT器件工艺中，是先对衬底(硅片(wafer))11进行减薄工艺后，再对减薄后的衬底进行离子注入工艺，但由于减薄后的衬底厚度较薄，不便于进行后续的离子注入工艺，且在进行过离子注入工艺后退火工艺目前只能选择激光光源退火工艺、低温(小于500℃)退火工艺或高温退火后再进行正面金属的光刻腐蚀工艺；其中，激光光源退火工艺的设备昂贵、退火深度较小，低温退火工艺对硼(B)离子、磷(P)离子等的激活率较低，高温退火后再进行正面金属的光刻腐蚀工艺则需要昂贵的加工薄片专用设备，即现有制备的IGBT器件工艺成本较高，无法很好的满足工艺需求。
发明内容
本发明记载了一种IGBT器件制备方法，所述方法包括：
于一衬底中制备IGBT单元的本体区后，于所述本地区中形成源极区；
在所述衬底的正面制备包含有栅氧化层和场氧化层的绝缘薄膜，并于所述绝缘薄膜上沉积多晶硅薄膜；
部分刻蚀所述多晶硅薄膜至所述衬底的正面表面，形成将局部所述源级区暴露的接触孔；
沉积一钝化层，所述钝化层覆盖所述多晶硅薄膜且部分填充所述接触孔；
刻蚀位于所述接触孔内的所述钝化层，保留位于所述多晶硅薄膜上方和所述接触孔侧壁附着的钝化层；
依次制备SiO薄膜、SiN薄膜形成复合层，且所述复合层覆盖所述钝化层暴露的表面及暴露的源极区；
生长一SiO材料层，并对所述SiO材料层进行图案化工艺，保留交叠于所述场氧化层之上的一SiO预留区；
以所述SiO预留区作为掩膜刻蚀掉所述SiN薄膜未被所述SiO预留区遮蔽住的区域；
在所述衬底的背面进行减薄工艺，并于减薄后的衬底背面注入与衬底导电类型相反的离子；
去除未被所述SiO预留区覆盖住而暴露的SiO薄膜后，在所述接触孔内制备与源极区保持电性接触的金属栓塞，和生成覆盖于SiO预留区、钝化层之上的金属材料层；
移除覆盖在所述SiO预留区上的金属材料层。
上述的IGBT器件制备方法，其中，所述方法还包括：
移除覆盖在所述SiO预留区上的金属材料层后，继续在所述减薄后的衬底背面进行金属化工艺。
上述的IGBT器件制备方法，其中，所述方法还包括：
于所述衬底的减薄背面注入与衬底导电类型相反的离子的步骤后，继续进行退火工艺。
上述的IGBT器件制备方法，其中，在温度大于1000℃的条件下进行所述退火工艺。
上述的IGBT器件制备方法，其中，所述SiO薄膜的厚度小于100nm，所述SiN薄膜的厚度小于100nm。
上述的IGBT器件制备方法，其中，所述金属材料层的厚度小于所述SiO材料层的厚度。
上述的IGBT器件制备方法，其中，所述方法还包括：
于清洗工艺后，继续去除未被所述SiO预留区覆盖住而暴露的SiO薄膜。
上述的IGBT器件制备方法，其中，所述方法还包括：
采用低温蒸镀工艺或溅射工艺制备所述金属材料层。
上述的IGBT器件制备方法，其中，采用lift-off工艺移除覆盖在所述SiO预留区上的金属材料层。
上述的IGBT器件制备方法，其中，采用粘贴蓝膜并揭膜的方式进行所述lift-off工艺。
本发明还记载了一种IGBT器件，所述IGBT器件包括：
一第一导电类型的衬底，所述衬底顶部植入有与所述第一导电类型相反的第二导电类型的本体区，且一第一导电类型的源级区设置在所述本体区中；
绝缘薄膜，位于所述衬底上表面之上，且该绝缘薄膜包含栅氧化层和场氧化层；
多晶硅薄膜，沉积在所述绝缘薄膜之上；
接触孔，贯穿所述多晶硅薄膜并对准及暴露出至少局部所述源极区；
钝化层，覆盖于多晶硅薄膜之上，且附着在所述接触孔的侧壁上；
金属材料层，位于所述钝化层之上，且填充在所述接触孔内并与源极区形成电性接触的金属栓塞；
分隔槽，贯穿设置于所述金属材料层中，以将所述金属材料层分离断开成数个彼此电绝缘的部分，且该金属材料层中与所述金属栓塞电性连接的一部分形成发射极电极；
第二导电类型的集电区，植入在所述衬底的底部；
背面金属层，沉积在所述衬底的下表面，且与所述集电区间形成欧姆接触并作为集电极。
上述的IGBT器件，其中，所述IGBT器件还包括：
复合层，设置于所述分割槽内；
SiO预留区，位于所述复合层之上，且与所述复合层形成一隔离结构；
其中，所述隔离结构充满所述分隔槽，并凸起于所述金属材料层的上表面。
上述的IGBT器件，其中，所述复合层至少包括依次由下至上的SiO薄膜和SiN薄膜，以将被分割槽分隔开的所述金属材料层的各个部分予以互相绝缘隔离。
综上所述，由于采用了上述技术方案，本发明提出一种IGBT器件制备方法及IGBT器件，基于传统制备IGBT器件工艺的基础上，通过先进行衬底背面离子注入工艺并退火后，再对衬底进行正面金属化工艺，并利用lift-off的剥离方式制备正面金属层，有效的避免传统的衬底正面金属化的光刻腐蚀工艺，进而实现简单实用的背面注入后的薄片高温退火工艺，在满足工艺需求的同时，还大大的降低了制备IGBT器件的工艺成本。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1～3是采用传统工艺制备的IGBT器件的流程结构示意图；
图4～15是本申请IGBT器件制备方法中一实施例的流程结构示意图；
图16是本申请IGBT器件中一实施例的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图4～15是本申请IGBT器件制备方法中一个示范性但并非是作为限制的实施例的流程结构示意图，如图4～15所示，一种IGBT器件制备方法，该方法具体步骤在后续内容中将一一阐明。
首先，基于传统制备平面栅型高压功率IGBT器件工艺的基础上，在一个半导体衬底21中制备有IGBT单元(cell)，即如图4～15中所示。具本领域通常知识者皆可理解，一个完整意义上所谓的功率IGBT器件，实质上应当在一个衬底上集成和制备有多个如图4～15所示的IGBT晶胞/单元，并且要求在一个衬底上重复制备的若干IGBT单元之间相互并联。附图仅仅以一个位于有源区之晶体管单元予以示范性阐释，边缘终端区等结构未在图中予以展示。详细而言，如图4所示，定义衬底21具有一组相对的顶面(即衬底正面，图4中所示的衬底21的上表面)和底面(即衬底背面，图4中所示的衬底21的下表面)，在制备有该IGBT单元的N-型轻掺杂的半导体衬底21中，一个P型掺杂的本体区201形成在衬底21的顶部，即图4中所示的植入在衬底21顶部的多个本体区201是利用了一个本体区植入掩膜，并在衬底21顶部选择一些预注入区域掺杂形成的，换言之，衬底21上设置有多个本体区201，且其相互之间是彼此间隔开而没有邻接，呈离散态分布。一个N+型的掺杂区也即源极掺杂区202形成在上述本体区201内，且源极掺杂区(即源级区)202的掺杂浓度高于衬底21的掺杂浓度；其中，本体区201围绕在源极掺杂区202周围，且源极掺杂区202在衬底21内深度比本体区25要浅(即N+型掺杂区嵌入设置于P型掺杂区中，P型掺杂区嵌入设置于N-型掺杂区中，且P型掺杂区临近衬底21的上表面(即衬底21的正面)设置)；具体可通过在衬底21中先制备一P型掺杂区，并于该P型掺杂区中制备N+掺杂区，进而形成图4中被本体区(即图4中所示的P型掺杂区)201所包围的源级掺杂区(即图4中所示的N+型掺杂区)202，以使得本体区201将源级掺杂区202和衬底21中的N-型掺杂区隔离，同时设置源极掺杂区202在衬底21的上表面(即正面表面)附近，使得衬底21的部分上表面(即正面表面)位于该源级掺杂区202中，而位于本体区201中衬底21的上表面将上述位于源级掺杂区202中的上表面予以包围。
具本领域通常知识者皆了解，依照业界标准IGBT制备工艺，需要继续在衬底21的上表面(即正面表面)上，可采用热氧化的方式制备一层较厚(如厚度为)的场氧化物薄膜，并对该场氧化物薄膜进行图案化工艺后，保留局部的场氧化物薄膜，且在位于N-型掺杂区中的衬底21上表面(即正面表面)形成场氧化层203；之后再在衬底21暴露的表面上生成较薄(如厚度为)的致密的栅极氧物薄膜，且在位于源级掺杂区202和衬底21的N-型掺杂区之间的本体区201的上表面的正上方形成栅极氧化层204，且该栅极氧化层204还部分交叠在上述的源级掺杂区202和衬底21的N-型掺杂区的上表面上(即上述保留的场氧化物薄膜和栅极氧化物薄膜共同构成了绝缘薄膜22，且该绝缘薄膜22包括上述的场氧化层203和栅极氧化层204)，以便建立适当的沟道区。
在制备上述的绝缘薄膜(该绝缘薄膜的材质可为氧化物(oxide)，如SiO2等)22后，沉积多晶硅(poly)薄膜23置于上述的绝缘薄膜22之上，以用于后续制备IGBT的栅极及其传导结构，进而形成如图4所示的结构。
其次，基于上述图4所示的结构基础上，依次刻蚀(可采用传统的刻蚀工艺如干法刻蚀等)多晶硅薄膜23和部分绝缘薄膜22至位于源级掺杂区(即图中所示的N+型掺杂区)202中的衬底21的局部正面表面上，形成位于多晶硅层(即剩余的多晶硅薄膜)231和绝缘层(即剩余的绝缘薄膜)221中的接触孔24，即在位于上述的源级掺杂区202与衬底21的N-型掺杂区之间的本体区201的衬底21上表面(即正面)上方的剩余的多晶硅薄膜作为栅极层，而其余部分的剩余的多晶硅薄膜则用于后续制备该栅极层的传导结构，且上述的接触孔24将位于源级掺杂区202中衬底21的局部上表面予以暴露(接触孔24的开口区域均位于N+型掺杂区的上方)，以便于后续制备金属互连结构，进而形成如图5所示的结构。
之后，如图6所示，沉积一钝化材料层25覆盖上述多晶硅层231的上表面、接触孔24的侧壁及其底部表面(即暴露的源级掺杂区202的表面)上，并于图形化工艺后，继续采用刻蚀工艺去除位于接触孔24底部的钝化材料层25至衬底21的上表面，并同时保留附着于该接触孔24侧壁及位于多晶硅层231上表面的钝化材料层，以将接触孔24的底部表面暴露(即接触孔24的侧壁和多晶硅层231的上表面还被钝化层(即剩余的钝化材料层)251所覆盖)，即形成如图7所示的结构。
进一步的，如图8所示，基于上述图7所示的结构，制备(如生长)TEOS(TetraethylOrthosilicate，正硅酸乙脂)薄膜(即SiO薄膜)26覆盖上述钝化层251的表面和接触孔24底部表面(即暴露的衬底21的上表面)，继续制备(如生长)SiN薄膜27覆盖上述TEOS薄膜26的上表面，制备(如生长)PSG(Phosphosilicate Glass，磷硅玻璃)材料层(即SiO材料层)28覆盖上述的SiN薄膜27的上表面，且该PSG材料层28同时充满上述的接触孔24。
优选的，上述的TEOS薄膜26的厚度小于100nm(如40nm、60nm或80nm等)，上述的SiN薄膜27的厚度也小于100nm(如50nm、70nm或90nm等)。
进一步的，可于图8所示的结构上表面涂覆光刻胶，采用金属层光罩反版对该光刻胶进行曝光、显影工艺后，形成具有隔离图形的光阻(图中未标示)，并继续以该光阻为掩膜刻蚀上述的PSG材料层28至SiN薄膜27的上表面，去除光阻后，形成PSG预留区(即SiO预留区)281，并继续以该PSG预留区(即剩余的PSG材料层)281为掩膜刻蚀SiN薄膜27至TEOS薄膜26的上表面，即上述保留的PSG预留区281和SiN层(即剩余的SiN薄膜)271位于接触孔24一侧的场氧化层203的上方，即形成如图9所示的结构。
进一步的，对衬底21的背面表面(即图9中所示的下表面)进行减薄工艺(即去除图10中虚线所示的部分)，作为辨别器件优劣的一项重要参数，需考量IGBT器件的导通电阻Ron，轻掺杂的衬底21(即衬底21上的N-型掺杂区)之厚度是影响导通电阻的关键所在，减薄后的衬底211在消减导通电阻这一预期目标上做出的贡献无疑是有目共睹的。以使得剩余的衬底211的厚度满足工艺需求后，继续对剩余的衬底211的背面(即图中所示的下表面)进行与衬底导电类型相反的离子注入工艺，并继续高温退火工艺，以将位于下方的部分区域形成如P+掺杂区29，且该P+掺杂区29覆盖衬底(即离子注入工艺后剩余的衬底)212的背面表面(图12中所示的下表面)，P+掺杂区29的注入步骤可无需任何注入掩膜，即以全面离子注入的方式(blanket implantation)在减薄后的衬底211的背面掺杂而成，因此减薄后的衬底211的整个背面皆注入有作为P+掺杂区29的P型掺杂离子。基于提高IGBT器件发射极和集电极间耐压程度的考虑，离子注入工艺后的衬底212或者其带有的外延层的掺杂浓度通常比较低，为轻掺杂(即N-型掺杂区)，但植入的P+掺杂区29的掺杂浓度远远高于减薄后的衬底211的掺杂浓度，为重掺杂(即P+掺杂区29的掺杂浓度远远高于图4～15中的N-型掺杂区)。
优选的，进行上述高温退火工艺的温度大于1000℃(如1200℃、1400℃或1600℃等)。
进一步的，对图11所示的结构进行清洗工艺后，以上述保留的PSG预留区281为掩膜去除衬底212正面(图12中所述结构的上表面)上方的部分TEOS薄膜26，以形成位于PSG预留区281下方的剩余TEOS薄膜261(此时其他区域的TEOS薄膜均已完全去除)，进而形成如图12所示的结构。
进一步的，对衬底212的正面进行金属化工艺，如采用低温蒸镀或溅射等工艺将一种或多种金属置于图12所示结构的表面，即形成如图13所示的结构，金属材料层30覆盖钝化层251的上表面(即需保留的金属材料层302)和PSG预留区281的上表面(即需去除的金属材料层301)，且该金属材料层30还同时充满接触孔24，进而形成金属栓塞；但是，由于上述保留的PSG预留区281中存在PSG材质，故上述保留的PSG预留区281、SiN层(即剩余的SiN薄膜)271和剩余TEOS薄膜261形成的隔离结构的侧壁未被该金属材料层30所覆盖，故位于隔离结构的上表面的金属材料层与该隔离结构两侧(即位于钝化层251上表面的)金属材料层之间断开，同时该隔离结构还将位于其两侧的金属材料层隔断；即在替代原本需刻蚀分割划分整个金属材料层30的先前常规方案中，依本发明精神，采纳图像反转方案，譬如以剥离技术lift-off撷取划定金属材料层30预期的各个不同的部分，较之传统刻蚀手段，lift-off将显现出节省成本、提高良率和促使工艺简洁化等更佳的优势。具体的，上述沉积的金属材料层30覆盖在PSG预留区281上表面的部分(即需去除的金属材料层301)，与金属材料层30覆盖钝化层251的上表面的部分(即需保留的金属材料层302)，两者分别位列上下错开的两个不同平面，而且两者亦不连续和互为断开——它们在上述的隔离结构的侧壁处自行形成断点，这是所属领域具通常知识者所乐见其成的。
在一个可选但非必须的实施例中，制备上述金属栓塞的金属材料(典型的如肖特基金属和金属钨等)可以先填充到接触孔内并回刻掉不需要的金属材料，例如移除PSG预留区281、钝化层251等区域之上属于多余的金属材料，仅仅保留位于接触孔24内的金属材料作为金属栓塞或金属接头。在另一个可选但非必须的实施例中，也是较佳的一个实施例，同一材质的金属栓塞和金属材料层30(典型的例如铝-硅-铜合金材料等)同步制备而成，使金属材料层30的一部分填充进入接触孔内作为金属栓塞，相当于金属材料层30和金属栓塞一体成型，尤其是金属材料层30后续被分割开的并与金属栓塞耦合电性连接的那一部分与金属栓塞更是呈现为一个整体结构。
优选的，上述的金属材料层30的厚度要小于隔离结构的厚度(最佳的，该金属材料层30的厚度小于PSG材料层28的厚度)，且具体的厚度值可根据工艺需求设定。
进一步的，采用lift-off工艺将位于隔离几个上表面的金属材料层301去除，具体的可利用粘贴蓝膜并揭膜的方式对位于衬底212正面的金属进行lift-off工艺，即形成如图14所示的结构，使得剩余的金属材料层302将隔离结构的上表面予以暴露，同时该剩余的金属材料层302于接触孔内形成与源极区202保持电性接触的金属栓塞，且该剩余的金属材料层302还覆盖上述PSG预留区281和钝化层251。
最后，对衬底212的背面进行金属化处理，即在P+掺杂区29暴露的表面(图14所示的下表面)上制备一背面金属层31，并继续常规的后续工艺，进而形成高压功率IGBT器件。
优选的，上述的背面金属层31作为IGBT器件的集电极，剩余的金属材料层302作为IGBT器件的发射极，而多晶硅层231位于栅极氧化层之上的部分(即栅极层)作为IGBT器件的栅极电极，P+掺杂区29作为IGBT器件的集电区，且在IGBT器件正常的工作态中可在背面金属层31和接触源极区的金属材料层302之间形成垂直方向上的电流路径。
上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其流程的核心设计都在本专利的保护范围内。
图16是本申请IGBT器件中一实施例的结构示意图，如图16所示，可基于上述实施例中IGBT器件制备方法制备该IGBT器件，具体包括：
第一导电类型(如N型)的衬底(即离子注入工艺后的衬底212，具有N-型掺杂区)，该衬底顶部植入有与第一导电类型相反的第二导电类型(如P型)的本体区201(具有P型掺杂区)，且具有第一导电类型(如N型)的源级区202(具有N+型掺杂区)设置在上述的本体区201中；另外，上述的源级区202的离子掺杂浓度要高于衬底中的离子掺杂浓度；
绝缘薄膜(即绝缘层221)，位于上述衬底的上表面之上，且该绝缘薄膜包含栅氧化层204和场氧化层203；
多晶硅薄膜(即多晶硅层231)，沉积在上述的绝缘薄膜之上；
接触孔24，贯穿上述的多晶硅薄膜并对准及暴露出至少局部源极区202；
钝化层251，覆盖于上述的多晶硅薄膜之上，且附着在接触孔24的侧壁上；
金属材料层(即保留的金属材料层302)，位于上述钝化层251之上，且填充在接触孔24内并与源极区202形成电性接触的金属栓塞；
分隔槽40，贯穿设置于金属材料层中，且设置于栅氧化层204的正上方，以将金属材料层分离断开成数个彼此电绝缘的部分，且该金属材料层中与上述金属栓塞电性连接的一部分形成发射极电极；
第二导电类型的集电区(即P+掺杂区29)，植入在衬底的底部；
背面金属层31，沉积在衬底的下表面，且与上述集电区间形成欧姆接触并作为集电极。
优选的，上述的IGBT器件还包括设置于分割槽40内的复合层，以及位于复合层之上的PSG预留区281，该PSG预留区与上述的复合层形成一隔离结构；复合层至少包括依次由下至上的TEOS薄膜(即剩余TEOS薄膜261)和SiN薄膜(即SiN层271)，且上述的隔离结构充满分隔槽40，并凸起于金属材料层的上表面，以将被分割槽40分隔开的金属材料层的各个部分予以互相绝缘隔离。
综上所述，本申请一种IGBT器件制备方法及IGBT器件，基于传统制备IGBT器件工艺的基础上，通过先进行衬底背面离子注入工艺并退火后，再对衬底进行正面金属化工艺，并利用lift-off的剥离方式制备正面金属层，有效的避免传统的衬底正面金属化的光刻腐蚀工艺，进而实现简单实用的背面注入后的薄片高温退火工艺，在满足工艺需求的同时，还大大的降低了制备IGBT器件的工艺成本。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (12)
1.一种IGBT器件制备方法，其特征在于，所述方法包括：
于一衬底中制备IGBT单元的本体区后，于所述本体区中形成源极区；
在所述衬底的正面制备包含有栅氧化层和场氧化层的绝缘薄膜，并于所述绝缘薄膜上沉积多晶硅薄膜；
部分刻蚀所述多晶硅薄膜至所述衬底的正面表面，形成将局部所述源极区暴露的接触孔；
沉积一钝化层，所述钝化层覆盖所述多晶硅薄膜且部分填充所述接触孔；
刻蚀位于所述接触孔内的所述钝化层，保留位于所述多晶硅薄膜上方和所述接触孔侧壁附着的钝化层；
依次制备SiO薄膜、SiN薄膜形成复合层，且所述复合层覆盖所述钝化层暴露的表面及暴露的源极区；
生长一SiO材料层，并对所述SiO材料层进行图案化工艺，保留交叠于所述场氧化层之上的SiO材料层从而形成一SiO预留区；
以所述SiO预留区作为掩膜刻蚀掉所述SiN薄膜未被所述SiO预留区遮蔽住的区域；
在所述衬底的背面进行减薄工艺，并于减薄后的衬底背面注入与衬底导电类型相反的离子；
去除未被所述SiO预留区覆盖住而暴露的SiO薄膜后，在所述接触孔内制备与源极区保持电性接触的金属栓塞，和生成覆盖于SiO预留区、钝化层之上的金属材料层；
移除覆盖在所述SiO预留区上的金属材料层。
2.根据权利要求1所述的IGBT器件制备方法，其特征在于，所述方法还包括：
移除覆盖在所述SiO预留区上的金属材料层后，继续在所述减薄后的衬底背面进行金属化工艺。
3.根据权利要求1所述的IGBT器件制备方法，其特征在于，所述方法还包括：
于所述衬底的减薄背面注入与衬底导电类型相反的离子的步骤后，继续进行退火工艺。
4.根据权利要求3所述的IGBT器件制备方法，其特征在于，在温度大于1000℃的条件下进行所述退火工艺。
5.根据权利要求1所述的IGBT器件制备方法，其特征在于，所述SiO薄膜的厚度小于100nm，所述SiN薄膜的厚度小于100nm。
6.根据权利要求1所述的IGBT器件制备方法，其特征在于，所述金属材料层的厚度小于所述SiO材料层的厚度。
7.根据权利要求1所述的IGBT器件制备方法，其特征在于，所述方法还包括：
去除未被所述SiO预留区覆盖住而暴露的SiO薄膜前，进行清洗工艺。
8.根据权利要求1所述的IGBT器件制备方法，其特征在于，所述方法还包括：
采用低温蒸镀工艺或溅射工艺制备所述金属材料层。
9.根据权利要求1～8中任意一项所述的IGBT器件制备方法，其特征在于，采用lift-off工艺移除覆盖在所述SiO预留区上的金属材料层。
10.根据权利要求9所述的IGBT器件制备方法，其特征在于，采用粘贴蓝膜并揭膜的方式进行所述lift-off工艺。
11.一种IGBT器件，其特征在于，所述IGBT器件包括：
一第一导电类型的衬底，所述衬底顶部植入有与所述第一导电类型相反的第二导电类型的本体区，且一第一导电类型的源极区设置在所述本体区中；
绝缘薄膜，位于所述衬底上表面之上，且该绝缘薄膜包含栅氧化层和场氧化层；
多晶硅薄膜，沉积在所述绝缘薄膜之上；
接触孔，贯穿所述多晶硅薄膜并对准及暴露出至少局部所述源极区；
钝化层，覆盖于多晶硅薄膜之上，且附着在所述接触孔的侧壁上；
金属材料层，位于所述钝化层之上，且填充在所述接触孔内并与源极区形成电性接触的金属栓塞；
分隔槽，贯穿设置于所述金属材料层中，以将所述金属材料层分离断开成数个彼此电绝缘的部分，且该金属材料层中与所述金属栓塞电性连接的一部分形成发射极电极；
第二导电类型的集电区，植入在所述衬底的底部；
背面金属层，沉积在所述衬底的下表面，且与所述集电区间形成欧姆接触并作为集电极；
所述IGBT器件还包括：
复合层，设置于所述分隔槽内；
SiO预留区，位于所述复合层之上，且与所述复合层形成一隔离结构；
其中，所述隔离结构充满所述分隔槽，并凸起于所述金属材料层的上表面。
12.根据权利要求11所述的IGBT器件，其特征在于，所述复合层至少包括依次由下至上的SiO薄膜和SiN薄膜，以将被分隔槽分隔开的所述金属材料层的各个部分予以互相绝缘隔离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410360059.1A CN104091764B (zh) | 2014-07-25 | 2014-07-25 | Igbt器件制备方法及igbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410360059.1A CN104091764B (zh) | 2014-07-25 | 2014-07-25 | Igbt器件制备方法及igbt器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104091764A CN104091764A (zh) | 2014-10-08 |
| CN104091764B true CN104091764B (zh) | 2017-10-31 |
Family
ID=51639470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410360059.1A Active CN104091764B (zh) | 2014-07-25 | 2014-07-25 | Igbt器件制备方法及igbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104091764B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109994381A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN111900087B (zh) * | 2020-08-31 | 2022-09-20 | 华虹半导体(无锡)有限公司 | Igbt器件的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102334190A (zh) * | 2009-04-30 | 2012-01-25 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| CN103165524A (zh) * | 2013-04-03 | 2013-06-19 | 株洲南车时代电气股份有限公司 | 一种igbt芯片及其正面铜金属化结构的制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5733885B2 (ja) * | 2008-10-16 | 2015-06-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US20130341673A1 (en) * | 2012-06-21 | 2013-12-26 | Infineon Technologies Ag | Reverse Conducting IGBT |
-
2014
- 2014-07-25 CN CN201410360059.1A patent/CN104091764B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102334190A (zh) * | 2009-04-30 | 2012-01-25 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| CN103165524A (zh) * | 2013-04-03 | 2013-06-19 | 株洲南车时代电气股份有限公司 | 一种igbt芯片及其正面铜金属化结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104091764A (zh) | 2014-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108767004B (zh) | 一种分离栅mosfet器件结构及其制造方法 | |
| CN105702739B (zh) | 屏蔽栅沟槽mosfet器件及其制造方法 | |
| CN103456791B (zh) | 沟槽功率mosfet | |
| CN106876485A (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN104332494B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN108364870A (zh) | 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法 | |
| US9391137B2 (en) | Power semiconductor device and method of fabricating the same | |
| CN105742185B (zh) | 屏蔽栅功率器件及其制造方法 | |
| CN108735605A (zh) | 改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法 | |
| CN104332495B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN107910267A (zh) | 功率半导体器件及其制造方法 | |
| CN208819886U (zh) | 一种超结igbt器件结构 | |
| CN103035720A (zh) | 超级结器件及其制作方法 | |
| CN103035721A (zh) | 超级结器件及其制造方法 | |
| CN106409912A (zh) | 高频率大功率沟槽mos场效应管及其制造方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN107425068A (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN104091764B (zh) | Igbt器件制备方法及igbt器件 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN103730493A (zh) | 一种半导体功率器件的结构 | |
| CN106847700A (zh) | 一种高压vdmos结构及其制备方法 | |
| CN104347403B (zh) | 一种绝缘栅双极性晶体管的制造方法 | |
| CN109830526A (zh) | 一种功率半导体器件及其制备方法 | |
| CN107785427A (zh) | 垂直双扩散金属氧化物半导体器件及其制备方法 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 401331 4th Floor, 367 Xiyong Road, Xiyong Town, Shapingba District, Chongqing Patentee after: Huarun Microelectronics (Chongqing) Co., Ltd. Address before: 401331 4th Floor, 367 Xiyong Road, Xiyong Town, Shapingba District, Chongqing Patentee before: China Aviation (Chongqing) Microelectronics Co., Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Patentee after: Huarun Microelectronics (Chongqing) Co., Ltd. Address before: 401331 4th Floor, 367 Xiyong Road, Xiyong Town, Shapingba District, Chongqing Patentee before: Huarun Microelectronics (Chongqing) Co., Ltd. |
|
| CP02 | Change in the address of a patent holder |