CN106409912A - 高频率大功率沟槽mos场效应管及其制造方法 - Google Patents
高频率大功率沟槽mos场效应管及其制造方法 Download PDFInfo
- Publication number
- CN106409912A CN106409912A CN201610940226.9A CN201610940226A CN106409912A CN 106409912 A CN106409912 A CN 106409912A CN 201610940226 A CN201610940226 A CN 201610940226A CN 106409912 A CN106409912 A CN 106409912A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- groove
- oxide
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000002353 field-effect transistor method Methods 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 119
- 229910052751 metal Inorganic materials 0.000 claims abstract description 117
- 239000002184 metal Substances 0.000 claims abstract description 117
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 26
- 230000005669 field effect Effects 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims description 101
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 25
- 239000010936 titanium Substances 0.000 claims description 25
- 229910052719 titanium Inorganic materials 0.000 claims description 25
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 23
- 239000004411 aluminium Substances 0.000 claims description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- 238000003475 lamination Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 239000000945 filler Substances 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 239000003292 glue Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 321
- 238000011084 recovery Methods 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 241000196324 Embryophyta Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体功率器件技术领域，具体涉及到一种高频率大功率沟槽MOS场效应管及其制造方法，本发明在沟槽MOS器件的单胞内进行开孔，使源极金属与沟槽内的场多晶硅充分接触，从而形成场板，提升耐压，简化工艺，结构简单，从而提升器件的可靠性以及器件的良；本发明在制造工艺上不需要额外的光罩以及光刻步骤，而是引入更容易控制的沟槽内介质层开孔结构，可以同时获得低成本、工艺步骤简单、高性能和高可靠型的沟槽MOSFET器件。
Description
技术领域
本发明属于半导体器件制造技术领域，具体涉及到一种高频率大功率沟槽MOS场效应管及其制造方法。
背景技术
在功率MOSFET场效应管的性能指标中，导通电阻(Rdson)是一个非常重要的参数，它的大小直接关系到器件的能量损耗大小，而且随着器件尺寸的缩小，导通电阻(Rdson)重要性就更突出，导通电阻(Rdson)变大时，器件的通态损耗相应的增加。在传统的功率MOSFET器件中，尤其是高压器件，导通电阻主要由器件的外延层厚度和浓度决定，器件的导通电阻和耐压间存在着trade off关系，即Ron,sp＝5.93×10-9BV2.5，随着耐压的升高，导通电阻迅速增加，要求器件的外延层厚度和电阻率也在增加，因此在减小导通电阻成为一种不可能的事情，并且随着市场应用技术的提升，对能效的要求越来越高，整机逐渐向高频方面发展，随着频率的提升，对功率MOSFET器件的开关损耗要求越来越高，在高频应用时，除导通损耗外，开关损耗所占比例越来越大，因此需要一个具有开关频率高的功率MOSFET器件来完成，在传统器件结构下，制造低导通电阻，高频率功率MOSFET器件，几乎成为不可能。
以往，为了能降低沟槽MOSFET器件的导通电阻和提升频率，有各种结构产生，其结构复杂，实现比较困难，即使是能实现，在导电多晶硅引出与栅极多晶硅间绝缘方面很差，导致栅极G和源极S常常短路或漏电偏大，而无法使用。从而在工艺上要增加很多步骤及光罩，从而带来成本方面的提升。如何克服上述不足是本发明研究的课题。
为了解决上述问题，本发明提供了一种高频率大功率沟槽MOS场效应管及其制造方法，在降低功率MOS场效应管的导通电阻，提高器件的工作频率的同时，简化工艺，降低成本，并能有效提升产品性能，便于量产。
发明内容
本发明的一个目的是解决至少一个上述问题或缺陷，并提供至少一个后面将说明的优点。
本发明还有一个目的是提供了一种高频率大功率沟槽MOS场效应管，其结构简单，有效地降低了MOS场效应管的导通电阻，且提高器件的工作频率。
本发明还有一个目的是提供了一种高频率大功率沟槽MOS场效应管的制造方法，其工艺简单易操作，使得产品的成本降低，并提升了产品的性能。
为了实现本发明的这些目的和其它优点，本发明提供了一种高频率大功率沟槽MOS场效应管，在俯视平面上，该器件的中央为并联的单胞阵列区域，单胞阵列区域的顶面沉积有金属区层，单胞阵列区域的底部自下而上依次为漏极区层、N+单晶硅衬底、N-外延层、P型阱区层、N+源极区层以及绝缘介质层，在N-外延层中，纵向平行开设有多条沟槽，多条沟槽穿过N+源极区层及P型阱区层，延伸至N-外延层中，多条沟槽处于同一水平面内且相互平行，每条沟槽的内表面均生长有栅氧化层，还包括：
厚氧化层，其填充于所述沟槽的下部空间；
场多晶硅层，其位于所述厚氧化层之间，且从沟槽的底部一直延伸到沟槽的表面；
栅极多晶硅层，其位于所述沟槽的上部空间，且位于所述场多晶硅层的两侧，所述栅极多晶硅层与所述栅氧化层接触，所述栅极多晶硅层与所述栅氧化层共同组成栅极，所述栅极多晶硅层与所述场多晶硅层之间彼此相互绝缘；所述栅极多晶硅层通过所述沟槽从所述金属区层引出，作为MOS场效应管的栅极金属电极；
通孔，其设置在所述绝缘介质层上，所述通孔位于所述场多晶硅层的上方，所述通孔中设置有填充物，通过所述通孔，所述金属区层与所述场多晶硅层彼此相连，所述金属区层与所述栅极多晶硅层绝缘；
接触孔，其穿过所述N+源极区层，延伸至所述P型阱区层，所述接触孔位于所述沟槽之间，所述接触孔中填充有和金属区层相同的金属，通过填充的金属，所述金属区层与所述接触孔连接，则所述金属区层作为源极金属区层，形成MOS场效应管的源极金属电极；
其中，所述漏极区层作为MOS场效应管的漏极金属电极。
优选的是，所述通孔中设置的填充物和所述金属区层的金属相同，通过填充物，所述金属区层与所述场多晶硅层彼此相连，所述金属区层与所述栅极多晶硅层绝缘。
优选的是，所述场多晶硅层位于所述厚氧化层的中间位置处。
优选的是，所述栅极多晶硅层为N型高掺杂的导电多晶硅层，所述场多晶硅层为N型高掺杂的导电多晶硅层。
优选的是，还包括P+接触区，金属钛粘结层以及氮化钛阻挡层，所述P+接触区设置在靠近接触孔一侧的所述P型阱区层中，所述金属钛粘结层和所述氮化钛阻挡层依次沉积在所述接触孔的内表面，位于接触孔侧壁的金属钛粘结层和氮化钛阻挡层与所述N+源极区层形成N+源极欧姆接触，位于接触孔侧壁及底部的金属钛粘结层和氮化钛阻挡层与所述P+接触区形成P型阱的欧姆接触。
优选的是，所述金属区层为铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层。
一种高频率大功率沟槽MOS场效应管的制造方法，包括以下步骤：
提供第一导电类型的具有第一主面的N-外延层和第二主面的N+单晶硅衬底；
在所述N-外延层上形成氧化层，选择性掩蔽所述氧化层，刻蚀所述氧化层以形成硬掩膜氧化层；
以所述硬掩膜氧化层为掩蔽层，刻蚀所述N-外延层，形成沟槽；
在所述沟槽内填充厚氧化层和具有导电类型的场多晶硅层，所述场多晶硅层从所述沟槽的底部一直延伸到沟槽的表面，通过化学腐蚀，使得所述厚氧化层位于所述沟槽的下部空间，且填充所述厚氧化层的深度等于所述沟槽的下部空间的深度，所述场多晶硅层位于所述厚氧化层的中间位置处；
在位于所述沟槽的上部空间的所述场多晶硅层的两侧设置栅极多晶硅层；
在所述沟槽和所述栅极多晶硅层之间形成栅氧化层，在所述栅极多晶硅层和所述场多晶硅层之间形成栅氧化层，所述栅极多晶硅层与所述栅氧化层共同组成栅极；
对所述N-外延层进行第二导电类型杂质离子注入，并通过推结形成第二导电类型的P型阱区层，所述P型阱区层与所述N-外延层的分界线即为所述沟槽的上部空间和下部空间的分界线；
以光刻胶作为掩蔽层，对所述N-外延层进行第一导电类型杂质离子注入，并通过推结形成第一导电类型的N+源极区层，所述N+源极区层位于所述P型阱区层的上表面；
在所述N+源极区层的表面上淀积绝缘介质层；
刻蚀位于所述场多晶硅层上方的绝缘介质层，在所述场多晶硅层的上表面形成通孔，同时刻蚀位于所述沟槽之间的N+源极区层上方的绝缘介质层，并穿过所述N+源极区层，延伸至所述P型阱区层，在所述N+源极区层的上表面形成接触孔；
在所述绝缘介质层上淀积金属区层，且在所述通孔和所述接触孔的内部填充和金属区层相同的金属，通过所述通孔，所述金属区层与所述场多晶硅层接触，形成栅极接触区，通过所述接触孔，所述金属区层与所述N+源极区层接触，形成源极接触区；其中，所述栅极多晶硅层通过所述沟槽从所述金属区层引出，作为MOS场效应管的栅极金属电极，所述金属区层与所述接触孔连接，则所述金属区层作为源极金属区层，形成MOS场效应管的源极金属电极；
在N+单晶硅衬底的底面沉积下金属层，形成漏极区，作为MOS场效应管的漏极金属电极。
优选的是，还包括P+接触区，金属钛粘结层以及氮化钛阻挡层，所述P+接触区设置在靠近接触孔一侧的所述P型阱区层中，所述金属钛粘结层和所述氮化钛阻挡层依次沉积在所述接触孔的内表面，位于接触孔侧壁的金属钛粘结层和氮化钛阻挡层与所述N+源极区层形成N+源极欧姆接触，位于接触孔侧壁及底部的金属钛粘结层和氮化钛阻挡层与所述P+接触区形成P型阱的欧姆接触。
优选的是，所述金属区层为铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层。
本发明的有益效果
1、本发明提供的一种高频率大功率沟槽MOS场效应管，其在沟槽内填充厚氧化层和场多晶硅层的混合填充物，形成具有提升耐压功能的场结构。
2、本发明提供的一种高频率大功率沟槽MOS场效应管，其在沟槽的上方设置通孔，使金属区层与沟槽内的导电多晶硅直接且充分接触，形成场板结构，提升器件的耐压并降低导通电阻。
3、本发明提供的一种高频率大功率沟槽MOS场效应管，其能扩大器件工作的安全区，增加场结构部分后，能使器件的最大电场下降，从而使器件在高电压条件下，在漏极处的电场强度降低，使其安全区增加。
4、本发明提供的一种高频率大功率沟槽MOS场效应管，其采用厚氧化层，减少了器件漏极和栅极之间的电容，提升器件的开关频率。
5、本发明提供的一种高频率大功率沟槽MOS场效应管的制作方法，其工艺流程简单，降低了器件的成本，并能有效提升器件的性能。
附图说明
图1为本发明所述的高频率大功率沟槽MOS场效应管的剖面结构示意图；
图2为本发明所述制造方法中的外延层和衬底形成的结构示意图；
图3为本发明所述制造方法中的沟槽形成的结构示意图；
图4为本发明所述制造方法中的厚氧化层和场多晶层填充的结构示意图；
图5为本发明所述制造方法中通过通过化学腐蚀，最后形成的厚氧化层和场多晶硅层的结构示意图；
图6为本发明所述制造方法中的栅氧化层形成的结构示意图；
图7为本发明所述制造方法中的栅极多晶硅层形成的结构示意图；
图8为本发明所述制造方法中的阱区层和源极区层形成的结构示意图；
图9为本发明所述制造方法中的绝缘介质层、通孔、接触孔、金属区层及漏极区层形成的结构示意图。
图1中，1为N+单晶硅衬底；2为N-外延层；3为P型阱区层；4为场多晶硅层；5为金属区层；6为厚氧化层；7为沟槽；8为绝缘介质层；9为接触孔；10为漏极区层；11为栅氧化层；12为N+源极区层；13为电荷平衡层；14为栅极多晶硅层；15为通孔。
具体实施方式
下面结合附图对本发明做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。
应当理解，本文所使用的诸如“具有”、“包含”以及“包括”术语并不排除一个或者多个其它元件或其组合的存在或添加。
本发明的工作原理是：通过在外延层2内刻蚀沟槽7并在该沟槽7内填充导电多晶硅层4和厚氧化层6的混合层填充物，从而保持器件的耐压性能，降低器件的导通电阻，同时厚氧化层6的存在，减少器件漏极与栅极间电容，而提升器件的开关频率，同时在沟槽7内开孔，使沟槽7内的非栅极多晶硅，即场多晶硅层4与源极金属区层5直接相连，避免场多晶硅层与栅多晶硅层间的相关短路，如果没有通孔15，场多晶硅和栅多晶硅间靠栅氧化层隔离并绝缘，效果差，漏电严重，并发生短路现象，并且工艺复杂，控制难度高，工艺简单，同时提升了器件的性能和良率，并简化工艺，达到了节约成本，提升性能的目的。
如图所示，本发明提供了一种高频率大功率沟槽MOS场效应管，在俯视平面上，该器件的中央为并联的单胞阵列区域，单胞阵列区域的顶面沉积有金属区层5，单胞阵列区域的底部自下而上依次为漏极区层10、N+单晶硅衬底1、N-外延层2、P型阱区层3、N+源极区层12以及绝缘介质层8，在N-外延层2中，纵向平行开设有多条沟槽7，多条沟槽7穿过N+源极区层12及P型阱区层3，延伸至N-外延层2中，多条沟槽7处于同一水平面内且相互平行，每条沟槽7的内表面均生长有栅氧化层11，其特征在于，还包括：
厚氧化层6，其填充于所述沟槽7的下部空间；
场多晶硅层4，其位于所述厚氧化层6的中间位置处，且从沟槽7的底部一直延伸到沟槽7的表面，所述场多晶硅层为N型高掺杂的导电多晶硅层。
栅极多晶硅层14，其位于所述沟槽7的上部空间，且位于所述场多晶硅层4的两侧，所述栅极多晶硅层14与所述栅氧化层11接触，所述栅极多晶硅层14与所述栅氧化层11共同组成栅极，所述栅极多晶硅层14与所述场多晶硅层4之间彼此相互绝缘；所述栅极多晶硅层14通过所述沟槽7从所述金属区层5引出，作为MOS场效应管的栅极金属电极；所述栅极多晶硅层14为N型高掺杂的栅极导电多晶硅层；
通孔15，其设置在所述绝缘介质层8上，所述通孔15位于所述场多晶硅层4的上方，所述通孔15中填充有和金属区层5相同的金属，此时，所述金属区层作为源极金属区层，通过所述通孔15中的填充物，使得所述源极金属区层5与所述场多晶硅层4彼此相连，且所述源极金属区层5与所述栅极多晶硅层14绝缘；
接触孔9，其穿过所述N+源极区层12，延伸至所述P型阱区层3，所述接触孔9位于所述沟槽7之间，所述接触孔9中填充有和金属区层5相同的金属，通过填充的金属，所述金属区层5与所述接触孔9连接，则所述金属区层5作为源极金属区层，形成MOS场效应管的源极金属电极；另外，P型阱区层3靠接触孔一侧设有P+接触区，接触孔9的内表面依次沉积有金属钛粘结层和氮化钛阻挡层，金属钛粘结层和氮化钛阻挡层在接触孔侧壁与N+源极区层12形成N+源极欧姆接触，在接触孔侧壁和底部与P+接触区形成P型阱的欧姆接触；接触孔9中填充有金属与单胞阵列区域的金属区层5连接，单胞阵列区域的金属区层5形成MOS管源极金属电极，所述漏极区层10作为MOS场效应管的漏极金属电极。
其中，所述金属区层5为铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层。
在沟槽7的横向截面上，沟槽7位于N-外延层2内，并且沟槽7内被厚氧化层6和场多晶硅层4所填充，厚氧化层6在沟槽7内部分填充，场多晶硅层4从厚氧化层6底部一直延伸到N-外延层2表面，在场多晶硅层4和N-外延层2之间分别为栅氧化层11和栅极多晶硅14层，也为栅极导电多晶硅层，栅极多晶硅层14和场导电多晶硅层4之间彼此相互绝缘，在N-外延层2，栅极多晶硅层14和场导电多晶硅层4上表面设有绝缘介质层8，在绝缘介质层8上设有通孔15，该通孔15内填充源极金属层5，该源极金属层5与场导电多晶硅层4相连，与栅极导电多晶硅层14绝缘，该栅极多晶硅14通过沟槽7，从金属区层5引出作为MOS管的栅极金属电极；
在通过接触孔9的横向截面上，纵向开设的沟槽7上方设有绝缘介质层8，即栅极多晶硅层14和场多晶硅层4上表面设有绝缘介质层8，该绝缘介质层8上设有通孔15，在绝缘介质层8下方且位于沟槽7与接触孔9之间，向下依次设有N+源极区层12和P型阱区层3，P型阱区层3靠接触孔9一侧设有P+接触区；接触孔内表面依次沉积有金属钛粘结层和氮化钛阻挡层，金属钛粘结层和氮化钛阻挡层在接触孔侧壁与N+源极区层12形成N+源极欧姆接触，在接触孔侧壁和底部与P+接触区域形成P型阱的欧姆接触；接触孔9中填充有金属与单胞阵列区域的金属区层5连接，单胞阵列区域的金属区层5形成MOS管源极金属电极，所述下金属层，及漏极区层10形成MOS管漏极金属电极。
本发明在具有第一导电类型的外延层内刻蚀沟槽并在该沟槽内填充厚氧化层和导多晶硅层的混合填充物，形成电荷平衡层13，从而形成具有提升耐压功能的场结构，形成的场结构反向低电压时完全耗尽，形成高阻层，与外延层共同组成电压支持层，主要利用电荷补偿原理，来维持器件的反向耐压，可以通过调整沟槽深度来减少制造工艺的难度，可控制性好，且器件结构简单，制造工艺简单，并能有效提升器件性能和良率。
采用单胞沟槽开孔结构，使源极金属与沟槽的导电多晶硅充分接触，并形成场板结构，提升器件的耐压并降低导通电阻。主要是沟槽深度可以根据器件性能做调整，使器件的耐压分别由作为超结部分的长结构部分和作为非超结部分的外延层共同承担，即在耐压条件下通过调整外延层浓度和深度，来改变器件中空穴量，来改变反向恢复时间，反向恢复时间主要是把P型区和N型区的空穴和电子，恢复到原始状态；作为超结部分的长结构部分的耗尽层全部耗尽后，耗尽层才逐步扩展到非超结部分的外延层内区域，直至达到最大耐压，这样使器件内寄生的二极管特性更接近传统MOS器件，具有更好的反向恢复特性，同时还可以通过调整非超结部分的浓度，而调整器件的耐压和寄生二极管的反向恢复特性。
而且，本发明的器件结构，还有能扩大器件工作的安全区，增加场结构部分后，能是器件的最大电场(Ec)下降，从而是器件的在高电压下，在漏极处的电场强度降低，使其安区工作区增加。
一种高频率大功率沟槽MOS场效应管的制造方法，包括以下步骤：
提供第一导电类型的具有两个相对主面的半导体硅片，即提供第一导电类型的具有第一主面的N-外延层2和第二主面的N+单晶硅衬底1；
在所述N-外延层2上形成氧化层，选择性掩蔽所述氧化层，刻蚀所述氧化层以形成硬掩膜氧化层；
以所述硬掩膜氧化层为掩蔽层，刻蚀所述N-外延层2，形成沟槽7；
在所述沟槽7内填充厚氧化层6和具有导电类型的场多晶硅层4，所述场多晶硅层4从所述沟槽7的底部一直延伸到沟槽7的表面，并通过化学腐蚀，使得所述厚氧化层6位于所述沟槽7的下部空间，使得厚氧化层6减少到需要的高度，即填充所述厚氧化层6的深度等于所述沟槽7的下部空间的深度，所述场多晶硅层4位于所述厚氧化层6的中间位置处；
在位于所述沟槽7的上部空间的所述场多晶硅层4的两侧形成栅极多晶硅层14；
在所述沟槽7和所述栅极多晶硅层14之间形成栅氧化层11，在所述栅极多晶硅层14和所述场多晶硅层4之间形成栅氧化层11，所述栅极多晶硅层14与所述栅氧化层11共同组成栅极；
对第一主面的所述N-外延层2进行第二导电类型杂质离子注入，并通过推结形成第二导电类型的P型阱区层3，所述P型阱区层3与所述N-外延层2的分界线即为所述沟槽7的上部空间和下部空间的分界线；
以光刻胶作为掩蔽层，对所述N-外延层2进行第一导电类型杂质离子注入，并通过推结形成第一导电类型的N+源极区层12，所述N+源极区层12位于所述P型阱区层3的上表面；
在所述N+源极区层12的表面上淀积绝缘介质层8；
在所述绝缘介质层8上做选择性的掩蔽并腐蚀，使用半导体的光刻方法进行刻蚀位于所述场多晶硅层4上方的绝缘介质层8，在所述场多晶硅层4的上表面单独形成通孔15，在所述栅极多晶硅层14的上面没有通孔15，同时刻蚀位于所述沟槽7之间的N+源极区层12上方的绝缘介质层8，当刻蚀到N+源极区层12的表面后，继续对N+源极区层12刻蚀，即穿过所述N+源极区层12，至到延伸至所述P型阱区层3，但不穿透所述P型阱区层3，在所述N+源极区层12的上表面形成接触孔9；
在所述绝缘介质层8上淀积金属区层5(所述金属区层5为铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层)，且在所述通孔15和所述接触孔9的内部填充和金属区层5相同的金属，通过所述通孔15，所述金属区层5与所述场多晶硅层4接触，形成栅极接触区，通过所述接触孔9，所述金属区层5与所述N+源极区层12接触，形成源极接触区；其中，所述栅极多晶硅层14通过所述沟槽7从所述金属区层5引出，作为MOS场效应管的栅极金属电极，所述金属区层5与所述接触孔9连接，则所述金属区层5作为源极金属区层，形成MOS场效应管的源极金属电极；
在N+单晶硅衬底1的底面沉积下金属层，形成漏极区10，作为MOS场效应管的漏极金属电极。
另外，还包括P+接触区，金属钛粘结层以及氮化钛阻挡层，所述P+接触区设置在靠近接触孔一侧的所述P型阱区层3中，所述金属钛粘结层和所述氮化钛阻挡层依次沉积在所述接触孔的内表面，位于接触孔侧壁的金属钛粘结层和氮化钛阻挡层与所述N+源极区层12形成N+源极欧姆接触，位于接触孔侧壁及底部的金属钛粘结层和氮化钛阻挡层与所述P+接触区形成P型阱的欧姆接触，所述金属区层5在接触孔9中与N+源极区层12、P+接触区在孔内形成欧姆接触，并组成源极金属层。
本发明在具有第一导电类型的外延层2内刻蚀沟槽并在该沟槽7内填充厚氧化层6和导多晶硅层的混合填充物，形成电荷平衡层13，从而形成具有提升耐压功能的场结构，形成的场结构反向低电压时完全耗尽，形成高阻层，与外延层共同组成电压支持层，主要利用电荷补偿原理，来维持器件的反向耐压，可以通过调整沟槽深度来减少制造工艺的难度，可控制性好，且器件结构简单，制造工艺简单，并能有效提升器件性能和良率。
本发明提供的制造方法，其采用单胞沟槽开孔结构，使源极金属与沟槽的导电多晶硅充分接触，并形成场板结构，提升器件的耐压并降低导通电阻，主要是沟槽深度可以根据器件性能做调整，使器件的耐压分别由作为超结部分的长结构部分和作为非超结部分的外延层共同承担，即在耐压条件下通过调整外延层浓度和深度，来改变器件中空穴量，来改变反向恢复时间，反向恢复时间主要是把P型区和N型区的空穴和电子，恢复到原始状态；作为超结部分的长结构部分的耗尽层全部耗尽后，耗尽层才逐步扩展到非超结部分的外延层内区域，直至达到最大耐压，这样使器件内寄生的二极管特性更接近传统MOS器件，具有更好的反向恢复特性，同时还可以通过调整非超结部分的浓度，而调整器件的耐压和寄生二极管的反向恢复特性。
而且，本发明的器件结构，还有能扩大器件工作的安全区，增加场结构部分后，能使器件的最大电场(Ec)下降，从而是器件的在高电压下，在漏极处的电场强度降低，使其安区工作区增加。
本发明在沟槽MOS器件的单胞内进行开孔，使源极金属与沟槽内的场多晶硅充分接触，从而形成场板，提升耐压，简化工艺，结构简单，从而提升器件的可靠性以及器件的良率，本发明在制造工艺上不需要额外的光罩以及光刻步骤，而是引入更容易控制的沟槽内介质层开孔结构，可以同时获得低成本、工艺步骤简单、高性能和高可靠型的沟槽MOSFET器件。
最后，本发明适用于N或P型沟槽式功率MOSFET场效应管，同时也适用于沟槽式绝缘栅双极晶体管(IGBT)，比如穿通型(PT型)、非穿通型(NPT型)和场截止型(FS型)，也适用与沟槽肖特基器件。
本发明还有其他供选择的实施例，这里就不再做详细说明。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。
Claims (9)
1.一种高频率大功率沟槽MOS场效应管，在俯视平面上，该器件的中央为并联的单胞阵列区域，单胞阵列区域的顶面沉积有金属区层，单胞阵列区域的底部自下而上依次为漏极区层、N+单晶硅衬底、N-外延层、P型阱区层、N+源极区层以及绝缘介质层，在N-外延层中，纵向平行开设有多条沟槽，多条沟槽穿过N+源极区层及P型阱区层，延伸至N-外延层中，多条沟槽处于同一水平面内且相互平行，每条沟槽的内表面均生长有栅氧化层，其特征在于，还包括：
厚氧化层，其填充于所述沟槽的下部空间；
场多晶硅层，其位于所述厚氧化层之间，且从沟槽的底部一直延伸到沟槽的表面；
栅极多晶硅层，其位于所述沟槽的上部空间，且位于所述场多晶硅层的两侧，所述栅极多晶硅层与所述栅氧化层接触，所述栅极多晶硅层与所述栅氧化层共同组成栅极，所述栅极多晶硅层与所述场多晶硅层之间彼此相互绝缘；所述栅极多晶硅层通过所述沟槽从所述金属区层引出，作为MOS场效应管的栅极金属电极；
通孔，其设置在所述绝缘介质层上，所述通孔位于所述场多晶硅层的上方，所述通孔中设置有填充物，通过所述通孔，所述金属区层与所述场多晶硅层彼此相连，所述金属区层与所述栅极多晶硅层绝缘；
接触孔，其穿过所述N+源极区层，延伸至所述P型阱区层，所述接触孔位于所述沟槽之间，所述接触孔中填充有和金属区层相同的金属，通过填充的金属，所述金属区层与所述接触孔连接，则所述金属区层作为源极金属区层，形成MOS场效应管的源极金属电极；
其中，所述漏极区层作为MOS场效应管的漏极金属电极。
2.如权利要求1所述的高频率大功率沟槽MOS场效应管，其特征在于，所述通孔中设置的填充物和所述金属区层的金属相同，通过填充物，所述金属区层与所述场多晶硅层彼此相连，所述金属区层与所述栅极多晶硅层绝缘。
3.如权利要求1所述的高频率大功率沟槽MOS场效应管，其特征在于，所述场多晶硅层位于所述厚氧化层的中间位置处。
4.如权利要求1所述的高频率大功率沟槽MOS场效应管，其特征在于，所述栅极多晶硅层为N型高掺杂的导电多晶硅层，所述场多晶硅层为N型高掺杂的导电多晶硅层。
5.如权利要求1所述的高频率大功率沟槽MOS场效应管，其特征在于，还包括P+接触区，金属钛粘结层以及氮化钛阻挡层，所述P+接触区设置在靠近接触孔一侧的所述P型阱区层中，所述金属钛粘结层和所述氮化钛阻挡层依次沉积在所述接触孔的内表面，位于接触孔侧壁的金属钛粘结层和氮化钛阻挡层与所述N+源极区层形成N+源极欧姆接触，位于接触孔侧壁及底部的金属钛粘结层和氮化钛阻挡层与所述P+接触区形成P型阱的欧姆接触。
6.如权利要求1所述的高频率大功率沟槽MOS场效应管，其特征在于，所述金属区层为铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层。
7.一种如权利要求1至6中任意一项所述的高频率大功率沟槽MOS场效应管的制造方法，其特征在于，包括以下步骤：
提供第一导电类型的具有第一主面的N-外延层和第二主面的N+单晶硅衬底；
在所述N-外延层上形成氧化层，选择性掩蔽所述氧化层，刻蚀所述氧化层以形成硬掩膜氧化层；
以所述硬掩膜氧化层为掩蔽层，刻蚀所述N-外延层，形成沟槽；
在所述沟槽内填充厚氧化层和具有导电类型的场多晶硅层，所述场多晶硅层从所述沟槽的底部一直延伸到沟槽的表面，通过化学腐蚀，使得所述厚氧化层位于所述沟槽的下部空间，且填充所述厚氧化层的深度等于所述沟槽的下部空间的深度，所述场多晶硅层位于所述厚氧化层的中间位置处；
在位于所述沟槽的上部空间的所述场多晶硅层的两侧设置栅极多晶硅层；
在所述沟槽和所述栅极多晶硅层之间形成栅氧化层，在所述栅极多晶硅层和所述场多晶硅层之间形成栅氧化层，所述栅极多晶硅层与所述栅氧化层共同组成栅极；
对所述N-外延层进行第二导电类型杂质离子注入，并通过推结形成第二导电类型的P型阱区层，所述P型阱区层与所述N-外延层的分界线即为所述沟槽的上部空间和下部空间的分界线；
以光刻胶作为掩蔽层，对所述N-外延层进行第一导电类型杂质离子注入，并通过推结形成第一导电类型的N+源极区层，所述N+源极区层位于所述P型阱区层的上表面；
在所述N+源极区层的表面上淀积绝缘介质层；
刻蚀位于所述场多晶硅层上方的绝缘介质层，在所述场多晶硅层的上表面形成通孔，同时刻蚀位于所述沟槽之间的N+源极区层上方的绝缘介质层，并穿过所述N+源极区层，延伸至所述P型阱区层，在所述N+源极区层的上表面形成接触孔；
在所述绝缘介质层上淀积金属区层，且在所述通孔和所述接触孔的内部填充和金属区层相同的金属，通过所述通孔，所述金属区层与所述场多晶硅层接触，形成栅极接触区，通过所述接触孔，所述金属区层与所述N+源极区层接触，形成源极接触区；其中，所述栅极多晶硅层通过所述沟槽从所述金属区层引出，作为MOS场效应管的栅极金属电极，所述金属区层与所述接触孔连接，则所述金属区层作为源极金属区层，形成MOS场效应管的源极金属电极；
在N+单晶硅衬底的底面沉积下金属层，形成漏极区，作为MOS场效应管的漏极金属电极。
8.如权利要求7所述的制造方法，其特征在于，还包括P+接触区，金属钛粘结层以及氮化钛阻挡层，所述P+接触区设置在靠近接触孔一侧的所述P型阱区层中，所述金属钛粘结层和所述氮化钛阻挡层依次沉积在所述接触孔的内表面，位于接触孔侧壁的金属钛粘结层和氮化钛阻挡层与所述N+源极区层形成N+源极欧姆接触，位于接触孔侧壁及底部的金属钛粘结层和氮化钛阻挡层与所述P+接触区形成P型阱的欧姆接触。
9.如权利要求7所述的制造方法，其特征在于，所述金属区层为铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610940226.9A CN106409912A (zh) | 2016-11-01 | 2016-11-01 | 高频率大功率沟槽mos场效应管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610940226.9A CN106409912A (zh) | 2016-11-01 | 2016-11-01 | 高频率大功率沟槽mos场效应管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106409912A true CN106409912A (zh) | 2017-02-15 |
Family
ID=58013563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610940226.9A Pending CN106409912A (zh) | 2016-11-01 | 2016-11-01 | 高频率大功率沟槽mos场效应管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106409912A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108766965A (zh) * | 2018-08-03 | 2018-11-06 | 淄博汉林半导体有限公司 | 一种漏极共用的沟槽式双mos管器件及制造方法 |
| CN109994374A (zh) * | 2017-12-29 | 2019-07-09 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
| WO2020098543A1 (zh) * | 2018-11-15 | 2020-05-22 | 苏州东微半导体有限公司 | 半导体功率器件及其制造方法 |
| CN111261702A (zh) * | 2018-12-03 | 2020-06-09 | 珠海格力电器股份有限公司 | 沟槽型功率器件及其形成方法 |
| CN112435928A (zh) * | 2019-08-26 | 2021-03-02 | 无锡先瞳半导体科技有限公司 | 一种屏蔽栅功率器件及其制备方法 |
| WO2021082159A1 (zh) * | 2019-10-28 | 2021-05-06 | 苏州东微半导体有限公司 | 半导体功率器件终端结构 |
| CN115579398A (zh) * | 2022-12-06 | 2023-01-06 | 无锡新洁能股份有限公司 | 一种带有深接触孔的屏蔽栅功率器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280487A (zh) * | 2011-08-22 | 2011-12-14 | 无锡新洁能功率半导体有限公司 | 一种新型沟槽结构的功率mosfet器件及其制造方法 |
| US20120061754A1 (en) * | 2009-12-28 | 2012-03-15 | Force Mos Technology Co. Ltd. | Super-junction trench mosfet with resurf stepped oxides and split gate electrodes |
| CN104241341A (zh) * | 2012-07-27 | 2014-12-24 | 俞国庆 | 一种高频低功耗的功率mos场效应管器件 |
| CN206179872U (zh) * | 2016-11-01 | 2017-05-17 | 西安后羿半导体科技有限公司 | 高频率大功率沟槽mos场效应管 |
-
2016
- 2016-11-01 CN CN201610940226.9A patent/CN106409912A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120061754A1 (en) * | 2009-12-28 | 2012-03-15 | Force Mos Technology Co. Ltd. | Super-junction trench mosfet with resurf stepped oxides and split gate electrodes |
| CN102280487A (zh) * | 2011-08-22 | 2011-12-14 | 无锡新洁能功率半导体有限公司 | 一种新型沟槽结构的功率mosfet器件及其制造方法 |
| CN104241341A (zh) * | 2012-07-27 | 2014-12-24 | 俞国庆 | 一种高频低功耗的功率mos场效应管器件 |
| CN206179872U (zh) * | 2016-11-01 | 2017-05-17 | 西安后羿半导体科技有限公司 | 高频率大功率沟槽mos场效应管 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109994374A (zh) * | 2017-12-29 | 2019-07-09 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
| CN109994374B (zh) * | 2017-12-29 | 2021-12-28 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
| CN108766965A (zh) * | 2018-08-03 | 2018-11-06 | 淄博汉林半导体有限公司 | 一种漏极共用的沟槽式双mos管器件及制造方法 |
| WO2020098543A1 (zh) * | 2018-11-15 | 2020-05-22 | 苏州东微半导体有限公司 | 半导体功率器件及其制造方法 |
| CN111192915A (zh) * | 2018-11-15 | 2020-05-22 | 苏州东微半导体有限公司 | 半导体功率器件及其制造方法 |
| CN111261702A (zh) * | 2018-12-03 | 2020-06-09 | 珠海格力电器股份有限公司 | 沟槽型功率器件及其形成方法 |
| CN112435928A (zh) * | 2019-08-26 | 2021-03-02 | 无锡先瞳半导体科技有限公司 | 一种屏蔽栅功率器件及其制备方法 |
| CN112435928B (zh) * | 2019-08-26 | 2023-12-29 | 无锡先瞳半导体科技有限公司 | 一种屏蔽栅功率器件及其制备方法 |
| WO2021082159A1 (zh) * | 2019-10-28 | 2021-05-06 | 苏州东微半导体有限公司 | 半导体功率器件终端结构 |
| CN115579398A (zh) * | 2022-12-06 | 2023-01-06 | 无锡新洁能股份有限公司 | 一种带有深接触孔的屏蔽栅功率器件 |
| CN115579398B (zh) * | 2022-12-06 | 2023-03-10 | 无锡新洁能股份有限公司 | 一种带有深接触孔的屏蔽栅功率器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106409912A (zh) | 高频率大功率沟槽mos场效应管及其制造方法 | |
| CN102856182B (zh) | 制造绝缘栅极半导体装置的方法及结构 | |
| TWI464883B (zh) | 形成具深溝式電荷補償區域之半導體裝置之方法 | |
| CN101689560B (zh) | 半导体装置 | |
| CN107342326B (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| EP2315247A1 (en) | Trench DMOS transistor with embedded trench schottky rectifier | |
| JP4840738B2 (ja) | 半導体装置とその製造方法 | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| CN107910267B (zh) | 功率半导体器件及其制造方法 | |
| JP2006074054A (ja) | 上面ドレインｍｏｓゲートデバイスおよびそのための製造方法 | |
| TW202006956A (zh) | 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體 | |
| US20160293751A1 (en) | Semiconductor Device with Gate Fins | |
| CN107910266B (zh) | 功率半导体器件及其制造方法 | |
| JP5687582B2 (ja) | 半導体素子およびその製造方法 | |
| EP1145325A2 (en) | Trench-gate field-effect transistors and their manufacture | |
| CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
| CN107910269B (zh) | 功率半导体器件及其制造方法 | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN207398150U (zh) | 功率半导体器件 | |
| CN107910268B (zh) | 功率半导体器件及其制造方法 | |
| CN107910270B (zh) | 功率半导体器件及其制造方法 | |
| CN107910271B (zh) | 功率半导体器件及其制造方法 | |
| CN116741828A (zh) | 沟渠式栅极晶体管组件 | |
| CN113097311B (zh) | 一种具有栅氧优化结构的功率半导体器件及制造方法 | |
| CN110212026A (zh) | 超结mos器件结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20180130 Address after: Caotan economic and Technological Development Zone, eco industrial park in Shaanxi city of Xi'an province is 710000 Jilu No. 8928 Applicant after: XI'AN HUAYI MICROELECTRONICS CO.,LTD. Address before: Yanta District 710018 Shaanxi city of Xi'an province Yong song Road No. 18 Qiutao Pavilion 1 room 40501 Applicant before: HOOYI SEMICONDUCTOR CO.,LTD. |
|
| TA01 | Transfer of patent application right | ||
| CB02 | Change of applicant information |
Address after: 710000 No. 8928, Shang Ji Road, an ecological industrial park in Xi'an, Shaanxi economic and Technological Development Zone Applicant after: HUAYI MICROELECTRONICS Co.,Ltd. Address before: 710000 No. 8928, Shang Ji Road, an ecological industrial park in Xi'an, Shaanxi economic and Technological Development Zone Applicant before: XI'AN HUAYI MICROELECTRONICS CO.,LTD. |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170215 |
|
| RJ01 | Rejection of invention patent application after publication |