CN103730493A - 一种半导体功率器件的结构 - Google Patents
一种半导体功率器件的结构 Download PDFInfo
- Publication number
- CN103730493A CN103730493A CN201210382111.4A CN201210382111A CN103730493A CN 103730493 A CN103730493 A CN 103730493A CN 201210382111 A CN201210382111 A CN 201210382111A CN 103730493 A CN103730493 A CN 103730493A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- type
- source region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 175
- 239000002184 metal Substances 0.000 claims abstract description 175
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 229920005591 polysilicon Polymers 0.000 claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 239000010937 tungsten Substances 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 238000000227 grinding Methods 0.000 claims description 5
- 229910003978 SiClx Inorganic materials 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 2
- 238000000926 separation method Methods 0.000 claims 1
- 239000002019 doping agent Substances 0.000 abstract description 34
- 239000003989 dielectric material Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 abstract 9
- 239000011229 interlayer Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 30
- 238000009825 accumulation Methods 0.000 description 20
- 238000000576 coating method Methods 0.000 description 17
- 238000001459 lithography Methods 0.000 description 17
- 239000011248 coating agent Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 10
- 238000005260 corrosion Methods 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 108091006146 Channels Proteins 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000007773 growth pattern Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- ROTPTZPNGBUOLZ-UHFFFAOYSA-N arsenic boron Chemical compound [B].[As] ROTPTZPNGBUOLZ-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0882—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Abstract
本发明公开了一种LDMOS型功率器件的新结构，包括以下特征：外延层置于高掺杂剂衬底上，器件的导电沟道在外延层表面，沟道之上是栅极氧化层和栅极多晶硅，沟道的一端经N型LDD连接至N型漏区，另一端连接至N型源区，漏区处有一导电深沟槽连接漏极第一层金属布线至衬底，源区处接触孔沟槽穿过N型源区进入到P型基区，在接触孔沟槽底为高掺杂P区，用接触孔和金属插塞经层间介质把漏区和源区连接至第一层金属布线，再连接至第二层金属布线而形成源极金属垫层，漏极金属垫层和栅极金属垫层。之后研磨衬底背面至厚度小于250μm，最后在硅片背表面沉积多层金属层。
Description
技术领域
本发明涉及半导体功率器件技术领域，具体的说，涉及一种横向双扩散场效应晶体管(LDMOS)半导体功率器件的新结构。
背景技术
从器件的物理结构来看，功率场效应晶体管(Power MOSFET)的导电沟道可分为纵向的和横向的，它具有低正向压降、高转换速度、容易栅控制等特点，在低中压电力电子应用中成为一种重要的半导体器件，目前，功率场效应晶体管作为功率开关器件已被广泛应用于各类电子、通讯产品、电脑、消费电器和汽车电子等。
沟槽式功率场效应晶体管(Trench Power MOSFET)的导电沟道在纵的方向上，所以与普通横向的功率场效应晶体管相比，在相同面积下，具有更低的导通电阻，因其具有结构上的高效以及导通电阻特性低的优点，沟槽型功率场效应晶体管作为电源控制用电子器件已被广泛应用。
九十年代后期，商用的沟槽式功率场效应晶体管产品开始批量投产，当时，器件的单元尺寸约为4.0um左右，发展至2010年左右，最小单元尺寸已缩小至0.8um，器件的导通电阻得到极大的改进，随着单元尺寸的缩小，器件栅极电容却大大地增加。总的来说，器件的优点指数(Ron x Qg，Ron为器件的导通电阻，Qg为器件的栅极电容)不但没有改进，反之变得更差。与纵向的沟槽式场效应晶体管相比，横向的LDMOS有更好的优点指数。在二十一世纪的头十年，大 部分的消费电子产品对功率器件的电学特性要求较为侧重于导通电阻，而沟槽式场效应晶体管能提供很好的导通电阻，加上成本相对较低，它顺利地成为主流，而LDMOS虽然有较好的优点指数，碍于成本较高，未能普及。
LDMOS型功率分立器件主要有两种结构：一种是栅极，源极和漏极都在器件芯片的表面上，另一种是栅极和源极在芯片的表面上而漏极在底面。栅，源和漏都在表面的俯视结构如图1所示，图1中每一小方块代表顶层的金属垫层，金属方块垫层中上接焊球，如图2所示。金属方块下器件的横切面结构如图3和图4所示，图3的右方为横切面结构，表示最顶层的金属为源端电极，而图4则表示为漏端电极；图5表示出源极和漏极的金属走线结构。这种器件结构简单有效，特别适用于低压器件，如10V至30V的击穿电压规格，有很好的优点指数。它的缺点是金属走线宽度窄而长，最终会影响到器件的最低导通电阻，当器件的光刻尺寸愈来愈小而芯片面积愈大时，缺点愈明显，这种器件还有一个很大的缺点，就是电流只流经表面的金属布线和金属插塞，并不流经衬底，芯片的厚度一般都大于250um，厚的芯片衬底没有帮助减少导通电阻，还会引起附加热阻。
发明内容
本发明克服了现有器件结构的缺点，提供了一种新型LDMOS功率分立器件的结构，其较之前的LDMOS型功率分立器件有较好的电学性能和可靠性，提高了器件的优点指数，从而增加了器件的性能价格比。
为了解决上述技术问题，本发明是通过以下设计方案来提高器件的优点指数和可靠性的：
一种新型LDMOS功率分立器件的结构如图6和图7所示，N型衬底上是N型外延层，厚度为1um至4um，P型沟道区可由一次扩散技术形成，也可由双扩散技术形成，即在同一光刻窗口相继进行硼磷(或硼砷)两次扩散，由两次扩散横向结深之差决定沟道长度。沟道可以做得很小，不受光刻精度限制，在沟道和漏极之间有一N型轻掺杂漏区(LDD)，LDD(轻掺杂漏区)区掺杂一般较低，由于LDD区的存在使器件的击穿电压比普通的MOS器件高很多。多晶硅栅层之下为栅氧化层(或其他栅介质层)，栅氧化层之下为P型沟道，多晶硅栅层会与P型沟道两旁的N型源区和N型LDD区稍为交叠，多晶硅栅层可被金属化，如在多晶硅层表面形成钴化硅(CoSi)，钛化硅(TiSi)和钨化硅(WSi)等，来减少串联电阻。源区处采用接触孔沟槽结构，接触孔沟槽穿过N型源区至P型区，在沟槽底有一P+掺杂区，用来减少金属与P区的接触电阻，从而增加器件的雪崩能量，源区接触孔沟槽最后填上金属插塞，金属插塞顶部连接源区电极的第一层金属布线。漏区处采用深沟槽结构，深沟槽穿过N+漏区，深入至外延层表面1um以下，可以穿过外延层直接接触到N型衬底，深沟槽侧壁是一N型掺杂层，用作防止穿通之用，这掺杂层可用淀积一层N+掺杂的多晶硅层形成，或用一般的离子注入法，或用等离子体浸没(plasma immersion)的离子注入法来形成，漏区深沟槽填上导电材料，如N型高掺杂剂的多晶硅或金属插塞，深沟槽导电材料顶部连接至漏区电极第一层(即底层)金属布线。第一层金属布线上置有一层间介质，第二层(即顶层)金属布线透过相应的开孔连接至相应的第一层金属布线上。如图7所示，源区的第二层金属(顶层)透过相应的开孔连接至第一层(底层)的源区金属布线；漏区金属与栅极金属也如是。第二层金属上可有钝化层，钝化层中部有开孔用来连接焊球或金属打线。 最后把完成前度工序的硅片研磨至小于250um厚，视要求而定，然后在背面沉积多层金属。新的器件结构与之前所讲的现有技术相比较，不同之处有(i)源区处用接触孔沟槽，结构上更为紧密和有效地增加器件的雪崩能量；(ii)漏区用深沟槽并填上导电材料如金属插塞，把漏区连接到衬底，导电的深沟槽会帮助导电，这可降低因漏区的第一层金属导线窄而长限制的导通电阻，再者，衬底与衬底背面的金属层也可帮助导电，这又大大降低漏区部分的串联电阻，而且薄的衬底有助降低热阻，使器件工作时温度较低，从而增加可靠性。
以上所述主要是器件的单元结构，透过版图的安排，可以制作出芯片尺寸封装(CSP：Chip Scale Package)的器件。图8表示出CSP金属布线的俯视结构；图9表示出横切面结构，在横切面图内标出部分电流的流动轨迹，电流除了经第一层金属布线和金属插塞流动外，还可流经衬底和衬底背面的金属层，这会大大降低连接深沟槽部分的串连电阻。
图6和图7所描述的LDMOS器件结构是以N型外延层长在N型衬底上为基础，除此之外，可以是P型外延层在N型衬底上，也可以是N型或P型外延层在P型衬底上。所用方法类同，现举一些例子作说明。图10表示的是P型外延层在N型衬底上；图11表示为P型外延层在P型衬底上；图12为N型外延层在P型衬底上。当用P衬底时，深沟槽在源区处。因为除了第一层金属布线用作导电外，还多了深沟槽和衬底与衬底背面的金属层参与导电，表面的第一层金属(底层金属)可以优化为尽量用来减少连接至浅沟槽电极的金属层的扩散电阻，如图13和图14所示，第一层金属尽量让与源区(浅沟槽)用作导电；而漏区主要用深沟槽的金属插塞和衬底与衬底背面的金属层来导电。
除了不同类型的外延层与衬底的组合，也有一层金属布线，两层金属布线或三层金属布线结构。之前所述的均为两层金属布线，三层金属布线成本太贵不考虑，图15和图16为一层金属布线，它的制作流程在实例中会略为介绍。
以上所描述的器件结构只是用作表达发明的精神，不能被用作限制发明的应用，所有把以上各结构只是加以修改，也是包含在这发明的权利要求之内。与现有技术相比，本发明的有益效果是：
采用本发明所述的新型LDMOS功率分立器件的结构，可以提高器件电气特性的优点指数，还可以帮助降低热阻，使器件工作时温度较低，从而增加可靠性。
附图说明
附图用来提供对本发明的进一步理解，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制，在附图中：
图1是LDMOS的栅极，源极和漏极的俯视结构示意图；
图2是LDMOS表面上连接焊球的横切面结构示意图；
图3是LDMOS金属源电极方块垫层下器件的横切面结构示意图；
图4是LDMOS金属漏电极方块垫层下器件的横切面结构示意图；
图5是LDMOS源极和漏极的金属走线结构示意图；
图6是本发明的LDMOS以N型外延层长在N型衬底上为基础的在漏电极处横切面结构示意图；
图7是本发明的LDMOS以N型外延层长在N型衬底上为基础的在源电极处横切面结构示意图；
图8是本发明的LDMOS的芯片尺寸封装CSP金属布线的俯视结构示意图；
图9是本发明的LDMOS的CSP的横切面的部分电流的流动轨迹示意图；
图10是本发明的LDMOS以P型外延层长在N型衬底上为基础的在源电极处横切面结构示意图；
图11是本发明的LDMOS以P型外延层长在P型衬底上为基础的在源电极处横切面结构示意图；
图12是本发明的LDMOS以N型外延层长在P型衬底上为基础的在源电极处横切面结构示意图；
图13是本发明的LDMOS的第一层金属尽量让与源区(浅沟槽)用作导电的在源电极处横切面结构示意图；
图14是本发明的LDMOS的第一层金属尽量让与源区(浅沟槽)用作导电的在漏电极处横切面结构示意图；
图15是本发明的LDMOS只用一层金属布线在源电极处横切面结构示意图；
图16是本发明的LDMOS只用一层金属布线在漏电极处横切面结构示意图；
图17是本发明实施例1的暴露出部分多晶硅层31和栅极氧化层30示意图；
图18是本发明实施例1的P型基区掩模示意图；
图19是本发明实施例1的轻掺杂漏(LDD)N型区23示意图；
图20是本发明实施例1向接触孔注入N型掺杂剂示意图；
图21是本发明实施例1向深沟槽25注入N型掺杂剂示意图；
图22是本发明实施例1向接触孔沟槽27底部注入P型掺杂剂示意图；
图23是本发明实施例1对深沟槽和接触孔沟槽形成金属插塞后示意图；
图24是本发明实施例1漏电极处经过第一层金属掩模处理后示意图；
图25是本发明实施例1漏电极处经过第二层接触孔掩模处理后示意图；
图26是本发明实施例1漏电极处经过第二层金属掩模处理后示意图；
图27是本发明实施例3在多晶硅旁形成spacer40后示意图；
图28是本发明实施例4把在多晶硅层之上的层间介质清除掉后示意图；
图29是本发明实施例4源电极处经过第二层接触孔掩模处理后示意图；
图30是本发明实施例4漏电极处形成第二次金属插塞后的结构示意图；
图31是本发明实施例5的LDMOS以N型外延层长在N型衬底上为基础的在漏电极处横切面结构示意图；
图32是本发明实施例5的LDMOS以N型外延层长在N型衬底上为基础的在源电极处横切面结构示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明所述的一种新型LDMOS功率分立器件的制备方法，包括以下步骤：首先将外延层置于高掺杂衬底上方，在外延层的上面形成一层栅极氧化层和高掺杂的栅极多晶硅，接着对硅片表面注入P型掺杂剂和N型掺杂剂形成P型区和N型LDD区，在表面上积淀层间介质，然后通过第一层接触孔掩模步骤暴露出层间介质的一些部分，接着对硅片表面注入N型掺杂剂形成N型源区，在漏区处通过蚀刻形成深沟槽，并把深沟槽侧壁注入N型掺杂剂形成N型层，在源 区处通过蚀刻形成接触孔沟槽，并对接触孔沟和深沟槽进行金属插塞填充，之后在表面沉积第一层金属层，然后在表面上积淀层间介质并形成第二层填了金属插塞的接触孔，接着在器件的表面沉积第二层铝合金，利用金属掩模进行金属侵蚀，形成源电极金属垫层，漏电极金属垫层和栅电极金属垫层，之后把完成前道工序的衬底10研磨其背面至小于250um厚，最后在硅片的背表面沉积多层金属层而形成背面电极。
实施例1：
如图17所示，首先将N型外延层21置于N型衬底10的上方，接着在外延层的上面采用热生长方式形成一层栅极氧化层30(厚度为0.01um至0.12um)，接着在栅极氧化层表面上沉积N型高掺杂剂的多晶硅31，多晶硅掺杂浓度为RS＝5Ω/□至100Ω/□(方阻)，在多晶硅层上再积淀一层光刻涂层1000，然后通过多晶硅掩模形成图案暴露出多晶硅层的一些部分，然后对暴露出的部分多晶硅层进行干蚀，直至暴露出栅极氧化层，然后清除掉光刻涂层。
如图18所示，在多晶硅层表面上积淀一层光刻涂层1000，然后通过P型基区掩模形成图案暴露出一些那里没有多晶硅层的一些部分，接着对硅片表面注入P型掺杂剂(剂量为1e12/cm3至1e14/cm3)，有多晶硅层31覆盖的部分没有被注入，没有多晶硅层覆盖的部分，P型掺杂剂会注入到外延层表面上形成P型区，P型掺杂剂可采用硼。
如图19所示，注入的P型掺杂剂通过高温扩散作业(时间为10分钟至200分钟，温度为950℃至1200℃)被推进扩散到外延层中形成P型基区22；接着对硅片表面注入N型掺杂剂(剂量为1e12/cm3至1e15/cm3)，有多晶硅层31覆盖的部分没有被注入，没有多晶硅层覆盖的部分，N型掺杂剂会注入到外延层表面上 形成N型区，N型掺杂剂可采用砷或磷；之后通过高温扩散作业(时间为10分钟至200分钟，温度为950℃至1200℃)把注入的N型掺杂剂推进扩散到外延层中形成N型LDD区23。
如图20所示，在最表面上积淀层间介质32，接着在层间介质表面上积淀一层光刻涂层1000，然后通过第一层接触孔掩模形成图案暴露出层间介质的一些部分，然后对暴露出的部分层间介质进行干蚀，直至暴露出外延层表面，之后清除掉光刻涂层；接着对硅片表面注入N型掺杂剂(剂量为1e15/cm3至1e16/cm3)，有层间介质覆盖的部分没有被注入，没有层间介质覆盖的部分，N型掺杂剂会注入到外延层表面上形成N型区，N型掺杂剂可采用砷或磷；之后通过高温扩散作业(时间为5分钟至100分钟，温度为900℃至1200℃)把注入的N型掺杂剂推进扩散到外延层中形成N型源区。
如图21所示，在最表面上积淀一层光刻涂层1000，然后通过深沟槽掩模形成图案暴露出一些部分那里没有层间介质；接着通过蚀刻形成深沟槽25(深度为0.6um至5.0um，宽度为0.1um至1.5um)，深沟槽穿过N型源区和N型外延层进入到N型衬底，然后用一般的离子注入法或plasma immersion离子注入法对深沟槽侧壁注入N型掺杂剂形成深沟槽N型掺杂侧壁26。
如图22所示，清除掉光刻涂层，通过蚀刻形成第一层接触孔沟槽27(深度为0.6um至1.5um，宽度为0.1um至1.5um)，第一层接触孔沟槽27穿过N型源区进入到P型基区；之后对接触孔沟槽底部注入P型高掺杂剂28，杂剂浓度为1014至5×1015/cm3，以减少P型基区与金属插塞间的接触电阻，这有效地增加器件的安全使用区。
如图23所示，在深沟槽和接触孔沟槽侧壁、底部以及层间介质上表面沉积一层钛/氮化钛层33，接着对深沟槽和接触孔沟槽进行钨34填充以形成金属插塞。如图24所示，再在该器件的上面沉积一层铝合金35(厚度为0.8um至5um)，然后通过第一层金属掩模进行金属浸蚀，形成源区金属，漏区金属和栅极连线(栅极连线不在图中)。
如图25所示，在最表面上积淀层间介质36，在层间介质36表面上积淀一层光刻涂层1000，然后通过第二层接触孔掩模形成图案暴露出层间介质的一些部分，然后对暴露出的部分层间介质进行干蚀，直至暴露出第一层金属层表面，然后清除掉光刻涂层，接着在第二层接触孔沟槽侧壁、底部以及层间介质上表面沉积一层钛/氮化钛层37，接着对接触孔沟槽进行钨38填充以形成金属插塞。如图26所示，再在该器件的上面沉积第二层铝合金39(厚度为0.8um至5um)，然后通过金属掩模进行金属浸蚀，形成源电极金属垫层，漏电极金属垫层和栅极金属垫层。
接着在最表面上积淀一层钝化层，通过钝化层掩模进行钝化层浸蚀，形成源电极金属垫层开孔，漏电极金属垫层开孔和栅电极金属垫层开孔。之后把完成前道工序的衬底10研磨其背面至所需厚度，衬底最终厚度小于250um，最后在硅片的背表面沉积多层金属层。
实施例2：
为本发明的一种变型(embodiment)。
步骤与实施例1由图17至图22相同，在图23对深沟槽和接触孔沟槽进行钨填充以形成金属插塞后，把图23层间介质32表面上一层钛/氮化钛层33和 钨层34清除掉，然后在最表面上积淀一层层间介质，在层间介质表面上积淀一层光刻涂层，然后通过掩模步骤把源电极金属垫层下保护深沟槽金属插塞顶部以外的层间介质清除掉，余下步骤与实施例1由图24和之后的步骤相同，器件最终结构如图13和图14。
实施例3：
为本发明的一种变型(embodiment)。
步骤与实施例1由图17至图19相同，之后在最表面上积淀一层介质，然后进行干蚀形成spacer40，接着对硅片表面注入N型掺杂剂(剂量为1e12/cm3至1e15/cm3)，参考图27，有多晶硅层和spacer的部分没有被注入，没有多晶硅层和spacer的部分，N型掺杂剂会注入到外延层表面上，N型掺杂剂可采用砷或磷；之后通过高温扩散作业(时间为10分钟至200分钟，温度为950℃至1200℃)把注入的N型掺杂剂推进扩散到外延层中形成N型LDD区，接着在最表面上积淀层间介质，然后在层间介质表面上积淀一层光刻涂层1000，之后通过第一层接触孔掩模形成图案暴露出层间介质的一些部分，然后对暴露出的部分层间介质进行干蚀，直至暴露出外延层表面，之后然后清除掉光刻涂层，余下步骤与实施例1由图20和之后的步骤相同。
实施例4：
为本发明的一种变型(embodiment)。
步骤与实施例1由图17至图19相同，接着在最表面上积淀层间介质，然后进行干蚀，把多在晶硅层之上的层间介质清除掉如图28所示，之后在最表面上积淀一层光刻涂层1000，然后通过第一层接触孔掩模形成图案暴露出层间介 质的一些部分，然后对暴露出的部分层间介质进行干蚀，直至暴露出外延层表面，然后清除掉光刻涂层；接着对硅片表面注入N型掺杂剂(剂量为1e15/cm3至1e16/cm3)，有层间介质和多晶硅层盖的部分没有被注入，没有层间介质和多晶硅层覆盖部分，N型掺杂剂会注入到外延层表面上形成N型区，N型掺杂剂可采用砷或磷；之后通过高温扩散作业(时间为5分钟至100分钟，温度为900℃至1200℃)把注入的N型掺杂剂推进扩散到外延层中形成N型源区。之后步骤如实施例1的图21至图22相同，接着对深沟槽和接触孔沟槽侧壁、底部以及多晶硅层上表面沉积一层钛/氮化钛层，然后对深沟槽和接触孔沟槽进行钨填充以形成金属插塞，接着把多晶硅层31表面上的一层钛/氮化钛层33和钨层34清除掉，然后在最表面上积淀一层层间介质36，通过第二层接触孔掩模形成接触孔，图29为源极区第二层接触孔结构，图30为漏极区形成金属插塞后的结构，再在该器件的上面沉积一层铝合金(厚度为0.8um至5um)，然后通过金属掩模进行金属浸蚀，形成源电极金属垫层，漏电极金属垫层和栅电极金属垫层(不在图中)，参考图15和16。
实施例5：
为本发明的一种变型(embodiment)。
把形成漏区处导电深沟槽步骤放置于工艺流程前面，首先：
将N型外延层21置于N型衬底10的上方，接着在外延层的上面采用积淀或热生长方式形成氧化层厚度为0.01um至1um氧化物硬光罩)，在氧化层上再积淀一层光刻涂层1000，然后通过深沟槽掩模形成图案暴露出氧化层的一些部分，接着对深沟槽掩模形成图案暴露出的氧化层进行干蚀后，暴露出外延层。然后清除掉光刻涂层，接着通过蚀刻形成深沟槽25(深度为0.6um至5.0um，宽度为0.1um至1.5um)，深沟槽穿过N型外延层进入到N型衬底。接着在沟槽中沉积N型高掺杂剂的多晶硅，多晶硅掺杂浓度为RS＝5Ω/□至100Ω/□(方阻)，以填充沟槽并覆盖顶面，接着对在外延层表面氧化层上的多晶硅层进行平面腐 蚀处理或化学机械，最终使在沟槽内多晶硅顶面离外延层表面下小于0.5um，然后清除掉外延层表面上的氧化层。
之后步骤与实施例1由图17至图20相同，然后与实施例1由图22至图26相同，器件最终结构如图31和图32。
最后应说明的是：以上仅为本发明的优选实施例而已，并不用于限制本发明，本发明的实施例是以N型通道器件作出说明，本发明亦可用于P型通道器件，尽管参照实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
参考符号表：
10 衬底
21 外延层
22 P型基区
23 轻掺杂漏区(LDD)
24 N型源区
25 深沟槽
26 深沟槽侧壁N型源区
27 接触孔沟槽
28 接触孔沟槽底部的P型高掺杂区
30 栅极氧化层
31 栅极多晶硅层
32 第一层层间介质
33 钛层/氮化钛层
34 钨
35 第一层金层层
36 第二层层间介质
37 第二层接触孔的钛层/氮化钛层
38 第二层接触孔的钨
39 第二层金层层
1000 光刻涂层 。
Claims (10)
1.一种半导体功率器件的结构是由基本单元横向双扩散场效应晶体管(LDMOS)组成，器件结构包括以下部分：
(1)N型衬底上是外延层，导电沟道在外延层表面，沟道的一端经N型轻掺杂漏区(LDD)连接至N型漏区，另一端连接至N型源区，多晶硅栅层之下为栅介质层，栅介质层之下为P型沟道，多晶硅栅层和栅介质层会与P型沟道两旁的N型源区和N型轻掺杂漏(LDD)区稍为交叠，交叠度宽小于1um；
(2)漏区处有一导电深沟槽连接漏极第一层金属布线至衬底，深沟槽侧壁是一N型掺杂层；
(3)源区处有接触孔沟槽穿过N型源区至P型区，在沟槽底有一P+掺杂区，浓度范围是1e14/cm3至5e15/cm3；
(4)漏区处和源区处的接触孔填上金属插塞，把漏区和源区从外延层表面处穿过层间介质，连接至相应的层间介质之上的第一层金属布线；
(5)第一层金属布线上置有第二层的层间介质，这层间介质之上为第二层金属布线，第二层填上金属插塞的开孔把第一层金属布线连接至相应的第二层金属布线上，如源区的第一层金属布线透过相应的导电开孔连接至源区的第二层金属布线上，漏区金属与栅极金属也如是；
(6)通过金属掩模进行金属浸蚀，形成源电极金属垫层，漏电极金属垫层和栅电极金属垫层；
(7)第二层金属上可有钝化层，钝化层中有开孔用来连接焊球或金属打线；
(8)完成前度工序的硅片研磨至小于250um厚，然后在背面沉积多层金属。
2.根据权利要求1所述的一种半导体功率器件的结构，其中，多晶硅栅层是高掺杂的，多晶硅掺杂浓度为RS＝5Ω/□至100Ω/□(方阻)，多晶硅栅层可被金属化，如在多晶硅层表面形成钴化硅(CoSi)，钛化硅(TiSi)或钨化硅(WSi)等，栅介质层的介质可以是氧化层。
3.根据权利要求1所述的一种半导体功率器件的结构，其中，N型衬底是高掺杂的，浓度高于1e19/cm3，其上的外延层可以是N型也可以是P型，浓度范围是1e14/cm3至5e16/cm3。
4.根据权利要求1所述的一种半导体功率器件的结构，其中，漏区处的导电深沟槽可以由高掺杂的多晶硅形成，多晶硅掺杂浓度为RS＝5Ω/□至100Ω/□(方阻)；导电深沟槽也可以由金属插塞形成，金属插塞材料可以由钛层/氮化钛层和钨组成，沟槽深度从外延层表面至衬底方向算起深度范围为1um至5um；导电深沟槽也可以分为两部分，底部分深度为3um至4.5um，由高掺杂的多晶硅形成，顶部分深度为0.5um至2.0um，由金属插塞形成。
5.根据权利要求1所述的一种半导体功率器件的结构，其中，在源区金属垫层之下，漏区处的导电深沟槽顶部被层间介质封上，不与第一层金属连接，第一层金属布线全被源区用作导电，在漏区金属垫层之下，第一层金属与漏区处的导电深沟槽顶部连接，交叠小于1um，余下的第一层金属尽量让与源区用作导电。
6.一种半导体功率器件的结构是由基本单元LDMOS组成，器件结构包括以下部分：
(1)P型衬底上是外延层，导电沟道在外延层表面，沟道的一端经N型LDD连接至N型漏区，另一端连接至N型源区，多晶硅栅层之下为栅氧化层，栅氧化层之下为P型沟道，多晶硅栅层和栅氧化层会与P型沟道两旁的N型源区和N型LDD区稍为交叠，交叠度宽小于1um；
(2)漏区处有一导电沟槽连接漏极第一层金属布线至外延层表面的漏区；
(3)源区处有一导电深沟槽连接源极第一层金属布线至衬底，深沟槽侧壁是一P型掺杂层，浓度范围是1e14/cm3至5e15/cm3；
(4)漏区处的接触孔沟槽和源区处的导电深沟槽填上金属插塞，把漏区和源区从外延层表面处穿过层间介质连接至相应的层间介质之上的第一层金属布线；
(5)第一层金属布线上置有第二层的层间介质，这层间介质之上为第二层金属布线，第二层填上金属插塞的开孔把第一层金属布线连接至相应的第二层金属布线上，如源区的第一层金属布线透过相应的导电开孔连接至源区的第二层金属布线上；漏区金属与栅极金属也如是；
(6)通过金属掩模进行金属浸蚀，形成源电极金属垫层，漏电极金属垫层和栅电极金属垫层；
(7)第二层金属上可有钝化层，钝化层中有开孔用来连接焊球或金属打线；
(8)完成前度工序的硅片研磨至小于250um厚，然后在背面沉积多层金属。
7.根据权利要求6所述的一种半导体功率器件的结构，其中，P型衬底是高掺杂的，浓度高于1e19/cm3，其上的外延层可以是N型也可以是P型，浓度范围是1e14/cm3至1e16/cm3。
8.根据权利要求6所述的一种半导体功率器件的结构，其中，源区处的导电深沟槽可以由金属插塞形成，金属插塞材料可以由钛层/氮化钛层和钨组成，沟槽深度从外延层表面至衬底方向算起深度范围为1um至5um。
9.根据权利要求6所述的一种半导体功率器件的结构，其中，在漏电极金属垫层之下，源区处的导电深沟槽顶部被层间介质封上，不与第一层金属连接，第一层金属布线全被漏区用作导电，在源区金属垫层之下，第一层金属与源区处的导电深沟槽顶部连接，交叠小于1um，余下的第一层金属尽量让与漏区用作导电。
10.一种半导体功率器件的结构是由基本单元LDMOS组成，器件结构包括以下部分：
(1)N型衬底10上是外延层，导电沟道在外延层表面，沟道的一端经N型LDD连接至N型漏区，另一端连接至N型源区，多晶硅栅层之下为栅氧化层，栅氧化层之下为P型沟道，多晶硅栅层和栅氧化层会与P型沟道两旁的N型源区和N型LDD区稍为交叠，交叠度宽小于1um；
(2)漏区处有一导电深沟槽连接外延层表面的漏区至衬底，深沟槽侧壁是一N型掺杂层；
(3)源区处有接触孔沟槽穿过N型源区至P型区，在沟槽底有一P+掺杂区；
(4)接触孔沟槽与其金属插塞，漏区处的深沟槽与其金属插塞和多晶硅栅层之上有层间介质把各电极分隔开，在漏电极金属垫层之下，有第二层填上金属插塞的开孔把漏电极金属垫层连接至相应的深沟槽金属插塞的顶部，在源电极金属垫层之下，有第二层填上金属插塞的开孔把源电极金属垫层连接至相应的源区接触孔金属插塞的顶部，在栅极金属垫层之下，有第二层填上金属插塞的开孔把栅极金属垫层连接至相应的栅极多晶硅导线上；
(5)金属垫层上可有钝化层，钝化层中有开孔用来连接焊球或金属打线；
(6)完成前度工序的硅片研磨至小于250um厚，然后在背面沉积多层金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210382111.4A CN103730493A (zh) | 2012-10-10 | 2012-10-10 | 一种半导体功率器件的结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210382111.4A CN103730493A (zh) | 2012-10-10 | 2012-10-10 | 一种半导体功率器件的结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103730493A true CN103730493A (zh) | 2014-04-16 |
Family
ID=50454506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210382111.4A Pending CN103730493A (zh) | 2012-10-10 | 2012-10-10 | 一种半导体功率器件的结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103730493A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105552053A (zh) * | 2016-02-23 | 2016-05-04 | 华天科技（昆山）电子有限公司 | Mosfet封装结构及其晶圆级制作方法 |
| CN106298655A (zh) * | 2015-05-11 | 2017-01-04 | 北大方正集团有限公司 | 金属氧化物功率器件的制备方法及功率器件 |
| CN111370485A (zh) * | 2018-12-25 | 2020-07-03 | 无锡华润上华科技有限公司 | 沟槽型垂直双扩散金属氧化物半导体场效应晶体管 |
| CN114742009A (zh) * | 2022-06-13 | 2022-07-12 | 成都复锦功率半导体技术发展有限公司 | 一种功率器件版图设计方法、芯片及终端 |
| WO2023015844A1 (zh) * | 2021-08-09 | 2023-02-16 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
-
2012
- 2012-10-10 CN CN201210382111.4A patent/CN103730493A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298655A (zh) * | 2015-05-11 | 2017-01-04 | 北大方正集团有限公司 | 金属氧化物功率器件的制备方法及功率器件 |
| CN105552053A (zh) * | 2016-02-23 | 2016-05-04 | 华天科技（昆山）电子有限公司 | Mosfet封装结构及其晶圆级制作方法 |
| CN105552053B (zh) * | 2016-02-23 | 2019-03-08 | 华天科技（昆山）电子有限公司 | Mosfet封装结构及其晶圆级制作方法 |
| CN111370485A (zh) * | 2018-12-25 | 2020-07-03 | 无锡华润上华科技有限公司 | 沟槽型垂直双扩散金属氧化物半导体场效应晶体管 |
| WO2023015844A1 (zh) * | 2021-08-09 | 2023-02-16 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN114742009A (zh) * | 2022-06-13 | 2022-07-12 | 成都复锦功率半导体技术发展有限公司 | 一种功率器件版图设计方法、芯片及终端 |
| US11803685B1 (en) | 2022-06-13 | 2023-10-31 | Chengdu Fujin Power Semiconductor Technology Development Co., Ltd | Layout design method, chip and terminal of power device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103247681B (zh) | 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet | |
| CN102237279B (zh) | 用三个或四个掩膜制备的氧化物终止沟槽mosfet | |
| CN103456791B (zh) | 沟槽功率mosfet | |
| CN105702739A (zh) | 屏蔽栅沟槽mosfet器件及其制造方法 | |
| CN107564908A (zh) | 具有背对背场效应晶体管的双向开关 | |
| CN101777514A (zh) | 一种沟槽型半导体功率器件及其制备方法 | |
| CN103035721B (zh) | 超级结器件及其制造方法 | |
| CN108091573A (zh) | 屏蔽栅沟槽mosfet esd结构及其制造方法 | |
| CN103730493A (zh) | 一种半导体功率器件的结构 | |
| CN104241268B (zh) | 沟槽型‑垂直式双扩散金氧半晶体管结构及其制造方法 | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| CN106024630A (zh) | 沟槽栅功率器件的制造方法及结构 | |
| CN103730494A (zh) | 一种芯片尺寸封装半导体功率器件的结构 | |
| CN105957811A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| CN103839999A (zh) | 一种功率场效应晶体管的结构与制备方法 | |
| CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| CN104617045B (zh) | 沟槽栅功率器件的制造方法 | |
| CN109037071A (zh) | 一种屏蔽栅功率器件的制备方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN114005789A (zh) | 一种屏蔽栅沟槽mosfet的制作方法 | |
| CN103489785A (zh) | 超级结半导体器件的元胞结构和工艺实现方法 | |
| CN103730467A (zh) | 一种半导体功率器件的结构与制备方法 | |
| CN103390653B (zh) | 一种沟槽结构肖特基器件及其制备方法 | |
| CN112864248A (zh) | Sgtmosfet器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| DD01 | Delivery of document by public notice |
Addressee: Hui Guodong Document name: Notification of Publication of the Application for Invention |
|
| DD01 | Delivery of document by public notice |
Addressee: SHENZHEN LIZHEN SEMICONDUCTOR CO., LTD. Document name: Notification of before Expiration of Request of Examination as to Substance |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140416 |