CN104241268B - 沟槽型‑垂直式双扩散金氧半晶体管结构及其制造方法 - Google Patents

沟槽型‑垂直式双扩散金氧半晶体管结构及其制造方法 Download PDF

Info

Publication number
CN104241268B
CN104241268B CN201410044043.XA CN201410044043A CN104241268B CN 104241268 B CN104241268 B CN 104241268B CN 201410044043 A CN201410044043 A CN 201410044043A CN 104241268 B CN104241268 B CN 104241268B
Authority
CN
China
Prior art keywords
layer
polysilicon layer
ditches
platform
irrigation canals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410044043.XA
Other languages
English (en)
Other versions
CN104241268A (zh
Inventor
金勤海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chip Integration Technology Corp
Original Assignee
Chip Integration Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chip Integration Technology Corp filed Critical Chip Integration Technology Corp
Publication of CN104241268A publication Critical patent/CN104241268A/zh
Application granted granted Critical
Publication of CN104241268B publication Critical patent/CN104241268B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种沟槽型‑垂直式双扩散金氧晶体管结构及其制造方法，其结构包含:多个沟渠平行形成于n‑外延层内，沟渠氧化层形成于沟渠底部及侧壁，一导电性第一多晶硅层形成于渠内，再被一第一氧化层所填满；一平面栅极氧化层形成于平台上；一导电性第二多晶硅层形成于平面栅极氧化层上，第二多晶硅层及其下的平面栅极氧化层被图案化，以形成垂直于沟渠走向的多列MOS结构；一内金属介电层形成于上述结果的半导体基板上，该内金属介电层还包含多列分立的源极连接介层洞形成于其中，用以连接第一多晶硅层及双离子扩散的源极区；一第二金属层形成于n+半导体基板的背面作为漏极。本发明的双沟渠整流结构，消除了肖特基接触，使得反向漏电大大降低。

Description

沟槽型-垂直式双扩散金氧半晶体管结构及其制造方法
技术领域
本发明有关于半导体组件，特别是指一种沟槽型-垂直式双扩散金氧半晶体管结构及其制造方法。
背景技术
具有耐高电压的能力的功率MOS晶体管，要属双扩散金氧半晶体管DMOS了，而其中，垂直式双扩散金氧半晶体管VDMOS又比横向双扩散金氧半晶体管LDMOS受到更多的关注。LDMOS是平面式的结构，而VDMS则是沟渠式结构具有低成本和低开启电阻(low on-resistance；RON)的优势。优势的部分理由是后者组件密度高并将整块基板的背面都作为漏极。沟渠MOS是VDMOS中的一种，组件密度比一般的VDMOS更高。
图1a显示现有的沟渠MOS结构，可参考美国专利第8304825号。沟渠侧壁及底部形成了沟渠氧化层12，再填入导电杂质掺杂的多晶硅13形成于重掺杂的n+半导体基板10上方的n-外延层15内形成栅极G。沟渠之间平台下的区域则形成p导电杂质掺杂的本体14及n+掺杂区11。内连线介电层17则形成于上述结构的上方而内金属层19则通过介层18穿越内连线介电层17而与源极的n+掺杂区11连接于本体14。另一内金属导线(未图标)则与沟渠栅极连接。漏极则是形成于重掺杂的n+半导体基板10背面的金属层。
图1b是俯视图，如图所示，俯视图中显示内金属层19通过源极接触垫Scp连接源极区11，而栅极的内连线Gp通过栅极接触垫Gcp连接多晶硅13。
发明内容
本发明要解决的技术问题是：提供一种沟槽型-垂直式双扩散金氧晶体管结构及其制造方法，以解决现有沟渠MOS结构存在肖特基接触而导致晶体管出现反向漏电的问题。
本发明的第一实施例揭露一种沟槽型-垂直式双扩散金氧半晶体管结构，至少包含：多个沟渠，其分别相距一平台单位且平行形成于重掺杂的n+半导体基板上的n-外延层内，这些沟渠内具有沟渠氧化层形成于沟渠底部及侧壁，一导电性杂质掺杂的第一多晶硅层填满沟渠；一平面栅极氧化层，其形成于这些平台及该第一多晶硅层上；一导电性杂质掺杂的第二多晶硅层，其形成于该平面栅极氧化层上，该第二多晶硅层及其下的平面栅极氧化层被图案化，以形成多个MOS结构于每一平台上；多个p型本体-n+离子注入区，其注入于这些MOS结构两侧的平台下方的n-外延层内；一内金属介电层，其形成于第二多晶硅层及平台上，内金属介电层还包含多列分立的源极连接介层洞且形成于其中，用以连接第一多晶硅层及n+离子注入区，及多列栅极连接介层洞，其连接该第二多晶硅层，这些介层洞还包含p+离子注入区，其形成于介层洞底部；及一内连线金属层形成于内金属介电层上并填满这些介层洞以形成介层，内连线金属层并且被图案化为栅极连接内连线及源极连接内连线；一第二金属层形成于n+半导体基板的背面作为漏极。
依据本发明的第二较佳实施例之一种沟槽型-垂直式双扩散金氧半晶体管结构，其至少包含:多个沟渠分别相距一平台单位平行形成于重掺杂的n+半导体基板上的n-外延层内，这些沟渠内具有沟渠氧化层形成于这些沟渠底部及侧壁，一导电性杂质掺杂的第一多晶硅层形成于这些沟渠内再被一第一氧化层所填满；一平面栅极氧化层形成于这些平台上；一导电性杂质掺杂的第二多晶硅层形成于该平面栅极氧化层上，该第二多晶硅层及其下的平面栅极氧化层被图案化，以形成垂直于这些沟渠走向的多列MOS结构；一内金属介电层形成于第二多晶硅层及平台上，该内金属介电层还包含多列分立的源极连接介层洞形成于其中，用以连接第一多晶硅层及n+离子注入区，这些介层洞还包含p+离子注入区形成于这些介层洞底部；及一内连线金属层形成于该内金属介电层上并填满这些介层洞；一第二金属层形成于该n+半导体基板的背面作为漏极。
本发明还提供一种沟槽型-垂直式双扩散金氧半晶体管的制造方法，该制造方法包含以下步骤：形成多个沟渠分别相距一平台单位平行形成于重掺杂的n+半导体基板上的n-外延层内；形成沟渠氧化层于多个沟渠的侧壁、底部及平台上；形成导电的第一多晶硅层于所述沟渠至溢出；施以回蚀工艺，以移除出平台上的所述第一多晶硅层及沟渠氧化层；施以热氧化工艺以形成一平面栅极氧化层；形成导电的第二多晶硅层于该平面栅极氧化层上；图案化该第二多晶硅层，以形成多个MOS结构于分立的平台上；施以第一次离子注入技术，以形成p型本体于所述MOS结构两侧的平台下；施以第二次离子注入技术，以形成n+离子注入区于所述p型本体的上部；全面形成内金属介电层以覆盖包含上述的第二多晶硅层、第一多晶硅层的表面上；图案化该内金属介电层以形成源极接触的介层洞、栅极接触的介层洞；施以第三次离子注入技术以形成p+离子注入区于所述介层洞底部；形成内连线金属层及介层；图案化该内连线金属层以形成源极连接线与栅极连接线；形成漏极于该重掺杂的n+半导体基板的背面。
本发明还提供另一种沟槽型-垂直式双扩散金氧半晶体管的制造方法，该制造方法包含以下步骤:形成多个沟渠分别相距一平台单位平行形成于重掺杂的n+半导体基板上的n-外延层内；形成沟渠氧化层于所述沟渠的侧壁、底部及平台上；形成导电的第一多晶硅层于沟渠至溢出；施以回蚀工艺，以移除平台上的第一多晶硅层，并明显凹陷于沟渠内；形成一氧化层于上述结果的表面；施以回蚀工艺以移除平台上的该氧化层及该沟渠氧化层；施以热氧化工艺以形成一平面栅极氧化层；形成导电的第二多晶硅层于该平面栅极氧化层上；图案化该第二多晶硅层，以形成多列MOS结构，这些列MOS结构走向垂直于所述沟渠走向；施以第一次离子注入技术，以形成p型本体于这些列MOS结构两侧的平台下；施以第二次离子注入技术，以形成n+离子注入区于这些p型本体的上部；全面形成内金属介电层以覆盖包含上述的第二多晶硅层、第一多晶硅层的表面上；图案化该内金属介电层以形成源极接触的介层洞；施以第三次离子注入技术以形成p+离子注入区于所述介层洞底部；形成内连线金属层及介层；图案化该内连线金属层以形成源极连接线与栅极连接线；形成漏极于该重掺杂的n+半导体基板的背面。
在另一实施例中，闸极是由分立于平台的MOS所构成，所以有额外的闸极连接介层及其上的导线层。本发明也提供制作工艺。
本发明具有以下优点：相较于现有的沟渠式整流结构，本发明的双沟渠整流结构，主沟渠内有MOS结构，凹陷区也有MOS结构，消除了肖特基接触，使得反向漏电大大降低。凹陷区内的MOS结构中的氧化层更薄，这可以明显的降低顺向起始电压VF。此外，n+掺杂区形成于p型本体的两边紧邻MOS列可以更进一步降低顺向起始电压。另一方面，则是显著降低逆偏压的漏电流。再一者受惠于双沟渠结构，相同平面面积上可以承载更高的顺向电流。
附图说明
以下附图仅旨在对本发明做示意性说明和解释，并不限定本发明的范围，其中：
图1a显示现有沟渠MOS晶体管组件的横截面示意图。
图1b显示现有沟渠MOS晶体管组件的俯视示意图。
图2a显示依据本发明第一实施例制造的沟渠型VDMOS晶体管组件(不含顶层金属层)的俯视示意图。
图2b显示依据本发明第二实施例制造的沟渠型VDMOS晶体管组件(不含顶层金属层)的俯视示意图。
图3显示依据本发明的第一实施例，沟渠形成于n-外延层内，沟渠内并有主沟渠氧化层形成的横截面示意图。
图4显示依据本发明的第一实施例，第一多晶硅层回填于图4的沟渠后，再施以回蚀以移除高出主平台上的第一多晶硅层及平台上沟渠氧化层的横截面示意图。
图5A、图5B、图5C分别显示依据本发明的第一实施例，沿着图2a的AA’切割线、BB’及CC’切割线的横截面示意图，进行第二多晶硅层沉积后，再以光刻胶图案定义第二多晶硅层后的横截面示意图。
图6A、图6B、图6C分别显示依据本发明的第一实施例，沿着图2a的AA’切割线、BB’及CC’切割线的横截面示意图，图案化第二多晶硅层后，再进行第一次p型本体注入及第二次n+离子注入技术形成n+掺杂区155的横截面示意图。
图7A、图7B、图7C分别显示依据本发明的第一实施例，沿着图2a的AA’切割线、BB’及CC’切割线的横截面示意图，内金属介电层形成及光刻胶图案形成以定义栅极、源极接触洞，再进行内金属介电层蚀刻。
图8A、图8B、图8C分别显示沿着图2a的AA’切割线、BB’及CC’切割线的横截面示意图，图示依据本发明的第一实施例的沟渠-VDMOS整流组件正面的最终结构。
图9显示依据本发明的第二实施例，形成第一多晶硅层其满沟渠再进行回蚀的横截面示意图。
图10显示依据本发明的第二实施例，形成氧化层填满沟渠的横截面示意图。
图11显示依据本发明的第二实施例，回蚀氧化层，以n-外延层为蚀刻终止层的横截面示意图。
图12A、图12B、图12C分别显示沿着图2b的AA’切割线、BB’及CC’切割线的横截面示意图，图示依据第二实施例，第二多晶硅层140已定义。
图13A、图13B、图13C分别显示沿着图2b的AA’切割线、BB’及CC’切割线的横截面示意图，依据本发明的第二实施例，图案化第二多晶硅层后，再进行第一次p型本体注入及第二次n+离子注入技术形成n+掺杂区155的横截面示意图。
图14A、图14B、图14C分别显示沿着图2b平面俯视图的AA’切割线、BB’及CC’切割线的横截面示意图，内金属介电层形成及光刻胶图案形成以定义源极接触洞，再进行内金属介电层蚀刻。
图15A、图15B、图15C分别显示沿着图2b的AA’切割线、BB’及CC’切割线的横截面示意图，依据本发明的第二实施例的沟渠-VDMOS整流组件正面的最终结构。
主要元件标号说明
100 重掺杂的n+半导体基板 105 n-外延层
115 沟渠 118 平台
188 介层 120 沟渠氧化层
127 平面栅极氧化层 135 p型本体
130 第一多晶硅层 191、192 内联机金属层
140 第二多晶硅层 132、142、186 光刻胶图案
165 p+掺杂区 155 n+掺杂区
185 内金属介电层 137 氧化层
187 介层洞
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图说明本发明的具体实施方式。
本发明揭示一沟槽型-垂直式双扩散金氧半晶体管结构，请参考图2a的平面俯视图及图8A至图8C的横截面示意图，此处及以下所述的图#A、图#B、图#C中的#指的是第#图，#后的大写英文A、B、C所表示的是沿平面俯视图所绘的AA’切割线、BB’切割线、CC’切割线。为利于了解细部结构，平面俯视图并不包含内连线金属层191、192和组件结构的关系。至于组件结构的细部内容及和内金属连接层连接，请参见图8A～图8C及图15A～图15B所示的横截面示意图。
请参考图2a的平面俯视图及图8A至图8C的横截面示意图。依据本发明的第一实施例，一种沟槽型-垂直式双扩散金氧半晶体管组件结构，其包含：多个沟渠115分别相距一平台118的距离，平行形成于重掺杂的n+半导体基板100上的n-外延层105内，沟渠115内具有沟渠氧化层120形成于沟渠115底部及侧壁，一导电性杂质掺杂的第一多晶硅层130填满所述沟渠115；一平面栅极氧化层127形成于所有平台118及第一多晶硅层130上；一导电性杂质掺杂的第二多晶硅层140形成于平面栅极氧化层127上；第二多晶硅层140及其下的平面栅极氧化层127然后被图案化，以形成多个MOS结构于每一平台118上；多个n+掺杂区155注入于MOS结构两侧的平台118下方，n+掺杂区155内还包含p+掺杂区165形成于其中。平台的源极接触垫SP连接n+掺杂区155、p+掺杂区165，与沟渠115内第一多晶硅层130上的源极接触垫SP呈一直线列。而栅极接触垫GP连接于第二多晶硅层140，栅极接触垫GP连线上的第一多晶硅层130则没有栅极接触垫GP。
依据本发明的第二实施例，请参考图2b的平面俯视图及图15A至图15C的横截面示意图，如图所示，沟槽型-垂直式双扩散金氧半晶体管组件包含:多个沟渠115分别相距一平台118的距离，平行形成于重掺杂的n+半导体基板100上的n-外延层105内，沟渠115内具有沟渠氧化层120形成于沟渠115底部及侧壁，一导电性杂质掺杂的第一多晶硅层130形成于所述沟渠115内再被另一氧化层137所填满；一平面栅极氧化层127形成于所有平台118上；一导电性杂质掺杂的第二多晶硅层140形成于平面栅极氧化层127及氧化层137上；第二多晶硅层140及其下的平面栅极氧化层127再被图案化，以形成数列垂直于沟渠115走向的MOS结构；多个p型本体135和n+掺杂区155注入于MOS结构两侧的平台下方，n+掺杂区155是相较于p型本体135相对较浅的注入区，且每个p型本体135/n+掺杂区155还包含p+掺杂区165形成于其中而使得介层188通过内金属介电层185连接内连线金属层191及p型本体135。多列第二多晶硅层140与其下的平面栅极氧化层127连续至芯片末端，作为晶体管的栅极结构。源极则是通过金属介层188作为接触SP连接于沟渠115内的第一多晶硅层130、及经由介层188下的p+掺杂区165与p型本体135连接。源极接触垫SP呈一直线列。
相较于第一实施例，第二较佳实施例中的栅极是连成一直线的，因此，只需要在连线端部连接出去即可，它可以不需要连接栅极的介层。
以下将详述制造方法。以下的说明中，跟随于n或p后的“-”号代表轻掺杂，而“+”表示重掺杂。
请参考图3所示的横截面示意图，图3显示一n型杂质重掺杂的n+半导体基板100具有一n型杂质掺杂的外延层105。多个沟渠115，可以通过现有的光刻胶图案(未图标)为光掩膜或以硬式光掩膜(例如，垫氧化层及氮化硅层)(未图示)，再施以干式蚀刻法形成沟渠115。
接着，再施以热氧化工艺形成沟渠氧化层120于沟渠115的侧壁及底部及相邻沟渠的平台118上。本步骤同时也可修复蚀刻损伤。
请参考图4，接着，以沉积且同步掺杂的技术将导电型杂质掺杂的第一多晶硅层130沉积于沟渠115内并填满至溢出。随后，再以回蚀技术或化学机械研磨将高于平台118上的第一多晶硅层130去除，直到平台118上的氧化层也去除，并裸露出平台的外延层105为止。
接着，仍请参考图4，施以一热氧化工艺以形成平面栅极氧化层127于平台118及第一多晶硅层130上。紧接着，请参考图5A、图5B及图5C，分别图示两个垂直于沟渠115走向，但不同位置及一个平行于沟渠115的横截面示意图。
再以同步掺杂导电性杂质的第二多晶硅层140后，接着，形成一光刻胶图案142以定义平面栅极位置。沿AA’切割线的横截面示意图的光刻胶图案142，光刻胶图案142定义平面栅极于平台118的位置。而沿BB’切割线的横截面示意图，则无光刻胶图案142光掩膜。
随后，请参考图6A、图6B及图6C，以光刻胶图案142为光掩膜，进行干式蚀刻。沿AA’切割线的横截面示意图形成分立的(discrete)平面栅极于平台118上。而沿BB’切割线的横截面示意图的第二多晶硅层140已被完全移除。在第二多晶硅层140图案化，去除光刻胶图案142，再施以第一次离子注入以植入p型离子，例如，硼离子或BF2 +形成p型本体135。第一次离子注入的剂量以使p型本体135的浓度高于n-外延层105的n型浓度高1～3个数量级即可，例如1E12-1E14/cm2。注入的能量约为10keV-1000keV。接着，再施以剂量又比第一次离子注入更高1～2个数量级的剂量进行离子注入，而能量较低的第二次离子注入，注入As+或P+离子而在p型本体135的接近平面栅极氧化层127的上半部形成n+掺杂区155，离子注入的剂量约为1E13-9E15/cm2。
紧接着，请参考图7A、图7B及图7C。沉积内金属介电层185于前述工艺结果的表面上。再形成光刻胶图案186以定义接触洞(或称介层洞)的位置。请同时参考图2a的俯视图。为使栅极接触GP的导线层和源极接触SP的导线层是分开的，沿AA’切割线的介层洞187连接第二多晶硅层140，而沿BB’切割线的介层洞187连接于第一多晶硅层130及p型本体135/n+掺杂区155所组成的源极区。
接着，再进行干式蚀刻，以光刻胶图案186为光掩膜，移除裸露的内金属介电层185及平面栅极氧化层127以n-外延层105为蚀刻终止层，接着再以计时终点方式移除n+掺杂区155后停止蚀刻。去除光刻胶186，再进行第三次离子注入，将p型离子通过介层洞植入，以形成p+掺杂区165于介层洞187内的p型本体135内。随后，在800～1000℃进行退火工艺，以活化已注入的离子。
接着，沉积或溅射内金属层于介层洞187内及内金属介电层185上。内连线金属层191的形成可以溅射技术，先以溅射技术依序沉积Ti/TiN、TiNi/Ag或TiW/Al或Al等等。
接着，再图案化内连线金属层191和内连线金属层192通过介层188分别连接至源极区及第二多晶硅层140所构成的栅极区。结果请参考图8A、图8B及图8C所示的横截面示意结构图。
依据本发明的第二实施例，请参考图9，该图接续图3的工艺。再沉积第一多晶硅层130层并同步掺杂导电性杂质于沟渠115的沟渠氧化层120上，直至溢出至平台118上方。
接着，进行回蚀，以使得沟渠115内的第一多晶硅层130明显凹陷。然后，再沉积一第一氧化层137至溢出，如图10所示。然后，如图11所示，以化学机械式研磨(CMP)回蚀第一氧化层137及沟渠氧化层120，以n-外延层105为蚀刻终止层。
随后，请参考图12A、图12B及图12C，再以热氧化工艺以形成平面栅极氧化层127于所有平台上。紧接着，再全面沉积并同步掺杂导电性杂质第二多晶硅层140于平面栅极氧化层127及第一氧化层137上。
紧接着，形成光刻胶图案142，用以定义第二多晶硅层140以形成数列MOS结构。每列MOS结构垂直于沟渠115的走向。请参考图13A、图13B及图13C，再以光刻胶图案142为光掩膜，进行蚀刻以移除裸露的第二多晶硅层140，以第一氧化层137及平面栅极氧化层127为蚀刻终止层。再施以第一次离子注入，植入p型离子以形成p型本体135。第一次离子注入的剂量以使p型本体135的p型离子浓度高于n-外延层105的n型浓度高1～3个数量级即可，例如1E12-1E14/cm2。注入的能量约为10keV-1000keV。接着，再施以剂量又比第一次离子注入更高1～2个数量级的剂量进行离子注入，而能量较低的第二次n型导电型离子注入，而在p型本体135上半部形成n+掺杂区155。
紧接着，请参考图14A、图14B及图14C。沉积内金属介电层185于前述工艺结果的表面上。再形成光刻胶图案186以定义接触洞(或称介层洞)的位置。接着，再进行干式蚀刻，以光刻胶图案186为光掩膜，移除裸露的内金属介电层185及平面栅极氧化层127，以n-外延层105为蚀刻终止层，接着，再以计时终点方式移除介层洞内的n+掺杂区155后停止蚀刻。去除光刻胶186，再进行第三次离子注入，将p型离子通过介层洞植入以形成p+掺杂区于介层洞187内。随后，在800～1000℃进行退火工艺，以活化已注入的离子。
接着，沉积或溅射内连线金属层191于介层洞187内及内金属介电层185上。结果请参考图15A、图15B及图15C。内连线金属层191的形成可以溅射技术，先以溅射技术依序沉积Ti/TiN、TiNi/Ag、TiW/Al或Al等。
以上所述仅为本发明的示意性的具体实施方式，并非用以限定本发明的范围。任何本领域的技术人员，在不脱离本发明的构思和原则的前提下所作的等同变化与修改，均应属于本发明的保护范围。例如，以上的实施例是以N型VDMOS的结构及方法描述，而Ｎ型导电杂质掺杂改变为P型导电杂质掺杂，仅是一简单替换而已，因此，本发明的权利要求有关于N型VDMOS的结构及方法亦适用于P型VDMOS。

Claims (10)

1.一种沟槽型-垂直式双扩散金氧半晶体管结构，其特征在于，所述晶体管结构包含：
多个沟渠，其分别相距一平台单位且平行形成于重掺杂的n+半导体基板上的n-外延层内，该多个沟渠内具有沟渠氧化层，且形成于所述沟渠底部及侧壁，一导电性杂质掺杂的第一多晶硅层填满所述沟渠；
一平面栅极氧化层形成于所述平台及该第一多晶硅层上；
一导电性杂质掺杂的第二多晶硅层，其形成于该平面栅极氧化层上，该第二多晶硅层及其下的平面栅极氧化层被图案化，以形成多个MOS结构于所述平台上；
多个p型本体-n+离子注入区注入于所述MOS结构两侧的平台下方的n-外延层内；
一内金属介电层，其形成于第二多晶硅层及所述平台上，该内金属介电层还包含多列分立的源极连接介层洞形成于其中，用以连接该第一多晶硅层及p型本体，及多列栅极连接介层洞，用于连接该第二多晶硅层；及
一内连线金属层，其形成于该内金属介电层上并填满所述介层洞，该内连线金属层并且被图案化为栅极连接内连线及源极连接内连线；
一第二金属层形成于该n+半导体基板的背面作为漏极。
2.如权利要求1所述的沟槽型-垂直式双扩散金氧半晶体管结构，其特征在于，所述晶体管结构还包含p+离子注入区注入于所述介层洞，其中的源极连接介层洞底部连接p型本体。
3.如权利要求2所述的沟槽型-垂直式双扩散金氧半晶体管结构，其特征在于，上述的源极连接介层洞同时用于连接n+离子注入区及所述p+离子注入区。
4.如权利要求1所述的沟槽型-垂直式双扩散金氧半晶体管结构，其特征在于，上述的源极连接介层洞和栅极连接介层洞分属不同列。
5.一种沟槽型-垂直式双扩散金氧半晶体管结构，其特征在于，所述金氧半晶体管结构包含：
多个沟渠，其分别相距一平台单位且平行形成于重掺杂的n+半导体基板上的n-外延层内，该多个沟渠内具有沟渠氧化层且形成于所述沟渠底部及侧壁，一导电性杂质掺杂的第一多晶硅层形成于所述沟渠内，所述沟渠再被一第一氧化层所填满；
一平面栅极氧化层形成于所述平台上；
一导电性杂质掺杂的第二多晶硅层形成于该平面栅极氧化层上，该第二多晶硅层及其下的平面栅极氧化层被图案化，以形成垂直于所述沟渠走向的多列MOS结构；
一内金属介电层形成于第二多晶硅层及平台上，该内金属介电层还包含多列分立的源极连接介层洞形成于其中，用以连接第一多晶硅层及p型本体；及
一内连线金属层形成于该内金属介电层上并填满所述介层洞；
一第二金属层形成于该n+半导体基板的背面作为漏极。
6.如权利要求5所述的沟槽型-垂直式双扩散金氧半晶体管结构，其特征在于，所述晶体管结构还包含p+离子注入区注入于所述介层洞底部以连接p型本体。
7.如权利要求6所述的沟槽型-垂直式双扩散金氧半晶体管结构，其特征在于，上述的源极连接介层同时用于连接n+离子注入区及该p+离子注入区。
8.如权利要求5所述的沟槽型-垂直式双扩散金氧半晶体管结构，其特征在于，所述晶体管结构还包含栅极连接于每列第二多晶硅层的一端。
9.一种沟槽型-垂直式双扩散金氧半晶体管的制造方法，其特征在于，所述制造方法包含以下步骤:
形成多个沟渠，其分别相距一平台单位平行形成于重掺杂的n+半导体基板上的n-外延层内；
形成沟渠氧化层于所述沟渠的侧壁、底部及平台上；
形成导电的第一多晶硅层于所述沟渠至溢出；
施以回蚀工艺，以移除平台上的所述第一多晶硅层及沟渠氧化层；
施以热氧化工艺以形成一平面栅极氧化层；
形成导电的第二多晶硅层于该平面栅极氧化层上；
图案化该第二多晶硅层，以形成多个MOS结构于分立的平台上；
施以第一次离子注入技术，以形成p型本体于所述MOS结构两侧的平台下；
施以第二次离子注入技术，以形成n+离子注入区于所述p型本体的上部；
全面形成内金属介电层以覆盖包含上述的第二多晶硅层、第一多晶硅层的表面上；
图案化该内金属介电层以形成源极接触的介层洞、栅极接触的介层洞；
施以第三次离子注入技术以形成p+离子注入区于所述介层洞底部；
形成内连线金属层及介层；
图案化该内连线金属层以形成源极连接线与栅极连接线；
形成漏极于该重掺杂的n+半导体基板的背面。
10.一种沟槽型-垂直式双扩散金氧半晶体管的制造方法，其特征在于，所述制造方法包含以下步骤
形成多个沟渠分别相距一平台单位平行形成于重掺杂的n+半导体基板上的n-外延层内；
形成沟渠氧化层于所述沟渠的侧壁、底部及平台上；
形成导电的第一多晶硅层于所述沟渠至溢出；
施以回蚀工艺，以移除平台上的所述第一多晶硅层，并明显凹陷于所述沟渠内；
形成一氧化层于上述结果的表面；
施以回蚀工艺以移除平台上的该氧化层及该沟渠氧化层；
施以热氧化工艺以形成一平面栅极氧化层；
形成导电的第二多晶硅层于该平面栅极氧化层上；
图案化该第二多晶硅层，以形成多列MOS结构，所述列MOS结构走向垂直于所述沟渠走向；
施以第一次离子注入技术，以形成p型本体于所述列MOS结构两侧的平台下；
施以第二次离子注入技术，以形成n+离子注入区于所述p型本体的上部；
全面形成内金属介电层以覆盖包含上述的第二多晶硅层、第一多晶硅层的表面上；
图案化该内金属介电层以形成源极接触的介层洞；
施以第三次离子注入技术以形成p+离子注入区于所述介层洞底部；
形成内连线金属层及介层；
图案化该内连线金属层以形成源极连接线与栅极连接线；
形成漏极于该重掺杂的n+半导体基板的背面。
CN201410044043.XA 2013-06-21 2014-01-29 沟槽型‑垂直式双扩散金氧半晶体管结构及其制造方法 Active CN104241268B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102122295 2013-06-21
TW102122295A TWI572040B (zh) 2013-06-21 2013-06-21 溝槽型－垂直式雙擴散金氧半電晶體結構及其製造方法

Publications (2)

Publication Number Publication Date
CN104241268A CN104241268A (zh) 2014-12-24
CN104241268B true CN104241268B (zh) 2017-06-09

Family

ID=52110191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410044043.XA Active CN104241268B (zh) 2013-06-21 2014-01-29 沟槽型‑垂直式双扩散金氧半晶体管结构及其制造方法

Country Status (3)

Country Link
US (2) US20140374818A1 (zh)
CN (1) CN104241268B (zh)
TW (1) TWI572040B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929241B2 (en) * 2016-02-03 2018-03-27 Infineon Technologies Americas Corp. Semiconductor device structure for improved performance and related method
DE102017120943B4 (de) 2017-09-11 2019-05-09 Infineon Technologies Austria Ag Verfahren zur Herstellung eines MOSFETs
CN111146288A (zh) * 2018-11-06 2020-05-12 无锡华润上华科技有限公司 一种半导体器件及其制造方法
US11164813B2 (en) * 2019-04-11 2021-11-02 Cree, Inc. Transistor semiconductor die with increased active area
CN116936634A (zh) * 2022-04-07 2023-10-24 艾科微电子(深圳)有限公司 半导体装置及其制造方法
CN117637446A (zh) * 2024-01-26 2024-03-01 粤芯半导体技术股份有限公司 一种半导体器件制作方法及半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1291926A2 (en) * 2001-09-07 2003-03-12 Power Integrations, Inc. High-voltage semiconductor devices
TW200849490A (en) * 2007-06-15 2008-12-16 Nanya Technology Corp Method for forming a recess vertical transistor
CN101521204A (zh) * 2008-02-28 2009-09-02 海力士半导体有限公司 具有垂直沟道晶体管的半导体器件及其制造方法
TW200945577A (en) * 2008-04-16 2009-11-01 United Microelectronics Corp Vertical double-diffusion metal-oxide-semiconductor transistor device
CN102403352A (zh) * 2010-09-14 2012-04-04 无锡华润上华半导体有限公司 一种mos晶体管
TWI369780B (en) * 2008-04-10 2012-08-01 Hynix Semiconductor Inc Semiconductor device having vertical pillar transistors and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4398185B2 (ja) * 2003-06-24 2010-01-13 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ
US8384150B2 (en) * 2005-11-29 2013-02-26 Rohm Co., Ltd. Vertical double diffused MOS transistor with a trench gate structure
JP5065589B2 (ja) * 2005-11-29 2012-11-07 ローム株式会社 半導体装置および半導体装置の製造方法
US8928075B2 (en) * 2011-08-04 2015-01-06 Texas Instruments Incorporated Power integrated circuit including series-connected source substrate and drain substrate power MOSFETs

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1291926A2 (en) * 2001-09-07 2003-03-12 Power Integrations, Inc. High-voltage semiconductor devices
TW200849490A (en) * 2007-06-15 2008-12-16 Nanya Technology Corp Method for forming a recess vertical transistor
CN101521204A (zh) * 2008-02-28 2009-09-02 海力士半导体有限公司 具有垂直沟道晶体管的半导体器件及其制造方法
TWI369780B (en) * 2008-04-10 2012-08-01 Hynix Semiconductor Inc Semiconductor device having vertical pillar transistors and method for manufacturing the same
TW200945577A (en) * 2008-04-16 2009-11-01 United Microelectronics Corp Vertical double-diffusion metal-oxide-semiconductor transistor device
CN102403352A (zh) * 2010-09-14 2012-04-04 无锡华润上华半导体有限公司 一种mos晶体管

Also Published As

Publication number Publication date
US20140374818A1 (en) 2014-12-25
TW201501298A (zh) 2015-01-01
US20160329413A1 (en) 2016-11-10
US10529844B2 (en) 2020-01-07
TWI572040B (zh) 2017-02-21
CN104241268A (zh) 2014-12-24

Similar Documents

Publication Publication Date Title
CN104241268B (zh) 沟槽型‑垂直式双扩散金氧半晶体管结构及其制造方法
US7989887B2 (en) Trench MOSFET with trenched floating gates as termination
US8525255B2 (en) Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination
US8587054B2 (en) Trench MOSFET with resurf stepped oxide and diffused drift region
US8373225B2 (en) Super-junction trench MOSFET with Resurf stepped oxides and split gate electrodes
CN105826205B (zh) 沟槽栅功率器件的制造方法及结构
CN103456791A (zh) 沟槽功率mosfet
CN107564908A (zh) 具有背对背场效应晶体管的双向开关
CN110620152A (zh) 沟槽式金属氧化物半导体场效应管
CN104282645A (zh) 沟渠式功率半导体器件及其制作方法
CN106024630B (zh) 沟槽栅功率器件的制造方法及结构
CN109119477A (zh) 沟槽栅mosfet及其制造方法
CN108091573A (zh) 屏蔽栅沟槽mosfet esd结构及其制造方法
CN111540685A (zh) 超级结器件的制造方法
CN113053738A (zh) 一种分裂栅型沟槽mos器件及其制备方法
CN106129105B (zh) 沟槽栅功率mosfet及制造方法
US8759910B2 (en) Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination
CN106571394A (zh) 功率器件及其制造方法
CN109148569A (zh) 沟槽型双层栅mosfet及其制造方法
CN111900089B (zh) 超级结器件的制造方法
CN104241363B (zh) 沟渠式mos整流元件及其制造方法
CN103730493A (zh) 一种半导体功率器件的结构
CN111900090B (zh) 超级结器件的制造方法
CN104241283B (zh) 双沟渠式整流器及其制造方法
CN107785427A (zh) 垂直双扩散金属氧化物半导体器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant