JP5065589B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5065589B2 JP5065589B2 JP2005344201A JP2005344201A JP5065589B2 JP 5065589 B2 JP5065589 B2 JP 5065589B2 JP 2005344201 A JP2005344201 A JP 2005344201A JP 2005344201 A JP2005344201 A JP 2005344201A JP 5065589 B2 JP5065589 B2 JP 5065589B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- metal silicide
- mos transistor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
図3は、トレンチゲート構造が採用された縦型二重拡散MOSFET(Vertical Double diffused Metal Oxide Semiconductor Field Effect Transistor:VDMOSFET)を図解的に示す斜視図である。
N+型領域104には、複数のトレンチ106が、互いにほぼ平行をなして、それぞれP+型領域105に向けて延びるストライプ状に形成されている。各トレンチ106は、N+型領域104およびその下方のP−型層103を貫通し、それぞれの最深部がN−型層102に達している。そして、各トレンチ106内には、ゲート絶縁膜107を介して、N型不純物が高濃度にドープされたポリシリコンからなるゲート電極108が埋設されている。
一方、N+型基板101の裏面(N−型層102が形成されている側と反対側の面)には、ドレイン電極110が形成されている。このドレイン電極110とソース電極との間に適当な大きさの電圧を印加しつつ、ゲート電極配線の電位を制御することにより、P−型層103におけるゲート絶縁膜107との界面近傍にチャネルを形成して、ドレイン電極110とソース電極との間に電流を流すことができる。
タングステンシリサイド膜109は、W−CVDとWエッチバック(もしくはW−CMP)との各プロセスを併用することにより、ゲート電極108上に選択的に形成することができる。しかし、タングステンシリサイド膜109がN+型領域104よりも厚く形成されると(タングステンシリサイド膜109の底面がN+型領域104の底面よりも低くなると)、VDMOSFETのしきい値電圧が設計値とずれてしまうため、タングステンシリサイド膜109はN+型領域104よりも薄く形成しなければならず、そのためのプロセス制御が難しいという問題がある。
また、半導体基板上に第2金属シリサイド膜が形成されているので、たとえば、複数のゲート電極がストライプ状に形成される構成において、それらのゲート電極間のソース領域に隣接し、第2金属シリサイド膜を介して電気的に導通される領域(ゲート電極が形成されていない領域、後述する実施形態におけるP+型領域)にソース電極とのコンタクトを設ければ、ソース領域にソース電極とのコンタクトを設けなくても、ソース電極とソース領域との電気的な接続を達成することができる。その結果、ゲート電極間(トレンチ間)の距離を短縮して、縦型二重拡散MOSトランジスタの微細化を達成することができる。
また、プレーナ型MOSトランジスタ用ゲート電極の側面にサイドウォールを形成するために、たとえば、半導体基板上に窒化シリコン膜を形成し、これをドライエッチングにより除去すると、縦型二重拡散MOSトランジスタ用ゲート電極の側面にも窒化シリコン膜が残るが、プレーナ型MOSトランジスタ用ゲート電極の側面にサイドウォールを有する構成であれば、その縦型二重拡散MOSトランジスタ用ゲート電極の側面に残る窒化シリコン膜を除去する工程を省略することができる。さらに、縦型二重拡散MOSトランジスタ用ゲート電極上のみに金属シリサイド膜を有する構成では、それ以外の部分に金属膜が形成されないようにマスキングを施す必要を生じるが、半導体基板上およびプレーナ型MOSトランジスタ用ゲート電極上に金属シリサイド膜を有する構成では、半導体基板上の全面に金属膜を形成し、その後シリコンと未反応な金属膜を除去すればよく、マスキングのためのリソグラフィ工程などを不要とすることができる。そのため、プレーナ型MOSトランジスタおよびトレンチゲート構造の縦型二重拡散MOSトランジスタが混載された半導体装置の製造工程を簡略化することができる。
請求項3記載の発明は、前記ソース領域には前記ソース電極とのコンタクトが無い、請求項1または2に記載の半導体装置である。
請求項4記載の発明は、N型の前記半導体基板の表層部にP型領域が形成されており、前記P型領域の表層部にN型の前記ソース領域およびP型の前記隣接領域が形成されており、前記トレンチが前記ソース領域および前記P型領域を貫通し、最深部が前記半導体基板に達するように形成されている、請求項1〜3のいずれか一項に記載の半導体装置である。
請求項5記載の発明は、前記第2金属シリサイド膜上に形成された層間絶縁膜をさらに含み、前記隣接領域上において前記層間絶縁膜にコンタクト孔が形成されており、前記コンタクト孔を介して前記ソース電極が前記第2金属シリサイド膜に接続されている、請求項1〜4のいずれか一項に記載の半導体装置である。
請求項8記載の発明は、前記ソース領域には前記ソース電極とのコンタクトを設けない、請求項6または7に記載の半導体装置の製造方法である。
図1は、この発明の一実施形態に係る半導体装置の構造を示す図解的な断面図である。この半導体装置は、N−型の半導体基板11上に、複数のVDMOSFET12が形成されるVDMOS形成領域13と、プレーナ型のNMOSFET14およびPMOSFET15が形成されるCMOS形成領域16とを有している。
ゲート電極27のトレンチ25外に突出した部分の側面には、その全周を取り囲むように、窒化シリコンからなるサイドウォール29が形成されている。
また、N+型領域24および図示しないP+型領域上には、金属シリサイド膜31が形成されている。そして、金属シリサイド膜31上には、図示しないが、層間絶縁膜を介してソース電極が形成されている。金属シリサイド膜31が形成されることにより、N+型領域24とP+型領域とが電気的に導通され、それらを同電位に保つことができる。そのため、P+型領域の層間絶縁膜にコンタクト孔を形成し、このコンタクト孔を介してソース電極をP+型領域に接続させれば、N+型領域24上にソース電極とのコンタクトを設けなくても、ソース電極とN+型領域24との電気的な接続を達成することができる。その結果、トレンチ25間の距離を短縮して、VDMOSFET12のさらなる微細化を達成することができる。
NMOSFET14が形成される素子形成領域42には、半導体基板11の表層部に、P−型ウエル44が形成されている。このP−型ウエル44の表層部には、チャネル領域45を挟んで、N+型のソース領域46およびドレイン領域47が形成されている。そして、チャネル領域45上には、ゲート絶縁膜(酸化膜)48が形成され、このゲート絶縁膜48上に、N+型に制御(N型不純物がドープ)されているポリシリコンからなるゲート電極49が形成されている。ゲート電極49の側面には、その周囲を取り囲むように、窒化シリコンからなるサイドウォール50が形成されている。
図2A〜2Uは、前記の半導体装置の製造方法を工程順に示す図解的な断面図である。
次に、図2Bに示すように、CVD(化学的気相成長)法によって、パッド酸化膜61の全面を被覆する窒化シリコン膜62が形成される。
続いて、図2Cに示すように、窒化シリコン膜62の表面に、レジスト膜63のパターンが形成される。このレジスト膜63は、LOCOS酸化膜21,41に対応する開口64を有し、残余の部分を被覆するものである。この後、レジスト膜63をマスクとして、ドライエッチングが行われ、パッド酸化膜61および窒化シリコン膜62がパターニングされる。このパターニング後に、レジスト膜63は除去される。
その後、図2Eに示すように、窒化シリコン膜62およびLOCOS酸化膜21,41上に、トレンチ25に対応する開口65を有するレジスト膜66が形成される。そして、レジスト膜66をマスクとして、ドライエッチングが行われることにより、パッド酸化膜61および窒化シリコン膜62が選択的に除去される。
次に、図2Gに示すように、窒化シリコン膜62を耐酸化性マスクとした熱酸化により、トレンチ25の内面全面(内底面および内側面)に犠牲酸化膜が一旦形成され、その犠牲酸化膜が除去された後、熱酸化が再び行われることにより、トレンチ25の内面全面にゲート絶縁膜26が形成される。犠牲酸化膜を一旦形成することにより、トレンチ25の内面を滑らかにすることができ、その後の熱酸化により、ゲート絶縁膜26を高品質に形成することができる。
その後、図2Iに示すように、窒化シリコン膜62およびLOCOS酸化膜21,41上のポリシリコン67が除去される。すなわち、ポリシリコン67は、トレンチ25およびこのトレンチ25に連通する窒化シリコン膜62の開口内にのみ残され、それ以外の部分がすべて除去される。
そして、図2Oに示すように、半導体基板11上に、素子形成領域42を露出させる開口75を有するレジスト膜76が形成される。そして、そのレジスト膜76の開口75からP−型ウエル44の表層部に、ソース領域46およびドレイン領域47の形成のためのN型不純物イオンが注入される。N型不純物イオンの注入後に、レジスト膜76は除去される。
続いて、熱処理が行われる。この熱処理により、たとえば、半導体基板11上にチタン膜が形成されている場合には、そのチタン膜と半導体基板11の表面およびゲート電極27,49,56の表面との界面にTi2Siが形成される。その後、半導体基板11の表面に硫酸過水(硫酸と過酸化水素水との混合液)が供給されて、半導体基板11からシリコンと未反応の金属膜85が除去される。これにより、金属膜85と半導体基板11の表面およびゲート電極27,49,56の表面との界面のみに、シリコンと反応した金属膜85のみが残る。そして、2度目の熱処理が行われ、この熱処理により、金属シリサイド膜30,31,58が形成される。たとえば、半導体基板11上にチタン膜が形成された場合には、半導体基板11の表面およびゲート電極27,49,56の表面のTi2SiがTiSi2に変化し、それらの表面にチタンシリサイド膜が形成される。こうして、図1に示す構造の半導体装置が得られる。
12 VDMOSFET
14 NMOSFET
15 PMOSFET
25 トレンチ
27 ゲート電極(縦型二重拡散MOSトランジスタ用ゲート電極)
29 サイドウォール
30 金属シリサイド膜
31 金属シリサイド膜
49 ゲート電極
50 サイドウォール(プレーナ型MOSトランジスタ用ゲート電極)
56 ゲート電極
57 サイドウォール(プレーナ型MOSトランジスタ用ゲート電極)
58 金属シリサイド膜
Claims (8)
- トレンチゲート構造の縦型二重拡散MOSトランジスタを有する半導体装置であって、
半導体基板と、
この半導体基板にストライプ状に形成された複数のトレンチと、
このトレンチ内に配置され、前記半導体基板の表面から突出したゲート電極と、
このゲート電極の側面に形成されたサイドウォールと、
前記ゲート電極の表面に形成された第1金属シリサイド膜と、
前記半導体基板の表面に形成された第2金属シリサイド膜と、
ソース電極とを含み、
前記半導体基板は、前記複数のトレンチの間に形成されたソース領域と、前記複数のトレンチおよび前記ソース領域に隣接する前記ソース領域と逆導電型の導電性を有する隣接領域とを有し、
前記隣接領域は、前記ソース領域と前記複数のトレンチとが交互に配置される方向に連続して配置されており、
前記複数のトレンチは、前記隣接領域に向かって延びており、
前記第2金属シリサイド膜は、前記ソース領域および前記隣接領域上に形成されていて、前記ソース領域および前記隣接領域を電気的に導通しており、
前記ゲート電極間の距離を短縮するために、前記ソース電極が、前記隣接領域に設けられたコンタクトを介して前記第2金属シリサイド膜に電気的に接続されることにより、前記第2金属シリサイド膜を介して前記ソース領域に電気的に接続されている
ことを特徴とする、半導体装置。 - プレーナ型MOSトランジスタおよびトレンチゲート構造の縦型二重拡散MOSトランジスタを有する半導体装置であって、
縦型二重拡散MOSトランジスタが形成された第1領域、およびプレーナ型MOSトランジスタが形成された第2領域を有する半導体基板と、
この半導体基板の前記第1領域にストライプ状に形成された複数のトレンチと、
このトレンチ内に配置され、前記半導体基板の表面から突出した縦型二重拡散MOSトランジスタ用ゲート電極と、
前記半導体基板上の前記第2領域に形成されたプレーナ型MOSトランジスタ用ゲート電極と、
前記縦型二重拡散MOSトランジスタ用ゲート電極および前記プレーナ型MOSトランジスタ用ゲート電極の側面に形成されたサイドウォールと、
前記縦型二重拡散MOSトランジスタ用ゲート電極の表面に形成された第1金属シリサイド膜と、
前記第1領域において前記半導体基板の表面に形成された第2金属シリサイド膜と、
前記プレーナ型MOSトランジスタ用ゲート電極の表面に形成された第3金属シリサイド膜と、
前記第2領域において前記半導体基板の表面に形成された第4シリサイド膜と、
前記縦型二重拡散MOSトランジスタのソース電極とを含み、
前記半導体基板は、前記第1領域において前記複数のトレンチの間に形成されたソース領域と、前記複数のトレンチおよび前記ソース領域に隣接する前記ソース領域と逆導電型の導電性を有する隣接領域とを有し、
前記隣接領域は、前記ソース領域と前記複数のトレンチとが交互に配置される方向に連続して配置されており、
前記複数のトレンチは、前記隣接領域に向かって延びており、
前記第2金属シリサイド膜は、前記ソース領域および前記隣接領域上に形成されていて、前記ソース領域および前記隣接領域を電気的に導通しており、
前記縦型二重拡散MOSトランジスタ用ゲート電極間の距離を短縮するために、前記ソース電極が、前記隣接領域に設けられたコンタクトを介して前記第2金属シリサイド膜に電気的に接続されることにより、前記第2金属シリサイド膜を介して前記ソース領域に電気的に接続されている
ことを特徴とする、半導体装置。 - 前記ソース領域には前記ソース電極とのコンタクトが無い、請求項1または2に記載の半導体装置。
- N型の前記半導体基板の表層部にP型領域が形成されており、前記P型領域の表層部にN型の前記ソース領域およびP型の前記隣接領域が形成されており、前記トレンチが前記ソース領域および前記P型領域を貫通し、最深部が前記半導体基板に達するように形成されている、請求項1〜3のいずれか一項に記載の半導体装置。
- 前記第2金属シリサイド膜上に形成された層間絶縁膜をさらに含み、
前記隣接領域上において前記層間絶縁膜にコンタクト孔が形成されており、前記コンタクト孔を介して前記ソース電極が前記第2金属シリサイド膜に接続されている、請求項1〜4のいずれか一項に記載の半導体装置。 - トレンチゲート構造の縦型二重拡散MOSトランジスタを有する半導体装置を製造する方法であって、
半導体基板に複数のトレンチをストライプ状に形成する工程と、
前記トレンチ内に配置され、前記半導体基板の表面に突出するゲート電極を形成する工程と、
前記ゲート電極の側面にサイドウォールを形成する工程と、
前記サイドウォールの形成後に、前記半導体基板の表層部の前記トレンチの間にソース領域を形成する工程と、
前記複数のトレンチおよび前記ソース領域に隣接する前記ソース領域と逆導電型の導電性を有する隣接領域を、前記ソース領域と前記複数のトレンチとが交互に配置される方向に連続して配置するように形成する工程と、
前記ソース領域および隣接領域の形成後に前記ゲート電極の表面および前記半導体基板の表面に第1金属シリサイド膜および第2金属シリサイド膜をそれぞれ形成する工程と、
前記ソース領域に電気的に接続されるソース電極を形成する工程とを含み、
前記複数のトレンチは、前記隣接領域に向かって延びるように形成され、
前記第2金属シリサイド膜は、前記ソース領域および前記隣接領域上に形成されて、前記ソース領域および前記隣接領域を電気的に導通し、
前記ゲート電極間の距離を短縮するために、前記ソース電極を、前記隣接領域に設けられたコンタクトを介して前記第2金属シリサイド膜に電気的に接続することにより、前記第2金属シリサイド膜を介して前記ソース領域に電気的に接続する
ことを特徴とする、半導体装置の製造方法。 - プレーナ型MOSトランジスタおよびトレンチゲート構造の縦型二重拡散MOSトランジスタを有する半導体装置を製造する方法であって、
前記縦型二重拡散MOSトランジスタが形成される第1領域、および前記プレーナ型MOSトランジスタが形成される第2領域を有する半導体基板の前記第1領域にトレンチを形成する工程と、
前記トレンチ内に配置され、前記半導体基板の表面から突出する縦型二重拡散MOSトランジスタ用ゲート電極を形成する工程と、
前記半導体基板上の前記第2領域にプレーナ型MOSトランジスタ用ゲート電極を形成する工程と、
前記縦型二重拡散MOSトランジスタ用ゲート電極および前記プレーナ型MOSトランジスタ用ゲート電極の側面にサイドウォールを形成する工程と、
前記サイドウォールの形成後に、前記第1領域における前記半導体基板の表層部の前記トレンチの間にソース領域を形成する工程と、
前記複数のトレンチおよび前記ソース領域に隣接する前記ソース領域と逆導電型の導電性を有する隣接領域を、前記ソース領域と前記複数のトレンチとが交互に配置される方向に連続して配置するように形成する工程と、
前記ソース領域および隣接領域の形成後に、前記第1領域における前記縦型二重拡散MOSトランジスタ用ゲート電極の表面および前記半導体基板の表面に第1金属シリサイド膜および第2金属シリサイド膜をそれぞれ形成し、前記第2領域における前記プレーナ型MOSトランジスタ用ゲート電極の表面および前記半導体基板の表面に第3金属シリサイド膜および第4金属シリサイド膜をそれぞれ形成する工程と、
前記ソース領域に電気的に接続されるソース電極を形成する工程とを含み、
前記複数のトレンチは、前記隣接領域に向かって延びるように形成され、
前記第2金属シリサイド膜は、前記ソース領域および前記隣接領域上に形成されて、前記ソース領域および前記隣接領域を電気的に導通し、
前記縦型二重拡散MOSトランジスタ用ゲート電極間の距離を短縮するために、前記ソース電極を、前記隣接領域に設けられたコンタクトを介して前記第2金属シリサイド膜に電気的に接続することにより、前記第2金属シリサイド膜を介して前記ソース領域に電気的に接続する
ことを特徴とする、半導体装置の製造方法。 - 前記ソース領域には前記ソース電極とのコンタクトを設けない、請求項6または7に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005344201A JP5065589B2 (ja) | 2005-11-29 | 2005-11-29 | 半導体装置および半導体装置の製造方法 |
US11/604,889 US8384150B2 (en) | 2005-11-29 | 2006-11-28 | Vertical double diffused MOS transistor with a trench gate structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005344201A JP5065589B2 (ja) | 2005-11-29 | 2005-11-29 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007150081A JP2007150081A (ja) | 2007-06-14 |
JP5065589B2 true JP5065589B2 (ja) | 2012-11-07 |
Family
ID=38211098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005344201A Active JP5065589B2 (ja) | 2005-11-29 | 2005-11-29 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5065589B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5410055B2 (ja) * | 2007-09-27 | 2014-02-05 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
CN102034708B (zh) * | 2009-09-27 | 2012-07-04 | 无锡华润上华半导体有限公司 | 沟槽型dmos晶体管的制作方法 |
JP5882046B2 (ja) * | 2011-12-21 | 2016-03-09 | エスアイアイ・セミコンダクタ株式会社 | 半導体集積回路装置の製造方法 |
TWI572040B (zh) * | 2013-06-21 | 2017-02-21 | 竹懋科技股份有限公司 | 溝槽型-垂直式雙擴散金氧半電晶體結構及其製造方法 |
JP6967352B2 (ja) * | 2017-02-07 | 2021-11-17 | ローム株式会社 | 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物 |
CN114783953B (zh) * | 2022-06-21 | 2022-09-16 | 合肥晶合集成电路股份有限公司 | 一种半导体器件的制作方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0653514A (ja) * | 1992-08-03 | 1994-02-25 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
JPH09129868A (ja) * | 1995-10-30 | 1997-05-16 | Nec Corp | 半導体装置及びその製造方法 |
JP3337012B2 (ja) * | 1999-09-08 | 2002-10-21 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP4570806B2 (ja) * | 2001-04-11 | 2010-10-27 | セイコーインスツル株式会社 | 半導体集積回路装置の製造方法 |
JP3906184B2 (ja) * | 2003-06-11 | 2007-04-18 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
2005
- 2005-11-29 JP JP2005344201A patent/JP5065589B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007150081A (ja) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7084033B2 (en) | Method for fabricating a trench power MOSFET | |
JPH11150268A (ja) | 半導体装置及びその製造方法 | |
JP5065589B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3863516B2 (ja) | 半導体装置及びその製造方法 | |
US8384150B2 (en) | Vertical double diffused MOS transistor with a trench gate structure | |
JPH11135745A (ja) | 半導体装置及びその製造方法 | |
US20080290415A1 (en) | Semiconductor device and method for fabricating the same | |
US6475844B1 (en) | Field effect transistor and method of manufacturing same | |
US20060197148A1 (en) | Trench power moset and method for fabricating the same | |
US20070069312A1 (en) | Semiconductor device and method for fabricating the same | |
JP5065590B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR19980071638A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2003249650A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007067250A (ja) | 半導体装置の製造方法 | |
JP4887662B2 (ja) | 半導体装置およびその製造方法 | |
JP2008140922A (ja) | 半導体装置 | |
JP2005150375A (ja) | 半導体装置およびその製造方法 | |
US7094663B2 (en) | Semiconductor device and method of manufacturing the same | |
JPH1187701A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH11163325A (ja) | 半導体装置及びその製造方法 | |
US6815768B1 (en) | Semiconductor integrated circuit device incorporating memory cell transistor and logic transistor, and method of manufacturing the same | |
JPH11297987A (ja) | 半導体装置およびその製造方法 | |
JP2010067912A (ja) | 半導体装置及びその製造方法 | |
JP5280121B2 (ja) | 半導体装置およびその製造方法 | |
JP2006186180A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120810 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5065589 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |