CN114783953B - 一种半导体器件的制作方法 - Google Patents

一种半导体器件的制作方法 Download PDF

Info

Publication number
CN114783953B
CN114783953B CN202210701233.9A CN202210701233A CN114783953B CN 114783953 B CN114783953 B CN 114783953B CN 202210701233 A CN202210701233 A CN 202210701233A CN 114783953 B CN114783953 B CN 114783953B
Authority
CN
China
Prior art keywords
layer
gate
etching
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210701233.9A
Other languages
English (en)
Other versions
CN114783953A (zh
Inventor
赖国文
林子荏
林祐丞
杨智强
徐钲竤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202210701233.9A priority Critical patent/CN114783953B/zh
Publication of CN114783953A publication Critical patent/CN114783953A/zh
Application granted granted Critical
Publication of CN114783953B publication Critical patent/CN114783953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体器件的制作方法，属于半导体技术领域。所述制作方法包括：提供一衬底；在所述衬底上形成栅极氧化层；在所述衬底和所述栅极氧化层上形成栅极材料层；在所述栅极材料层上形成平坦层；刻蚀所述平坦层和所述栅极材料层，形成栅极；在所述衬底中形成源极，且所述源极位于所述栅极的一侧；以及在所述衬底中形成漏极，且所述漏极位于所述栅极的另一侧。通过本发明提供的一种半导体器件的制作方法，可提高半导体器件的性能。

Description

一种半导体器件的制作方法
技术领域
本发明属于半导体技术领域，特别涉及一种半导体器件的制作方法。
背景技术
随着半导体器件集成度的不断提高，半导体器件微小化是一个普遍趋势。且需要将多种类型的器件集成在一起进行制作，例如同一衬底上制备不同类型的晶体管，其中，高压晶体管的栅极氧化层的厚度较厚。为确保形成的栅极氧化层的准确性，在形成栅极材料层之前，先通过刻蚀形成栅极氧化层，再形成栅极材料层时，栅极材料层存在显著的高低差，在栅极制备过程中，易在栅极氧化层的两侧残留部分栅极材料层，从而导致晶体管电性异常，造成半导体器件的制作良率下降。
因此，如何获得高良率的高性能半导体器件成为亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件的制作方法，通过本发明提供的一种半导体器件的制作方法，可以避免栅极材料层残留，提高半导体器件的制作良率。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明提供一种半导体器件的制作方法，其至少包括：
提供一衬底；
在所述衬底上形成栅极氧化层；
在所述衬底和所述栅极氧化层上形成栅极材料层；
在所述栅极材料层上形成平坦层；
刻蚀所述平坦层和所述栅极材料层，形成栅极；
在所述衬底中形成源极，且所述源极位于所述栅极的一侧；以及
在所述衬底中形成漏极，且所述漏极位于所述栅极的另一侧。
在本发明一实施例中，所述平坦层的形成步骤包括：
在所述栅极材料层上形成平坦材料层；
在所述平坦材料层上形成光阻层，且所述光阻层表面平整；以及
刻蚀所述光阻层和部分所述平坦材料层，获取表面平整的所述平坦层。
在本发明一实施例中，所述光阻层和所述平坦材料层采用干法刻蚀，且刻蚀气体包括四氟化碳、氧气、六氟化硫、氯气、二氧化硫或羰基硫中的一种或几种混合。
在本发明一实施例中，所述光阻层和所述平坦材料层的刻蚀速率相同。
在本发明一实施例中，所述平坦层包括非定型碳层或类金刚石层。
在本发明一实施例中，所述半导体器件的制作方法还包括：在所述平坦层上形成抗反射层和底部抗反射层。
在本发明一实施例中，所述半导体器件的制作方法还包括：刻蚀所述抗反射层和所述底部抗反射层，定位所述栅极的位置。
在本发明一实施例中，在所述抗反射层、所述底部抗反射层、所述平坦层和所述栅极材料层的刻蚀过程中，固定所述半导体器件的位置，在刻蚀到不同层时更换刻蚀气体，以实现所述栅极的自对准。
在本发明一实施例中，所述半导体器件的制作方法还包括：在形成所述栅极后，向刻蚀腔室内通入氧气，去除所述平坦层。
在本发明一实施例中，所述氧气的流量为7000sccm~9000sccm。
本发明提供的一种半导体器件的制作方法，能够减少在形成栅极时，栅极材料层在衬底上的残留，提高半导体器件的电学性能。减少栅极在衬底上残留的现象，精准控制栅极的形状与尺寸，增加半导体器件的效能。满足在同一衬底上不同功能的半导体器件的性能，获得高质量半导体器件。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中衬底分布示意图。
图2为一实施例中浅沟槽隔离结构示意图。
图3为一实施例中阱区分布示意图。
图4为一实施例中氧化层结构示意图。
图5为一实施例中第一栅极氧化层示意图。
图6为一实施例中第二栅极氧化层示意图。
图7为一实施例中平坦材料层和光阻层结构示意图。
图8为一实施例中抗反射层和底部抗反射层结构示意图。
图9为一实施例中刻蚀到平坦层时器件结构示意图。
图10为一实施例中刻蚀到栅极材料层时器件结构示意图。
图11为一实施例中刻蚀完栅极材料层时器件结构示意图。
图12为一实施例中栅极示意图。
图13为一实施例中侧墙结构示意图。
图14为一实施例中轻掺杂区结构意图。
图15中一实施例中形成凹槽结构示意图。
图16为一实施例中应力层结构示意图。
图17为一实施例中自对准硅化物阻挡层结构示意图。
图18为一实施例中半导体器件结构示意图。
标号说明：
110衬底；1第一区域；2第二区域；120垫氧化层；130垫氮化层；140第一图案化光阻层；141凹部；142第二图案化光阻层；143第三图案化光阻层；150浅沟槽隔离结构；160第一阱区；170第二阱区；180氧化层；181第一栅极氧化层；182第二栅极氧化层；190栅极材料层；191栅极；200平坦层；201平坦材料层；202光阻层；210抗反射层；220底部抗反射层；230第四图案化光阻层；240侧墙结构；250轻掺杂区；11凹槽；260应力区；270自对准硅化物阻挡层；20绝缘层；21第一导电插塞；22第二导电插塞；23第三导电插塞。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在本发明中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，如出现术语“第一”、“第二”仅用于描述和区分目的，而不能理解为指示或暗示相对重要性。
本发明提供一种半导体器件的制作方法，在同一衬底的不同区域制备不同功能的半导体器件，且每个半导体器件具有优异性能。且本发明提供的半导体器件的制作方法，可广泛应用于各种微小半导体器件的制程中，例如应用在电源管理芯片、存储器、逻辑器件或模拟器件等。
请参阅图1所示，在本发明一实施例中，衬底110例如包括第一区域1和第二区域2，且在第一区域1和第二区域2内可设置多个金氧半场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOS），例如包括P型金氧半场效晶体管（Positive Channel Metal Oxide Semiconductor，PMOS）和N型金氧半场效晶体管（Negative Channel Metal Oxide Semiconductor，NMOS），且PMOS晶体管和NMOS晶体管交错排列。通过在同一衬底的不同区域制备半导体器件，提高生产效率，降低生产成本。
请参阅图1所示，在本发明一实施例中，首先提供衬底110，且衬底110可以为任意适于形成的材料，例如为硅片、锗衬底、硅锗、绝缘体上硅或绝缘体上层叠硅等。本发明并不限制衬底110的种类和厚度，在本实施例中，衬底110例如选择硅片进行阐述，且衬底110例如为P型硅片，衬底110例如包括第一区域1和第二区域2。其中，第一区域1例如设置器件内部使用的MOS晶体管，工作电压较低，第二区域2例如设置高压MOS晶体管（HV MOS）。在本实施例中，以第一区域1包括一个PMOS晶体管和NMOS晶体管以及第二区域2包括一个PMOS晶体管和NMOS晶体管为例进行阐述，且PMOS晶体管和NMOS晶体管交替分布，PMOS晶体管和NMOS晶体管之间通过浅沟槽隔离结构进行隔离。
请参阅图1至图2所示，在本发明一实施例中，在衬底110上形成多个浅沟槽隔离结构150，具体地，在衬底110上形成垫氧化层120，且垫氧化层120例如为致密的氧化硅等材料，垫氧化层120例如可以通过热氧化法、原位水汽生长法或化学气相沉积（ChemicalVapor Deposition，CVD）等方法制备。在垫氧化层120上形成垫氮化层130，且垫氮化层130例如为氮化硅或氮化硅和氧化硅的混合物，垫氮化层130可通过化学气相淀积等方法形成。在形成浅沟槽隔离结构过程中，垫氧化层120可以改善衬底110与垫氮化层130之间的应力，同时可在进行离子注入形成阱区时，保护衬底110，防止衬底110被高能量离子损伤。在垫氮化层130上形成第一图案化光阻层140，第一图案化光阻层140上设置多个凹部141，凹部141用来定义浅沟槽隔离结构150的位置，且凹部141暴露出垫氮化层130。
请参阅图1至图2所示，在本发明一实施例中，在形成第一图案化光阻层140后，以第一图案化光阻层140为掩膜，例如使用干法刻蚀向衬底110的方向进行刻蚀，形成浅沟槽，且刻蚀气体例如可以是氯气（Cl2）、三氟甲烷（CHF3）、二氟甲烷（CH2F2）、三氟化氮（NF3）、六氟化硫（SF6）、溴化氢（HBr）或氮气（N2）等中的一种或几种混合。在浅沟槽内例如通过热氧化法在浅沟槽内形成一内衬氧化层（图中未显示），以修复在形成浅沟槽的过程中的刻蚀损伤，减少半导体器件漏电情况。在浅沟槽内例如通过高密度等离子体化学气相淀积（HighDensity Plasma CVD，HDP-CVD）或高深宽比化学气相淀积（High Aspect Ratio ProcessCVD，HARP-CVD）等方式沉积隔离介质，且隔离介质例如为氧化硅等绝缘物质。在隔离介质沉积完成后，例如通过化学机械抛光（Chemical Mechanical Polishing，CMP）工艺平坦化隔离介质和垫氮化层130，形成浅沟槽隔离结构150，且浅沟槽隔离结构150高于垫氧化层120。
请参阅图3所示，在本发明一实施例中，在浅沟槽隔离结构150制备完成后，对衬底110进行离子注入，以形成不同的阱区。首先，以高注入能量注入比衬底110浓度高的掺杂区，即在衬底110内形成第一阱区160。在形成NMOS晶体管的区域以高注入能量注入比第一阱区160浓度高的掺杂离子，以形成第二阱区170，且第二阱区170位于部分第一阱区160上。在本实施例中，第一阱区160和第二阱区170的类型不同，其中，第一阱区160例如设置为N型深阱，掺杂离子为磷（P）、砷（As）或铝（Al）等，第二阱区170例如设置为P型深阱，掺杂离子为硼（B）或镓（Ga）等。在第一阱区160和第二阱区170形成后，对在第一阱区160和第二阱区170进行快速热退火制程（Rapid Thermal Anneal，RTA）在本实施例中，退火温度例如为1000~1400℃，退火时间例如为1h~3h，且退火制程是在惰性气体氛围下进行，例如在氮气氛围下进行。通过退火制程，使得第一阱区160和第二阱区170的离子注入至合适深度，同时提高半导体器件的抗雪崩击穿能力。
请参阅图3至图4所示，在本发明一实施例中，在第一阱区160和第二阱区170形成之后，去除垫氧化层120。在本实施例中，例如采用湿法刻蚀去除垫氧化层120，且湿法刻蚀液例如选用氢氟酸，在常温下进行刻蚀。在其他实施例中，也可采用其他刻蚀方式，根据具体的制作要求进行选择。去除垫氧化层120后，在衬底110上形成氧化层180，且氧化层180在第一区域1和第二区域2的厚度不同，氧化层180在第二区域2的厚度例如为50nm~75nm，氧化层180在第一区域1的厚度例如为氧化层180在第二区域2的厚度的三分之一至三分之二。在本实施例中，氧化层180例如通过原子层沉积法（Atomic Layer Deposition，ALD）、金属有机气相沉积法（Metal-Organic Chemical Vapor Deposition，MOCVD）化学气相沉积法或物理气相沉积法（Physical Vapor Deposition，PVD）等方法形成，氧化层180例如为氧化铪（HfO2）、氮氧化铪（HfON）、氧化锆（ZrO2）或一氧化铝（AlO）等高介电常数介质材料。在本实施例中，例如先沉积高介电常数介质材料，在沉积完成后，分别对第一区域1和第二区域2进行图案化并刻蚀，分别形成制作要求厚度的氧化层180。在其他实施例中，也可以先在第一区域1沉积氧化层180，再在第二区域2沉积氧化层180，且沉积的氧化层180的厚度不同。
请参阅图5至图6所示，在本发明一实施例中，在氧化层180形成后，对氧化层180进行刻蚀以形成栅极氧化层，且栅极氧化层包括第一栅极氧化层181和第二栅极氧化层182。具体地，例如采用湿法刻蚀去除部分氧化层180，且湿法刻蚀液例如选用氢氟酸，在常温下进行刻蚀。在其他实施例中，也可采用其他刻蚀方式，根据具体的制作要求进行选择。具体地，在第二区域2形成第二图案化光阻层142，对第一区域1的氧化层180进行刻蚀，在第一区域1上形成第一栅极氧化层181，后去除第二图案化光阻层142。在第一区域1形成第三图案化光阻层143，对第二区域2的氧化层180进行刻蚀，在第二区域2上形成第二栅极氧化层182，然后去除第三图案化光阻层143，以在第一区域1和第二区域2形成不同厚度的第一栅极氧化层181和第二栅极氧化层182。以满足在同一衬底上，同时制备不同压力要求的半导体器件。
请参阅图7所示，在本发明一实施例中，在形成第一栅极氧化层181和第二栅极氧化层182后，在第一栅极氧化层181、第二栅极氧化层182、衬底110以及浅沟槽隔离结构150上形成栅极材料层190，且栅极材料层190的厚度例如为10nm~300nm，在其他实施例中，栅极材料层190的厚度可根据制作要求进行选择。在本实施例中，栅极材料层190例如通过化学气相沉积或原子层沉积法等方法制备，且栅极材料层190例如为多晶硅、钨、氮化钨或硅化钨等材料。且由于衬底110的表面上存在栅极氧化层和部分浅沟槽隔离结构150，因此，栅极材料层190在第一栅极氧化层181和第二栅极氧化层182的两侧形成凹陷。
请参阅图7所示，在本发明一实施例中，在形成栅极材料层190后，在栅极材料层190上形成平坦材料层201。在本实施例中，平坦材料层201例如为非定型碳（AdvancedPatterning Film，APF）或类金刚石层（Diamond-like Carbon，DLC）等与光阻刻蚀速率相同材料，具体例如为非定型碳层。在平坦材料层201形成光阻层202，且光阻层202例如通过旋涂或涂布等工艺，以使光阻层202的表面平整。在光阻层202形成后，对光阻层202和部分平坦材料层201进行刻蚀，刻蚀完成后，形成平坦层200，平坦层200远离栅极材料层190的表面位于同一水平面内。在本实施例中，例如采用干法刻蚀，且刻蚀气体例如为四氟化碳（CF4）、氧气（O2）、六氟化硫（SF6）、氯气（Cl2）、二氧化硫（SO2）或羰基硫（COS）等刻蚀气体中的一种或几种混合，且气体的流速例如为10sccm~200sccm，刻蚀时间例如为20s~300s。因光阻层202和平坦材料层201的刻蚀速率相同，通过控制刻蚀时间，确保刻蚀完成后，获得的平坦层200远离衬底110的一侧位于同一平面内。通过设置平坦材料层201，使栅极材料层190的高度差落在平坦层200，以避免高度差落在底部抗反射涂层上。通过在栅极材料层上形成平坦层，可以避免在形成栅极的过程中，避免由于高度差落在底部抗反射涂层上，因底部抗反射涂层的残留导致栅极材料层的残留，降低半导体器件的性能，从而提高半导体器件的性能。
请参阅图8所示，在本发明一实施例中，在形成平坦层200后，在平坦层200上形成抗反射层210和底部抗反射层220，其中，抗反射层210设置在平坦层200上，底部抗反射层220设置在抗反射层210上。在本实施例中，抗反射层210例如为氮氧化硅（SiON）等材料，且抗反射层210例如通过化学气相沉积法制备，底部抗反射层220例如为聚羟基苯乙烯(PHS)、甲基丙烯酸酯、丙烯酸酯或萘等有机涂层，又例如为氮化钛（TiN）以及氮氧化硅等无机材料组成，且底部抗反射层220例如通过化学气相沉积或旋涂等方式形成。其中，抗反射层210的厚度例如为10nm~200nm，底部抗反射层220的厚度例如为10nm~150nm。在底部抗反射层220上形成第四图案化光阻层230，通过刻蚀，以形成栅极。通过形成抗反射层210和底部抗反射层220，能够减少反射和驻波等问题，提高刻蚀制程的准确性。
请参阅图8至图9所示，在本发明一实施例中，以第四图案化光阻层230为掩膜，进行刻蚀，以形成栅极。在本实施例中，例如采用干法刻蚀的方法对抗反射层210和底部抗反射层220进行刻蚀，将衬底110放入刻蚀腔室内，将腔室内的压力控制在例如为7mtorr~12mtorr，向腔室内通入Cl2、O2或其组合，且气体流量例如为2sccm~150sccm，刻蚀时间例如为30~300s。控制刻蚀时间，当底部抗反射层220刻蚀完成后，将刻蚀气体更换为溴化氢（HBr）、三氟甲烷（CHF3）或其组合，且气体流量例如为30sccm~80sccm，刻蚀时间例如为30s~300s。在其他实施例中，也可选择其他刻蚀方法对抗反射层210和底部抗反射层220进行刻蚀。因栅极氧化层高度不同而形成的高度差在平坦层200已进行找平，抗反射层210和底部抗反射层220在刻蚀过程中不会存在残留，确保刻蚀图形的准确性。
请参阅图10至图11所示，在本发明一实施例中，在抗反射层210和底部抗反射层220刻蚀完成后，此时，第四图案化光阻层230也被完全刻蚀，继续进行刻蚀。以底部抗反射层220为掩膜，更换刻蚀气体，对平坦层200进行刻蚀，将腔室内的压力控制在7mtorr~12mtorr，且刻蚀气体例如为Cl2、O2或其组合，气体流量例如为30sccm~200sccm，刻蚀时间例如为30s~500s。当平坦层200刻蚀完成后，底部抗反射层220也刻蚀完全，此时，以抗反射层210为掩膜，更换刻蚀气体，对栅极材料层190进行刻蚀，以形成栅极191。具体地，在腔室内的压力控制在7mtorr~12mtorr，且刻蚀气体例如为CF4、SF6、O2或其组合，气体流量例如为5sccm~100sccm，刻蚀时间例如为30s~800s。因在刻蚀栅极材料层190时，在栅极材料层190上，不存在平坦层200、抗反射层210和底部抗反射层220的残留，因此，在刻蚀栅极材料层190层时，不会在衬底110上存在栅极材料层190残留，且减少因为防止栅极材料层残留而延长刻蚀时间，导致的栅极尺寸减小的现象，从而提高器件性能。栅极191的形成过程在同一刻蚀过程中即可完成，在刻蚀过程中，只需要一道光阻，通过自对准工艺，对刻蚀条件进行控制，即可形成形状良好的栅极191，且简化制作流程，节约制作成本。
请参阅图11至图12所示，在本发明一实施例中，在栅极191形成后，在栅极191上残留部分平坦层200。在本实施例中，当栅极材料层190刻蚀完成后，将腔室的压力控制在700mtorr~1000mtorr，向腔室内通入O2，且O2的流量例如为7000sccm~9000sccm，以去除残留的平坦层200。
请参阅图13所示，在本发明一实施例中，在栅极191形成后，在栅极191的两侧形成侧墙结构240，即侧墙结构240形成于栅极191和第一栅极氧化层181以及栅极191和第二栅极氧化层182的侧面。在本实施例中，侧墙结构240为叠层结构，其中，侧墙结构240例如包括绝缘层和应力层等，绝缘层例如为氧化硅等，应力层例如为氮化硅等。即侧墙结构240为氧化硅层/氮化硅层的叠层，以提高侧墙结构的稳定。在其他实施例中，侧墙结构240也可以为单层绝缘层或其他结构。通过将侧墙结构设置为多层结构，提高侧墙结构的绝缘性，减少漏电现象。
请参阅14所示，在本发明一实施例中，在侧墙结构240形成后，在第二阱区170中形成轻掺杂区250，且轻掺杂区250位于侧墙结构240与浅沟槽隔离结构150之间，并与侧墙结构240与浅沟槽隔离结构150相邻，以改善形成的晶体管的短沟道效应。具体地，以较低注入能量注入掺杂离子，因此，形成的轻掺杂区250位于第二阱区170靠近栅极191的一侧。其中，注入的掺杂离子例如为磷、砷或铝等N型离子，轻掺杂区250可以作为NMOS晶体管的源极或漏极。
请参阅图15至图16所示，在本发明一实施例中，在形成轻掺杂区250后，在第一阱区160上形成凹槽11，且凹槽11位于侧墙结构240与浅沟槽隔离结构150之间，并与侧墙结构240与浅沟槽隔离结构150相邻。具体地，在衬底110上形成图案化光阻层，通过干法刻蚀或湿法刻蚀第一阱区160上侧墙结构240两侧的衬底110，形成凹槽11。在本实施例中，凹槽11的侧壁呈开口多边形设置，可以扩大后续沉积应力区260与晶体管沟道区域的接触面积，提高沟道区域受到的应力作用，从而提高沟道区域内的迁移率。在凹槽11内沉积半导体材料以形成应力区260，且应力区260可以作为PMOS晶体管的源极或漏极。在本实施例中，应力区260例如为硅锗（SiGe），且SiGe为掺杂了P型杂质的SiGe。其中应力区260的形状和凹槽11形状一致，例如为多边形形状，且多边形的一边与浅沟槽隔离结构150相邻，应力区260向栅极191底部延伸，且延伸至侧墙结构240和栅极191连接处。通过设置应力区260延伸至侧墙结构240和栅极191连接处，可避免应力区260延伸至栅极191底部时，而导致的漏电流现象，同时，当应力区260未延伸至侧墙结构240和栅极191连接处时，应力区260之间的沟道区域宽度较大，载流子迁移率降低，影响半导体器件性能。因此，通过将应力区260延伸至侧墙结构240和栅极191连接处时，半导体器件的电性可以达到最好效能。在本实施例中，应力区260例如通过低温外延工艺沉积制备，采用低温外延工艺的外源气体包括锗源气体、硅源气体、氯化氢气体和氢气等，通过调整锗源气体和硅源气体的比例，调节应力区260中锗的比例，且锗的比例例如为20%~40%。通过控制锗的含量，可以减小应力区260与凹槽11内壁的晶格常数差异，减少应力区260内的缺陷。在应力区260形成后，对轻掺杂区250和应力区260进行激活，例如采用将衬底110进行快速热退火。通过快速热退火，能够修复制作过程中产生的晶格缺陷、激活掺杂离子和最小化掺杂离子扩散三者之间取得优化，进而激活应力层和轻掺杂区，且快速热退火还能减小瞬时增强扩散。
请参阅图17所示，在本发明一实施例中，在栅极191、轻掺杂区250和应力区260形成自对准硅化物阻挡层（Self-Aligned Block，SAB）270。具体地，在栅极191、轻掺杂区250和应力区260上形成金属层（图中未显示），且金属层例如为钛层（Ti）、钴层（Co）或镍层（Ni）等，然后对衬底110进行第一次退火，第一次退火的温度例如为300℃~350℃，使得金属原子与栅极191、轻掺杂区250或应力区260中的硅原子反应，形成中间硅化物层，然后通过化学溶液选择去除未反应的金属层，并对中间硅化物层进行第二次退火，第二次退火的温度比第一次退火的温度高，第二次退火的温度例如为400℃~500℃。中间硅化物层经过退火之后转化为硅化物层，也就是自对准硅化物阻挡层270。自对准硅化物阻挡层270具有良好的热稳定性，可以降低器件的电阻，其保证与后期制备的金属电极接触良好。
请参阅图18所示，在本发明一实施例中，在形成自对准硅化物阻挡层270后，在所述衬底110上形成绝缘层20，绝缘层20覆盖全部衬底110的表面，且绝缘层20例如设置为氧化硅层等绝缘物质。在形成绝缘层20后，进行平坦化工艺，且在绝缘层20上设置多个通道，且通道暴露出栅极191、轻掺杂区250以及应力区260上的自对准硅化物阻挡层270，在通道内设置金属连线，例如钨、铜或银等金属，以形成导电插塞。导电插塞包括第一导电插塞21、第二导电插塞22和第三导电插塞23，其中，第一导电插塞21设置在轻掺杂区250或应力区260上，与轻掺杂区250或应力区260上的自对准硅化物阻挡层270连接，以作为晶体管的漏极引出端。第二导电插塞22设置在栅极191上，且与栅极191上的自对准硅化物阻挡层270连接在，以作为晶体管的栅极引出端。第三导电插塞23位于轻掺杂区250或应力区260上，且与自对准硅化物阻挡层270连接，以作为晶体管的源极引出端。
综上所述，本发明提供一种半导体器件的制作方法，由于栅极氧化层造成的高度差在栅极材料层的下一层进行找平，确保在形成栅极时，无残留物，减少栅极在衬底上残留的现象，精准控制栅极的形状与尺寸，增加半导体器件的效能。满足在同一衬底上不同功能的半导体器件的性能，获得高质量半导体器件。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (8)

1.一种半导体器件的制作方法，其特征在于，包括：
提供一衬底；
在所述衬底上形成栅极氧化层；
在所述衬底和所述栅极氧化层上形成栅极材料层；
在所述栅极材料层上形成平坦层；
刻蚀所述平坦层和所述栅极材料层，形成栅极；
在所述衬底中形成源极，且所述源极位于所述栅极的一侧；以及
在所述衬底中形成漏极，且所述漏极位于所述栅极的另一侧；
其中，所述平坦层的形成步骤包括：
在所述栅极材料层上形成平坦材料层；
在所述平坦材料层上形成光阻层，且所述光阻层表面平整；
刻蚀所述光阻层和部分所述平坦材料层，获取表面平整的所述平坦层；
其中，所述光阻层和所述平坦材料层的刻蚀速率相同。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述光阻层和所述平坦材料层采用干法刻蚀，且刻蚀气体包括四氟化碳、氧气、六氟化硫、氯气、二氧化硫或羰基硫中的一种或几种混合。
3.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述平坦层包括非定型碳层或类金刚石层。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述半导体器件的制作方法还包括：在所述平坦层上形成抗反射层和底部抗反射层。
5.根据权利要求4所述的半导体器件的制作方法，其特征在于，所述半导体器件的制作方法还包括：刻蚀所述抗反射层和所述底部抗反射层，定位所述栅极的位置。
6.根据权利要求4所述的半导体器件的制作方法，其特征在于，在所述抗反射层、所述底部抗反射层、所述平坦层和所述栅极材料层的刻蚀过程中，固定所述半导体器件的位置，在刻蚀到不同层时更换刻蚀气体，以实现所述栅极的自对准。
7.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述半导体器件的制作方法还包括：在形成所述栅极后，向刻蚀腔室内通入氧气，去除所述平坦层。
8.根据权利要求7所述的半导体器件的制作方法，其特征在于，所述氧气的流量为7000sccm~9000sccm。
CN202210701233.9A 2022-06-21 2022-06-21 一种半导体器件的制作方法 Active CN114783953B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210701233.9A CN114783953B (zh) 2022-06-21 2022-06-21 一种半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210701233.9A CN114783953B (zh) 2022-06-21 2022-06-21 一种半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN114783953A CN114783953A (zh) 2022-07-22
CN114783953B true CN114783953B (zh) 2022-09-16

Family

ID=82422189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210701233.9A Active CN114783953B (zh) 2022-06-21 2022-06-21 一种半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN114783953B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621054A (ja) * 1992-04-27 1994-01-28 Natl Semiconductor Corp <Ns> 平坦化された多結晶シリコンゲートを備えた集積回路の製造方法
CN1577803A (zh) * 2003-06-30 2005-02-09 海力士半导体有限公司 制造快闪存储装置的方法
JP2007150081A (ja) * 2005-11-29 2007-06-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2008053275A (ja) * 2006-08-22 2008-03-06 Ricoh Co Ltd 半導体装置及びその製造方法
CN104347514A (zh) * 2013-07-30 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种嵌入式闪存的制作方法
CN107482008A (zh) * 2016-06-03 2017-12-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN109979947A (zh) * 2019-04-17 2019-07-05 昆山国显光电有限公司 显示装置及显示装置的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672765B1 (ko) * 2004-10-30 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 제조 방법
DE102011003232B4 (de) * 2011-01-27 2013-03-28 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Herstellverfahren für Metallgateelektrodenstrukturen mit großem ε, die durch ein Austauschgateverfahren auf der Grundlage einer verbesserten Ebenheit von Platzhaltermaterialien hergestellt sind
CN105336590B (zh) * 2014-06-05 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN105845577A (zh) * 2015-01-16 2016-08-10 中芯国际集成电路制造(上海)有限公司 半导体器件结构及其制作方法
CN114334828A (zh) * 2020-10-10 2022-04-12 长鑫存储技术有限公司 半导体器件制造方法、半导体器件及存储器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621054A (ja) * 1992-04-27 1994-01-28 Natl Semiconductor Corp <Ns> 平坦化された多結晶シリコンゲートを備えた集積回路の製造方法
CN1577803A (zh) * 2003-06-30 2005-02-09 海力士半导体有限公司 制造快闪存储装置的方法
JP2007150081A (ja) * 2005-11-29 2007-06-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2008053275A (ja) * 2006-08-22 2008-03-06 Ricoh Co Ltd 半導体装置及びその製造方法
CN104347514A (zh) * 2013-07-30 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种嵌入式闪存的制作方法
CN107482008A (zh) * 2016-06-03 2017-12-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN109979947A (zh) * 2019-04-17 2019-07-05 昆山国显光电有限公司 显示装置及显示装置的制备方法

Also Published As

Publication number Publication date
CN114783953A (zh) 2022-07-22

Similar Documents

Publication Publication Date Title
US10297511B2 (en) Fin-FET device and fabrication method thereof
US11823949B2 (en) FinFet with source/drain regions comprising an insulator layer
CN110797262B (zh) 半导体器件及其形成方法
CN116525614B (zh) 一种半导体器件及其制作方法
US20230411204A1 (en) Semiconductor device and manufacturing method thereof
US11991936B2 (en) Method of forming a FinFET device
CN110364483B (zh) 半导体结构及其形成方法
US11616133B2 (en) Fin field-effect transistor device and method
CN108573910B (zh) 半导体结构及其形成方法
CN114783953B (zh) 一种半导体器件的制作方法
US20220262925A1 (en) Nano-Fet Semiconductor Device and Method of Forming
CN109950205B (zh) 半导体结构及其形成方法
CN113745111B (zh) 半导体器件及其形成方法
US11688807B2 (en) Semiconductor device and methods of forming
US11824099B2 (en) Source/drains in semiconductor devices and methods of forming thereof
US20230163198A1 (en) Nano-fet semiconductor device and method of forming
TWI831182B (zh) 製造半導體裝置的方法
US20230369428A1 (en) Under epitaxy isolation structure
US20230008994A1 (en) Semiconductor device with dielectric layer and method of forming the same
US20230411219A1 (en) Semiconductor structure and method for manufacturing the same
US20230155004A1 (en) Transistor source/drain contacts and methods of forming the same
US20230369452A1 (en) Semiconductor device structure and methods of forming the same
US20240021619A1 (en) Finfet device and method
US20230260836A1 (en) Contact features of semiconductor device and method of forming same
CN108573923B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant