JP5882046B2 - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP5882046B2
JP5882046B2 JP2011280118A JP2011280118A JP5882046B2 JP 5882046 B2 JP5882046 B2 JP 5882046B2 JP 2011280118 A JP2011280118 A JP 2011280118A JP 2011280118 A JP2011280118 A JP 2011280118A JP 5882046 B2 JP5882046 B2 JP 5882046B2
Authority
JP
Japan
Prior art keywords
type
region
forming
mos transistor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011280118A
Other languages
English (en)
Other versions
JP2013131632A (ja
Inventor
志昌 南
志昌 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2011280118A priority Critical patent/JP5882046B2/ja
Priority to TW101147459A priority patent/TWI529858B/zh
Priority to CN201210555128.5A priority patent/CN103178013B/zh
Priority to KR1020120149283A priority patent/KR101873600B1/ko
Priority to US13/721,228 priority patent/US8574974B2/en
Publication of JP2013131632A publication Critical patent/JP2013131632A/ja
Application granted granted Critical
Publication of JP5882046B2 publication Critical patent/JP5882046B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Description

本発明は、同極ゲートを有した低耐圧の横型ＭＯＳトランジスと高耐圧の横型ＭＯＳトランジスタおよび縦型トレンチＭＯＳＦＥＴを混載した半導体装置の製造方法に関する。
近年、多種多様な携帯機器が流通するようになり、それらを動作させるための電源には高エネルギー密度を有し、メモリー効果が発生しないＬｉイオン電池が多用されている。それに伴い、Ｌｉイオン電池の過充電、過放電を検出する保護用ＩＣも必須となっている。例えば、携帯電話向けのＬｉイオン電池は、３．６Ｖ程度の電池電圧となるが、充電する際は２０Ｖ以上の電圧がかかる事もあり、保護用ＩＣとしては高耐圧を有する素子を含むことが要求される。
このような保護用ＩＣの仕様を満たすことができるＣＭＯＳトランジスタプロセスは、低耐圧に適したＭＯＳトランジスタおよび高耐圧に適したＭＯＳトランジスタを形成できる必要がある。なぜなら、高耐圧素子はその仕様を満たす為には素子サイズをある程度大きくする必要があるので、ＩＣの全体を高耐圧素子で構成した場合、最終的なチップサイズが増大し、コスト競争力のないＩＣとなり、市場の価格に対する要求を満たすことは困難になってしまうからである。その為、高電圧が印加される回路部分にのみ高耐圧素子を使用し、その他の回路領域は低耐圧素子を使用することでチップサイズを抑制することが必要である。さらには、保護用ＩＣにトレンチ型のパワーＭＯＳＦＥＴを内蔵した場合、さらなるチップサイズ縮小とともに、パワーＭＯＳＦＥＴのオン抵抗低減が要求される。
このような要求により、保護用ＩＣである半導体装置の製造プロセスとしては、低耐圧プロセスおよび高耐圧プロセスおよびトレンチプロセスを混載した半導体装置の製造方法が必須である。
以下に、同極ゲートを有した低耐圧および高耐圧の横型ＭＯＳトランジスタと縦型トレンチＭＯＳＦＥＴ混載の半導体装置の従来の製造方法を図１１（ａ）〜図１４（ｂ）を用いて簡潔に示す。以下に記した（１）〜（５）の製造方法は図示しないが、まず（１）〜（５）のように形成される。
（１）イオン注入法によりトレンチ形成予想領域に高濃度埋め込み層を形成する。
（２）エピタキシャル法によりＰ型半導体のベース基板上にＰ型エピ層を形成する。
（３）イオン注入法により低耐圧素子および高耐圧素子の横型ＭＯＳトランジスタおよび縦型トレンチＭＯＳＦＥＴの各ウェル層を形成する。
（４）素子分離および高耐圧素子の電界緩和領域をＬＯＣＯＳ法またはシャロートレンチ法により形成する。
（５）イオン注入法により高耐圧素子の電界緩和領域に第１の低濃度領域を形成する。
その後、図１１（ａ）〜図１４（ｂ）に示したように形成され、同極ゲートを有した低耐圧素子１０２および高耐圧素子１０３の横型ＭＯＳトランジスタと縦型トレンチＭＯＳＦＥＴ１０１混載の半導体装置が構成される。
（ａ）Ｎ型の第１ウェル層３０２上のＮ型の縦型ＭＯＳトランジスタ１０１形成予定領域に、Ｐ型半導体基板２０３の内部に向かってＮ型の埋め込み層３０１に達しない深さまで異方性エッチングを行い、トレンチ３１０を形成する。
（ｂ）Ｐ型半導体基板２０３上の表面及びトレンチの壁面に沿って第１のゲート絶縁膜３１１を熱酸化により形成する。
（ｃ）第１ゲート絶縁膜３１１上にＮ型のイオンドープされた第１多結晶シリコン層３１２を成膜する。
（ｄ）第１多結晶シリコン層３１２に対してエッチングを行い、トレンチ内にゲート電極３１２を形成する。
（ｅ）Ｐ型半導体基板２０３上全面に窒化膜３１３を成膜し、フォトリソグラフィ法を用いて高耐圧素子以外の領域にフォトレジストを形成し、そのフォトレジストをマスクとして、高耐圧素子のゲート絶縁膜が形成される領域のみ、窒化膜３１３をエッチングし除去する。そして、相対的に厚い第２のゲート絶縁膜３１４を熱酸化により形成する。
（ｆ）窒化膜３１３除去後、Ｐ型半導体基板２０３上全面に低耐圧素子用の横型ＭＯＳトランジスタ１０２の第３のゲート絶縁膜３１５を熱酸化により形成する。
（ｇ）第２および第３のゲート絶縁膜（３１４および３１５）上およびトレンチゲート電極上にもノンドープの第２多結晶シリコン層３２２を成膜しイオン注入法により低耐圧素子および高耐圧素子のＮＭＯＳトランジスタおよびＰＭＯＳトランジスタの第２多結晶シリコン層３２２にＮ型およびＰ型の高濃度不純物をそれぞれマスクを用いて導入する。
（ｈ）第２多結晶シリコン層３２２に対してエッチングを行い、低耐圧素子および高耐圧素子の横型ＭＯＳトランジスタの第２のＮ型ゲート電極３１６および第２のＰ型ゲート電極３１７を形成する。
（ｉ）Ｐ型第２ウェル層３０４上のＮ型の横型ＭＯＳトランジスタ形成領域１０２の第２ゲート電極３１６をマスクに自己整合的にＮ型不純物を導入し第２の低濃度Ｎ型不純物領域３１８を形成する。またＮ型第２ウェル層３０５上のＰ型の横型ＭＯＳトランジスタ形成領域１０２の第２ゲート電極３１７をマスクに自己整合的にＰ型不純物を導入し第２の低濃度Ｐ型不純物領域３１９を形成する。その後に、ＣＶＤ法等で酸化膜を形成し、異方性エッチングを行うことにより、第２ゲート電極３１６、３１７の側壁に酸化膜スペーサー３２３を形成する。
（ｊ）Ｐ型第２ウェル層３０４上のＮ型の横型ＭＯＳトランジスタ形成領域１０２の、第２ゲート電極３１６から所望の距離だけ離れた領域および、Ｎ型の縦型ＭＯＳトランジスタ形成領域のトレンチ３１０に接した表面領域に、イオン注入法によりＮ型の高濃度不純物を導入しソース・ドレイン３２０を形成する。
（ｋ）Ｎ型第２ウェル層３０５上のＰ型の横型ＭＯＳトランジスタ形成領域１０２のゲート電極から所望の距離だけ離れた領域にイオン注入法によりＰ型高濃度不純物を導入し高濃度Ｐ型ソース・ドレイン３２１を形成する。
最後に、図示しないが、層間絶縁膜を形成し、層間絶縁膜に電極形成用の穴を開け、アルミ電極を形成する。
特開２００２−３５９２９４号公報
図１１（ａ）〜図１４（ｂ）の従来の同極ゲートを有した低耐圧素子および高耐圧素子の横型ＭＯＳトランジスタと縦型トレンチＭＯＳＦＥＴ混載の製造方法において、図１２（ａ）の工程ではトレンチ内にゲート電極を形成するために多結晶シリコンを成膜し、トレンチ内部以外の多結晶シリコンを全てエッチングするわけだが、このときのエッチングばらつきによって、トレンチ内のゲート電極の厚さが変動する。この変動によってこの後にＰ基板表面にソースが形成されたとしても、ゲート電極端にソースが達しなくなり、縦型トレンチＭＯＳＦＥＴが駆動能力特性の仕様を満たさないという問題が生じることが懸念される。
本発明は、この様な問題を考慮して成されたもので、同極ゲートを有する半導体集積回路装置において、低耐圧素子および高耐圧素子の横型ＭＯＳトランジスタと混載されても電気特性のバラツキが生じにくい安定した特性を有する縦型トレンチＭＯＳＦＥＴを得ることができる半導体集積回路装置の製造方法を提供することを課題としている。
本発明は上記課題を解決するために、以下のような手段を用いる。
まず、同極ゲートを有した低耐圧および高耐圧の横型ＭＯＳトランジスタと縦型トレンチＭＯＳＦＥＴ混載の半導体装置の製造方法において、Ｐ型半導体のベース基板の表面のＮ型の縦型ＭＯＳトランジスタ形成予定領域にＮ型埋め込み層を形成するＮ型埋め込み層形成工程と、ベース基板上にＰ型のエピタキシャル成長層を形成するＰ型エピタキシャル成長層形成工程と、エピタキシャル成長層上の低耐圧素子用の横型ＭＯＳトランジスタ及び高耐圧素子用のＰ型の横型ＭＯＳトランジスタ及びＮ型の縦型ＭＯＳトランジスタ形成予定領域にＮ型の第１ウェル層を形成するＮ型第１ウェル層形成工程と、高耐圧素子用のＮ型の横型ＭＯＳトランジスタ形成予定領域にＰ型の第１ウェル層を形成するＰ型第１ウェル層形成工程と、Ｎ型の第１ウェル層上の低耐圧素子用のＮ型の横型ＭＯＳトランジスタにＰ型の第２ウェル層を形成するＰ型第２ウェル層形成工程と、Ｎ型の第１ウェル層上の低耐圧素子用のＰ型の横型ＭＯＳトランジスタにＮ型の第２ウェル層を形成するＮ型第２ウェル層形成工程と、Ｎ型の第１ウェル層上のＮ型の縦型ＭＯＳトランジスタ形成領域にＰ型のボディ領域を形成するボディ領域形成工程と、素子分離および高耐圧素子の電界緩和領域を形成する工程と、高耐圧素子の電界緩和領域に第１の低濃度領域を形成する工程と、Ｎ型の第１ウェル層上のＮ型の縦型ＭＯＳトランジスタ形成予定領域に、半導体基板の内部に向かってＮ型の埋め込み層に達しない深さまで異方性エッチングを行い、トレンチを形成するトレンチ形成工程と、Ｐ型半導体基板上の表面及びトレンチの壁面に沿ってゲート絶縁膜を形成する第１ゲート絶縁膜形成工程と、第１ゲート絶縁膜上にＮ型のイオンドープされた多結晶シリコン層を成膜する第１のＮ型多結晶シリコン層形成工程と、第１多結晶シリコン層に対してエッチングを行い、トレンチ内にゲート電極を形成する第１ゲート電極形成工程と、高耐圧素子のゲート絶縁膜を形成する予定領域に相対的に厚い第２のゲート絶縁膜を形成する第２ゲート絶縁膜形成工程と、Ｐ型半導体基板上全面に低耐圧素子用の横型ＭＯＳトランジスタの相対的に薄い第３のゲート絶縁膜を形成する第３ゲート絶縁膜形成工程と、トレンチの第１のＮ型多結晶シリコン層上の第３ゲート絶縁膜を除去するエッチング工程と、第３ゲート絶縁膜上にノンドープの多結晶シリコン層を成膜する第２多結晶シリコン層形成工程と、低耐圧素子および高耐圧素子のＮＭＯＳトランジスタおよびＰＭＯＳトランジスタの第２多結晶シリコン層にＮ型およびＰ型の高濃度不純物を導入する工程と、第２多結晶シリコン層に対してエッチングを行い、トレンチ第１ゲート電極上および低耐圧素子および高耐圧素子の横型ＭＯＳトランジスタのゲート電極を形成する第２ゲート電極形成工程とＰ型第２ウェル層上のＮ型の横型ＭＯＳトランジスタ形成領域の第２ゲート電極をマスクに自己整合的にＮ型不純物を導入し第２低濃度Ｎ型不純物領域を形成する低濃度Ｎ型領域形成工程と、Ｎ型第２ウェル層上のＰ型の横型ＭＯＳトランジスタ形成領域の第２ゲート電極をマスクに自己整合的にＰ型不純物を導入し第２低濃度Ｐ型不純物領域を形成する低濃度Ｐ型領域形成工程と、Ｐ型第２ウェル層上のＮ型の横型ＭＯＳトランジスタ形成領域の、第２ゲート電極から所望の距離だけ離れた領域および、Ｎ型の縦型ＭＯＳトランジスタ形成領域の、トレンチに接した領域に、Ｎ型不純物を導入し高濃度Ｎ型不純物領域を形成するＮ型ソース・ドレイン形成工程と、Ｎ型第２ウェル層上のＰ型の横型ＭＯＳトランジスタ形成領域のゲート電極から所望の距離だけ離れた領域にＰ型不純物を導入し高濃度Ｐ型不純物領域を形成するＰ型ソース・ドレイン形成工程とを有することを特徴とする半導体集積回路装置の製造方法とする。
また、同極ゲートを有した低耐圧素子および高耐圧素子の横型ＭＯＳトランジスタと縦型トレンチＭＯＳＦＥＴ混載の半導体装置の製造方法において、低耐圧素子および高耐圧素子のＮＭＯＳトランジスタおよびＰＭＯＳトランジスタの第２多結晶シリコン層にＮ型およびＰ型の高濃度不純物を導入する工程と、第２ウェル層上のＮ型およびＰ型の横型ＭＯＳトランジスタ形成領域の第２ゲート電極から所望の距離だけ離れた領域およびＮ型の縦型ＭＯＳトランジスタ形成領域のトレンチに接した領域に、Ｎ型不純物およびＰ型不純物を導入し高濃度Ｎ型不純物領域および高濃度Ｐ型不純物領域を形成するソース・ドレイン形成工程と、を同時に行う半導体集積回路装置の製造方法とする。
本発明の半導体集積装置の製造方法において、工程(ｆ)の後に、フォトリソグラフィ法を用いてトレンチゲート電極上以外の領域にフォトレジストを形成し、そのフォトレジストをマスクとして、トレンチゲート電極上の第３のゲート絶縁膜をエッチングし除去する。その後に第２、第３のゲート絶縁膜上およびトレンチゲート電極上にもノンドープの多結晶シリコン層を成膜し、イオン注入法により低耐圧素子および高耐圧素子のＮＭＯＳトランジスタおよびＰＭＯＳトランジスタの多結晶シリコン層にＮ型およびＰ型の高濃度不純物をそれぞれマスクを用いて導入する。その次に異方性エッチングを行い、第２のゲート電極を形成する。以上のような工程を実施することで、トレンチ内部の第１のゲート電極と横型ＭＯＳトランジスタで使用される第２のゲート電極を積層化することでエッチングばらつきによってトレンチ内のゲート電極の厚さが変動したとしてもゲート電極端にソースが達せず、特性の仕様を満たさないことは解消される。
本発明の半導体集積回路装置の製造方法の第１実施例を示す模式断面図である。 図１に続く、本発明の半導体集積回路装置の製造方法の第１実施例を示す模式断面図である。 図２に続く、本発明の半導体集積回路装置の製造方法の第１実施例を示す模式断面図である。 図３に続く、本発明の半導体集積回路装置の製造方法の第１実施例を示す模式断面図である。 図４に続く、本発明の半導体集積回路装置の製造方法の第１実施例を示す模式断面図である。 図５に続く、本発明の半導体集積回路装置の製造方法の第１実施例を示す模式断面図である。 本発明の半導体集積回路装置の製造方法の第２実施例を示す模式断面図である。 図７に続く、本発明の半導体集積回路装置の製造方法の第２実施例を示す模式断面図である。 図８に続く、本発明の半導体集積回路装置の製造方法の第２実施例を示す模式断面図である。 図９に続く、本発明の半導体集積回路装置の製造方法の第２実施例を示す模式断面図である。 従来の半導体集積回路装置の製造方法を示す模式断面図である。 図９に続く、従来の半導体集積回路装置の製造方法を示す模式断面図である。 図１０に続く、従来の半導体集積回路装置を示す模式断面図である。 図１１に続く、従来の半導体集積回路装置を示す模式断面図である。
以下にこの発明の実施の形態を図面に基づいて説明する。
実施例１について図１（ａ）〜図６（ｂ）を基に説明する。これらの図は、同極ゲートを有した低耐圧素子および高耐圧素子の横型ＭＯＳトランジスタと縦型トレンチＭＯＳＦＥＴ混載の本発明の半導体装置製造方法である。
最初に図１（ａ）の構造を形成するまでの工程について説明する。まず、Ｐ型半導体のベース基板２０１を用意し、後にＮ型縦型トレンチＭＯＳＦＥＴ１０１のドレインとなる、Ｎ型高濃度埋め込み層３０１をイオン注入法により形成する。不純物濃度は、Ｎ型縦型トレンチＭＯＳＦＥＴ１０１のドレイン抵抗を極力抑制する必要があり、１×１０21／ｃｍ3程度が望ましい。
次にエピタキシャル法によりベース基板２０１上にＰ型エピ層２０２を形成し、Ｐ型の半導体基板とする。このＰ型エピ層２０２の厚さおよび不純物濃度は、ＭＯＳＦＥＴの耐圧や駆動電流など、作成する半導体集積装置に求められる性能から決まるが、およそ１×１０15／ｃｍ3の桁のオーダーの濃度で数μｍ〜１０数μｍの厚さである。次にこのＰ型エピ層２０２上の低耐圧素子領域１０２および高耐圧素子領域１０３の横型ＰＭＯＳトランジスタおよび縦型トレンチＭＯＳＦＥＴ領域１０１に第１のＮ型ウェル層３０２を形成する。このときこの第１のＮ型ウェル層３０２は不純物注入および高温熱処理により、Ｎ型高濃度埋め込み層３０１のある領域においてはこれに達するまで深く形成する。
上記では、Ｎ型ウェル層３０２を低耐圧素子領域１０２および高耐圧素子領域１０３の横型ＰＭＯＳトランジスタにおいて同時に形成する場合を示したが、別のマスクを用意し、それぞれ専用に形成しても良い。別のマスクで形成する場合、縦型トレンチＭＯＳＦＥＴの特性に合わせたＮ型ウェル層とすることが可能で、例えば、低耐圧素子領域１０２および高耐圧素子領域１０３の横型ＰＭＯＳトランジスタ領域に必要となる第1のＮ型ウェル層よりも不純物濃度を高く、拡散深さを深く形成しても良い。特に縦型トレンチＭＯＳＦＥＴにとって、この第１のＮ型ウェル層３０２は低濃度のドレインとして働くので、駆動能力を向上させるために濃度を濃くすることが求められる場合がある。また同様にして高耐圧素子の横型ＮＭＯＳトランジスタ領域に不純物注入および高温熱処理により第1のＰ型ウェル層３０３を形成する。
次に第１のＮ型ウェル層３０２上の低耐圧素子領域１０２の横型ＮＭＯＳトランジスタを形成する領域に、マスクを用いて表面濃度が１×１０17／ｃｍ3の桁のオーダーの第２のＰ型ウェル層３０４を不純物注入および高温熱処理により形成し、さらに横型ＰＭＯＳトランジスタを形成する領域に、別のマスクを用いて表面濃度が１×１０17／ｃｍ3の桁のオーダーの第２のＮ型ウェル層３０５を不純物注入および高温熱処理により形成する。
次にＮ型縦型トレンチＭＯＳＦＥＴ１０１の領域に、このＮ型縦型トレンチＭＯＳＦＥＴ１０１のチャネルを形成するためのＰ型ボディ領域３０６を不純物注入および高温熱処理により形成する。この条件は、後で形成されるＮ型高濃度のドレインとの接合耐圧や駆動能力によって変わるが、表面濃度が１×１０17／ｃｍ3の桁のオーダーであることが望ましい。
次にＬＯＣＯＳ法またはシャロートレンチ法によりフィールド絶縁膜３０９を形成し、素子分離領域および高耐圧素子１０３の電界緩和領域とする。次にイオン注入法により高耐圧素子領域１０３のＮＭＯＳトランジスタおよびＰＭＯＳトランジスタの電界緩和領域にそれぞれマスクを用いてＮ型およびＰ型の低濃度不純物を導入し、第１のＮ型低濃度領域３０７および第１のＰ型低濃度領域３０８を形成する。
そして、Ｎ型の第１ウェル層３０２上のＮ型の縦型ＭＯＳＦＥＴ１０１形成予定領域に、Ｐ型半導体基板２０３の内部に向かってＮ型の埋め込み層３０１に達しない深さまで異方性エッチングを行い、トレンチ３１０を形成する。以上の工程を経て図１（ａ）の構造が得られる。
続いて、図１（ｂ）に示すように、Ｐ型半導体基板２０３上の表面及びトレンチの壁面に沿って第１のゲート絶縁膜３１１を熱酸化により形成する。その厚さは１０から２０ｎｍ程度である。
次に、図２（ａ）に示したように、第１ゲート絶縁膜３１１上にＮ型のイオンドープされた多結晶シリコンを減圧ＣＶＤ法等により厚さ０．５μｍ〜１μｍ程度に成膜する。あるいは他の方法として、第１ゲート絶縁膜３１１上にノンドープの多結晶シリコンを成膜し、Ｎ型の不純物をイオン注入することによって第１多結晶シリコン層３１２を形成することも可能である。
続いて、図２（ｂ）に示したように、第１多結晶シリコン層３１２に対して異方性エッチングを行い、トレンチ内に第１多結晶シリコン層３１２からなる第１のＮ型ゲート電極３１２を形成する。
次に図３（ａ）に示したように、Ｐ型半導体基板２０３上全面に窒化膜３１３を成膜し、フォトリソグラフィ法を用いて高耐圧素子以外の領域にフォトレジストを形成し、そのフォトレジストをマスクとして、高耐圧素子のゲート絶縁膜が形成される領域のみ、窒化膜３１３をエッチングし除去する。そして、相対的に厚い第２のゲート絶縁膜３１４を熱酸化により形成する。その膜厚は、５０から１００ｎｍ程度である。
窒化膜３１３の除去後、Ｐ型半導体基板２０３上全面に低耐圧素子用の横型ＭＯＳトランジスタ１０２の相対的に薄い第３のゲート絶縁膜３１５を熱酸化により形成する（図３（ｂ））。その膜厚は、１０から２０ｎｍ程度である。
次に、図４(ａ)に示したように、フォトリソグラフィ法を用いてトレンチゲート電極上を除いた領域にフォトレジストを形成し、そのフォトレジストをマスクとして、トレンチゲート電極上に成長した第３のゲート絶縁膜３１５をエッチングし除去する。
その後に第２、第３のゲート絶縁膜（３１４、３１５）上、そしてトレンチゲート電極上にもノンドープの第２多結晶シリコン層３２２を成膜し、Ｎ型縦型トレンチＭＯＳＦＥＴ１０１および低耐圧素子領域１０２の横型ＮＭＯＳトランジスタおよび高耐圧素子領域１０３の横型ＮＭＯＳトランジスタを形成する領域に、マスクを用いて１×１０21／ｃｍ3前後のＮ型高濃度不純物をイオン注入法により導入する。さらに低耐圧素子領域１０２の横型ＰＭＯＳトランジスタおよび高耐圧素子領域１０３の横型ＰＭＯＳトランジスタを形成する領域に、別のマスクを用いてＰ型高濃度不純物をイオン注入法により導入して、Ｐ型の導電型とする（図４（ｂ））。これにより、Ｎ型の多結晶シリコン層３２２ＮとＰ型の多結晶シリコン層３２２Ｐが形成される。
次いで、図５（ａ）に示したように第２多結晶シリコン層３２２に対して異方性エッチングを行い、低耐圧素子および高耐圧素子の横型ＭＯＳトランジスタの第２のＮ型ゲート電極３１６ａおよび第２のＰ型ゲート電極３１７を形成する。このとき第２のＮ型ゲート電極３１６ｂを、Ｎ型縦型トレンチＭＯＳＦＥＴの第１のＮ型ゲート電極３１２上にも積層するように、エッチングを行い除去する。
次に、図５（ｂ）に示したように、Ｐ型第２ウェル層３０４上のＮ型の横型ＭＯＳトランジスタ形成領域１０２の第２ゲート電極３１６をマスクに自己整合的に１×１０18／ｃｍ3前後のＮ型不純物を導入し第２の低濃度Ｎ型不純物領域３１８を形成する。さらにＮ型第２ウェル層３０５上のＰ型の横型ＭＯＳトランジスタ形成領域１０２の第２ゲート電極３１７をマスクに自己整合的に１×１０17／ｃｍ3前後のＰ型不純物を導入し第２の低濃度Ｐ型不純物領域３１９を形成する。その後に、ＣＶＤ法等で酸化膜を３００から６００ｎｍ形成し、異方性エッチングを行うことにより、第２ゲート電極３１６ａ、３１６ｂ、３１７の側壁に酸化膜スペーサー３２３を形成する。
続いて、Ｐ型第２ウェル層３０４上のＮ型の横型ＭＯＳトランジスタ形成領域１０２の、第２ゲート電極３１６から所望の距離だけ離れた領域および、Ｎ型の縦型ＭＯＳトランジスタ形成領域のトレンチ３１０に接した表面領域に、イオン注入法によりＮ型の高濃度不純物を導入しソース・ドレイン３２０を形成する（図６（ａ））。
次にＮ型第２ウェル層３０５上のＰ型の横型ＭＯＳトランジスタ形成領域１０２のゲート電極から所望の距離だけ離れた領域にイオン注入法によりＰ型高濃度不純物を導入し高濃度Ｐ型ソース・ドレイン３２１を形成する（図６（ｂ））。Ｎ型の場合、不純物はリンまたは砒素を用い、Ｐ型の場合、不純物はボロンまたはＢＦ２を用い、いずれの不純物領域も不純物濃度は１×１０21／ｃｍ3程度とする。
最後に、図示していないが、層間絶縁膜を形成し、層間絶縁膜に電極形成用の穴を開け、アルミ電極を形成すると、同極ゲートを有した低耐圧素子および高耐圧素子の横型ＭＯＳトランジスタと縦型トレンチＭＯＳＦＥＴ混載の半導体装置が完成する。以上のように構成された半導体装置において、縦型トレンチＭＯＳＦＥＴのゲート電極は、Ｎ型の第１ゲート電極３１２とＮ型の第２ゲート電極３１６の積層構造になっているため、エッチングばらつきによってトレンチ内のゲート電極の厚さが変動したとしても、ゲート電極端にソースが達せず、特性の仕様を満たさないという不具合は解消される。
次に、図７〜図１０を用いて、本願発明の製造方法を示すための実施例２の概略を説明する。実施例２も実施例１と同様、同極ゲートを有した低耐圧素子および高耐圧素子の横型ＭＯＳトランジスタと縦型トレンチＭＯＳＦＥＴ混載の半導体装置製造方法である。図７（ａ）〜図９（ａ）に示す本実施例の工程は図１（ａ）〜図４（ａ）で示した実施例１の工程と同一である。よって実施例１との差異となる部分について以下で説明する。
実施例１では、図４（ｂ）に示したように、第２、第３のゲート絶縁膜３１４、３１５上およびトレンチゲート電極上もノンドープの第２多結晶シリコン層３２２を成膜した後に、別々のマスクを用いてＮ型ＭＯＳトランジスタおよびＰ型ＭＯＳトランジスタを形成する領域に、高濃度不純物をイオン注入法により導入し、Ｎ型の第２ゲート電極３１６とＰ型の第２ゲート電極３１７を形成しているが、実施例２では、ノンドープの第２多結晶シリコン層３２２を成膜し（図９（ｂ））、第２多結晶シリコン層３２２の不純物導入をせずにゲート電極のパターニング形成を行い（図９（ｃ））、次いで、酸化膜スペーサー３２３を形成し（図１０（ａ））する。
そして、図１０（ｂ）で示したようにＰ型第２ウェル層３０４上のＮ型の横型ＭＯＳトランジスタ形成領域１０２の、第２ゲート電極３１６から所望の距離だけ離れた領域および、Ｎ型の縦型ＭＯＳトランジスタ形成領域のトレンチ３１０に接した表面領域に、イオン注入法によりＮ型の高濃度不純物を導入し、ソース・ドレイン３２０を形成する時にノンドープの第２多結晶シリコン層３２２にもＮ型の高濃度不純物を導入しＮ型の第２のＮ型ゲート電極３１６を形成している。
また、図１０（ｃ）に示すように、Ｐ型のＭＯＳトランジスタに関してもＮ型と同様、ソース・ドレインの形成と第２のＰ型ゲート電極３１７への高濃度不純物ドープを同時に行っている。以上のような構成とすることで実施例１に示した半導体集積回路装置の製造方法に比べ、Ｎ型およびＰ型の第２ゲート電極を形成するために用いられるマスクを削減することが出来るので、コストを抑制することが可能となる。
１０１ 縦型トレンチＭＯＳＦＥＴ領域
１０２ 低耐圧素子の横型ＭＯＳトランジスタ領域
１０３ 高耐圧素子の横型ＭＯＳトランジスタ領域
２０１ ベース基板
２０２ Ｐ型エピ層
２０３ Ｐ型半導体基板
３０１ N型高濃度埋め込み層
３０２ 第1のN型ウェル層
３０３ 第1のP型ウェル層
３０４ 第2のP型ウェル層
３０５ 第2のN型ウェル層
３０６ P型ボディ領域
３０７ 第１のN型低不純物濃度領域
３０８ 第１のP型低不純物濃度領域
３０９ 絶縁膜(素子分離領域)
３１０ トレンチ
３１１ 第1のゲート絶縁膜
３１２ 第1のN型ゲート電極
３１３ 窒化膜
３１４ 第2のゲート絶縁膜
３１５ 第3のゲート絶縁膜
３１６ 第2のN型ゲート電極
３１７ 第2のP型ゲート電極
３１８ 第2のN型低不純物濃度領域
３１９ 第2のP型低不純物濃度領域
３２０ N型高濃度ソース・ドレイン領域
３２１ P型高濃度ソース・ドレイン領域
３２２ ノンドープの第２多結晶シリコン層
３２２Ｎ Ｎ型の多結晶シリコン層
３２２Ｐ Ｐ型の多結晶シリコン層
３２３ 酸化膜スペーサー

Claims (4)

  1. Ｐ型半導体のベース基板にＮ型埋め込み層を形成するＮ型埋め込み層形成工程と、
    前記ベース基板上にＰ型のエピタキシャル成長層を形成し、半導体基板とするエピタキシャル成長層形成工程と、
    低耐圧のＮ型の第１の横型ＭＯＳトランジスタが形成される領域に、第１のＰ型ウェル層を形成する第１のＰ型ウェル層形成工程と、
    低耐圧のＰ型の第２の横型ＭＯＳトランジスタが形成される領域に、第１のＮ型ウェル層を形成する第１のＮ型ウェル層形成工程と、
    高耐圧のＮ型の第３の横型ＭＯＳトランジスタが形成される領域に、第２のＰ型ウェル層を形成する第２のＰ型ウェル層形成工程と、
    高耐圧のＰ型の第４の横型ＭＯＳトランジスタ及びＮ型の縦型ＭＯＳトランジスタが形成される領域に、第２のＮ型ウェル層をそれぞれ形成する第２のＮ型ウェル層形成工程と、
    前記縦型ＭＯＳトランジスタが形成される前記第２のＮ型ウェル層内の領域に、Ｐ型のボディ領域を形成するボディ領域形成工程と、
    素子分離領域と前記第３及び前記第４の横型ＭＯＳトランジスタの電界緩和領域を絶縁膜によりそれぞれ形成する工程と、
    前記電界緩和領域に第１の低濃度領域を形成する工程と、
    前記縦型ＭＯＳトランジスタが形成される領域に、前記半導体基板の内部に向かってＮ型の埋め込み層に達しない深さまで異方性エッチングを行い、トレンチを形成するトレンチ形成工程と、
    前記半導体基板上の表面及び前記トレンチの壁面に沿って第１ゲート絶縁膜を形成する第１ゲート絶縁膜形成工程と、
    前記第１ゲート絶縁膜上にＮ型の第１多結晶シリコン層を成膜する第１多結晶シリコン層形成工程と、
    前記第１多結晶シリコン層に対してエッチングを行い、前記トレンチ内に第１ゲート電極を形成する第１ゲート電極形成工程と、
    前記前記第３及び前記第４の横型ＭＯＳトランジスタのゲート絶縁膜を形成する予定領域に、相対的に厚い第２ゲート絶縁膜を形成する第２ゲート絶縁膜形成工程と、
    前記第１ゲート電極上を含む前記半導体基板上に、前記第１及び前記第２の横型ＭＯＳトランジスタのための相対的に薄い第３ゲート絶縁膜を形成する第３ゲート絶縁膜形成工程と、
    前記トレンチの前記第１ゲート電極上の前記第３ゲート絶縁膜を除去するエッチング工程と、
    前記半導体基板上にノンドープの第２多結晶シリコン層を成膜する第２多結晶シリコン層形成工程と、
    前記第１および前記第３の横型ＭＯＳトランジスタの前記第２多結晶シリコン層にはＮ型の高濃度不純物を導入し、前記第２および前記第４の横型ＭＯＳトランジスタの前記第２多結晶シリコン層にはＰ型の高濃度不純物を導入する第２多結晶シリコン層への高濃度不純物導入工程と、
    前記第２多結晶シリコン層に対してエッチングを行い、前記第１ゲート電極上の第２のゲート電極と、前記第１乃至第４の横型ＭＯＳトランジスタのゲート電極を形成する第２ゲート電極形成工程と、
    前記第１の横型ＭＯＳトランジスタ形成領域の前記第２ゲート電極をマスクに自己整合的にＮ型不純物を導入し、第２低濃度Ｎ型不純物領域を形成する低濃度Ｎ型領域形成工程と、
    前記第２の横型ＭＯＳトランジスタ形成領域の前記第２ゲート電極をマスクに自己整合的にＰ型不純物を導入し、第２低濃度Ｐ型不純物領域を形成する低濃度Ｐ型領域形成工程と、
    前記第１の横型ＭＯＳトランジスタ形成領域の、前記第２ゲート電極から離れた領域および、前記縦型ＭＯＳトランジスタ形成領域の、トレンチに接した領域に、Ｎ型不純物を導入し高濃度Ｎ型不純物領域を形成するＮ型ソース・ドレイン形成工程と、
    前記第２の横型ＭＯＳトランジスタ形成領域の、前記第２ゲート電極から離れた領域にＰ型不純物を導入し高濃度Ｐ型不純物領域を形成するＰ型ソース・ドレイン形成工程と、を有することを特徴とする半導体集積回路装置の製造方法。
  2. Ｐ型半導体のベース基板にＮ型埋め込み層を形成するＮ型埋め込み層形成工程と、
    前記ベース基板上にＰ型のエピタキシャル成長層を形成し、半導体基板とするエピタキシャル成長層形成工程と、
    低耐圧のＮ型の第１の横型ＭＯＳトランジスタが形成される領域に、第１のＰ型ウェル層を形成する第１のＰ型ウェル層形成工程と、
    低耐圧のＰ型の第２の横型ＭＯＳトランジスタが形成される領域に、第１のＮ型ウェル層を形成する第１のＮ型ウェル層形成工程と、
    高耐圧のＮ型の第３の横型ＭＯＳトランジスタが形成される領域に、第２のＰ型ウェル層を形成する第２のＰ型ウェル層形成工程と、
    Ｎ型の縦型ＭＯＳトランジスタが形成される領域に、第２のＮ型ウェル層を形成する第２のＮ型ウェル層形成工程と、
    前記縦型ＭＯＳトランジスタが形成される前記第２のＮ型ウェル層内の領域に、Ｐ型のボディ領域を形成するボディ領域形成工程と、
    素子分離領域と前記第３の横型ＭＯＳトランジスタの電界緩和領域を絶縁膜によりそれぞれ形成する工程と、
    前記電界緩和領域に第１の低濃度領域を形成する工程と、
    前記縦型ＭＯＳトランジスタが形成される領域に、前記半導体基板の内部に向かってＮ型の埋め込み層に達しない深さまで異方性エッチングを行い、トレンチを形成するトレンチ形成工程と、
    前記半導体基板上の表面及び前記トレンチの壁面に沿って第１ゲート絶縁膜を形成する第１ゲート絶縁膜形成工程と、
    前記第１ゲート絶縁膜上にＮ型の第１多結晶シリコン層を成膜する第１多結晶シリコン層形成工程と、
    前記第１多結晶シリコン層に対してエッチングを行い、前記トレンチ内に第１ゲート電極を形成する第１ゲート電極形成工程と、
    前記前記第３の横型ＭＯＳトランジスタのゲート絶縁膜を形成する予定領域に、相対的に厚い第２ゲート絶縁膜を形成する第２ゲート絶縁膜形成工程と、
    前記第１ゲート電極上を含む前記半導体基板上に、前記第１及び前記第２の横型ＭＯＳトランジスタのための相対的に薄い第３ゲート絶縁膜を形成する第３ゲート絶縁膜形成工程と、
    前記トレンチの前記第１ゲート電極上の前記第３ゲート絶縁膜を除去するエッチング工程と、
    前記半導体基板上にノンドープの第２多結晶シリコン層を成膜する第２多結晶シリコン層形成工程と、
    前記第１および前記第３の横型ＭＯＳトランジスタの前記第２多結晶シリコン層にはＮ型の高濃度不純物を導入し、前記第２の横型ＭＯＳトランジスタの前記第２多結晶シリコン層にはＰ型の高濃度不純物を導入する第２多結晶シリコン層への高濃度不純物導入工程と、
    前記第２多結晶シリコン層に対してエッチングを行い、前記第１ゲート電極上の第２のゲート電極と、前記第１乃至第３の横型ＭＯＳトランジスタのゲート電極を形成する第２ゲート電極形成工程と、
    前記第１の横型ＭＯＳトランジスタ形成領域の前記第２ゲート電極をマスクに自己整合的にＮ型不純物を導入し、第２低濃度Ｎ型不純物領域を形成する低濃度Ｎ型領域形成工程と、
    前記第２の横型ＭＯＳトランジスタ形成領域の前記第２ゲート電極をマスクに自己整合的にＰ型不純物を導入し、第２低濃度Ｐ型不純物領域を形成する低濃度Ｐ型領域形成工程と、
    前記第１の横型ＭＯＳトランジスタ形成領域の、前記第２ゲート電極から離れた領域および、前記縦型ＭＯＳトランジスタ形成領域の、トレンチに接した領域に、Ｎ型不純物を導入し高濃度Ｎ型不純物領域を形成するＮ型ソース・ドレイン形成工程と、
    前記第２の横型ＭＯＳトランジスタ形成領域の、前記第２ゲート電極から離れた領域にＰ型不純物を導入し高濃度Ｐ型不純物領域を形成するＰ型ソース・ドレイン形成工程と、を有することを特徴とする半導体集積回路装置の製造方法。
  3. Ｐ型半導体のベース基板にＮ型埋め込み層を形成するＮ型埋め込み層形成工程と、
    前記ベース基板上にＰ型のエピタキシャル成長層を形成し、半導体基板とするエピタキシャル成長層形成工程と、
    低耐圧のＮ型の第１の横型ＭＯＳトランジスタが形成される領域に、第１のＰ型ウェル層を形成する第１のＰ型ウェル層形成工程と、
    低耐圧のＰ型の第２の横型ＭＯＳトランジスタが形成される領域に、第１のＮ型ウェル層を形成する第１のＮ型ウェル層形成工程と、
    Ｎ型の縦型ＭＯＳトランジスタが形成される領域に、第２のＮ型ウェル層を形成する第２のＮ型ウェル層形成工程と、
    前記縦型ＭＯＳトランジスタが形成される前記第２のＮ型ウェル層内の領域に、Ｐ型のボディ領域を形成するボディ領域形成工程と、
    素子分離領域を絶縁膜により形成する工程と、
    前記縦型ＭＯＳトランジスタが形成される領域に、前記半導体基板の内部に向かってＮ型の埋め込み層に達しない深さまで異方性エッチングを行い、トレンチを形成するトレンチ形成工程と、
    前記半導体基板上の表面及び前記トレンチの壁面に沿って第１ゲート絶縁膜を形成する第１ゲート絶縁膜形成工程と、
    前記第１ゲート絶縁膜上にＮ型の第１多結晶シリコン層を成膜する第１多結晶シリコン層形成工程と、
    前記第１多結晶シリコン層に対してエッチングを行い、前記トレンチ内に第１ゲート電極を形成する第１ゲート電極形成工程と、
    前記第１ゲート電極上を含む前記半導体基板上に、前記第１及び前記第２の横型ＭＯＳトランジスタのための第３ゲート絶縁膜を形成する第３ゲート絶縁膜形成工程と、
    前記トレンチの前記第１ゲート電極上の前記第３ゲート絶縁膜を除去するエッチング工程と、
    前記半導体基板上にノンドープの第２多結晶シリコン層を成膜する第２多結晶シリコン層形成工程と、
    前記第１の横型ＭＯＳトランジスタの前記第２多結晶シリコン層にはＮ型の高濃度不純物を導入し、前記第２の横型ＭＯＳトランジスタの前記第２多結晶シリコン層にはＰ型の高濃度不純物を導入する第２多結晶シリコン層への高濃度不純物導入工程と、
    前記第２多結晶シリコン層に対してエッチングを行い、前記第１ゲート電極上の第２のゲート電極と、前記第１および前記第２の横型ＭＯＳトランジスタのゲート電極を形成する第２ゲート電極形成工程と、
    前記第１の横型ＭＯＳトランジスタ形成領域の前記第２ゲート電極をマスクに自己整合的にＮ型不純物を導入し、第２低濃度Ｎ型不純物領域を形成する低濃度Ｎ型領域形成工程と、
    前記第２の横型ＭＯＳトランジスタ形成領域の前記第２ゲート電極をマスクに自己整合的にＰ型不純物を導入し、第２低濃度Ｐ型不純物領域を形成する低濃度Ｐ型領域形成工程と、
    前記第１の横型ＭＯＳトランジスタ形成領域の、前記第２ゲート電極から離れた領域および、前記縦型ＭＯＳトランジスタ形成領域の、トレンチに接した領域に、Ｎ型不純物を導入し高濃度Ｎ型不純物領域を形成するＮ型ソース・ドレイン形成工程と、
    前記第２の横型ＭＯＳトランジスタ形成領域の、前記第２ゲート電極から離れた領域にＰ型不純物を導入し高濃度Ｐ型不純物領域を形成するＰ型ソース・ドレイン形成工程と、を有することを特徴とする半導体集積回路装置の製造方法。
  4. 前記第２多結晶シリコン層への高濃度不純物導入工程における前記Ｎ型の高濃度不純物の導入と前記Ｎ型ソース・ドレイン形成工程とを同時に行い、前記第２多結晶シリコン層への高濃度不純物導入工程における前記Ｐ型の高濃度不純物の導入と前記Ｐ型ソース・ドレイン形成工程とを同時に行うことを特徴とする請求項１乃至３のいずれか１項に記載の半導体集積回路装置の製造方法。
JP2011280118A 2011-12-21 2011-12-21 半導体集積回路装置の製造方法 Expired - Fee Related JP5882046B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011280118A JP5882046B2 (ja) 2011-12-21 2011-12-21 半導体集積回路装置の製造方法
TW101147459A TWI529858B (zh) 2011-12-21 2012-12-14 Manufacturing method of semiconductor device
CN201210555128.5A CN103178013B (zh) 2011-12-21 2012-12-19 半导体装置的制造方法
KR1020120149283A KR101873600B1 (ko) 2011-12-21 2012-12-20 반도체 장치의 제조 방법
US13/721,228 US8574974B2 (en) 2011-12-21 2012-12-20 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011280118A JP5882046B2 (ja) 2011-12-21 2011-12-21 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013131632A JP2013131632A (ja) 2013-07-04
JP5882046B2 true JP5882046B2 (ja) 2016-03-09

Family

ID=48637781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011280118A Expired - Fee Related JP5882046B2 (ja) 2011-12-21 2011-12-21 半導体集積回路装置の製造方法

Country Status (5)

Country Link
US (1) US8574974B2 (ja)
JP (1) JP5882046B2 (ja)
KR (1) KR101873600B1 (ja)
CN (1) CN103178013B (ja)
TW (1) TWI529858B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102219291B1 (ko) 2014-11-25 2021-02-23 삼성전자 주식회사 반도체 소자 제조 방법
KR102316160B1 (ko) 2014-12-22 2021-10-26 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
US9698147B2 (en) 2015-02-25 2017-07-04 Sii Semiconductor Corporation Semiconductor integrated circuit device having low and high withstanding-voltage MOS transistors
US10224407B2 (en) 2017-02-28 2019-03-05 Sandisk Technologies Llc High voltage field effect transistor with laterally extended gate dielectric and method of making thereof
JP6996331B2 (ja) * 2018-02-15 2022-01-17 富士電機株式会社 半導体集積回路の製造方法
CN113506826B (zh) * 2021-06-17 2023-07-07 重庆伟特森电子科技有限公司 一种沟槽型碳化硅晶体管及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285093A (en) * 1992-10-05 1994-02-08 Motorola, Inc. Semiconductor memory cell having a trench structure
JP3976374B2 (ja) * 1997-07-11 2007-09-19 三菱電機株式会社 トレンチｍｏｓゲート構造を有する半導体装置及びその製造方法
JPH11354627A (ja) * 1998-06-05 1999-12-24 Nissan Motor Co Ltd 半導体集積回路及びその製造方法
JP4236848B2 (ja) * 2001-03-28 2009-03-11 セイコーインスツル株式会社 半導体集積回路装置の製造方法
JP2003060072A (ja) * 2001-08-10 2003-02-28 Seiko Epson Corp 半導体装置の製造方法及びこれにより製造された半導体装置
US7714381B2 (en) * 2005-04-01 2010-05-11 Semiconductor Components Industries, Llc Method of forming an integrated power device and structure
JP4591827B2 (ja) * 2005-05-24 2010-12-01 エルピーダメモリ株式会社 リセスチャネル構造を有するセルトランジスタを含む半導体装置およびその製造方法
JP5003856B2 (ja) * 2005-10-21 2012-08-15 セイコーエプソン株式会社 半導体装置
JP5065589B2 (ja) * 2005-11-29 2012-11-07 ローム株式会社 半導体装置および半導体装置の製造方法
US8384150B2 (en) * 2005-11-29 2013-02-26 Rohm Co., Ltd. Vertical double diffused MOS transistor with a trench gate structure
JP2007043208A (ja) * 2006-11-15 2007-02-15 Mitsubishi Electric Corp トレンチ構造を有する半導体装置及びその製造方法
US8319476B2 (en) * 2007-07-06 2012-11-27 Seiko Instruments Inc. Battery state monitoring circuit and battery device
KR100902596B1 (ko) * 2007-09-28 2009-06-11 주식회사 동부하이텍 반도체 소자와 그의 제조방법 및 반도체 소자를 이용한변압회로
US8410549B2 (en) * 2009-03-27 2013-04-02 National Semiconductor Corporation Structure and fabrication of field-effect transistor using empty well in combination with source/drain extensions or/and halo pocket

Also Published As

Publication number Publication date
KR20130072159A (ko) 2013-07-01
TW201342533A (zh) 2013-10-16
US8574974B2 (en) 2013-11-05
US20130171782A1 (en) 2013-07-04
CN103178013A (zh) 2013-06-26
TWI529858B (zh) 2016-04-11
CN103178013B (zh) 2016-12-28
KR101873600B1 (ko) 2018-08-02
JP2013131632A (ja) 2013-07-04

Similar Documents

Publication Publication Date Title
US9711639B2 (en) Multiple shielding trench gate FET
KR101811796B1 (ko) 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
JP5882046B2 (ja) 半導体集積回路装置の製造方法
US8294210B2 (en) High voltage channel diode
US9087920B2 (en) Vertical power MOSFET and methods of forming the same
US9379104B1 (en) Method to make gate-to-body contact to release plasma induced charging
US11444191B2 (en) Integrated channel diode
US9306057B2 (en) Metal oxide semiconductor devices and fabrication methods
TWI503983B (zh) 半導體裝置及其製造方法
JP5616720B2 (ja) 半導体装置およびその製造方法
KR101469343B1 (ko) 수직 파워 ｍｏｓｆｅｔ 및 그 제조 방법
US9231101B2 (en) Semiconductor device and method of manufacturing the same
KR20090064659A (ko) 반도체 소자 및 이의 제조방법
JP2011100913A (ja) 半導体装置の製造方法
TWI703675B (zh) 半導體元件及其製造方法
JP2009224495A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2008211105A (ja) 半導体装置およびその製造方法
JP4950648B2 (ja) 半導体装置およびその製造方法
JP2010034147A (ja) 絶縁ゲート型半導体装置およびその製造方法
US20140239385A1 (en) Field effect transistor and method of manufacturing the same
TW201015715A (en) Bipolar transistor and method for fabricating the same
JP2013229442A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151215

TRDD Decision of grant or rejection written
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160203

R150 Certificate of patent or registration of utility model

Ref document number: 5882046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees