TWI703675B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI703675B
TWI703675B TW104137361A TW104137361A TWI703675B TW I703675 B TWI703675 B TW I703675B TW 104137361 A TW104137361 A TW 104137361A TW 104137361 A TW104137361 A TW 104137361A TW I703675 B TWI703675 B TW I703675B
Authority
TW
Taiwan
Prior art keywords
strain
inducing
drain
source
substrate
Prior art date
Application number
TW104137361A
Other languages
English (en)
Other versions
TW201624614A (zh
Inventor
陳家新
王智麟
郭康民
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201624614A publication Critical patent/TW201624614A/zh
Application granted granted Critical
Publication of TWI703675B publication Critical patent/TWI703675B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半導體元件包含基材、第一應變誘發源極與汲極結構、第二應變誘發源極與汲極結構、第一與第二閘極結構、及第一與第二通道區域。第一應變誘發源極與汲極結構位於基材。第一閘極結構位於第一應變誘發源極與汲極結構之間。第一通道區域位於第一閘極結構下。第二應變誘發源極與汲極結構位於基材。第二閘極結構位於第二應變誘發源極與汲極結構之間。第二通道區域位於第二閘極結構下。第一應變誘發源極與汲極結構之至少一者至第一通道區域的鄰近程度，係不同於第二應變誘發源極與汲極結構之至少一者至該第二通道區域的鄰近程度。

Description

半導體元件及其製造方法
本揭露係關於一種半導體技術，特別係關於一種半導體製造技術。
半導體積體電路(integrated circuit，IC)歷經了快速的成長。受惠於積體電路材料和設計的進步，積體電路一代比一代具有體積更小且元件分佈更密集的優勢。為了加強積體電路的性能，應變矽(strained silicon)可用來提升載子的遷移率，以提升元件的性能。應變矽為一矽層，在此矽層中，矽原子會被拉伸而超過正常的原子間距(inter atomic distance)。由於將矽原子的間距拉開可降低原子力，故可減少原子力對電子遷移所造成的干擾，以提升電子遷移率，從而提升元件性能並降低能耗。
依據本揭露之一實施方式，一種半導體元件包含基材、第一應變誘發源極結構、第一應變誘發汲極結構、第一閘極結構、第一通道區域、第二應變誘發源極結構、第 二應變誘發汲極結構、第二閘極結構以及第二通道區域。第一應變誘發源極結構與第一應變誘發汲極結構係至少部分位於基材中。第一閘極結構係位於基材上，且位於第一應變誘發源極結構與第一應變誘發汲極結構之間。第一通道區域係位於基材中且位於第一閘極結構下。第一應變誘發源極結構與第一應變誘發汲極結構至少其中一者，與第一通道區域之間具有第一鄰近程度。第二應變誘發源極結構與第二應變誘發汲極結構係至少部分位於基材中。第二閘極結構係位於基材上，且位於第二應變誘發源極結構與第二應變誘發汲極結構之間。第二通道區域係基材中且位於第二閘極結構下。第二應變誘發源極結構與第二應變誘發汲極結構至少其中一者，與第二通道區域之間具有第二鄰近程度。第一鄰近程度與第二鄰近程度不同。
依據本揭露之一實施方式，一種半導體元件包含基材、第一應變誘發源極結構、第一應變誘發汲極結構、第一通道區域、第一閘極結構、第二應變誘發源極結構、第二應變誘發汲極結構、第二通道區域以及第二閘極結構。第一應變誘發源極結構與第一應變誘發汲極結構係至少部分位於基材中。第一通道區域係位於基材中，且位於第一應變誘發源極結構與第一應變誘發汲極結構之間。第一閘極結構係位於第一通道區域上。第一應變誘發源極結構與第一應變誘發汲極結構至少其中一者，與第一閘極結構之間間隔第一距離。第二應變誘發源極結構與第二應變誘發汲極結構係至少部分位於基材中。第二通道區域係位於基材中，且位於第 二應變誘發源極結構與第二應變誘發汲極結構之間。第二閘極結構係位於第二通道區域上。第二應變誘發源極結構與第二應變誘發汲極結構至少其中一者，與第二閘極結構之間間隔第二距離。第一距離大於第二距離。
依據本揭露之一實施方式，一種半導體元件的製造方法包含於基材上形成第一閘極結構與第二閘極結構，以及在基材中形成第一應變誘發源極結構、第一應變誘發汲極結構、第二應變誘發源極結構與第二應變誘發汲極結構。形成第一應變誘發源極結構、第一應變誘發汲極結構、第二應變誘發源極結構與第二應變誘發汲極結構，將使得第一閘極結構位於第一應變誘發源極結構與第一應變誘發汲極結構之間，而第一應變誘發源極結構與第一應變誘發汲極結構至少其中一者，與第一閘極結構之間間隔第一距離，而第二閘極結構位於第二應變誘發源極結構與第二應變誘發汲極結構之間，而第二應變誘發源極結構與第二應變誘發汲極結構至少其中一者，與第二閘極結構之間間隔第二距離，而第一距離與第二距離不同。
110~160‧‧‧步驟
200‧‧‧第一電晶體
210‧‧‧第一閘極結構
212‧‧‧閘極介電層
214‧‧‧閘極電極層
216‧‧‧硬式罩幕層
220‧‧‧第一主動區域
222‧‧‧輕摻雜源極區域
224‧‧‧輕摻雜汲極區域
232‧‧‧第一間隙壁
234‧‧‧第一間隙壁
242‧‧‧凹槽
244‧‧‧凹槽
250‧‧‧第一通道區域
262‧‧‧第一應變誘發源極結構
264‧‧‧第一應變誘發汲極結構
300‧‧‧第二電晶體
310‧‧‧第二閘極結構
320‧‧‧第二主動區域
312‧‧‧閘極介電層
314‧‧‧閘極電極層
316‧‧‧硬式罩幕層
322‧‧‧輕摻雜源極區域
324‧‧‧輕摻雜汲極區域
332‧‧‧第二間隙壁
334‧‧‧第二間隙壁
342‧‧‧凹槽
344‧‧‧凹槽
350‧‧‧第二通道區域
362‧‧‧第二應變誘發源極結構
364‧‧‧第二應變誘發汲極結構
400‧‧‧淺溝槽隔離結構
FSW‧‧‧第一間隙壁寬度
SSW‧‧‧第二間隙壁寬度
本揭露之態樣最佳可從以下的詳細說明及隨附的圖式理解。值得注意的是，根據產業上的實際應用，各個特徵並未按照比例繪製，事實上，各個特徵的尺寸可以任意的放大或縮小，以利清楚地說明。
第1圖繪示依據本揭露部分實施方式之半導體元件製造 方法的流程圖；以及第2至7圖繪示依據第1圖之方法所製造的半導體元件，於不同製造階段下的剖視圖。
以下提供本揭露之多種不同的實施方式或實施例，以實現本揭露的不同技術特徵。元件的實施例和配置係如下所述以簡化本揭露。當然，這些敘述僅為示例，而非用以限制本揭露。舉例而言，第一特徵係形成於第二特徵上之敘述可包括第一特徵與第二特徵係直接接觸的實施方式，亦可包括額外特徵形成於第一與第二特徵之間的實施方式，使得第一特徵與第二特徵可非直接接觸。此外，本揭露可重複地使用元件符號於多個實施例中。此重複係為了簡潔，並非用以討論各個實施方式及/或配置之間的關係。
另外，空間相對用語，如「下」、「下方」、「低」、「上」、「上方」等，是用以方便描述一元件或特徵與其他元件或特徵在圖式中的相對關係。除了圖式中所示之方位以外，這些空間相對用語亦可用來幫助理解元件在使用或操作時的不同方位。當元件被轉向其他方位(例如旋轉90度或其他方位)時，本文所使用的空間相對敘述亦可幫助理解。
第1圖繪示依據本揭露之部分實施方式之半導體元件製造方法的流程圖。首先，於步驟110中，第一閘極結構與第二閘極結構係形成於基材上。之後，於步驟120中，輕摻雜(lightly doped)源極區域與輕摻雜汲極區域係 形成於基材中。之後，於步驟130中，複數第一間隙壁係分別形成於第一閘極結構之相對的側壁上，複數第二間隙壁係分別形成於第二閘極結構之相對的側壁上。之後，於步驟140中，複數凹槽係以蝕刻的方式形成於基材中。之後，於步驟150中，基材中之此些凹槽可被修飾。之後，於步驟160中，第一應變誘發源極結構與第一應變誘發汲極結構係分別形成於此些凹槽中。
第2至7圖繪示依據第1圖之方法所製造的半導體元件，於不同製造階段下的剖視圖。為了進一步理解本揭露的實施方式，第2至7圖所示結構已被簡略性地繪示。因此，可在第1圖的方法進行之前、在第1圖的方法進行中、與在第1圖的方法完成後提供額外的處理，部分其他的處理於下文中亦有概略的說明。
參照第2圖。第一閘極結構210與第二閘極結構310係形成於基材上。基材之材質為半導體材料，例如：矽。於部分實施方式中，基材可包含磊晶層，舉例而言，基材可具有覆蓋在塊狀半導體上的磊晶層。此外，基材亦可包含絕緣底半導體(semiconductor-on-insulator，SOI)結構，例如：埋入式介電層(buried dielectric layer)。此外，基材亦可包含埋入式介電層，例如：埋入式氧化層(buried oxide，BOX)。基材的形成方法可為氧植入分離法(separation by implantation of oxygen，SIMOX)、晶圓接合法、或選擇性磊晶成長(selective epitaxial growth，SEG)。
基材具有第一主動區域220與第二主動區域320，第一主動區域220與第二主動區域320可用於主動元件，例如後續形成的n通道金屬氧化物半導體場效電晶體(n-channel MOSFET)、p-通道金屬氧化物半導體場效電晶體(p-channel MOSFET)、或其組合。因此，第一閘極結構210與第二閘極結構310係分別形成於第一主動區域220和第二主動區域320上。第一主動區域220與第二主動區域320的形成方法可包含將摻雜物植入基材中。若欲形成n通道金屬氧化物半導體場效電晶體於第一主動區域220與第二主動區域320上，則p井(p-well)可形成於第一主動區域220與第二主動區域320中。若欲形成p-通道金屬氧化物半導體場效電晶體於第一主動區域220與第二主動區域320上，則n井(n-well)可形成於第一主動區域220與第二主動區域320中。
若基材之材質為四(IV)族半導體材料，例如：矽，則摻雜物可為三(III)族元素的受體或是五(V)族元素的施體。舉例而言，當基材的材質為具有四價電子的四(IV)族半導體材料時，則具有三價電子的元素如硼(B)、鋁(Al)、銦(In)、鎵(Ga)、或其組合，可做為摻雜物以在基材中形成p井。另一方面，當基材的材質為具有四價電子的四(IV)族半導體材料時，則具有五價電子的元素如磷(P)、砷(As)、銻(Sb)、鉍(Bi)、或其組合，可做為摻雜物以在基材中形成n井。
至少一淺溝槽隔離(shallow trench isolations，STI)結構400係形成於基材中，其可電性隔離第一主動區域220與第二主動區域320。淺溝槽隔離結構400的形成方法可包含對基材做蝕刻處理以形成溝渠，並將至少一絕緣材料填充於溝渠中。舉例來說，此絕緣材料可為矽氧化物、矽氮化物、矽氧氮化物、或其組合。於部分實施方式中，淺溝槽隔離結構400可由一系列製程所製造，例如：成長出氧化墊、形成低壓化學氣相沉積(low pressure chemical vapor deposition，LPCVD)氮化層、使用光阻材料(photoresist)及光罩以圖案化的方式形成淺溝槽隔離開口、對基材做蝕刻處理以形成溝渠、選擇性地成長出熱氧化襯墊以改善溝渠的介面、利用化學氣相沉積(chemical vapor deposition，CVD)將氧化物填充於溝渠、利用化學機械研磨(chemical mechanical planarization，CMP)做回蝕(etch back)，以及利用氮化物剝離以形成淺溝槽隔離結構400。
第一閘極結構210包含閘極介電層212與閘極電極層214。第二閘極結構310包含閘極介電層312與閘極電極層314。於部分實施方式中，閘極介電層212與閘極介電層312的材質為氧化材料，例如：矽氧化物。舉例而言，閘極介電層212與閘極介電層312的形成方法可包含，但不限於，熱氧化、化學氣相沉積、電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)、低壓化學氣相沉積、或其組合。
於部分實施方式中，閘極介電層212與閘極介 電層312的材質為高介電常數材料。高介電常數材料之介電常數大於二氧化矽之介電常數，二氧化矽之介電常數約等於4。舉例而言，高介電常數材料可包含二氧化鉿(HfO2)，二氧化鉿的介電常數約介於18到40之間。此外，高介電常數材料可包含氧化鋯(ZrO2)、氧化釔(Y2O3)、氧化鑭(La2O5)、氧化釓(Gd2O5)、氧化鈦(TiO2)、氧化鉭(Ta2O5)、氧化鉿鉺(HfErO)、氧化鉿鑭(HfLaO)、氧化鉿釔(HfYO)、氧化鉿釓(HfGdO)、氧化鉿鋁(HfAlO)、氧化鉿鋯(HfZrO)、氧化鉿鈦(HfTiO)、氧化鉿鉭(HfTaO)或氧化鍶鉭(SrTiO)、或其組合。
舉例而言，閘極電極層214與閘極電極層314之材質為多晶矽。閘極電極層214與閘極電極層314的形成方法可包含，但不限於，化學氣相沉積、電漿輔助化學氣相沉積、低壓化學氣相沉積、或其組合。舉例來說，矽烷可做為化學氣相沉積製程中的化學氣體，以形成閘極電極層214與閘極電極層314。閘極電極層214與閘極電極層314的厚度大約介於400埃(Å)到800埃(Å)。
於部分實施方式中，第一閘極結構210可進一步包含硬式罩幕層(hard mask layer)216。硬式罩幕層216係形成於閘極電極層214上。第二閘極結構310可進一步包含硬式罩幕層316。硬式罩幕層316係形成於閘極電極層314上。硬式罩幕層216與硬式罩幕層316的材質為介電材料，例如矽氧化物、矽氮化物、矽氮氧化物、或其組合。舉例而言，硬式罩幕層216與硬式罩幕層316的形成方式可包 含，但不限於，化學氣相沉積、電漿輔助化學氣相沉積、低壓化學氣相沉積、或其組合。硬式罩幕層216與硬式罩幕層316的厚度大約介於100埃到400埃。
參照第3圖。輕摻雜源極區域222及322與輕摻雜汲極區域224及324可藉由植入製程形成於基材中。輕摻雜源極區域222與輕摻雜汲極區域224係位於第一閘極結構210之相對側。輕摻雜源極區域322與輕摻雜汲極區域324係位於第二閘極結構310之相對側。若欲形成n-通道金屬氧化物半導體場效電晶體於第一主動區域220與第二主動區域320上，則n型摻雜物，例如磷(P)、砷(As)、銻(Sb)、鉍(Bi)或其組合，可用來形成輕摻雜源極區域222及322與輕摻雜汲極區域224及324。若欲形成p-通道金屬氧化物半導體場效電晶體於第一主動區域220和第二主動區域320上，則p型摻雜物，例如硼(B)、鋁(Al)、銦(In)、鎵(Ga)、或其組合，可用來形成輕摻雜源極區域222及322與輕摻雜汲極區域224及324。
參照第4圖。第一間隙壁232與第一間隙壁234係形成於第一閘極結構210之側壁相對側。第二間隙壁332與第二間隙壁334係形成於第二閘極結構310之側壁相對側。第一間隙壁232及234與第二間隙壁332及334之材質為介電材料，例如矽氮化物、矽氧化物、矽氮氧化物、或其組合。於部分實施方式中，第一間隙壁232及234與第二間隙壁332及334之至少其中一者具有氧氮氧結構(oxide-nitride-oxide，ONO)，在氧氮氧結構中，矽氮化 物層係位於兩矽氧化物層之間。
第一間隙壁232及234之至少一者具有第一間隙壁寬度(或間隙壁厚度)FSW。第二間隙壁332及334之至少一者具有第二間隙壁寬度(或間隙壁厚度)SSW。第一間隙壁寬度FSW與第二間隙壁寬度SSW不同，以定義出不同的初始鄰近程度(proximity)。舉例而言，第一間隙壁232及332與第二間隙壁234及334的形成方式可包含，但不限於，一或多個沉積製程、微影製程、與蝕刻製程(例如：非等向性蝕刻製程)。第一間隙壁寬度FSW與第二間隙壁寬度SSW可藉由蝕刻時間的調校來控制，但不以此為限。
參照第5圖。凹槽242、244、342與344可藉由蝕刻製程形成於基材中。於部分實施方式中，蝕刻製程可包含利用氫溴酸(HBr)、氯氣(Cl2)、氧氣(O2)、及氦(He)的結合物所進行的乾蝕刻製程。乾蝕刻製程可移除部分未被保護或裸露的基材。於乾蝕刻製程中，第一間隙壁232與234、第二間隙壁332與334、及硬式罩幕層216與316可保護第一閘極結構210與第二閘極結構310。
非等向性蝕刻或具方向性的蝕刻可使得凹槽242、244、342與344具有實質上垂直的側壁，並使得此些側壁對齊於第一間隙壁232及234與第二間隙壁332及334。於部分實施方式中，凹槽242、244、342與344之至少一者的深度約在100埃到250埃。因此，凹槽242與凹槽244，與第一閘極結構210之間的鄰近程度，分別被第一間隙壁232與第一間隙壁234的第一間隙壁寬度FSW所限制。 凹槽342與凹槽344，與第二閘極結構310之間的鄰近程度，分別被第二間隙壁332與第二間隙壁334的第二間隙壁寬度SSW所限制。由於第一間隙壁寬度FSW和第二間隙壁寬度SSW不同，故凹槽242與凹槽244之至少其中一者，與第一閘極結構210之間的鄰近程度，和凹槽342與凹槽344之至少其中一者，與第二閘極結構310之間的鄰近程度不同。於部分實施方式中，凹槽242與凹槽244之至少其中一者，與第一閘極結構210之間的鄰近程度，小於凹槽342與凹槽344之至少其中一者，與第二閘極結構310之間的鄰近程度。亦即，從凹槽242與凹槽244之至少其中一者到第一閘極結構210之距離，大於從凹槽342與凹槽344之至少一者到第二閘極結構310之距離。此外，凹槽242與凹槽244之間的距離和凹槽342與凹槽344之間的距離不同。於部分實施方式中，凹槽242與凹槽244之間的距離大於凹槽342與凹槽344之間的距離。
第一通道區域250與第二通道區域350係位於基材中。第一通道區域250係位於第一閘極結構210下，並位於凹槽242和凹槽244之間。第二通道區域350係位於第二閘極結構310下，並位於凹槽342和344之間。凹槽242與凹槽244之至少其中一者，與第一通道區域250之間的鄰近程度，和凹槽342與凹槽344之至少其中一者，與第二通道區域350之間的鄰近程度不同。於部分實施方式中，凹槽242與凹槽244之至少其中一者，與第一通道區域250之間的鄰近程度，小於凹槽342與凹槽344之至少其中一者，與第二 通道區域350之間的鄰近程度。亦即，從凹槽242與凹槽244之至少其中一者到第一通道區域250之距離，大於從凹槽342與凹槽344至少其中一者到第二通道區域350之距離。
參照第6圖。基材中的凹槽242、244、342與344可被另一蝕刻製程所修飾。此蝕刻製程可包含利用氫溴酸(HBr)、氧氣(O2)、氦(He)的結合物所進行的乾蝕刻製程。如第6圖所示，乾蝕刻製程的參數可被調校教以使得凹槽242、244、342與344的側壁呈錐狀。於部分實施方式中，偏壓的調校可用來形成錐狀側壁。凹槽242、244、342與344至少其中一者之錐狀側壁具有錐腳角度θ。錐腳角度θ的範圍約從50°到70°。錐腳角度θ的量測是根據與基材表面平行的軸起算。凹槽242、244、342與344之至少一者的總深度約為500埃到600埃。
於部分實施方式中，在凹槽242、244、342與344形成之前，可選擇性地進行一植入製程。此植入製程所植入的摻雜物可加強或延緩後續蝕刻製程中的蝕刻速率。舉例而言，此植入製程可植入砷摻雜物，以加強後續蝕刻製程的蝕刻速率。砷摻雜物可在約從1keV到10keV的能量，和約從1E14cm-2到3E15cm-2的劑量下植入基材中。此外，砷摻雜物可在約從0°到25°的傾角下植入基材中。此傾角的量測是根據與基材表面垂直的軸起算。另外，植入製程可包含植入二氟化硼(BF2)以延緩後續蝕刻製程的蝕刻速率。二氟化硼摻雜物可在約從0.5keV到5keV的能量及約從1E14cm-2到3E15cm-2的劑量下植入基材中。此外，二氟化硼摻 雜物可在約從0°到25°的傾角下植入基材中。此傾角的量測是根據與基材表面垂直的軸起算。
接著，凹槽242、244、342與344可由選擇性濕蝕刻製程、或接續選擇性濕蝕刻製程的乾濕刻製程來形成。選擇性摻雜濕蝕刻劑，例如：氫氧化四甲銨(tetra-methyl ammonium hydroxide，TMAH)溶液，可用來進行選擇性濕蝕刻製程。氫氧化四甲銨溶液的體積濃度係約從1%到10%。氫氧化四甲銨溶液的溫度係約從15℃到50℃。部分因素會影響基材的蝕刻速率(如：側向蝕刻速率)，這些因素包含植入的摻雜物種類與植入區域內的摻雜物濃度。舉例而言，若砷離子為摻雜物，則側向蝕刻速率會大於硼離子為摻雜物時之側向蝕刻速率。摻雜物濃度和植入製程中所使用的摻雜物劑量有關。
換句話說，基材之植入部分的蝕刻速率(包含側向蝕刻速率)和植入製程中所使用之摻雜物種類與劑量有關。這些因素亦可影響凹槽242、244、342與344的輪廓。
參照第7圖。第一應變誘發源極結構262、第一應變誘發汲極結構264、第二應變誘發源極結構362與第二應變誘發汲極結構364係分別至少部分位於凹槽242、244、342與344(繪示於第6圖)中。舉例而言，於部分實施方式中，第一應變誘發源極結構262、第一應變誘發汲極結構264、第二應變誘發源極結構362與第二應變誘發汲極結構364可由選擇性磊晶成長製程形成，但不以此為限。
如第7圖所示，第一電晶體200與第二電晶體 300可被形成。第一電晶體200包含第一閘極結構210、輕摻雜源極區域222、輕摻雜汲極區域224、第一間隙壁232、第一間隙壁234、第一通道區域250、第一應變誘發源極結構262、第一應變誘發汲極結構264。第二電晶體300包含第二閘極結構310、輕摻雜源極區域322、輕摻雜汲極區域324、第二間隙壁332、第二間隙壁334、第二通道區域350、第二應變誘發源極結構362與第二應變誘發汲極結構364。
於部分實施方式中，當第一電晶體200與第二電晶體300均為p通道金屬氧化物半導體場效電晶體時，第一應變誘發源極結構262、第一應變誘發汲極結構264、第二應變誘發源極結構362與第二應變誘發汲極結構364的材質為，能夠在第一通道區域250與第二通道區域350中誘發壓應變的材料。在第一通道區域250與第二通道區域350所誘發之壓應變可提升第一通道區域250與第二通道區域350中的電洞遷移率。於部分實施方式中，第一應變誘發源極結構262、第一應變誘發汲極結構264、第二應變誘發源極結構362與第二應變誘發汲極結構364的材質為，晶格常數大於第一通道區域250與第二通道區域350之晶格常數的材料，以於第一通道區域250與第二通道區域350中誘發壓應變。舉例而言，當第一通道區域250與第二通道區域350之材質為矽時，第一應變誘發源極結構262、第一應變誘發汲極結構264、第二應變誘發源極結構362與第二應變誘發汲極結構364之材質可為鍺化矽(SiGe)。
於部分實施方式中，當第一電晶體200和第二 電晶體300均為n通道金屬氧化物半導體場效電晶體時，第一應變誘發源極結構262、第一應變誘發汲極結構264、第二應變誘發源極結構362與第二應變誘發汲極結構364的材質為，能夠在第一通道區域250與第二通道區域350中誘發拉應變的材料。在第一通道區域250與第二通道區域350中所誘發的拉應變可提升第一通道區域250與第二通道區域350中的電子遷移率。於部分實施方式中，第一應變誘發源極結構262、第一應變誘發汲極結構264、第二應變誘發源極結構362與第二應變誘發汲極結構364的材質為，晶格常數小於第一通道區域250與第二通道區域350之晶格常數的材料，以於第一通道區域250與第二通道區域350中誘發拉應變。舉例而言，當第一通道區域250與第二通道區域350的材質為矽時，第一應變誘發源極結構262、第一應變誘發汲極結構264、第二應變誘發源極結構362與第二應變誘發汲極結構364之材質可為，但不限於，磷化矽或碳化矽。
第一應變誘發源極結構262與第一應變誘發汲極結構264之至少其中一者，與第一閘極結構210之間的鄰近程度，和第二應變誘發源極結構362與第二應變誘發汲極結構364之至少其中一者，與第二閘極結構310之間的鄰近程度不同。於部分實施方式中，第一應變誘發源極結構262與第一應變誘發汲極結構264之至少其中一者，與第一閘極結構210之間的鄰近程度，小於第二應變誘發源極結構362與第二應變誘發汲極結構364之至少其中一者，與第二閘極結構310之間的鄰近程度。亦即，從第一應變誘發源極結構 262與第一應變誘發汲極結構264之至少一者到第一閘極結構210之距離，大於從第二應變誘發源極結構362與第二應變誘發汲極結構364之至少一者到第二閘極結構310之距離。此外，第一應變誘發源極結構262與第一應變誘發汲極結構264之間的距離係不同於第二應變誘發源極結構362與第二應變誘發汲極結構364之間的距離。於部分實施方式中，第一應變誘發源極結構262與第一應變誘發汲極結構264之間的距離大於第二應變誘發源極結構362與第二應變誘發汲極結構364之間的距離。
第一應變誘發源極結構262與第一應變誘發汲極結構264之至少其中一者，與第一通道區域250之間的鄰近程度，係不同於第二應變誘發源極結構362與第二應變誘發汲極結構364之至少其中一者，與第二通道區域350之間的鄰近程度。於部分實施方式中，第一應變誘發源極結構262與第一應變誘發汲極結構264之至少其中一者，與第一通道區域250之間的鄰近程度，小於第二應變誘發源極結構362與第二應變誘發汲極結構364之至少其中一者，與第二通道區域350之間的鄰近程度。亦即，從第一應變誘發源極結構262與第一應變誘發汲極結構264之至少一者到第一通道區域250之距離，大於從第二應變誘發源極結構362與第二應變誘發汲極結構364之至少一者到第二通道區域350之距離。
鄰近程度和距離與第一電晶體200及第二電晶體300的特性有關。第一電晶體200與第二電晶體300可屬 於相同通道型的電晶體。亦即，第一電晶體200與第二電晶體300可均為p通道金屬氧化物半導體場效電晶體，或者是第一電晶體200與第二電晶體300可均為n通道金屬氧化物半導體場效電晶體。然而，第一電晶體200與第二電晶體300可具有不同的優化需求。
舉例而言，對於第二電晶體300來說，第二應變誘發源極結構362與第二應變誘發汲極結構364，與第二通道區域350之間的鄰近程度可被減少，以產生相對大的跨導，進而產生高遷移率。然而，對於輸入/輸出或低功率的邏輯電晶體來說，應變誘發源極結構與應變誘發汲極結構，與閘極結構之間的鄰近程度的減少，可能會導致高接面漏電量並衍生可靠度問題。因此，對於第一電晶體200來說，第一應變誘發源極結構262與第一應變誘發汲極結構264，與第一通道區域250之間的鄰近程度可被增加，以改善接面漏電和可靠度問題。
依據本揭露之部分實施方式，彈性的優化處理可被提供。舉例而言，第一間隙壁232之第一間隙壁寬度FSW、第一間隙壁234之第一間隙壁寬度FSW、第二間隙壁332之第二間隙壁寬度SSW與第二間隙壁234之第二間隙壁寬度SSW，可被分別地調校以使凹槽242、244、342與344(繪示於第6圖)更接近或更遠離第一閘極結構210與第二閘極結構310。凹槽242、244、342與344(繪示於第6圖)與其各自對應之第一閘極結構210及第二閘極結構310之間的距離，會影響(或關係到)第一應變誘發源極結構262、第 一應變誘發汲極結構264、第二應變誘發源極結構362與第二應變誘發汲極結構364，與其各自對應的第一通道區域250及第二通道區域350之間的鄰近程度。此外，植入製程的參數可被調校以調整基材之植入部分的側向蝕刻速率。因此，凹槽242、244、342與344(繪示於第6圖)的輪廓和側向延伸部分亦可被分別控制。換句話說，第一應變誘發源極結構262、第一應變誘發汲極結構264、第二應變誘發源極結構362與第二應變誘發汲極結構364的位置和形狀可被分別控制。
上述之間隙壁厚度的調整方法及選擇性摻雜蝕刻製程可單一或合併的使用，以分別調整第一應變誘發源極結構262、第一應變誘發汲極結構264、第二應變誘發源極結構362與第二應變誘發汲極結構364，與其對應的第一通道區域250與第二通道區域350之間的鄰近程度。因此，第一電晶體200與第二電晶體300可根據本身的功能而進行優化。舉例而言，第二電晶300可為高性能的電晶體。因此，第二應變誘發源極結構362與第二應變誘發汲極結構364，與第二通道區域350之間的鄰近程度，大於第一應變誘發源極結構262與第一應變誘發汲極結構264，與第一通道區域250之間的鄰近程度。亦即，第二電晶體300可被優化為高性能的電晶體。在上述實施方式中，單一半導體元件上的不同電晶體可允許做彈性優化處理。
從上述的實施方式可了解，額外的製程可加入以完成半導體元件的製作。舉例而言，此額外的製程可包含 替代多晶矽閘極(replacement polysilicon gate，RPG)製程、自對準矽化物的形成、接觸的形成、內連接導線的形成(此內連接導線可為，但不限於，可提供電性內連接給半導體元件的導線、導孔、金屬層與層間介電物)、鈍化層的形成、與半導體元件的封裝。
前述多個實施方式的特徵可使本技術領域中具有通常知識者更佳地理解本揭露之各個態樣。本技術領域中具有通常知識者應可瞭解，為了達到相同之目的及/或本揭露之實施方式之相同優點，其可利用本揭露為基礎，進一步設計或修飾其他製程及結構。在本技術領域中具有通常知識者亦應瞭解，這樣的均等結構並未背離本揭露之精神及範圍，而在不背離本揭露之精神及範圍下，本技術領域中具有通常知識者可在此進行各種改變、替換及修正。
200‧‧‧第一電晶體
210‧‧‧第一閘極結構
212‧‧‧閘極介電層
214‧‧‧閘極電極層
216‧‧‧硬式罩幕層
220‧‧‧第一主動區域
222‧‧‧輕摻雜源極區域
224‧‧‧輕摻雜汲極區域
232‧‧‧第一間隙壁
234‧‧‧第一間隙壁
250‧‧‧第一通道區域
262‧‧‧第一應變誘發源極結構
264‧‧‧第一應變誘發汲極結構
300‧‧‧第二電晶體
312‧‧‧閘極介電層
314‧‧‧閘極電極層
316‧‧‧硬式罩幕層
322‧‧‧輕摻雜源極區域
324‧‧‧輕摻雜汲極區域
332‧‧‧第二間隙壁
334‧‧‧第二間隙壁
350‧‧‧第二通道區域
362‧‧‧第二應變誘發源極結構
364‧‧‧第二應變誘發汲極結構
400‧‧‧淺溝槽隔離結構
FSW‧‧‧第一間隙壁寬度
SSW‧‧‧第二間隙壁寬度
310‧‧‧第二閘極結構
320‧‧‧第二主動區域

Claims (10)

  1. 一種半導體元件，包含：一基材；一第一應變誘發源極結構與一第一應變誘發汲極結構，該第一應變誘發源極結構與該第一應變誘發汲極結構至少部分位於該基材中，其中該第一應變誘發源極結構具有實質上垂直於該基材之一頂表面的一垂直側壁、一底面以及連接於該垂直側壁與該底面之間的一錐狀側壁，該錐狀側壁相對於該基材之該頂表面具有介於約50°至約70°之間的一錐腳角度；一第一閘極結構，位於該基材上，且位於該第一應變誘發源極結構與該第一應變誘發汲極結構之間；一第一間隙壁，位於該第一閘極結構的一側壁上，其中該第一間隙壁的一最外側壁對齊於該第一應變誘發源極結構的該垂直側壁，且該第一間隙壁的整體不重疊於該第一應變誘發源極結構的該錐狀側壁；一第一通道區域，位於該基材中，且位於該第一閘極結構下，其中該第一應變誘發源極結構與該第一應變誘發汲極結構至少其中一者，與該第一通道區域之間具有一第一鄰近程度；一第二應變誘發源極結構與一第二應變誘發汲極結構，該第二應變誘發源極結構與該第二應變誘發汲極結構至少部分位於該基材中； 一第二閘極結構，位於該基材上，且位於該第二應變誘發源極結構與該第二應變誘發汲極結構之間；以及一第二通道區域，位於該基材中，且位於該第二閘極結構下，其中該第二應變誘發源極結構與該第二應變誘發汲極結構至少其中一者，與該第二通道區域之間具有一第二鄰近程度，該第一鄰近程度大於該第二鄰近程度。
  2. 如請求項1所述之半導體元件，更包含：至少一第二間隙壁，位於該第二閘極結構的至少一側壁上，其中該第一間隙壁的厚度大於該第二間隙壁的厚度。
  3. 如請求項1所述之半導體元件，其中該第一應變誘發源極結構與該第一應變誘發汲極結構之間間隔一第一距離，該第二應變誘發源極結構與該第二應變誘發汲極結構之間間隔一第二距離，該第一距離和該第二距離並不相同。
  4. 如請求項1所述之半導體元件，其中該第一應變誘發源極結構與該第一應變誘發汲極結構的材質為能夠在該第一通道區域中誘發壓應變或拉應變的材料。
  5. 一種半導體元件，包含：一基材； 一第一應變誘發源極結構與一第一應變誘發汲極結構，該第一應變誘發源極結構與該第一應變誘發汲極結構至少部分位於該基材中，該第一應變誘發源極結構具有一第一垂直側壁，該第一應變誘發汲極結構具有一第二垂直側壁，該第一、第二垂直側壁面向彼此，且自該基材的一頂表面朝下延伸；一第一通道區域，位於該基材中，且位於該第一應變誘發源極結構與該第一應變誘發汲極結構之間；一第一閘極結構，位於該第一通道區域上，其中該第一應變誘發源極結構與該第一應變誘發汲極結構至少其中一者，與該第一閘極結構之間間隔一第一距離；一第一輕摻雜源極區域與一第一輕摻雜汲極區域，位於該基材中，其中每一該第一輕摻雜源極區域與該第一輕摻雜汲極區域分別自該第一應變誘發源極結構與該第一應變誘發汲極結構延伸至該第一閘極結構；一第二應變誘發源極結構與一第二應變誘發汲極結構，該第二應變誘發源極結構與該第二應變誘發汲極結構至少部分位於該基材中，該第二應變誘發源極結構具有一第三垂直側壁，該第二應變誘發汲極結構具有一第四垂直側壁，該第三、第四垂直側壁面向彼此，且自該基材的該頂表面朝下延伸，其中該第一應變誘發源極結構的該第一垂直側壁與該第一應變誘發汲極結構的該第二垂直側壁之間的一橫向距離，係大於該第二應變誘發源極結構的該第三垂直側壁與 該第二應變誘發汲極結構的該第四垂直側壁之間的一橫向距離；一第二通道區域，位於該基材中，且位於該第二應變誘發源極結構與該第二應變誘發汲極結構之間；一第二閘極結構，位於該第二通道區域上，其中該第二應變誘發源極結構與該第二應變誘發汲極結構至少其中一者，與該第二閘極結構之間間隔一第二距離，該第一距離大於該第二距離；以及一第二輕摻雜源極區域與一第二輕摻雜汲極區域，位於該基材中，其中每一該第二輕摻雜源極區域與該第二輕摻雜汲極區域分別自該第二應變誘發源極結構與該第二應變誘發汲極結構延伸至該第二閘極結構。
  6. 如請求項5所述之半導體元件，更包含：至少一第一間隙壁，位於該第一閘極結構的至少一側壁上；以及至少一第二間隙壁，位於該第二閘極結構的至少一側壁上，其中該第一間隙壁的寬度大於該第二間隙壁。
  7. 如請求項5所述之半導體元件，其中該第一應變誘發源極結構與該第一應變誘發汲極結構之間間隔一第三距離，該第二應變誘發源極結構與該第二應變誘發汲極結構之間間隔一第四距離，該第三距離和該第四距離並不相同。
  8. 如請求項5所述之半導體元件，其中該第一應變誘發源極結構與該第一應變誘發汲極結構的材質為晶格常數大於或小於該第一通道區域之晶格常數的材料。
  9. 一種半導體元件的製造方法，包含：在一基材上形成一第一閘極結構與一第二閘極結構；形成一第一間隙壁在該第一閘極結構的一側壁上以及一第二間隙壁在該第二閘極結構的一側壁上，其中該第一間隙壁的厚度大於該第二間隙壁的厚度；對該基材執行一第一蝕刻製程以於該基材中形成一第一凹陷以及一第二凹陷，其中該第一凹陷的一側壁實質上垂直於該基材之一頂表面並對齊於該第一間隙壁的一側壁，而該第二凹陷的一側壁實質上垂直於該基材之該頂表面並對齊於該第二間隙壁的一側壁；在該第一蝕刻製程完成之後，對該第一凹陷以及該第二凹陷執行一第二蝕刻製程以使得該第一凹陷的該側壁的底部位以及該第二凹陷的該側壁的底部位呈錐狀；磊晶形成一第一應變誘發源極/汲極結構於該第一凹陷中以及一第二應變誘發源極/汲極結構於該第二凹陷中，其中形成該第一應變誘發源極/汲極結構以及該第二應變誘發源極/汲極結構將使得該第一應變誘發源極/汲極結構與該第一閘極結構之間間隔一第一距離，該第二應變誘發源極/汲極結構與該第二閘極結構之間間隔一第二距離，且該第一距離大於該第二距離；以及 在該基材中形成一第一輕摻雜源極/汲極區域以及一第二輕摻雜源極/汲極區域，其中該第一輕摻雜源極/汲極區域位於該第一應變誘發源極/汲極結構與該第一閘極結構之間，該第二輕摻雜源極/汲極區域位於該第二應變誘發源極/汲極結構與該第二閘極結構之間，該第一輕摻雜源極/汲極區域的寬度相等於該第一距離，且該第二輕摻雜源極/汲極區域的寬度相等於該第二距離。
  10. 如請求項9所述之製造方法，更包含：在該基材中形成該第一輕摻雜源極/汲極區域以及該第二輕摻雜源極/汲極區域之後，植入一摻雜物於該基材中，其中該第一蝕刻製程係使得該第一凹陷以及該第二凹陷形成於該基材中已植入該摻雜物的部位。
TW104137361A 2014-12-30 2015-11-12 半導體元件及其製造方法 TWI703675B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462098206P 2014-12-30 2014-12-30
US62/098,206 2014-12-30
US14/800,899 US20160190318A1 (en) 2014-12-30 2015-07-16 Semiconductor device and manufacturing method thereof
US14/800,899 2015-07-16

Publications (2)

Publication Number Publication Date
TW201624614A TW201624614A (zh) 2016-07-01
TWI703675B true TWI703675B (zh) 2020-09-01

Family

ID=56117050

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104137361A TWI703675B (zh) 2014-12-30 2015-11-12 半導體元件及其製造方法

Country Status (5)

Country Link
US (1) US20160190318A1 (zh)
KR (1) KR101785159B1 (zh)
CN (2) CN112331649A (zh)
DE (1) DE102015112616A1 (zh)
TW (1) TWI703675B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427773B (zh) * 2017-08-30 2022-02-11 蓝枪半导体有限责任公司 半导体结构及其制造方法
US11508738B2 (en) * 2020-02-27 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM speed and margin optimization via spacer tuning

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263087A (zh) * 2010-05-26 2011-11-30 台湾积体电路制造股份有限公司 半导体元件及其制作方法
US20140367768A1 (en) * 2011-09-29 2014-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH087571A (ja) * 1994-04-20 1996-01-12 Hitachi Ltd ゲート回路，半導体集積回路，半導体記憶回路及びそれらを用いた半導体集積回路装置、それらを用いた情報処理装置
JP3919921B2 (ja) * 1997-09-26 2007-05-30 三菱電機株式会社 半導体装置
JP2000068389A (ja) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6103559A (en) * 1999-03-30 2000-08-15 Amd, Inc. (Advanced Micro Devices) Method of making disposable channel masking for both source/drain and LDD implant and subsequent gate fabrication
JP2003197765A (ja) * 2001-12-28 2003-07-11 Texas Instr Japan Ltd 半導体装置およびその製造方法
US7232756B2 (en) * 2003-04-16 2007-06-19 Samsung Electronics Co., Ltd. Nickel salicide process with reduced dopant deactivation
US6872626B1 (en) * 2003-11-21 2005-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a source/drain and a transistor employing the same
US7250351B2 (en) * 2005-04-14 2007-07-31 International Business Machines Corporation Enhanced silicon-on-insulator (SOI) transistors and methods of making enhanced SOI transistors
KR100808797B1 (ko) * 2006-08-29 2008-03-03 동부일렉트로닉스 주식회사 반도체 소자의 이온 주입 방법
JP4320405B2 (ja) * 2007-03-27 2009-08-26 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7851313B1 (en) * 2007-11-09 2010-12-14 Xilinx, Inc. Semiconductor device and process for improved etch control of strained silicon alloy trenches
US7736982B2 (en) * 2008-10-14 2010-06-15 United Microelectronics Corp. Method for forming a semiconductor device
US7736968B2 (en) * 2008-10-27 2010-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing poly-depletion through co-implanting carbon and nitrogen
JP5578952B2 (ja) * 2009-08-19 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8455859B2 (en) * 2009-10-01 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device
US8685847B2 (en) * 2010-10-27 2014-04-01 International Business Machines Corporation Semiconductor device having localized extremely thin silicon on insulator channel region
US8455849B2 (en) * 2010-11-30 2013-06-04 Applied Materials, Inc. Method and apparatus for modulating wafer treatment profile in UV chamber
US8609518B2 (en) * 2011-07-22 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Re-growing source/drain regions from un-relaxed silicon layer
US20130230948A1 (en) * 2012-03-02 2013-09-05 Globalfoundries Inc. Multiple step implant process for forming source/drain regions on semiconductor devices
KR101912582B1 (ko) * 2012-04-25 2018-12-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102066848B1 (ko) * 2013-06-24 2020-01-16 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US9627480B2 (en) * 2014-06-26 2017-04-18 Globalfoundries Inc. Junction butting structure using nonuniform trench shape

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263087A (zh) * 2010-05-26 2011-11-30 台湾积体电路制造股份有限公司 半导体元件及其制作方法
US20140367768A1 (en) * 2011-09-29 2014-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method thereof

Also Published As

Publication number Publication date
TW201624614A (zh) 2016-07-01
CN112331649A (zh) 2021-02-05
KR101785159B1 (ko) 2017-10-12
CN105742282A (zh) 2016-07-06
US20160190318A1 (en) 2016-06-30
DE102015112616A1 (de) 2016-06-30
KR20160082460A (ko) 2016-07-08

Similar Documents

Publication Publication Date Title
KR101901059B1 (ko) 상이한 핀 높이를 갖는 핀펫을 형성하는 기구
US9721829B2 (en) FinFETs with different fin height and EPI height setting
US9269806B2 (en) Semiconductor device and method of fabricating same
US8658505B2 (en) Embedded stressors for multigate transistor devices
US10854729B2 (en) Method to reduce etch variation using ion implantation
US9660052B2 (en) Strained source and drain (SSD) structure and method for forming the same
TWI634663B (zh) 半導體元件及其製造方法
US9570606B2 (en) FinFET LDMOS device and manufacturing methods
US10014406B2 (en) Semiconductor device and method of forming the same
US10229995B2 (en) Fabricating method of fin structure with tensile stress and complementary FinFET structure
TWI703675B (zh) 半導體元件及其製造方法
TWI571936B (zh) 具有鰭狀結構之場效電晶體的結構及其製作方法
US10103064B2 (en) Transistor structure including epitaxial channel layers and raised source/drain regions
TWI699886B (zh) 半導體裝置及其製造方法
CN104952919B (zh) 一种半导体器件及其制造方法
KR20110070077A (ko) 반도체 소자의 트랜지스터 및 그 제조방법
JP2012248561A (ja) 半導体装置及びその製造方法