CN105742282A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN105742282A
CN105742282A CN201510766096.7A CN201510766096A CN105742282A CN 105742282 A CN105742282 A CN 105742282A CN 201510766096 A CN201510766096 A CN 201510766096A CN 105742282 A CN105742282 A CN 105742282A
Authority
CN
China
Prior art keywords
drain electrode
source electrode
strain inducing
inducing source
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510766096.7A
Other languages
English (en)
Inventor
陈家新
王智麟
郭康民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN202011205039.9A priority Critical patent/CN112331649A/zh
Publication of CN105742282A publication Critical patent/CN105742282A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

一种半导体器件包括：衬底、第一应变诱导源极和漏极结构、第一栅极结构、第一沟道区、第二应变诱导源极和漏极结构、第二栅极结构和第二沟道区。第一应变诱导源极和漏极结构的至少一个具有与第一沟道区的第一接近度。第二应变诱导源极和漏极结构的至少一个具有与第二沟道区的第二接近度。第二接近度与第一接近度不同。本发明实施例涉及半导体器件及其制造方法。

Description

半导体器件及其制造方法
优先权声明和交叉引用
本申请要求于2014年12月30日提交的美国临时专利申请第62/098,206号的优先权,其全部内容通过引用结合于此作为参考。
技术领域
本发明实施例涉及半导体器件及其制造方法。
背景技术
半导体集成电路(IC)工业经历了快速发展。IC材料和设计中的技术进步产生了数代的IC，其中每一代IC都比上一代IC具有更小且更复杂的电路。为了提高IC的性能，使用了应变硅以增强载流子迁移率和改进器件性能。应变硅是其中硅原子伸展超出其正常的原子间的距离的硅层。将这些硅原子移动为相距较远降低了干扰电子移动通过晶体管的原子力，并且由此具有更好的迁移率，从而导致更好的芯片性能和更低的能耗。
发明内容
根据本发明的一个实施例，提供了一种半导体器件，包括：衬底；第一应变诱导源极和漏极结构，至少部分地设置在所述衬底中；第一栅极结构，设置在所述衬底上和所述第一应变诱导源极和漏极结构之间；第一沟道区，设置在所述衬底中和所述第一栅极结构下方，其中，所述第一应变诱导源极和漏极结构的至少一个具有与所述第一沟道区的第一接近度；第二应变诱导源极和漏极结构，至少部分地设置在所述衬底中；第二栅极结构，设置在所述衬底上和所述第二应变诱导源极和漏极结构之间；以及第二沟道区，设置在所述衬底中和所述第二栅极结构下方，其中，所述第二应变诱导源极和漏极结构的至少一个具有与所述第二沟道区的第二接近度，并且所述第二接近度与所述第一接近度不同。
根据本发明的另一实施例，还提供了一种半导体器件，包括：衬底；第一应变诱导源极和漏极结构，至少部分地设置在所述衬底中；第一沟道区，设置在所述衬底中和所述第一应变诱导源极和漏极结构之间；第一栅极结构，设置在所述第一沟道区上方，其中，所述第一栅极结构和所述第一应变诱导源极和漏极结构的至少一个彼此分离第一距离；第二应变诱导源极和漏极结构，至少部分地设置在所述衬底中；第二沟道区，设置在所述衬底中和所述第二应变诱导源极和漏极结构之间；以及第二栅极结构，设置在所述第二沟道区上方，其中，所述第二栅极结构和所述第二应变诱导源极和漏极结构的至少一个彼此分离第二距离，并且所述第一距离大于所述第二距离。
根据本发明的又一实施例，还提供了一种用于制造半导体器件的方法，所述方法包括：在衬底上形成第一栅极结构和第二栅极结构；以及至少部分地在所述衬底中形成第一应变诱导源极和漏极结构和第二应变诱导源极和漏极结构，其中，以使得所述第一栅极结构形成在所述第一应变诱导源极和漏极结构之间，所述第一栅极结构与所述第一应变诱导源极和漏极结构的至少一个分离第一距离，所述第二栅极结构形成在所述第二应变诱导源极和漏极结构之间，所述第二栅极结构与所述第二应变诱导源极和漏极结构的至少一个分离第二距离的方式执行形成所述第一应变诱导源极和漏极结构和所述第二应变诱导源极和漏极结构，并且所述第一距离和所述第二距离彼此不同。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚讨论，各个部件的尺寸可以任意地增大或缩小。
图1是根据本发明的一些实施例的用于制造半导体器件的方法的流程图。
图2至图7是根据图1的方法的一些实施例的处于各个制造阶段的半导体器件的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
图1是根据本发明的一些实施例的用于制造半导体器件的方法的流程图。该方法开始于框110，其中，在衬底上形成第一和第二栅极结构。该方法继续进行框120，其中，在衬底中形成轻掺杂的源极和漏极区。该方法继续进行框130，其中，分别在第一和第二栅极结构的相对侧壁上形成第一和第二间隔件。该方法继续进行框140，其中，在衬底中蚀刻凹槽。该方法继续进行框150，其中，对衬底中的凹槽进行修改。该方法继续进行框160，其中，分别在凹槽中形成第一和第二应变诱导源极和漏极结构。
图2至图7是根据图1的方法的一些实施例的处于各个制造阶段的半导体器件的截面图。应当理解，已经对图2至图7进行了简化以便更好地理解本发明的实施例。因此，可以在图1的方法之前、期间和之后提供额外的工艺，并且本文中可以简要地描述一些其他工艺。
参照图2，在衬底上形成第一栅极结构210和第二栅极结构310。该衬底是由诸如硅的半导体材料制成的。在一些实施例中，该衬底可以包括外延层。例如，该衬底可以具有位于块状半导体上面的外延层。此外，衬底可以包括绝缘体上半导体(SOI)结构，诸如掩埋介电层。可选地，该衬底可以包括掩埋介电层，诸如埋氧(BOX)层。可以通过称为注氧隔离(SIMOX)技术、晶圆接合或选择性外延生长(SEG)的方法形成衬底。
该衬底具有第一有源区220和第二有源区320。第一和第二有源区220和320将用于之后将形成的诸如n沟道金属氧化物半导体场效应晶体管(n沟道MOSFET)、p沟道MOSFET或其组合的有源器件的组件。因此，第一栅极结构210和第二栅极结构310分别形成在第一有源区220和第二有源区320上。第一有源区220和第二有源区320的形成可以包括在衬底内注入掺杂剂。如果将n沟道MOSFET设计成形成在第一有源区220和第二有源区320上，则在第一有源区220和第二有源区320中形成p阱。如果将p沟道MOSFET设计成形成在第一有源区220和第二有源区320上，则在第一有源区220和第二有源区320中形成n阱。
如果衬底是由诸如硅的IV族半导体材料制成的，则掺杂剂可以是来自III族的受体或来自V族元素的施体。例如，当衬底是由具有四价电子的IV族半导体材料制成的时，具有三价电子的硼(B)、铝(Al)、铟(In)、镓(Ga)或它们的组合可以用作掺杂剂以在衬底中形成p阱。另一方面，当衬底是由具有四价电子的IV族半导体材料制成的时，具有五价电子的磷(P)、砷(As)、锑(Sb)、铋(Bi)或它们的组合可以用作掺杂剂以在衬底中形成n阱。
在衬底中形成至少一个浅沟槽隔离(STI)结构400以使第一和第二有源区220和320彼此电隔离。STI结构400的形成可以包括在衬底中蚀刻沟槽和以诸如氧化硅、氮化硅、氮氧化硅或它们的组合的至少一种绝缘材料填充沟槽。在一些实施例中，可以使用诸如以下的工艺顺序来生成STI结构400：生长焊盘氧化物、形成低压化学汽相沉积(LPCVD)氮化物层、使用光刻胶和掩模图案化STI开口、在衬底中蚀刻沟槽、任选地生长热氧化物沟槽衬垫以改进沟槽界面、利用CVD氧化物填充沟槽、使用化学机械平坦化(CMP)以回蚀刻、以及使用氮化物剥离以留下STI结构400。
第一栅极结构210包括栅极介电层212和栅电极层214。第二栅极结构310包括栅极介电层312和栅电极层314。在一些实施例中，栅极介电层212和312是由诸如氧化硅的氧化物材料制成的。例如，通过热氧化、化学汽相沉积(CVD)、等离子体增强化学汽相沉积(PECVD)、低压化学汽相沉积(LPCVD)、或它们的组合来形成栅极介电层212和312。
在一些实施例中，栅极介电层212和312是由高κ介电材料制成的。高κ介电材料是具有介电常数大于二氧化硅材料(SiO2)的介电常数(大约为4)的材料。例如，高κ介电材料可以包括二氧化铪(HfO2)，二氧化铪(HfO2)的介电常数在从约18至约40的范围内。可选地，高κ材料可以包括ZrO2、Y2O3、La2O5、Gd2O5、TiO2、Ta2O5、HfErO、HfLaO、HfYO、HfGdO、HfAlO、HfZrO、HfTiO、HfTaO、SrTiO或它们的组合中的一种。
例如，栅电极层214和314是由多晶硅制成的。例如，通过化学汽相沉积(CVD)、等离子体增强化学汽相沉积(PECVD)、低压化学汽相沉积(LPCVD)或它们的组合形成栅电极层214和314。例如，硅烷(SiH4)可以用作CVD工艺中的化学气体以形成栅电极层214和314。栅电极层214和314可以具有在从约400埃()至约800埃()的范围内的厚度。
在一些实施例中，第一栅极结构210可以进一步包括形成在栅电极层214上的硬掩模层216，并且第二栅极结构310可以进一步包括形成在栅电极层314上的硬掩模层316。硬掩模层216和316是由诸如氧化硅、氮化硅、氮氧化硅或它们的组合的介电材料制成的。例如，通过化学汽相沉积(CVD)、等离子体增强化学汽相沉积(PECVD)、低压化学汽相沉积(LPCVD)或它们的组合形成硬掩模层216和316。硬掩模层216和316可以具有在从约100埃()至约400埃()的范围内的厚度。
参照图3。实施注入工艺以在衬底中形成轻掺杂的源极和漏极区域222、224、322和324。轻掺杂的源极和漏极区域222和224设置在第一栅极结构210的相对两侧上，并且轻掺杂的源极和漏极区域322和324设置在第二栅极结构310的相对两侧上。如果n沟道金属氧化物半导体场效应晶体管(n沟道MOSFET)设计为形成在第一和第二有源区220和320上，则诸如磷(P)、砷(As)、锑(Sb)、铋(Bi)或它们的组合的n型掺杂剂用于形成轻掺杂的源极和漏极区域222、224、322和324。如果P沟道MOSFET设计为形成在第一和第二有源区220和320上，则诸如硼(B)、铝(Al)、铟(In)、镓(Ga)或它们的组合的p型掺杂剂用于形成轻掺杂的源极和漏极区域222、224、322和324。
参照图4。在第一栅极结构210的相对侧壁上形成第一间隔件232和234，并且在第二栅极结构310的相对侧壁上形成第二间隔件332和334。第一和第二间隔件232、234、332和334是由诸如氮化硅、氧化硅、氮氧化硅或它们的组合的介电材料制成的。在一些实施例中，第一和第二间隔件232、234、332和334的至少一个具有氧化物-氮化物-氧化物(ONO)结构，即，氮化硅层设置在两个氧化硅层之间。
第一间隔件232和234的至少一个具有间隔件宽度(或间隔件厚度)FSW，并且第二间隔件332和334的至少一个具有第二间隔件宽度(或间隔件厚度)SSW。第一间隔件宽度FSW不同于第二间隔件宽度SSW以具有不同的初始接近度控制。例如，通过一个或多个沉积工艺、光刻工艺和蚀刻工艺(例如，各向异性蚀刻工艺)来形成第一和第二间隔件232、234、332和334。例如，可以通过调整蚀刻时间来控制第一间隔件宽度FSW和第二间隔件宽度SSW。
参照图5。实施蚀刻工艺以在衬底中蚀刻凹槽242、244、342和344。在一些实施例中，蚀刻工艺可以包括干蚀刻工艺，该干蚀刻工艺利用HBr/Cl2/O2/He的组合。干蚀刻工艺去除衬底的未受保护或暴露的部分。在干蚀刻工艺期间，第一和第二间隔件232、234、332和334以及硬掩模层216和316保护第一及第二栅极结构210和310。
由于定向/各向异性蚀刻，凹槽242、244、342和344具有与第一和第二间隔件232、234、332和334对准的基本上垂直的侧壁。在一些实施例中，凹槽242、244、342和344的至少一个具有在从约100埃()至约250埃()的范围内的深度。结果，凹槽242和244与第一栅极结构210的接近度分别受到第一间隔件232和234的第一间隔件宽度FSW的限制，并且凹槽342和344与第二栅极结构310的接近度分别受到第二间隔件332和334的第二间隔件宽度SSW的限制。由于第一间隔件宽度FSW不同于第二间隔件宽度SSW，所以凹槽242和244的至少一个与第一栅极结构210的接近度与凹槽342和344的至少一个与第二栅极结构310的接近度不同。在一些实施例中，凹槽242和244的至少一个与第一栅极结构210的接近度小于凹槽342和344的至少一个与第二栅极结构310的接近度。也就是说，凹槽242和244的至少一个至第一栅极结构210的距离大于凹槽342和344的至少一个至第二栅极结构310的距离。此外，凹槽242和244之间的距离与凹槽342和344之间的距离不同。在一些实施例中，凹槽242和244之间的距离大于凹槽342和344之间的距离。
第一沟道区250和第二沟道区350设置在衬底中。第一沟道区250设置在第一栅极结构210下方并且设置在凹槽242和244之间。第二沟道区350设置在第二栅极结构310下方并且设置在凹槽342和344之间。凹槽242和244的至少一个与第一沟道区250的接近度不同于凹槽342和344的至少一个与第二沟道区350的接近度。在一些实施例中，凹槽242和244的至少一个与第一沟道区250的接近度小于凹槽342和344的至少一个与第二沟道区350的接近度。也就是说，凹槽242和244的至少一个至第一沟道区250的距离大于凹槽342和344的至少一个至第二沟道区350的距离。
参照图6。实施另一蚀刻工艺以修改衬底中的凹槽242、244、342和344。蚀刻工艺可以包括利用HBr/O2/He的组合的干蚀刻工艺。如图6所示，可以调整干蚀刻工艺，从而使得凹槽242、244、342和344的侧壁呈锥形。在一些实施例中，可以调整偏置电压以具有锥形侧壁。凹槽242、244、342和344的至少一个的锥形侧壁的至少一个的锥角θ在从约50°至约70°的范围内。相对于与衬底的表面平行的轴来测量锥角θ。凹槽242、244、342和344的至少一个的总深度在从约500埃()至约600埃()的范围内。
在一些实施例中，在形成凹槽242、244、342和344之前，可以任选地实施注入工艺。注入工艺注入能够提高或减缓后续的蚀刻工艺的蚀刻速率的掺杂剂。例如，注入工艺可以注入砷以提高后续的蚀刻工艺的蚀刻速率。以从约1keV至约10keV的范围内的能量和以从约1E14cm-2至约3E15cm-2的范围内的剂量将砷掺杂剂注入至衬底内。此外，可以以相对于垂直于衬底的方向具有从约0°至约25°的范围内的倾斜角将砷掺杂剂注入至衬底内。可选地，注入工艺可以注入BF2以减缓随后的蚀刻工艺的蚀刻速率。以从约0.5keV至约5keV的范围内的能量和以从约1E14cm-2至约3E15cm-2的范围内的剂量将BF2掺杂剂注入至衬底内。此外，可以以相对于垂直于衬底的方向具有从约0°至约25°的范围内的倾斜角将BF2掺杂剂注入至衬底内。
然后，通过选择性湿蚀刻工艺或干蚀刻工艺以及之后的选择性湿蚀刻工艺形成凹槽242、244、342和344。在选择性湿蚀刻工艺中，可以使用掺杂剂选择性湿蚀刻剂，诸如四甲基氢氧化铵(TMAH)溶液。TMAH溶液具有在从约1％至约10％的范围内的体积浓度并且具有在从约15℃至约50℃的范围内的温度。包括横向蚀刻速率的衬底的蚀刻速率受到包括注入的掺杂剂的类型和注入区中掺杂剂的浓度的因素的影响。例如，如果将砷离子用作掺杂剂，则横向蚀刻速率比如果将硼离子用作掺杂剂时的横向蚀刻速率大。掺杂剂的浓度与在注入工艺中使用的掺杂剂的剂量相关。
换句话说，衬底的注入部分的蚀刻速率(包括横向蚀刻速率)与在注入工艺中使用的掺杂剂的类型和剂量相关。这些因素也可以影响凹槽242、244、342和344的轮廓。
参照图7，分别在凹槽242、244、342和344(如图6中所示)中至少部分地形成第一和第二应变诱导源极和漏极结构262、264、362和364。在一些实施例中，例如，通过选择性外延生长(SEG)工艺形成第一和第二应变诱导源极和漏极结构262、264、362和364。
如图7所示，形成第一晶体管200和第二晶体管300。第一晶体管200包括第一栅极结构210、轻掺杂的源极和漏极区222和224、第一间隔件232和234、第一沟道区250、和第一应变诱导源极和漏极结构262和264。第二晶体管300包括第二栅极结构310、轻掺杂的源极和漏极区322和324、第二间隔件332和334、第二沟道区350和第二应变诱导源极和漏极结构362和364。
在其中第一和第二晶体管200和300均为P沟道金属氧化物半导体场效应晶体管(P沟道MOSFET)的实施例中，第一和第二应变诱导源极和漏极结构262、264、362和364是由能够在第一和第二沟道区250和350中诱导压缩应变的材料制成的。在第一和第二沟道区250和350中诱导的压缩应变可以提高第一和第二沟道区250和350中的空穴迁移率。在一些实施例中，第一和第二应变诱导源极和漏极结构262、264、362和364是由晶格常数大于第一和第二沟道区250和350的晶格常数的材料制成的以在第一和第二沟道区250和350中诱导压缩应变。例如，当第一和第二沟道区250和350是由硅制成的时，第一和第二应变诱导源极和漏极结构262、264、362和364是由例如SiGe制成的。
在其中第一和第二晶体管200和300均为n沟道金属氧化物半导体场效应晶体管(n沟道MOSFET)的实施例中，第一和第二应变诱导源极和漏极结构262、264、362和364是由能够在第一和第二沟道区250和350中诱导拉伸应变的材料制成的。在第一和第二沟道区250和350中诱导的拉伸应变可以提高第一和第二沟道区250和350中的电子迁移率。在一些实施例中，第一和第二应变诱导源极和漏极结构262、264、362和364是由晶格常数小于第一和第二沟道区250和350的晶格常数的材料制成的以在第一和第二沟道区250和350中诱导拉伸应变。例如，当第一和第二沟道区250和350是由硅制成的时，第一和第二应变诱导源极和漏极结构262、264、362和364是由例如SiP或SiC制成的。
第一应变诱导源极和漏极结构262和264的至少一个与第一栅极结构210的接近度不同于第二应变诱导源极和漏极结构362和364的至少一个与第二栅极结构310的接近度。在一些实施例中，第一应变诱导源极和漏极结构262和264的至少一个与第一栅极结构210的接近度小于第二应变诱导源极和漏极结构362和364的至少一个与第二栅极结构310的接近度。也就是说，从第一应变诱导源极和漏极结构262和264的至少一个至第一栅极结构210的距离大于第二应变诱导源极和漏极结构362和364的至少一个至第二栅极结构310的距离。此外，第一应变诱导源极和漏极结构262和264之间的距离与第二应变诱导源极和漏极结构362和364之间的距离不同。在一些实施例中，第一应变诱导源极和漏极结构262和264之间的距离大于第二应变诱导源极和漏极结构362和364之间的距离。
第一应变诱导源极和漏极结构262和264的至少一个与第一沟道区250的接近度不同于第二应变诱导源极和漏极结构362和364的至少一个与第二沟道区350的接近度。在一些实施例中，第一应变诱导源极和漏极结构262和264的至少一个与第一沟道区250的接近度小于第二应变诱导源极和漏极结构362和364的至少一个与第二沟道区350的接近度。也就是说，从第一应变诱导源极和漏极结构262和264的至少一个至第一沟道区250的距离大于第二应变诱导源极和漏极结构362和364的至少一个至第二沟道区350的距离。
这些接近度和距离与第一和第二晶体管200和300的特征和性能相关。第一和第二晶体管200和300可以是相同的类型。也就是说，第一和第二晶体管200和300可以均为p沟道金属氧化物半导体场效应晶体管(p沟道MOSFET)。可选地，第一和第二晶体管200和300均为n沟道MOSFET。然而，第一和第二晶体管200和300可以有不同的优化需求。
例如，对于第二晶体管300而言，降低第二应变诱导源极和漏极结构362和364与第二沟道区域的350的接近度以具有相对较大的跨导以及因此较大的迁移率。然而，对于输入/输出或低功率逻辑晶体管而言，降低应变诱导源极和漏极结构与栅极结构的接近度可以导致较大的结泄漏和可靠性问题。因此，对于第一晶体管200而言，增大第一应变诱导源极和漏极结构262和264与第一沟道区250的接近度以改善结泄漏和可靠性问题。
本发明公开的实施例提供了优化的灵活性。例如，可以单独地调节第一间隔件232和234的第一间隔件宽度FSW和第二间隔件332和334的第二间隔件宽度SSW，从而使得凹槽242、244、342和344(图6中所示)可以形成为更接近或远离第一和第二栅极结构210和310。凹槽242、244、342和344(图6中所示)之间的距离和它们的相应的第一和第二栅极结构210和310影响(或相关)第一和第二应变诱导源极和漏极结构262、264、362和364与它们的相应的第一和第二沟道区250和350的接近度。此外，可以调整注入工艺以调节衬底的注入部分的横向蚀刻速率。从而，也可以单独地控制凹槽242、244、342和344(图6中所示)的轮廓和横向延伸。这意味着也可以单独地控制第一和第二应变诱导源极和漏极结构262、264、362和364的位置和形状。
可以分别地或结合地使用上述的调整间隔件厚度的方法和掺杂剂选择性蚀刻的方法以单独地调整第一和第二应变诱导源极和漏极结构262、264、362和364与它们的相应的第一和第二沟道区250和350的接近度。因此，基于它们自己的功能可以优化第一和第二晶体管200和300。作为实例，第二晶体管300可以是高性能晶体管。因此，第二应变诱导源极和漏极结构362和364与第二沟道区350的接近度大于第一应变诱导源极和漏极结构262和264与第一沟道区250的接近度。换句话说，优化第二晶体管300以用于高性能。总而言之，本文中公开的实施例允许位于单个半导体器件上的用于不同的晶体管的灵活性优化。
应当理解，对于上文中示出的实施例，可以实施额外的实施例以完成半导体器件的制造。例如，这些额外的工艺可以包括替代多晶硅栅极(RPG)工艺、自对准硅化物(自对准硅化物)的形成、接触件的形成、互连结构(例如，提供至半导体器件的电连接的线和通孔、金属层和层间电介质)的形成、钝化层的形成和半导体器件的封装。
根据本发明的一些实施例，一种半导体器件包括：衬底，第一应变诱导源极和漏极结构、第一栅极结构、第一沟道区、第二应变诱导源极和漏极结构、第二栅极结构和第二沟道区。第一应变诱导源极和漏极结构至少部分地设置在衬底中。第一栅极结构设置在衬底上以及第一应变诱导源极和漏极结构之间。第一沟道区设置在衬底中和第一栅极结构下方。第一应变诱导源极和漏极结构的至少一个具有与第一沟道区的第一接近度。第二应变诱导源极和漏极结构至少部分地设置在衬底中。第二栅极结构设置在衬底上以及第二应变诱导源极和漏极结构之间。第二沟道区设置在衬底中和第二栅极结构下方。第二应变诱导源极和漏极结构的至少一个具有与第二沟道区的第二接近度，并且第二接近度与第一接近度不同。
根据本发明的一些实施例，一种半导体器件包括：衬底，第一应变诱导源极和漏极结构、第一沟道区、第一栅极结构、第二应变诱导源极和漏极结构、第二沟道区和第二栅极结构。第一应变诱导源极和漏极结构至少部分地设置在衬底中。第一沟道区设置在衬底中以及第一应变诱导源极和漏极结构之间。第一栅极结构设置在第一沟道区上方。第一栅极结构和第一应变诱导源极和漏极结构的至少一个彼此分离第一距离。第二应变诱导源极和漏极结构至少部分地设置在衬底中。第二沟道区设置在衬底中以及第二应变诱导源极和漏极结构之间。第二栅极结构设置在第二沟道区上方。第二栅极结构和第二应变诱导源极和漏极结构的至少一个彼此分离第二距离。第一距离大于第二距离。
根据本发明的一些实施例，一种用于制造半导体器件的方法包括以下步骤。在衬底上形成第一栅极结构和第二栅极结构。至少部分地在衬底中形成第一应变诱导源极和漏极结构和第二应变诱导源极和漏极结构。以使得第一栅极结构形成在第一应变诱导源极和漏极结构之间，第一栅极结构与第一应变诱导源极和漏极结构的至少一个分离第一距离，第二栅极结构形成在第二应变诱导源极和漏极结构之间，第二栅极结构与第二应变诱导源极和漏极结构的至少一个分离第二距离的方式执行形成第一应变诱导源极和漏极结构和第二应变诱导源极和漏极结构，并且第一距离和第二距离彼此不同。
根据本发明的一个实施例，提供了一种半导体器件，包括：衬底；第一应变诱导源极和漏极结构，至少部分地设置在所述衬底中；第一栅极结构，设置在所述衬底上和所述第一应变诱导源极和漏极结构之间；第一沟道区，设置在所述衬底中和所述第一栅极结构下方，其中，所述第一应变诱导源极和漏极结构的至少一个具有与所述第一沟道区的第一接近度；第二应变诱导源极和漏极结构，至少部分地设置在所述衬底中；第二栅极结构，设置在所述衬底上和所述第二应变诱导源极和漏极结构之间；以及第二沟道区，设置在所述衬底中和所述第二栅极结构下方，其中，所述第二应变诱导源极和漏极结构的至少一个具有与所述第二沟道区的第二接近度，并且所述第二接近度与所述第一接近度不同。
在上述半导体器件中，还包括：至少一个第一间隔件，设置在所述第一栅极结构的至少一个侧壁上；以及至少一个第二间隔件，设置在所述第二栅极结构的至少一个侧壁上，其中，所述第一间隔件和所述第二间隔件具有不同的厚度。
在上述半导体器件中，所述第一应变诱导源极和漏极结构彼此分离第一距离，所述第二应变诱导源极和漏极结构彼此分离第二距离，并且所述第二距离与所述第一距离不同。
在上述半导体器件中，所述第一应变诱导源极和漏极结构、所述第一栅极结构和所述第一沟道区是第一晶体管的部分，所述第二应变诱导源极和漏极结构、所述第二栅极结构和所述第二沟道区是第二晶体管的部分，并且所述第一晶体管和所述第二晶体管是相同的类型。
在上述半导体器件中，所述第一应变诱导源极和漏极结构是由能够在所述第一沟道区中诱导压缩应变的材料制成的。
在上述半导体器件中，所述第二应变诱导源极和漏极结构是由能够在所述第二沟道区中诱导压缩应变的材料制成的。
在上述半导体器件中，所述第一应变诱导源极和漏极结构是由能够在所述第一沟道区中诱导拉伸应变的材料制成的。
在上述半导体器件中，所述第二应变诱导源极和漏极结构是由能够在所述第二沟道区中诱导拉伸应变的材料制成的。
根据本发明的另一实施例，还提供了一种半导体器件，包括：衬底；第一应变诱导源极和漏极结构，至少部分地设置在所述衬底中；第一沟道区，设置在所述衬底中和所述第一应变诱导源极和漏极结构之间；第一栅极结构，设置在所述第一沟道区上方，其中，所述第一栅极结构和所述第一应变诱导源极和漏极结构的至少一个彼此分离第一距离；第二应变诱导源极和漏极结构，至少部分地设置在所述衬底中；第二沟道区，设置在所述衬底中和所述第二应变诱导源极和漏极结构之间；以及第二栅极结构，设置在所述第二沟道区上方，其中，所述第二栅极结构和所述第二应变诱导源极和漏极结构的至少一个彼此分离第二距离，并且所述第一距离大于所述第二距离。
在上述半导体器件中，还包括：至少一个第一间隔件，设置在所述第一栅极结构的至少一个侧壁上；以及至少一个第二间隔件，设置在所述第二栅极结构的至少一个侧壁上，其中，所述第一间隔件的宽度大于所述第二间隔件的宽度。
在上述半导体器件中，所述第一应变诱导源极和漏极结构彼此分离第三距离，所述第二应变诱导源极和漏极结构彼此分离第四距离，并且所述第三距离大于所述第四距离。
在上述半导体器件中，所述第一应变诱导源极和漏极结构、所述第一沟道区和所述第一栅极结构是第一晶体管的部分，所述第二应变诱导源极和漏极结构、所述第二沟道区和所述第二栅极结构是第二晶体管的部分，并且所述第一晶体管和所述第二晶体管均为p沟道金属氧化物半导体场效应晶体管(p-沟道MOSFET)。
在上述半导体器件中，所述第一应变诱导源极和漏极结构是由晶格常数大于所述第一沟道区的晶格常数的材料制成的。
在上述半导体器件中，所述第二应变诱导源极和漏极结构是由晶格常数大于所述第二沟道区的晶格常数的材料制成的。
在上述半导体器件中，所述第一应变诱导源极和漏极结构、所述第一沟道区和所述第一栅极结构是第一晶体管的部分，所述第二应变诱导源极和漏极结构、所述第二沟道区和所述第二栅极结构是第二晶体管的部分，并且所述第一晶体管和所述第二晶体管均为n沟道金属氧化物半导体场效应晶体管(n-沟道MOSFET)。
在上述半导体器件中，所述第一应变诱导源极和漏极结构是由晶格常数小于所述第一沟道区的晶格常数的材料制成的。
在上述半导体器件中，所述第二应变诱导源极和漏极结构是由晶格常数小于所述第二沟道区的晶格常数的材料制成的。
根据本发明的又一实施例，还提供了一种用于制造半导体器件的方法，所述方法包括：在衬底上形成第一栅极结构和第二栅极结构；以及至少部分地在所述衬底中形成第一应变诱导源极和漏极结构和第二应变诱导源极和漏极结构，其中，以使得所述第一栅极结构形成在所述第一应变诱导源极和漏极结构之间，所述第一栅极结构与所述第一应变诱导源极和漏极结构的至少一个分离第一距离，所述第二栅极结构形成在所述第二应变诱导源极和漏极结构之间，所述第二栅极结构与所述第二应变诱导源极和漏极结构的至少一个分离第二距离的方式执行形成所述第一应变诱导源极和漏极结构和所述第二应变诱导源极和漏极结构，并且所述第一距离和所述第二距离彼此不同。
在上述方法中，还包括：在所述第一栅极结构的至少一个侧壁上形成至少一个第一间隔件和在所述第二栅极结构的至少一个侧壁上形成至少一个第二间隔件，其中，所述第一间隔件和所述第二间隔件具有不同的厚度。
在上述方法中，所述第一应变诱导源极和漏极结构和所述第二应变诱导源极和漏极结构是由基本上相同的材料制成的。
上面概述了若干实施例的特征、使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解、他们可以容易地使用本发明作为基础来设计或修改用于实现与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到、这种等同构造并不背离本发明的精神和范围、并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体器件，包括：
衬底；
第一应变诱导源极和漏极结构，至少部分地设置在所述衬底中；
第一栅极结构，设置在所述衬底上和所述第一应变诱导源极和漏极结构之间；
第一沟道区，设置在所述衬底中和所述第一栅极结构下方，其中，所述第一应变诱导源极和漏极结构的至少一个具有与所述第一沟道区的第一接近度；
第二应变诱导源极和漏极结构，至少部分地设置在所述衬底中；
第二栅极结构，设置在所述衬底上和所述第二应变诱导源极和漏极结构之间；以及
第二沟道区，设置在所述衬底中和所述第二栅极结构下方，其中，所述第二应变诱导源极和漏极结构的至少一个具有与所述第二沟道区的第二接近度，并且所述第二接近度与所述第一接近度不同。
2.根据权利要求1所述的半导体器件，还包括：
至少一个第一间隔件，设置在所述第一栅极结构的至少一个侧壁上；以及
至少一个第二间隔件，设置在所述第二栅极结构的至少一个侧壁上，其中，所述第一间隔件和所述第二间隔件具有不同的厚度。
3.根据权利要求1所述的半导体器件，其中，所述第一应变诱导源极和漏极结构彼此分离第一距离，所述第二应变诱导源极和漏极结构彼此分离第二距离，并且所述第二距离与所述第一距离不同。
4.根据权利要求1所述的半导体器件，其中，所述第一应变诱导源极和漏极结构、所述第一栅极结构和所述第一沟道区是第一晶体管的部分，所述第二应变诱导源极和漏极结构、所述第二栅极结构和所述第二沟道区是第二晶体管的部分，并且所述第一晶体管和所述第二晶体管是相同的类型。
5.根据权利要求1所述的半导体器件，其中，所述第一应变诱导源极和漏极结构是由能够在所述第一沟道区中诱导压缩应变的材料制成的。
6.根据权利要求5所述的半导体器件，其中，所述第二应变诱导源极和漏极结构是由能够在所述第二沟道区中诱导压缩应变的材料制成的。
7.根据权利要求1所述的半导体器件，其中，所述第一应变诱导源极和漏极结构是由能够在所述第一沟道区中诱导拉伸应变的材料制成的。
8.根据权利要求7所述的半导体器件，其中，所述第二应变诱导源极和漏极结构是由能够在所述第二沟道区中诱导拉伸应变的材料制成的。
9.一种半导体器件，包括：
衬底；
第一应变诱导源极和漏极结构，至少部分地设置在所述衬底中；
第一沟道区，设置在所述衬底中和所述第一应变诱导源极和漏极结构之间；
第一栅极结构，设置在所述第一沟道区上方，其中，所述第一栅极结构和所述第一应变诱导源极和漏极结构的至少一个彼此分离第一距离；
第二应变诱导源极和漏极结构，至少部分地设置在所述衬底中；
第二沟道区，设置在所述衬底中和所述第二应变诱导源极和漏极结构之间；以及
第二栅极结构，设置在所述第二沟道区上方，其中，所述第二栅极结构和所述第二应变诱导源极和漏极结构的至少一个彼此分离第二距离，并且所述第一距离大于所述第二距离。
10.一种用于制造半导体器件的方法，所述方法包括：
在衬底上形成第一栅极结构和第二栅极结构；以及
至少部分地在所述衬底中形成第一应变诱导源极和漏极结构和第二应变诱导源极和漏极结构，其中，以使得所述第一栅极结构形成在所述第一应变诱导源极和漏极结构之间，所述第一栅极结构与所述第一应变诱导源极和漏极结构的至少一个分离第一距离，所述第二栅极结构形成在所述第二应变诱导源极和漏极结构之间，所述第二栅极结构与所述第二应变诱导源极和漏极结构的至少一个分离第二距离的方式执行形成所述第一应变诱导源极和漏极结构和所述第二应变诱导源极和漏极结构，并且所述第一距离和所述第二距离彼此不同。
CN201510766096.7A 2014-12-30 2015-11-11 半导体器件及其制造方法 Pending CN105742282A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011205039.9A CN112331649A (zh) 2014-12-30 2015-11-11 半导体器件及其制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462098206P 2014-12-30 2014-12-30
US62/098,206 2014-12-30
US14/800,899 US20160190318A1 (en) 2014-12-30 2015-07-16 Semiconductor device and manufacturing method thereof
US14/800,899 2015-07-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202011205039.9A Division CN112331649A (zh) 2014-12-30 2015-11-11 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN105742282A true CN105742282A (zh) 2016-07-06

Family

ID=56117050

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011205039.9A Pending CN112331649A (zh) 2014-12-30 2015-11-11 半导体器件及其制造方法
CN201510766096.7A Pending CN105742282A (zh) 2014-12-30 2015-11-11 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202011205039.9A Pending CN112331649A (zh) 2014-12-30 2015-11-11 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20160190318A1 (zh)
KR (1) KR101785159B1 (zh)
CN (2) CN112331649A (zh)
DE (1) DE102015112616A1 (zh)
TW (1) TWI703675B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427773A (zh) * 2017-08-30 2019-03-05 联华电子股份有限公司 半导体结构及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508738B2 (en) * 2020-02-27 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM speed and margin optimization via spacer tuning

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010019142A1 (en) * 1997-09-26 2001-09-06 Takumi Nakahata Semiconductor device and method of fabricating the same
US7250351B2 (en) * 2005-04-14 2007-07-31 International Business Machines Corporation Enhanced silicon-on-insulator (SOI) transistors and methods of making enhanced SOI transistors
US7696084B2 (en) * 2007-03-27 2010-04-13 Oki Semiconductor Co., Ltd. Semiconductor device and method of producing the same
CN102456579A (zh) * 2010-10-27 2012-05-16 国际商业机器公司 具有局部的极薄绝缘体上硅沟道区的半导体器件
US20130064012A1 (en) * 2009-08-19 2013-03-14 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH087571A (ja) * 1994-04-20 1996-01-12 Hitachi Ltd ゲート回路，半導体集積回路，半導体記憶回路及びそれらを用いた半導体集積回路装置、それらを用いた情報処理装置
JP2000068389A (ja) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6103559A (en) * 1999-03-30 2000-08-15 Amd, Inc. (Advanced Micro Devices) Method of making disposable channel masking for both source/drain and LDD implant and subsequent gate fabrication
JP2003197765A (ja) * 2001-12-28 2003-07-11 Texas Instr Japan Ltd 半導体装置およびその製造方法
US7232756B2 (en) * 2003-04-16 2007-06-19 Samsung Electronics Co., Ltd. Nickel salicide process with reduced dopant deactivation
US6872626B1 (en) * 2003-11-21 2005-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a source/drain and a transistor employing the same
KR100808797B1 (ko) * 2006-08-29 2008-03-03 동부일렉트로닉스 주식회사 반도체 소자의 이온 주입 방법
US7851313B1 (en) * 2007-11-09 2010-12-14 Xilinx, Inc. Semiconductor device and process for improved etch control of strained silicon alloy trenches
US7736982B2 (en) * 2008-10-14 2010-06-15 United Microelectronics Corp. Method for forming a semiconductor device
US7736968B2 (en) * 2008-10-27 2010-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing poly-depletion through co-implanting carbon and nitrogen
US8455859B2 (en) * 2009-10-01 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device
US8405160B2 (en) * 2010-05-26 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-strained source/drain structures
US8455849B2 (en) * 2010-11-30 2013-06-04 Applied Materials, Inc. Method and apparatus for modulating wafer treatment profile in UV chamber
US8609518B2 (en) * 2011-07-22 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Re-growing source/drain regions from un-relaxed silicon layer
US8835267B2 (en) * 2011-09-29 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method thereof
US20130230948A1 (en) * 2012-03-02 2013-09-05 Globalfoundries Inc. Multiple step implant process for forming source/drain regions on semiconductor devices
KR101912582B1 (ko) * 2012-04-25 2018-12-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102066848B1 (ko) * 2013-06-24 2020-01-16 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US9627480B2 (en) * 2014-06-26 2017-04-18 Globalfoundries Inc. Junction butting structure using nonuniform trench shape

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010019142A1 (en) * 1997-09-26 2001-09-06 Takumi Nakahata Semiconductor device and method of fabricating the same
US7250351B2 (en) * 2005-04-14 2007-07-31 International Business Machines Corporation Enhanced silicon-on-insulator (SOI) transistors and methods of making enhanced SOI transistors
US7696084B2 (en) * 2007-03-27 2010-04-13 Oki Semiconductor Co., Ltd. Semiconductor device and method of producing the same
US20130064012A1 (en) * 2009-08-19 2013-03-14 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
CN102456579A (zh) * 2010-10-27 2012-05-16 国际商业机器公司 具有局部的极薄绝缘体上硅沟道区的半导体器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427773A (zh) * 2017-08-30 2019-03-05 联华电子股份有限公司 半导体结构及其制造方法
US10978589B2 (en) 2017-08-30 2021-04-13 United Microelectronics Corp. Semiconductor structure and manufacturing method thereof
CN109427773B (zh) * 2017-08-30 2022-02-11 蓝枪半导体有限责任公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
TW201624614A (zh) 2016-07-01
CN112331649A (zh) 2021-02-05
TWI703675B (zh) 2020-09-01
KR101785159B1 (ko) 2017-10-12
US20160190318A1 (en) 2016-06-30
DE102015112616A1 (de) 2016-06-30
KR20160082460A (ko) 2016-07-08

Similar Documents

Publication Publication Date Title
CN107887387B (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN103000671B (zh) Mosfet及其制造方法
US7981783B2 (en) Semiconductor device and method for fabricating the same
KR100968182B1 (ko) 고이동도 벌크 실리콘 ｐｆｅｔ
US8658505B2 (en) Embedded stressors for multigate transistor devices
CN103238216B (zh) 对改进型晶体管的源/漏延伸控制
US8815659B2 (en) Methods of forming a FinFET semiconductor device by performing an epitaxial growth process
US8299545B2 (en) Method and structure to improve body effect and junction capacitance
US9196545B2 (en) SiGe SRAM butted contact resistance improvement
US20120280291A1 (en) Semiconductor device including gate openings
US20170005095A1 (en) Sandwich epi channel for device enhancement
US9048267B2 (en) Semiconductor device
US10014406B2 (en) Semiconductor device and method of forming the same
CN103165457A (zh) 半导体器件制造方法
US20190172946A1 (en) Drain extended nmos transistor
CN103456782B (zh) 半导体器件及其制造方法
CN105448739A (zh) 具有栅极结构的半导体器件及其制造方法
US9899514B2 (en) Extended drain metal-oxide-semiconductor transistor
US10629734B2 (en) Fabricating method of fin structure with tensile stress and complementary FinFET structure
CN105742282A (zh) 半导体器件及其制造方法
US9484443B2 (en) Semiconductor device
CN102842603B (zh) Mosfet及其制造方法
US8878301B2 (en) Semiconductor device with transistors having different source/drain region depths
US8242584B2 (en) Structure and method to create stress trench
JP2012248561A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160706

RJ01 Rejection of invention patent application after publication