CN103178013B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN103178013B
CN103178013B CN201210555128.5A CN201210555128A CN103178013B CN 103178013 B CN103178013 B CN 103178013B CN 201210555128 A CN201210555128 A CN 201210555128A CN 103178013 B CN103178013 B CN 103178013B
Authority
CN
China
Prior art keywords
type
region
mos transistor
forming step
lateral mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210555128.5A
Other languages
English (en)
Other versions
CN103178013A (zh
Inventor
南志昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN103178013A publication Critical patent/CN103178013A/zh
Application granted granted Critical
Publication of CN103178013B publication Critical patent/CN103178013B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供半导体装置的制造方法，实现混合搭载了具有共栅极的低耐压元件和高耐压元件的横向MOS晶体管以及纵向沟道MOSFET的半导体装置的电气特性的稳定化。在除沟道栅电极上以外的区域中形成作为掩模的光抗蚀剂，蚀刻去除沟道栅电极上的第三栅绝缘膜。之后不仅在第二栅绝缘膜、第三栅绝缘膜上，而且在沟道栅电极上也形成未掺杂的多晶硅层，通过离子注入法，分别使用掩模向低耐压和高耐压的NMOS晶体管和PMOS晶体管的多晶硅层导入N型和P型的高浓度杂质。接着进行各向异性蚀刻，形成第二栅电极。利用以上步骤，对沟道内部的第一栅电极和在横向MOS晶体管中使用的第二栅电极进行层叠，抑制蚀刻不匀。

Description

半导体装置的制造方法
技术领域
本发明涉及混合搭载了具有共栅极的低耐压的横向MOS晶体管、高耐压的横向MOS晶体管以及纵向沟道MOSFET的半导体装置的制造方法。
背景技术
近年来，各种各样的便携设备层出不穷，用于使便携设备工作的电源大多采用具有高能量密度且不产生记忆效应的Li离子电池。伴随于此，对Li离子电池的过充电、过放电进行检测的保护用IC也是必需的。例如，用于移动电话的Li离子电池成为3.6V左右的电池电压，但在充电时有时要耗费20V以上的电压，从而要求保护用IC包含具有高耐压的元件。
能够满足这种保护用IC的规格的CMOS晶体管工艺需要能够形成适于低耐压的MOS晶体管和适于高耐压的MOS晶体管。之所以这样，是因为高耐压元件为了满足其规格，需要一定程度地增大元件尺寸，因此，在用高耐压元件构成IC整体的情况下，成为最终的芯片尺寸增大，没有成本竞争力的IC，从而难以满足对市场价格的要求。因此，需要通过仅在施加高电压的电路部分使用高耐压元件而其它电路区域使用低耐压元件来抑制芯片尺寸。并且，在保护用IC中内置有沟道型的功率MOSFET的情况下，要求进一步地缩小芯片尺寸，并且降低功率MOSFET的导通电阻。
根据这种要求，作为保护用IC即半导体装置的制造工艺，混合搭载了低耐压工艺、高耐压工艺以及沟道工艺的半导体装置的制造方法是必需的。
以下，使用图11的（a）～图14的（b）简洁示出混合搭载了具有共栅极的低耐压的横向MOS晶体管、高耐压的横向MOS晶体管以及纵向沟道MOSFET的半导体装置的以往的制造方法。以下记述的（1）～（5）的制造方法虽然未图示，但首先如（1）～（5）那样形成。
（1）通过离子注入法在沟道形成预想区域中形成高浓度埋入层。
（2）通过外延法在P型半导体的基底衬底上形成P型外延层。
（3）通过离子注入法形成低耐压元件和高耐压元件的横向MOS晶体管以及纵向沟道MOSFET的各个阱层。
（4）通过LOCOS法或浅沟道法形成元件分离区域和高耐压元件的电场缓和区域。
（5）通过离子注入法在高耐压元件的电场缓和区域中形成第一低浓度区域。
之后，如图11的（a）～图14的（b）所示那样形成，构成混合搭载了具有共栅极的低耐压元件102和高耐压元件103的横向MOS晶体管以及纵向沟道MOSFET101的半导体装置。
（a）在N型第一阱层302上的N型纵向MOS晶体管101的形成预定区域中，朝向P型半导体衬底203的内部各向异性蚀刻至未到达N型埋入层301的深度，形成沟道310。
（b）通过热氧化，沿着P型半导体衬底203上的表面和沟道的壁面形成第一栅绝缘膜311。
（c）在第一栅绝缘膜311上形成掺杂有N型离子的第一多晶硅层312。
（d）对第一多晶硅层312进行蚀刻，在沟道内形成栅电极312。
（e）在P型半导体衬底203上的整个面形成氮化膜313，使用光刻法在高耐压元件以外的区域中形成光抗蚀剂，以该光抗蚀剂为掩模，仅蚀刻去除高耐压元件的形成有栅绝缘膜的区域的氮化膜313。并且，通过热氧化形成相对较厚的第二栅绝缘膜314。
（f）在去除氮化膜313后，通过热氧化在P型半导体衬底203上的整个面形成低耐压元件用的横向MOS晶体管102的第三栅绝缘膜315。
（g）在第二栅绝缘膜314和第三栅绝缘膜315上以及沟道栅电极上也形成未掺杂的第二多晶硅层322，通过离子注入法，分别使用掩模向低耐压元件和高耐压元件的NMOS晶体管和PMOS晶体管的第二多晶硅层322导入N型和P型的高浓度杂质。
（h）对第二多晶硅层322进行蚀刻，形成低耐压元件的横向MOS晶体管的第二N型栅电极316和高耐压元件的横向MOS晶体管的第二P型栅电极317。
（i）以P型第二阱层304上的N型横向MOS晶体管形成区域102的第二栅电极316为掩模自匹配地导入N型杂质，形成第二低浓度N型杂质区域318。并且，以N型第二阱层305上的P型横向MOS晶体管形成区域102的第二栅电极317为掩模自匹配地导入P型杂质，形成第二低浓度P型杂质区域319。之后，用CVD法等形成氧化膜，进行各向异性蚀刻，由此在第二栅电极316、317的侧壁上形成氧化膜衬垫323。
（j）在P型第二阱层304上的N型横向MOS晶体管形成区域102的与第二栅电极316相隔期望距离的区域、以及N型纵向MOS晶体管形成区域的与沟道310相接的表面区域中，通过离子注入法导入N型高浓度杂质来形成源/漏320。
（k）在N型第二阱层305上的与P型横向MOS晶体管形成区域102的栅电极相隔期望距离的区域中，通过离子注入法导入P型高浓度杂质来形成高浓度P型源/漏321。
最后，虽然未图示，但形成层间绝缘膜，在层间绝缘膜中打开电极形成用的孔，形成铝电极。
【专利文献1】日本特开2002-359294号公报
在图11的（a）～图14的（b）所示的以往的混合搭载了具有共栅极的低耐压元件和高耐压元件的横向MOS晶体管以及纵向沟道MOSFET的半导体装置的制造方法中，在图12的（a）的步骤中为了在沟道内形成栅电极而形成多晶硅膜，对沟道内部以外的全部多晶硅进行蚀刻，但由于此时的蚀刻不匀，沟道内的栅电极的厚度发生变动。即使之后在P衬底表面上形成了源，源也由于该变动而未到达栅电极端，从而很可能产生纵向沟道MOSFET不满足驱动能力特性的规格的问题。
发明内容
本发明正是鉴于这种问题而完成的，其课题在于提供一种半导体装置的制造方法，在具有共栅极的半导体装置中，能够得到具有稳定特性的纵向沟道MOSFET，该纵向沟道MOSFET即使与低耐压元件和高耐压元件的横向MOS晶体管混合搭载，也不易产生电气特性的不匀。
为了解决上述课题，本发明采用如下的手段。
首先，混合搭载了具有共栅极的低耐压和高耐压的横向MOS晶体管以及纵向沟道MOSFET的半导体装置的制造方法的特征在于，该半导体装置的制造方法具有如下步骤：N型埋入层形成步骤，在P型半导体的基底衬底表面的N型纵向MOS晶体管形成预定区域中形成N型埋入层；P型外延生长层形成步骤，在基底衬底上形成P型外延生长层；N型第一阱层形成步骤，在外延生长层上的低耐压元件用的横向MOS晶体管、高耐压元件用的P型横向MOS晶体管以及N型纵向MOS晶体管形成预定区域中形成N型第一阱层；P型第一阱层形成步骤，在高耐压元件用的N型横向MOS晶体管的形成预定区域中形成P型第一阱层；P型第二阱层形成步骤，在N型第一阱层上的低耐压元件用的N型横向MOS晶体管中形成P型第二阱层；N型第二阱层形成步骤，在N型第一阱层上的低耐压元件用的P型横向MOS晶体管中形成N型第二阱层；体区形成步骤，在N型第一阱层上的N型纵向MOS晶体管形成区域中形成P型体区；形成元件分离区域和高耐压元件的电场缓和区域的步骤；在高耐压元件的电场缓和区域中形成第一低浓度区域的步骤；沟道形成步骤，在N型第一阱层上的N型纵向MOS晶体管形成预定区域中，朝向P型半导体衬底的内部进行各向异性蚀刻至未到达N型埋入层的深度，形成沟道；第一栅绝缘膜形成步骤，沿着P型半导体衬底上的表面和沟道的壁面形成第一栅绝缘膜；第一N型多晶硅层形成步骤，在第一栅绝缘膜上形成掺杂有N型离子的第一多晶硅层；第一栅电极形成步骤，对第一N型多晶硅层进行蚀刻，在沟道内形成第一栅电极；第二栅绝缘膜形成步骤，在形成高耐压元件的栅绝缘膜的预定区域中，形成相对较厚的第二栅绝缘膜；第三栅绝缘膜形成步骤，在P型半导体衬底上的整个面，形成低耐压元件用的横向MOS晶体管的相对较薄的第三栅绝缘膜；蚀刻步骤，去除沟道的第一N型多晶硅层上的第三栅绝缘膜；第二多晶硅层形成步骤，在第三栅绝缘膜上形成未掺杂的第二多晶硅层；向低耐压元件和高耐压元件的NMOS晶体管和PMOS晶体管的第二多晶硅层导入N型和P型的高浓度杂质的步骤；第二栅电极形成步骤，对第二多晶硅层进行蚀刻，形成沟道的第一栅电极上以及低耐压元件和高耐压元件的横向MOS晶体管的第二栅电极；低浓度N型区域形成步骤，以P型第二阱层上的N型横向MOS晶体管形成区域的第二栅电极为掩模自匹配地导入N型杂质，形成第二低浓度N型杂质区域；低浓度P型区域形成步骤，以N型第二阱层上的P型横向MOS晶体管形成区域的第二栅电极为掩模自匹配地导入P型杂质，形成第二低浓度P型杂质区域；N型源/漏形成步骤，在P型第二阱层上的N型横向MOS晶体管形成区域的与第二栅电极相隔期望距离的区域、以及N型纵向MOS晶体管形成区域的与沟道相接的区域中导入N型杂质，形成高浓度N型杂质区域；以及P型源/漏形成步骤，在N型第二阱层上的P型横向MOS晶体管形成区域的与栅电极相隔期望距离的区域中导入P型杂质，形成高浓度P型杂质区域。
此外，在混合搭载了具有共栅极的低耐压元件和高耐压元件的横向MOS晶体管以及纵向沟道MOSFET的半导体装置的制造方法中，同时进行向低耐压元件和高耐压元件的NMOS晶体管和PMOS晶体管的第二多晶硅层导入N型和P型的高浓度杂质的步骤和源/漏形成步骤，在源/漏形成步骤中，在第二阱层上的N型和P型的横向MOS晶体管形成区域的与第二栅电极相隔期望距离的区域、以及N型纵向MOS晶体管形成区域的与沟道相接的区域中导入N型杂质和P型杂质，形成高浓度N型杂质区域和高浓度P型杂质区域。
在本发明的半导体集成装置的制造方法中，在步骤（f）后，使用光刻法在沟道栅电极上以外的区域中形成光抗蚀剂，以该光抗蚀剂为掩模，蚀刻去除沟道栅电极上的第三栅绝缘膜。之后，在第二栅绝缘膜、第三栅绝缘膜上和沟道栅电极上也形成未掺杂的多晶硅层，通过离子注入法，分别使用掩模向低耐压元件和高耐压元件的NMOS晶体管和PMOS晶体管的多晶硅层导入N型和P型的高浓度杂质。接着进行各向异性蚀刻，形成第二栅电极。通过实施以上那样的步骤，对沟道内部的第一栅电极和在横向MOS晶体管中使用的第二栅电极进行层叠，由此，即使沟道内的栅电极的厚度由于蚀刻不匀而发生变动，也能够消除源未到达栅电极端，不满足特性规格的情况。
附图说明
图1是示出本发明的半导体装置的制造方法的第一实施例的示意性截面图。
图2是接着图1的、示出本发明的半导体装置的制造方法的第一实施例的示意性截面图。
图3是接着图2的、示出本发明的半导体装置的制造方法的第一实施例的示意性截面图。
图4是接着图3的、示出本发明的半导体装置的制造方法的第一实施例的示意性截面图。
图5是接着图4的、示出本发明的半导体装置的制造方法的第一实施例的示意性截面图。
图6是接着图5的、示出本发明的半导体装置的制造方法的第一实施例的示意性截面图。
图7是示出本发明的半导体装置的制造方法的第二实施例的示意性截面图。
图8是接着图7的、示出本发明的半导体装置的制造方法的第二实施例的示意性截面图。
图9是接着图8的、示出本发明的半导体装置的制造方法的第二实施例的示意性截面图。
图10是接着图9的、示出本发明的半导体装置的制造方法的第二实施例的示意性截面图。
图11是示出以往的半导体装置的制造方法的示意性截面图。
图12是接着图9的、示出以往的半导体装置的制造方法的示意性截面图。
图13是接着图10的、示出以往的半导体装置的示意性截面图。
图14是接着图11的、示出以往的半导体装置的示意性截面图。
标号说明
101：纵向沟道MOSFET区域
102：低耐压元件的横向MOS晶体管区域
103：高耐压元件的横向MOS晶体管区域
201：基底衬底
202：P型外延层
203：P型半导体衬底
301：N型高浓度埋入层
302：第一N型阱层
303：第一P型阱层
304：第二P型阱层
305：第二N型阱层
306：P型体区
307：第一N型低杂质浓度区域
308：第一P型低杂质浓度区域
309：绝缘膜（元件分离区域）
310：沟道
311：第一栅绝缘膜
312：第一N型栅电极
313：氮化膜
314：第二栅绝缘膜
315：第三栅绝缘膜
316：第二N型栅电极
317：第二P型栅电极
318：第二N型低杂质浓度区域
319：第二P型低杂质浓度区域
320：N型高浓度源/漏区域
321：P型高浓度源/漏区域
322：未掺杂的第二多晶硅层
322N：N型多晶硅层
322P：P型多晶硅层
323：氧化膜衬垫
具体实施方式
下面，根据附图说明本发明的实施方式。
【实施例1】
根据图1的（a）～图6的（b）对实施例1进行说明。这些附图是混合搭载了具有共栅极的低耐压元件和高耐压元件的横向MOS晶体管以及纵向沟道MOSFET的本发明的半导体装置制造方法。
最先说明直到形成图1的（a）的结构为止的步骤。首先，准备P型半导体的基底衬底201，之后通过离子注入法形成作为N型纵向沟道MOSFET101的漏的N型高浓度埋入层301。杂质浓度需要尽量抑制N型纵向沟道MOSFET101的漏电阻，优选为1×1021/cm3左右。
接着，通过外延法在基底衬底201上形成P型外延层202，作为P型半导体衬底。该P型外延层202的厚度和杂质浓度由MOSFET的耐压和驱动电流等要制作的半导体集成装置要求的性能来决定，大约为1×1015/cm3量级的浓度且几μm～十几μm的厚度。接着在该P型外延层202上的低耐压元件区域102和高耐压元件区域103的横向PMOS晶体管以及纵向沟道MOSFET区域101中形成第一N型阱层302。此时，该第一N型阱层302通过杂质注入和高温热处理，在N型高浓度埋入层301的某个区域中较深地形成至到达该区域。
在上述记载中，示出了在低耐压元件区域102和高耐压元件区域103的横向PMOS晶体管中同时形成N型阱层302的情况，但也可以准备另一掩模，分别独立地形成。在用另一掩模形成的情况下，能够设为与纵向沟道MOSFET的特性吻合的N型阱层，例如可以相比低耐压元件区域102和高耐压元件区域103的横向PMOS晶体管区域所需的第一N型阱层增高杂质浓度且较深地形成扩散深度。尤其是对于纵向沟道MOSFET而言，该第一N型阱层302作为低浓度的漏发挥作用，因此，有时为了提高驱动能力而要求增大浓度。此外，同样地通过杂质注入和高温热处理在高耐压元件的横向NMOS晶体管区域中形成第一P型阱层303。
接着，在第一N型阱层302上的形成低耐压元件区域102的横向NMOS晶体管的区域中，使用掩模，通过杂质注入和高温热处理形成表面浓度为1×1017/cm3量级的第二P型阱层304，并且在形成横向PMOS晶体管的区域中，使用另一掩模，通过杂质注入和高温热处理形成表面浓度为1×1017/cm3量级的第二N型阱层305。
接着，在N型纵向沟道MOSFET101的区域中，通过杂质注入和高温热处理形成用于形成该N型纵向沟道MOSFET101的沟道的P型体区306。其条件根据与之后形成的N型高浓度漏之间的接合耐压和驱动能力而发生变化，表面浓度优选为1×1017/cm3量级。
接着，利用LOCOS法或浅沟道法形成场绝缘膜309，作为元件分离区域和高耐压元件103的电场缓和区域。接着，通过离子注入法在高耐压元件103的NMOS晶体管和PMOS晶体管的电场缓和区域中分别使用掩模导入N型的低浓度杂质和P型的低浓度杂质，形成第一N型低浓度区域307和第一P型低浓度区域308。
然后，在N型第一阱层302上的N型纵向MOSFET101的形成预定区域中，朝向P型半导体衬底203的内部各向异性蚀刻至未到达N型埋入层301的深度，形成沟道310。经过以上步骤得到图1的（a）的结构。
接着，如图1的（b）所示，通过热氧化，沿着P型半导体衬底203上的表面和沟道的壁面形成第一栅绝缘膜311。其厚度为10nm～20nm左右。
接着，如图2的（a）所示，在第一栅绝缘膜311上通过减压CVD法等将掺杂有N型离子的多晶硅膜形成为0.5μm～lμm左右。或者，作为其它方法，还能够在第一栅绝缘膜311上形成未掺杂的多晶硅膜，通过离子注入N型杂质形成第一多晶硅层312。
接着，如图2的（b）所示，对第一多晶硅层312进行各向异性蚀刻，在沟道内形成由第一多晶硅层312构成的第一N型栅电极312。
接着，如图3的（a）所示，在P型半导体衬底203上的整个面形成氮化膜313，使用光刻法在高耐压元件以外的区域中形成光抗蚀剂，以该光抗蚀剂为掩模，仅蚀刻去除高耐压元件的形成有栅绝缘膜的区域的氮化膜313。并且，通过热氧化形成相对较厚的第二栅绝缘膜314。其膜厚为50nm～100nm左右。
在去除氮化膜313后，通过热氧化在P型半导体衬底203上的整个面形成低耐压元件用的横向MOS晶体管102的相对较薄的第三栅绝缘膜315（图3的（b））。其膜厚为10nm～20nm左右。
接着，如图4的（a）所示，使用光刻法在除沟道栅电极上以外的区域中形成光抗蚀剂，以该光抗蚀剂为掩模，蚀刻去除在沟道栅电极上生长的第三栅绝缘膜315。
之后，在第二栅绝缘膜314、第三栅绝缘膜315以及沟道栅电极上还形成未掺杂的第二多晶硅层322，在形成N型纵向沟道MOSFET101、低耐压元件区域102的横向NMOS晶体管以及高耐压元件区域103的横向NMOS晶体管的区域中，使用掩模，利用离子注入法导入1×1021/cm3左右的N型高浓度杂质。进而在形成低耐压元件区域102的横向PMOS晶体管和高耐压元件区域103的横向PMOS晶体管的区域中，使用另一掩模，利用离子注入法导入P型高浓度杂质，设为P型的导电型（图4的（b））。由此，形成N型多晶硅层322N和P型多晶硅层322P。
接着，如图5的（a）所示，对第二多晶硅层322进行各向异性蚀刻，形成低耐压元件的横向MOS晶体管的第二N型栅电极316a和高耐压元件的横向MOS晶体管的第二P型栅电极317。此时，为了将第二N型栅电极316b也层叠在N型纵向沟道MOSFET的第一N型栅电极312上，进行蚀刻并去除。
接着，如图5的（b）所示，以P型第二阱层304上的N型横向MOS晶体管形成区域102的第二栅电极316b为掩模自匹配地导入1×1018/cm3左右的N型杂质，形成第二低浓度N型杂质区域318。进而以N型第二阱层305上的P型横向MOS晶体管形成区域102的第二栅电极317为掩模自匹配地导入1×1017/cm3左右的P型杂质，形成第二低浓度P型杂质区域319。之后，用CVD法等形成300nm～600nm的氧化膜，进行各向异性蚀刻，由此在第二栅电极316a、316b、317的侧壁上形成氧化膜衬垫323。
接着，在P型第二阱层304上的N型横向MOS晶体管形成区域102的与第二栅电极316b相隔期望距离的区域、以及N型纵向MOS晶体管形成区域的与沟道310相接的表面区域中，通过离子注入法导入N型高浓度杂质来形成源/漏320（图6的（a））。
接着，在N型第二阱层305上的与P型横向MOS晶体管形成区域102的栅电极相隔期望距离的区域中，通过离子注入法导入P型高浓度杂质来形成高浓度P型源/漏321（图6的（b））。在N型的情况下，杂质使用磷或砷，在P型的情况下，杂质使用硼或BF2，任何杂质区域的杂质浓度都是1×1021/cm3左右。
最后，虽然未图示，但在形成层间绝缘膜，在层间绝缘膜中打开电极形成用的孔，形成铝电极后，完成混合搭载了具有共栅极的低耐压元件和高耐压元件的横向MOS晶体管以及纵向沟道MOSFET的半导体装置。在如上那样构成的半导体装置中，纵向沟道MOSFET的栅电极成为N型第一栅电极312与N型第二栅电极316的层叠结构，因此即使沟道内的栅电极的厚度由于蚀刻不匀而发生变动，也能够消除源未到达栅电极端，不满足特性规格的不良情况。
【实施例2】
接着，使用图7～图10对用于示出本发明的制造方法的实施例2的概略进行说明。实施例2与实施例1同样，也是混合搭载了具有共栅极的低耐压元件和高耐压元件的横向MOS晶体管以及纵向沟道MOSFET的半导体装置制造方法。图7的（a）～图9的（a）所示的本实施例的步骤与在图1的（a）～图4的（a）中示出的实施例1的步骤相同。因此，以下对与实施例1之间的差异部分进行说明。
在实施例1中，如图4的（b）所示，在第二栅绝缘膜314、第三栅绝缘膜315上以及沟道栅电极上形成未掺杂的第二多晶硅层322后，使用各个掩模，在形成N型MOS晶体管和P型MOS晶体管的区域中，通过离子注入法导入高浓度杂质，形成N型第二栅电极316和P型第二栅电极317，但是，在实施例2中，形成未掺杂的第二多晶硅层层322（图9的（b）），不进行第二多晶硅层层322的杂质导入而进行栅电极的构图形成（图9的（c）），接着形成氧化膜衬垫323（图10的（a））。
进而，如图10的（b）所示，在P型第二阱层304上的N型横向MOS晶体管形成区域102的与第二栅电极316相隔期望距离的区域、以及N型纵向MOS晶体管形成区域的与沟道310相接的表面区域中，通过离子注入法导入N型高浓度杂质来形成源/漏320，此时，在未掺杂的第二多晶硅层322中也导入N型高浓度杂质来形成N型第二栅电极316。
此外，如图10的（c）所示，关于P型MOS晶体管，也与N型同样，同时进行源/漏的形成和高浓度杂质向第二P型栅电极317的掺杂。通过设为以上那样的结构，与实施例1所示的半导体装置的制造方法相比，能够削减用于形成N型第二栅电极和P型第二栅电极的成本，因此能够抑制成本。

Claims (6)

1.一种半导体装置的制造方法，其特征在于，该半导体装置的制造方法具有以下步骤：
N型埋入层形成步骤，在P型半导体的基底衬底上形成N型埋入层；
外延生长层形成步骤，在所述基底衬底上形成P型外延生长层，作为半导体衬底；
第一P型阱层形成步骤，在形成低耐压的N型第一横向MOS晶体管的区域中，形成第一P型阱层；
第一N型阱层形成步骤，在形成低耐压的P型第二横向MOS晶体管的区域中，形成第一N型阱层；
第二P型阱层形成步骤，在形成高耐压的N型第三横向MOS晶体管的区域中，形成第二P型阱层；
第二N型阱层形成步骤，在形成高耐压的P型第四横向MOS晶体管和N型纵向MOS晶体管的区域中，分别形成第二N型阱层；
体区形成步骤，在形成所述纵向MOS晶体管的所述第二N型阱层内的区域中形成P型体区；
利用绝缘膜分别形成元件分离区域以及所述第三横向MOS晶体管和所述第四横向MOS晶体管的电场缓和区域的步骤；
在所述电场缓和区域中形成第一低浓度区域的步骤；
沟道形成步骤，在形成所述纵向MOS晶体管的区域中，朝向所述半导体衬底的内部进行各向异性蚀刻至未到达N型埋入层的深度，形成沟道；
第一栅绝缘膜形成步骤，沿着所述半导体衬底上的表面和所述沟道的壁面形成第一栅绝缘膜；
第一多晶硅层形成步骤，在所述第一栅绝缘膜上形成N型第一多晶硅层；
第一栅电极形成步骤，对所述第一多晶硅层进行蚀刻，在所述沟道内形成第一栅电极；
第二栅绝缘膜形成步骤，在形成所述第三横向MOS晶体管和所述第四横向MOS晶体管的第三栅绝缘膜的预定区域中，形成相对较厚的第二栅绝缘膜；
第三栅绝缘膜形成步骤，在包含形成有所述第一栅电极的所述沟道的所述半导体衬底的整个面上，形成用于所述第一横向MOS晶体管和所述第二横向MOS晶体管的相对较薄的第三栅绝缘膜；
蚀刻步骤，去除所述沟道的所述第一栅电极上的所述第三栅绝缘膜；
第二多晶硅层形成步骤，在所述半导体衬底上形成未掺杂的第二多晶硅层；
向第二多晶硅层导入高浓度杂质的步骤，在所述第一横向MOS晶体管和所述第三横向MOS晶体管的所述第二多晶硅层中导入N型高浓度杂质，在所述第二横向MOS晶体管和所述第四横向MOS晶体管的所述第二多晶硅层中导入P型高浓度杂质；
第二栅电极形成步骤，对所述第二多晶硅层进行蚀刻，形成所述第一栅电极上的第二栅电极和所述第一横向MOS晶体管～第四横向MOS晶体管的第二栅电极；
低浓度N型区域形成步骤，以所述第一横向MOS晶体管形成区域的所述第二栅电极为掩模自匹配地导入N型杂质，形成第二低浓度N型杂质区域；
低浓度P型区域形成步骤，以所述第二横向MOS晶体管形成区域的所述第二栅电极为掩模自匹配地导入P型杂质，形成第二低浓度P型杂质区域；
N型源/漏形成步骤，在所述第一横向MOS晶体管形成区域的离开所述第二栅电极的区域以及所述纵向MOS晶体管形成区域的与沟道相接的区域中导入N型杂质，形成高浓度N型杂质区域；以及
P型源/漏形成步骤，在所述第二横向MOS晶体管形成区域的离开所述第二栅电极的区域中导入P型杂质，形成高浓度P型杂质区域。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
同时进行所述向第二多晶硅层导入高浓度杂质的步骤中的所述N型高浓度杂质的导入和所述N型源/漏形成步骤，同时进行所述向第二多晶硅层导入高浓度杂质的步骤中的所述P型高浓度杂质的导入和所述P型源/漏形成步骤。
3.一种半导体装置的制造方法，其特征在于，该半导体装置的制造方法具有以下步骤：
N型埋入层形成步骤，在P型半导体的基底衬底上形成N型埋入层；
外延生长层形成步骤，在所述基底衬底上形成P型外延生长层，作为半导体衬底；
第一P型阱层形成步骤，在形成低耐压的N型第一横向MOS晶体管的区域中，形成第一P型阱层；
第一N型阱层形成步骤，在形成低耐压的P型第二横向MOS晶体管的区域中，形成第一N型阱层；
第二P型阱层形成步骤，在形成高耐压的N型第三横向MOS晶体管的区域中，形成第二P型阱层；
第二N型阱层形成步骤，在形成N型纵向MOS晶体管的区域中，形成第二N型阱层；
体区形成步骤，在形成所述纵向MOS晶体管的所述第二N型阱层内的区域中，形成P型体区；
利用绝缘膜分别形成元件分离区域和所述第三横向MOS晶体管的电场缓和区域的步骤；
在所述电场缓和区域中形成第一低浓度区域的步骤；
沟道形成步骤，在形成所述纵向MOS晶体管的区域中，朝向所述半导体衬底的内部进行各向异性蚀刻至未到达N型埋入层的深度，形成沟道；
第一栅绝缘膜形成步骤，沿着所述半导体衬底上的表面和所述沟道的壁面形成第一栅绝缘膜；
第一多晶硅层形成步骤，在所述第一栅绝缘膜上形成N型第一多晶硅层；
第一栅电极形成步骤，对所述第一多晶硅层进行蚀刻，在所述沟道内形成第一栅电极；
第二栅绝缘膜形成步骤，在形成所述第三横向MOS晶体管的栅绝缘膜的预定区域中，形成相对较厚的第二栅绝缘膜；
第三栅绝缘膜形成步骤，在包含形成有所述第一栅电极的所述沟道的所述半导体衬底的整个面上，形成用于所述第一横向MOS晶体管和所述第二横向MOS晶体管的相对较薄的第三栅绝缘膜；
蚀刻步骤，去除所述沟道的所述第一栅电极上的所述第三栅绝缘膜；
第二多晶硅层形成步骤，在所述半导体衬底上形成未掺杂的第二多晶硅层；
向第二多晶硅层导入高浓度杂质的步骤，在所述第一横向MOS晶体管和所述第三横向MOS晶体管的所述第二多晶硅层中导入N型高浓度杂质，在所述第二横向MOS晶体管的所述第二多晶硅层中导入P型高浓度杂质；
第二栅电极形成步骤，对所述第二多晶硅层进行蚀刻，形成所述第一栅电极上的第二栅电极和所述第一横向MOS晶体管～第三横向MOS晶体管的第二栅电极；
低浓度N型区域形成步骤，以所述第一横向MOS晶体管形成区域的所述第二栅电极为掩模自匹配地导入N型杂质，形成第二低浓度N型杂质区域；
低浓度P型区域形成步骤，以所述第二横向MOS晶体管形成区域的所述第二栅电极为掩模自匹配地导入P型杂质，形成第二低浓度P型杂质区域；
N型源/漏形成步骤，在所述第一横向MOS晶体管形成区域的离开所述第二栅电极的区域以及所述纵向MOS晶体管形成区域的与沟道相接的区域中导入N型杂质，形成高浓度N型杂质区域；以及
P型源/漏形成步骤，在所述第二横向MOS晶体管形成区域的离开所述第二栅电极的区域中导入P型杂质，形成高浓度P型杂质区域。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，
同时进行所述向第二多晶硅层导入高浓度杂质的步骤中的所述N型高浓度杂质的导入和所述N型源/漏形成步骤，同时进行所述向第二多晶硅层导入高浓度杂质的步骤中的所述P型高浓度杂质的导入和所述P型源/漏形成步骤。
5.一种半导体装置的制造方法，其特征在于，该半导体装置的制造方法具有以下步骤：
N型埋入层形成步骤，在P型半导体的基底衬底上形成N型埋入层；
外延生长层形成步骤，在所述基底衬底上形成P型外延生长层，作为半导体衬底；
第一P型阱层形成步骤，在形成低耐压的N型第一横向MOS晶体管的区域中，形成第一P型阱层；
第一N型阱层形成步骤，在形成低耐压的P型第二横向MOS晶体管的区域中，形成第一N型阱层；
第二N型阱层形成步骤，在形成N型纵向MOS晶体管的区域中，形成第二N型阱层；
体区形成步骤，在形成所述纵向MOS晶体管的所述第二N型阱层内的区域中形成P型体区；
利用绝缘膜形成元件分离区域的步骤；
沟道形成步骤，在形成所述纵向MOS晶体管的区域中，朝向所述半导体衬底的内部进行各向异性蚀刻至未到达N型埋入层的深度，形成沟道；
第一栅绝缘膜形成步骤，沿着所述半导体衬底上的表面和所述沟道的壁面形成第一栅绝缘膜；
第一多晶硅层形成步骤，在所述第一栅绝缘膜上形成N型第一多晶硅层；
第一栅电极形成步骤，对所述第一多晶硅层进行蚀刻，在所述沟道内形成第一栅电极；
第三栅绝缘膜形成步骤，在包含形成有所述第一栅电极的所述沟道的所述半导体衬底的整个面上，形成用于所述第一横向MOS晶体管和所述第二横向MOS晶体管的第三栅绝缘膜；
蚀刻步骤，去除所述沟道的所述第一栅电极上的所述第三栅绝缘膜；
第二多晶硅层形成步骤，在所述半导体衬底上形成未掺杂的第二多晶硅层；
向第二多晶硅层导入高浓度杂质的步骤，在所述第一横向MOS晶体管的所述第二多晶硅层中导入N型高浓度杂质，在所述第二横向MOS晶体管的所述第二多晶硅层中导入P型高浓度杂质；
第二栅电极形成步骤，对所述第二多晶硅层进行蚀刻，形成所述第一栅电极上的第二栅电极和所述第一横向MOS晶体管和所述第二横向MOS晶体管的第二栅电极；
低浓度N型区域形成步骤，以所述第一横向MOS晶体管形成区域的所述第二栅电极为掩模自匹配地导入N型杂质，形成第二低浓度N型杂质区域；
低浓度P型区域形成步骤，以所述第二横向MOS晶体管形成区域的所述第二栅电极为掩模自匹配地导入P型杂质，形成第二低浓度P型杂质区域；
N型源/漏形成步骤，在所述第一横向MOS晶体管形成区域的离开所述第二栅电极的区域以及所述纵向MOS晶体管形成区域的与所述沟道相接的区域中导入N型杂质，形成高浓度N型杂质区域；以及
P型源/漏形成步骤，在所述第二横向MOS晶体管形成区域的离开所述第二栅电极的区域中导入P型杂质，形成高浓度P型杂质区域。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
同时进行所述向第二多晶硅层导入高浓度杂质的步骤中的所述N型高浓度杂质的导入和所述N型源/漏形成步骤，同时进行所述向第二多晶硅层导入高浓度杂质的步骤中的所述P型高浓度杂质的导入和所述P型源/漏形成步骤。
CN201210555128.5A 2011-12-21 2012-12-19 半导体装置的制造方法 Expired - Fee Related CN103178013B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-280118 2011-12-21
JP2011280118A JP5882046B2 (ja) 2011-12-21 2011-12-21 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
CN103178013A CN103178013A (zh) 2013-06-26
CN103178013B true CN103178013B (zh) 2016-12-28

Family

ID=48637781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210555128.5A Expired - Fee Related CN103178013B (zh) 2011-12-21 2012-12-19 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US8574974B2 (zh)
JP (1) JP5882046B2 (zh)
KR (1) KR101873600B1 (zh)
CN (1) CN103178013B (zh)
TW (1) TWI529858B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102219291B1 (ko) 2014-11-25 2021-02-23 삼성전자 주식회사 반도체 소자 제조 방법
KR102316160B1 (ko) 2014-12-22 2021-10-26 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
US9698147B2 (en) 2015-02-25 2017-07-04 Sii Semiconductor Corporation Semiconductor integrated circuit device having low and high withstanding-voltage MOS transistors
US10224407B2 (en) 2017-02-28 2019-03-05 Sandisk Technologies Llc High voltage field effect transistor with laterally extended gate dielectric and method of making thereof
JP6996331B2 (ja) * 2018-02-15 2022-01-17 富士電機株式会社 半導体集積回路の製造方法
CN113506826B (zh) * 2021-06-17 2023-07-07 重庆伟特森电子科技有限公司 一种沟槽型碳化硅晶体管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402329A (zh) * 2001-08-10 2003-03-12 精工爱普生株式会社 半导体装置的制造方法及根据此方法制造的半导体装置
CN1449040A (zh) * 2001-03-28 2003-10-15 精工电子有限公司 半导体集成电路器件及其制造方法
CN1881612A (zh) * 1997-07-11 2006-12-20 三菱电机株式会社 具有槽型结构的半导体器件及其制造方法
JP2007150081A (ja) * 2005-11-29 2007-06-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法
CN101689764A (zh) * 2007-07-06 2010-03-31 精工电子有限公司 电池状态监视电路和电池装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285093A (en) * 1992-10-05 1994-02-08 Motorola, Inc. Semiconductor memory cell having a trench structure
JPH11354627A (ja) * 1998-06-05 1999-12-24 Nissan Motor Co Ltd 半導体集積回路及びその製造方法
US7714381B2 (en) * 2005-04-01 2010-05-11 Semiconductor Components Industries, Llc Method of forming an integrated power device and structure
JP4591827B2 (ja) * 2005-05-24 2010-12-01 エルピーダメモリ株式会社 リセスチャネル構造を有するセルトランジスタを含む半導体装置およびその製造方法
JP5003856B2 (ja) * 2005-10-21 2012-08-15 セイコーエプソン株式会社 半導体装置
US8384150B2 (en) * 2005-11-29 2013-02-26 Rohm Co., Ltd. Vertical double diffused MOS transistor with a trench gate structure
JP2007043208A (ja) * 2006-11-15 2007-02-15 Mitsubishi Electric Corp トレンチ構造を有する半導体装置及びその製造方法
KR100902596B1 (ko) * 2007-09-28 2009-06-11 주식회사 동부하이텍 반도체 소자와 그의 제조방법 및 반도체 소자를 이용한변압회로
US8410549B2 (en) * 2009-03-27 2013-04-02 National Semiconductor Corporation Structure and fabrication of field-effect transistor using empty well in combination with source/drain extensions or/and halo pocket

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881612A (zh) * 1997-07-11 2006-12-20 三菱电机株式会社 具有槽型结构的半导体器件及其制造方法
CN1449040A (zh) * 2001-03-28 2003-10-15 精工电子有限公司 半导体集成电路器件及其制造方法
CN1402329A (zh) * 2001-08-10 2003-03-12 精工爱普生株式会社 半导体装置的制造方法及根据此方法制造的半导体装置
JP2007150081A (ja) * 2005-11-29 2007-06-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法
CN101689764A (zh) * 2007-07-06 2010-03-31 精工电子有限公司 电池状态监视电路和电池装置

Also Published As

Publication number Publication date
TWI529858B (zh) 2016-04-11
US8574974B2 (en) 2013-11-05
KR20130072159A (ko) 2013-07-01
TW201342533A (zh) 2013-10-16
US20130171782A1 (en) 2013-07-04
JP2013131632A (ja) 2013-07-04
CN103178013A (zh) 2013-06-26
KR101873600B1 (ko) 2018-08-02
JP5882046B2 (ja) 2016-03-09

Similar Documents

Publication Publication Date Title
CN103178013B (zh) 半导体装置的制造方法
CN102290446B (zh) 半导体设备及其制造方法
US7977167B2 (en) Method of producing a field effect transistor arrangement
US20190035882A1 (en) Compound semiconductor device and method for manufacturing the same
US8212292B2 (en) High gain tunable bipolar transistor
KR20160065326A (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
CN102664161B (zh) 高压bcd工艺中高压器件的隔离结构及其制造方法
JP4997694B2 (ja) 半導体装置およびその製造方法
WO2018040973A1 (zh) 集成有耗尽型结型场效应晶体管的器件及其制造方法
CN103208494B (zh) 半导体器件以及用于制造半导体器件的方法
US10217828B1 (en) Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same
US9231101B2 (en) Semiconductor device and method of manufacturing the same
CN103426760B (zh) P型ldmos表面沟道器件的制造工艺
US9406796B2 (en) Semiconductor device
CN103779416B (zh) 一种低vf的功率mosfet器件及其制造方法
CN109980010B (zh) 一种半导体器件的制造方法和集成半导体器件
US9099489B2 (en) Bipolar transistor with high breakdown voltage
CN203721734U (zh) 一种低vf的功率mosfet器件
CN103426828A (zh) 一种基于绝缘体上硅材料的双极型高压cmos单多晶硅填充深沟道器件隔离工艺
CN109980009B (zh) 一种半导体器件的制造方法和集成半导体器件
CN102487083B (zh) Mosfet及其制造方法
TWI550864B (zh) 溝槽型金屬－氧化物－半導體元件及其製造方法
JP2004221162A (ja) デュアル半導体装置
US20140239385A1 (en) Field effect transistor and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160405

Address after: Chiba County, Japan

Applicant after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba County, Japan

Applicant before: Seiko Instruments Inc.

C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161228

Termination date: 20211219