CN1449040A - 半导体集成电路器件及其制造方法 - Google Patents

半导体集成电路器件及其制造方法 Download PDF

Info

Publication number
CN1449040A
CN1449040A CN02119817A CN02119817A CN1449040A CN 1449040 A CN1449040 A CN 1449040A CN 02119817 A CN02119817 A CN 02119817A CN 02119817 A CN02119817 A CN 02119817A CN 1449040 A CN1449040 A CN 1449040A
Authority
CN
China
Prior art keywords
type
mos transistor
district
forms
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02119817A
Other languages
English (en)
Other versions
CN100431154C (zh
Inventor
原田博文
小山内润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN1449040A publication Critical patent/CN1449040A/zh
Application granted granted Critical
Publication of CN100431154C publication Critical patent/CN100431154C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS

Abstract

在所有的PMOS晶体管的数量相对都大于NMOS晶体管并且PMOS晶体管被用作输出驱动器的半导体集成电路中，提供一种具有良好稳定性、可靠性、和性能，而且低成本的半导体集成电路器件，及其制造方法。在这种半导体集成电路器件中，互补MOS电路是由水平的P型MOSFET(36)和N型MOSFET(37)组成的，输出驱动器是由具有沟结构的P型垂直MOSFET(38)组成的，并且相应各MOSFET的栅电极的导电类型被设置为P型。

Description

半导体集成电路器件及其制造方法
                          发明背景
1.技术领域
本发明涉及包含用于控制便携装置或类似装置的电源电压的半导体集成电路的半导体器件及其制造方法
2.背景技术
图2是一种常规半导体器件的示意性剖视图。这种器件具有在P型半导体衬底上形成的N沟道MOS(下文称为NMOS)晶体管构成的互补MOS(下文称为CMOS)和其中是由N+型多晶硅构成的栅极并且，在N阱区形成的P沟道MOS(下文称为PMOS)晶体管和其中是由N+型多晶硅构成的栅极。一般，半导体集成电路器件由这些MOSFET构成。
对于具有上述常规结构的半导体器件，在具有约0.7V标准阈值电压的增强型NMOS(下文称为E型NMOS)晶体管的情况下，栅极是由具有作为导电型的N+型多晶硅构成的。因此，从栅极与半导体衬底之间的功函数关系来说，沟道是形成在半导体衬底表面的表面沟道。另一方面，在具有约-0.7V标准阈值电压的增强型PMOS(下文称为E型PMOS)晶体管的情况下，从由N+型多晶硅构成的栅极与N阱之间的功函数来说，沟道变为稍微形成在半导体衬底内部而不是在半导体衬底的表面的掩埋沟道。
为了实现低电压操作，当在掩埋沟道E型PMOS晶体管中的阈值电压将被设置在例如-0.5V或更高时，作为MOS晶体管低压工作的一个指数的子阈值特性被极大地恶化。因此，在PMOS晶体管的截止状态下的漏电流增加。结果，因为在半导体器件的备用期间的消耗电流显著地增加，所以存在一个问题，即使以近年来需求增加并且将来进一步扩展市场的移动电话和个人数字助理为代表的便携装置的应用困难。另外，当增加PMOS晶体管的沟道长度以降低漏电流时，减小了PMOS晶体管的驱动功率。因此，为了补充减小的驱动功率，根据需要增加PMOS晶体管的沟道宽度。从而，使得芯片面积增加和由此引起成本的增加。特别在具有作为输出驱动器的PMOS晶体管的半导体集成电路中，这是一个严重的问题。
另一方面，作为按上述各目的使低电压工作和低消耗电流相兼容的一种技术方法，如图3和4所示，其中NMOS晶体管的栅极导电型是N型和PMOS晶体管的栅极导电型是P型所谓单极栅技术是众所周知的。在这种情况型下，E型NMOS晶体管和E型PMOS晶体管两者都是表面沟道MOS晶体管。因此，即使降低阈值电压，也不会达到子阈值系数的极大恶化，并且，低电压工作和低消耗功率两者都是可能的。
但是，在成本和特性上存在如下问题。即，相对于单极栅CMOS结构，在NMOS晶体管和PMOS晶体管两者中的栅极在制造步骤中形成不同极性。因此，与具有仅由N+型多晶硅单极构成的栅极的CMOS结构相比较，步骤的数目增加了，并使得制造成本增加和制造周期增加。另外，关于作为大多数基本电路单元的反向器电路，一般来说，为了改善区域效率，对于NMOS晶体管和PMOS晶体管的栅极的布局设计是这样进行的，即使得避免通过金属的连接并且使用从NMOS晶体管到PMOS晶体管连续的两维多晶硅片，或用包含多晶硅迭片和高熔点金属硅化物的多层结构。但是，当如图3所示栅极是按单层多晶硅构成时，由于多晶硅中的PN结有高阻抗，所以是不实用的。另外，当栅极是按照如图4所示由多层结构构成时，在各制造步骤中的热处理期间，N型杂质和P型杂质都分别通过高熔点金属硅化物的多层结构高速扩散到具有相反导电类型的各栅电极。结果，改变了功函数并使阈值电压不稳定。
                          发明内容
本发明的目的是提供一种能实现功率控制半导体器件和模拟半导体器件的结构，在这种结构中低成本、短制造周期、低电压工作、和低消耗功率都是可能的。
为了实现上述目的，按照本发明提供一种半导体集成电路器件，其特征包括：半导体衬底；形成在半导体衬底上的水平MOS晶体管，并且，其中源区和漏区位于水平方向上；和形成在半导体表面上的垂直晶体管，并且，其中源区和漏区位于深度方向上，其中水平MOS晶体管和垂直MOS晶体管每个的栅极的导电类型是P型。
另外，提供一种半导体集成电路器件，其特征在于，水平MOS晶体管和垂直MOS晶体管中每个的P型栅极是由第一多晶硅构成的。
另外，提供一种半导体集成电路器件，其特征在于，水平MOS晶体管和垂直MOS晶体管中每个的P型栅极具有包含第一多晶硅和第一高熔点金属硅化物迭层的多层结构。
另外，提供一种半导体集成电路器件，其特征在于，作为单层的由第一多晶硅构成的P型栅电极的薄膜厚度在2000埃到6000埃范围。
另外，提供一种半导体集成电路器件，其特征在于，第一高熔点金属硅化物是从包括钨硅化物、钼硅化物、钛硅化物、和铂硅化物的一组硅化物中选择的一种金属硅化物。
另外，提供一种半导体集成电路器件，其特征在于，在水平MOS晶体管中构成P型栅电极的第一多晶硅包括杂质浓度1E18/cm3或更高的硼和BF2之一。
另外，提供一种半导体集成电路器件，其特征在于，水平MOS晶体管包括由与P型栅电极两维重叠的低杂质浓度扩散层和不与P型栅电极两维重叠的高杂质浓度扩散层组成的MOS晶体管。
另外，提供一种半导体集成电路器件，其特征在于，在水平MOS晶体管中，低杂质浓度扩散层的杂质浓度是1E16/cm3到1E18/cm3和高杂质浓度扩散层的杂质浓度是1E19/cm3或更高。
另外，提供一种半导体集成电路器件，其特征在于，在水平MOS晶体管的N沟道MOS晶体管中，低杂质浓度扩散层的杂质是砷和磷之一，并且，高杂质浓度扩散层的杂质是砷和磷之一。
另外，提供一种半导体集成电路器件，其特征在于在水平MOS晶体管的P沟道MOS晶体管中，低杂质浓度扩散层的杂质是硼和BF2之一，并且，高杂质浓度扩散层的杂质是硼和BF2之一。
另外，提供一种半导体集成电路器件，其特征在于，水平MOS晶体管的N沟道MOS晶体管包括具有对应于掩埋沟道型和增强型的阈值电压的第一N沟道MOS晶体管。
另外，提供一种半导体集成电路器件，其特征在于，水平MOS晶体管的N沟道MOS晶体管包括具有对应于掩埋沟道型和耗尽型的阈值电压的第二N沟道MOS晶体管。
另外，提供一种半导体集成电路器件，其特征在于水平MOS晶体管的P沟道MOS晶体管包括具有对应于表面沟道型和增强型的阈值电压的第一P沟道MOS晶体管。
另外，提供一种半导体集成电路器件，其特征在于水平MOS晶体管的P沟道MOS晶体管包括具有对应于掩埋沟道型和耗尽型的阈值电压的第二P沟道MOS晶体管。
另外，提供一种半导体集成电路器件，其特征在于，垂直MOS晶体管包括：
从半导体衬底的主表面形成的凹进部分；
覆盖一侧表面和凹进部分的底表面的栅绝缘膜；
与栅绝缘膜接触并掩埋在凹进部分的栅电极；
位于凹进部分的外侧，与凹进部分接触，并形成在半导体衬底的表面的高浓度源区；
形成与凹进部分接触，围绕高浓度源区的主体区，该主体形成为深于高浓度源区并浅于凹进部分的内部底，并具有与高浓度源区相反的导电类型；和
与凹进部分、高浓度源区、和主体区分开的并且形成在半导体衬底的主表面中的高浓度漏区。
提供一种半导体集成电路器件，其特征在于垂直MOS晶体管的栅电极是由第一P型多晶硅和第一高熔点金属硅化物构成的，第一P型多晶硅与栅绝缘膜接触并形成在凹进部分中，并使得将被栅绝缘膜，和与第一P型多晶硅接触并被掩埋在凹进部分的第一高熔点金属硅化物围绕，使得由栅绝缘膜和第一P型多晶硅围绕。
另外，提供一种半导体集成电路器件，其特征在于，垂直MOS晶体管包括：
从半导体衬底的主表面形成的凹进部分；
覆盖半导体衬底的主表面和凹进部分的内侧面和底部的栅绝缘膜；
与栅绝缘膜接触、形成在围绕凹进部分的半导体衬底的主表面、并被掩埋在凹进部分的栅电极；
与凹进部分接触并形成在半导体衬底的主表面中的栅电极的下面的低浓度源区；
与凹进部分分离、与低浓度源区接触、并形成在栅电极的外侧的半导体衬底的主表面中的高浓度源区；
与凹进部分接触、围绕高浓度源区和低浓度源区的主体区被形成得将深于低浓度源区和高浓度源区，并且浅于凹进部分内底部，并且具有与低浓度源区和高浓度源区相反的导电类型；和
与凹进部分、低浓度源区、高浓度源区和主体区分离的，并形成在半导体衬底的主表面中的高浓度漏区。
另外，在上述结构中，提供一种半导体集成电路器件，其特征在于，垂直MOS晶体管、在凹进部分中的部分栅电极是由第一P型多晶硅和第一高熔点金属硅化物构成的，第一P型多晶硅与栅绝缘膜接触并形成在凹进部分，使得由栅绝缘膜围绕，第一高熔点金属硅化物与第一P型多晶硅接触并掩埋在凹进部分，使得由栅绝缘膜和第一P型多晶硅围绕，并且在半导体衬底的主表面上的部分栅电极具有包含第一多晶硅和第一高熔点金属硅化物迭层组成的多层结构。
另外，提供一种半导体集成电路器件，其特征在于，垂直MOS晶体管中的低浓度源区的杂质浓度是1E18/cm3到1E19/cm3。
另外，提供一种半导体集成电路器件，其特征在于，垂直MOS晶体管是P沟道型的，主体区的导电类型是N型的，并且低浓度源区、高浓度源区、和高浓度漏区中每个区的导电类型是P型。
另外，提供一种半导体集成电路器件，其特征在于在垂直MOS晶体管中，主体区的杂质是P和As之一、其杂质浓度是1E16/cm3到5E17/cm3、其深度是0.5μm到3μm、高浓度源区和高浓度漏区每个区的杂质是B和BF2之一、并且其杂质浓度是1E20/cm3或更高。
另外，提供一种半导体集成电路器件，其特征在于，垂直MOS晶体管是形成在半导体衬底的主表面的P型阱层的。
另外，提供一种半导体集成电路器件，其特征在于，在P型阱层中的杂质浓度是1E16/cm3到1E17/cm3。
另外，提供一种半导体集成电路器件，其特征在于垂直MOS晶体管是形成在形成在半导体衬底的内部部分的P型掩埋层的。
另外，提供一种半导体集成电路器件，其特征在于，P型掩埋层的杂质浓度是1E18/cm3或更高。
另外，提供一种半导体集成电路器件，其特征在于，P型掩埋层的杂质浓度是1E20/cm3或更高。
另外，提供一种半导体集成电路器件，其特征在于，垂直MOS晶体管是形成在形成在半导体衬底的内部部分中的P型掩埋层上并且，P型掩埋层由N型掩埋层围绕，N型阱层是形成在半导体衬底的内部部分中的。
另外，提供一种半导体集成电路器件，其特征在于，垂直MOS晶体管是形成在形成在半导体衬底的内部部分的P型掩埋层上，并且P型掩埋层与P型阱层接触。
另外，提供一种半导体集成电路器件，其特征在于，半导体衬底的导电类型是N型的。
另外，提供一种半导体集成电路器件，其特征在于水平MOS晶体管和垂直MOS晶体管是形成在形成在P型半导体衬底上的N型外延层上的。
另外，提供一种半导体集成电路器件，其特征在于P型半导体衬底的杂质浓度是1E18/cm3或更高。
另外，提供一种半导体集成电路器件，其特征在于水平MOS晶体管是形成在半导体衬底的内部部分中的N型掩埋层上。
另外，提供一种半导体集成电路器件，其特征在于垂直MOS晶体管的漏极是形成在P型半导体衬底的后表面上。
另外，按照上述技术，提供一种半导体集成电路器件，其特征在于该半导体集成电路器件包括：误差放大器、参考电压电路、PMOS晶体管输出单元、由电阻、输入端和输出端组成的分压电路，并且其特征在于：PMOS晶体管输出单元的源电极与输入端相连接，PMOS晶体管输出单元的漏电极与输出端相连接，从输出端输出的输出电压被分压电路分压，经分压的电压和从参考电压电路输出的参考电压被输入到误差放大器，比较各个输入的电压，并且根据从误差放大器输出的各电压之间的差而放大的电压将被输入到PMOS晶体管输出单元的栅极。
另外，按照上述技术，提供一种半导体集成电路器件，其特征在于，该半导体集成电路器件包括：误差放大器、参考电压电路、PMOS晶体管开关、由电阻、振荡电路、PWM(脉宽调制)控制电路、输入端和输出端组成的分压电路，其特征在于，从输出端输出的输出电压被分压电路分压，经分压的电压和从参考电压电路输出的参考电压被输入到误差放大器，比较各个输入电压，由误差放大器根据各电压和从振荡电路输出的电压之间的差放大的电压被输入到PWM控制电路，从PWM控制电路输出的电压被输入到PMOS晶体管开关的栅极，在PMOS晶体管开关中源电极与输入端连接、并且PMOS晶体管开关的漏电极被用作信号端。
另外，为了实现上述目的，作为第一种方法，提供一种制造半导体集成电路器件的方法，其特征在于包括：
P型掩埋层的形成步骤，在位于N型半导体衬底的表面上的一个区中形成P型掩埋层，并且，在其中形成P型垂直MOS晶体管；
N型外延生长层形成步骤，在N型半导体衬底上形成N型外延生长层；
P型阱层形成步骤，在位于N型外延生长层上的各个区中形成各个P型阱层，并且在该各个区中形成N型水平MOS晶体管和P型垂直MOS晶体管；
主体区形成步骤，在位于N型外延生长层的区中形成N型主体区并且在该区中形成P型垂直MOS晶体管；
沟道形成步骤，朝N型半导体衬底的内部部分执行各向异性腐蚀，达到沟道不能达到P型掩埋层的深度，在位于N型外延生长层的区中形成一个沟道，并且在该区中将形成P型垂直MOS晶体管；
栅绝缘膜形成步骤，沿着N型外延生长层表面和沟道的侧面形成栅绝缘膜；
P型多晶硅层形成步骤，在栅绝缘膜上淀积多晶硅层并且利用离子注入方法注入P型杂质到多晶硅层；
栅电极形成步骤，腐蚀多晶硅层在沟道中的N型外延生长层上形成栅电极；
低浓度N型区形成步骤，利用位于N型外延生长层上和在N型水平MOS晶体管将要形成的区中的栅电极作掩模，按自对准方式导入N型杂质，因此形成低浓度N型杂质区；
低浓度P型区形成步骤，利用位于N型外延生长层上和在P型水平MOS晶体管将要形成的区中的栅电极作掩模按自对准方式导入P型杂质，因此形成低浓度P型杂质区；
N型源-漏区形成步骤，在N型外延生长层中在将要形成N型水平MOS晶体管的，离栅电极预定距离的区域，导入N型杂质，因此形成高浓度N型杂质区；
P型源-漏区形成步骤，在N型外延生长层中，在将要形成P型水平MOS晶体管的，离栅电极预定距离的区域，导入P型杂质，因此形成高浓度P型杂质区；
层间绝缘膜淀积步骤，在各个栅电极上淀积层间绝缘膜；
接触孔形成步骤，在位于水平MOS晶体管和垂直MOS晶体管的源和漏区上的层间绝缘膜中和栅电极的金属电极形成区中形成各个接触孔；和
金属电极形成步骤，形成通过接触孔与栅电极和源和漏区相连接的各金属电极。
作为第二方法，提供一种制造半导体集成电路器件的方法，其特征在于包括：
P型阱层形成步骤，在位于N型半导体衬底的表面区并在该区上，并且，在将要形成N型水平MOS晶体管和P型垂直MOS晶体管的区中形成P型阱层；
主体区形成步骤，在位于N型半导体衬底将形成P型垂直MOS晶体管的区域形成N型主体区；
沟道形成步骤，朝N型半导体衬底的内部部分执行各向异性腐蚀，达到沟道不超过P型阱层的深度，在位于N型半导体衬底，并且在该区上将形成P型垂直MOS晶体管的区中形成沟道；
栅绝缘膜层形成步骤，沿N型半导体衬底的表面和沟道的侧表面形成栅绝缘膜；
P型多晶硅层形成步骤，在栅绝缘膜上淀积多晶硅层，并用离子注入方法注入P型杂质到多晶硅层；
栅电极形成步骤，腐蚀多晶硅层，在N型半导体衬底上和沟道中形成栅电极；
低浓度N型区形成步骤，利用在位于N型半导体衬底上和在N型水平MOS晶体管将要形成的区中的栅电极作掩模，按自对准方式导入N型杂质，因此形成低浓度N型杂质区；
低浓度P型区形成步骤，利用在位于N型半导体衬底上和在P型水平MOS晶体管将要形成的区中的栅电极作掩模，按自对准方式导入P型杂质，因此形成低浓度P型杂质区；
N型源-漏区形成步骤，在N型半导体衬底上位于离栅电极预定距离的N型水平MOS晶体管将要形成的区中导入N型杂质，因此形成高浓度N型杂质区；
P型源-漏区形成步骤，在N型半导体衬底上位于离栅电极预定距离的P型水平MOS晶体管将要形成的区和P型垂直晶体管将要形成的并且与沟道相接触的区域，导入P型杂质，因此形成高浓度P型杂质区；
层间绝缘膜淀积步骤，在各个栅电极上淀积层间绝缘膜；
接触孔形成步骤，在位于水平MOS晶体管和垂直MOS晶体管的源和漏区上的层间绝缘膜中和栅电极的金属电极形成区中形成各个接触孔；和
金属电极形成步骤，形成通过接触孔与栅电极和源和漏区相连接的各金属电极。
作为第三方法，提供一种制造半导体集成电路器件的方法，其特征在于包括：
P型掩埋层形成步骤，在位于N型半导体衬底表面中并且将要形成P型垂直MOS晶体管的区中形成P型掩埋层；
N型掩埋层形成步骤，在位于N型半导体衬底表面中并且将要形成水平MOS晶体管的区中形成N型掩埋层；
P型外延生长层形成步骤，在N型半导体衬底上形成P型外延生长层；
N型阱层形成步骤，在将要形成P型水平MOS晶体管的区附近、将要形成N型水平MOS晶体管的区附近、将要形成P型垂直MOS晶体管的区附近、形成达到一个深度达到N型掩埋层的N型阱层，这些区位于P型外延生长层；
主体区形成步骤，在位于P型外延生长层中将要形成P型垂直MOS晶体管的区中形成N型主体区；
沟道形成步骤，朝N型半导体衬底的内部部分执行各向异性腐蚀，腐蚀深度不达到P型掩埋层，由此形成位于P型外延生长层中将形成P型垂直MOS晶体管的区域中的沟道；
栅绝缘层形成步骤，沿P型外延生长层的表面和沟道的侧表面形成栅绝缘层；
P型多晶硅层形成步骤，在栅绝缘层上淀积多晶硅层并利用离子注入方法注入P型杂质到多晶硅层；
栅电极形成步骤，腐蚀多晶硅层在沟道中在P型外延生长层上形成栅电极；
低浓度N型区形成步骤，利用位于P型外延生长层上和在N型水平MOS晶体管将要形成的区中的栅电极作掩模，按自对准方式导入N型杂质，因此形成低浓度N型杂质区；
低浓度P型区形成步骤，利用位于P型外延生长层上和在P型水平MOS晶体管将要形成的区中的栅电极作掩模，按自对准方式导入P型杂质，因此形成低浓度P型杂质区；
N型源-漏区形成步骤，在位于P型外延生长层上离栅电极预定距离的N型水平MOS晶体管将要形成的区中导入N型杂质，因此形成高浓度N型杂质区；
P型源-漏区形成步骤，在P型外延生长层上，在位于离栅电极预定距离的将要形成P型水平MOS晶体管和P型垂直晶体管并且与沟道相接触的区域，导入P型杂质，因此形成高浓度P型杂质区；
层间绝缘膜淀积步骤，在各个栅电极上淀积层间绝缘膜；
接触孔形成步骤，在位于水平MOS晶体管和垂直MOS晶体管的源和漏区上的层间绝缘膜中和栅电极的金属电极形成区中形成各个接触孔；和
金属电极形成步骤，形成通过接触孔与栅电极和源和漏区相连接的各金属电极。
作为第四方法，提供一种制造半导体集成电路器件的方法，其特征在于包括：
N型掩埋层的形成步骤，在位于高浓度P型半导体衬底的表面上其中将要形成水平MOS晶体管的各区中形成N型掩埋层；
N型外延生长层形成步骤，在高浓度P型半导体衬底上形成N型外延生长层；
P型阱层形成步骤，在位于N型外延生长层中将要形成N型水平MOS晶体管以及P型垂直MOS晶体管的各区中形成P型阱层，在将要形成P型垂直MOS晶体管区域中的P型阱层形成的深度达到高浓度P型半导体衬底；
N型阱层形成步骤，该各个层都位于P型外延生长层中在将要形成P型水平MOS晶体管的区中和在P型垂直MOS晶体管将要形成的区域附近形成N型阱层，该N型阱层的形成深度达到N型掩埋层；
主体区形成步骤，在位于N型外延生长层中并且将要形成P型垂直MOS晶体管的区中形成N型主体区；
沟道形成步骤，朝半导体衬底的内部部分执行各向异性腐蚀，腐蚀深度不达到高浓度P型半导体衬底，因此形成位于N型外延生长层中将形成P型垂直MOS晶体管的区中的沟道；
栅绝缘膜形成步骤，沿N型外延生长层的表面和沟道的侧表面形成栅绝缘膜；
P型多晶硅层形成步骤，在栅绝缘膜上淀积多晶硅层并利用离子注入方法注入P型杂质到多晶硅层；
栅电极形成步骤，腐蚀多晶硅层在沟道中在N型外延生长层上形成栅电极；
低浓度N型区形成步骤，以自对准方式，利用在位于外延生长层上在N型水平MOS晶体管将要形成的区中的栅电极作掩膜导入N型杂质，因此形成低浓度N型杂质区；
低浓度P型区形成步骤，以自对准方式，利用在位于外延生长层上在P型水平MOS晶体管将要形成的区中的栅电极作掩膜导入P型杂质，因此形成低浓度P型杂质区；
N型源-漏区形成步骤，在位于离栅电极预定距离的N型水平MOS晶体管将要形成的N型外延生长层的区中导入N型杂质，因此形成高浓度N型杂质区；
P型源-漏区形成步骤，向位于离栅电极预定距离的P型水平MOS晶体管将要形成的区和与沟道相接触的P型垂直MOS晶体管将要形成的区中，导入P型杂质，因此形成高浓度P型杂质区；
层间绝缘膜淀积步骤，在各个栅电极上淀积层间绝缘膜；
接触孔形成步骤，在位于水平MOS晶体管的源和漏区的层间绝缘膜上、在位于P型垂直MOS晶体管的源区的层间绝缘膜上、和在各个栅电极的金属电极形成区中形成接触孔；
金属电极形成步骤，通过各个接触孔在栅电极和源和漏区形成金属电极；
垂直MOS晶体管的漏金属电极形成步骤，在高浓度P型半导体衬底的后表面形成P型垂直MOS晶体管的漏金属电极。
作为第五方法，提供一种半导体集成电路器件的制造方法，其特征在于包括：
P型掩埋层形成步骤，在位于N型半导体衬底的表面中将要形成P型垂直MOS晶体管的区域形成P型掩埋层；
N型外延生长层形成步骤，在N型半导体衬底上形成N型外延生长层；
P型阱层形成步骤，在位于N型外延生长层中将要形成N型水平MOS晶体管和P型垂直MOS晶体管的区中形成P型阱层；
主体区形成步骤，在位于N型外延生长层中并且在P型垂直MOS晶体管将要形成的区中形成N型主体区；
P型低浓度源区形成步骤，在位于N型外延生长层中将要形成P型垂直MOS晶体管的区中形成P型低浓度源区；
沟道形成步骤，朝半导体衬底的内部部分执行各向异性腐蚀，腐蚀深度使沟道不达到P型掩埋层，因此形成位于N型外延生长层并且其中将形成P型垂直MOS晶体管的区中的沟道；
栅绝缘膜形成步骤，沿N型外延生长层的表面和沟道的侧表面形成栅绝缘膜；
P型多晶硅层形成步骤，在栅绝缘膜上淀积多晶硅层并利用离子注入方法注入P型杂质到多晶硅层；
栅电极形成步骤，腐蚀多晶硅层在沟道中在N型外延生长层以形成栅电极；
低浓度N型区形成步骤，以自对准方式，利用在位于外延生长层上和在N型水平MOS晶体管将要形成的区中的栅电极作掩膜导入N型杂质，因此形成低浓度N型杂质区；
低浓度P型区形成步骤，以自对准方式，利用在位于外延生长层上和在将要形成P型水平MOS晶体管的区中的栅电极作掩膜导入P型杂质，因此形成低浓度P型杂质区；
N型源-漏区形成步骤，在位于离栅电极预定距离的将要形成N型水平MOS晶体管的N型外延生长层的区中导入N型杂质，因此形成高浓度N型杂质区；
P型源-漏区形成步骤，向位于离栅电极预定距离的将要形成P型水平MOS晶体管的区和与沟道相接触的将要形成P型垂直MOS晶体管的N型外延生长层中，导入P型杂质，因此形成高浓度P型杂质区；
层间绝缘膜淀积步骤，在各栅电极上淀积层间绝缘膜；
接触孔形成步骤，在位于水平MOS晶体管和P型垂直MOS晶体管的源与漏区上的层间绝缘膜中和栅电极的金属电极形成区中形成接触孔；和
金属电极形成步骤，通过接触孔在栅电极和源与漏区上形成金属电极。
作为第六方法，提供一种制造半导体集成电路器件的方法，其特征在于包括：
P型阱层形成步骤，在位于N型半导体衬底的表面并且其中将要形成N型水平MOS晶体管和P型垂直MOS晶体管的区中形成P型阱层；
主体区形成步骤，在位于半导体衬底上将要形成P型垂直MOS晶体管的区中形成N型主体区；
P型低浓度源区形成步骤，在位于半导体衬底上并且其中将要形成P型垂直MOS晶体管的区中形成P型低浓度源区；
沟道形成步骤，朝半导体衬底的内部部分执行各向异性腐蚀，腐蚀深度不超过P型阱层深度，因此形成位于N型半导体衬底上并且其中将形成P型垂直MOS晶体管的区中的沟道；
栅绝缘膜形成步骤，沿半导体衬底表面和沟道的侧表面形成栅绝缘膜；
P型多晶硅层形成步骤，在栅绝缘膜上淀积多晶硅层并利用离子注入方法注入P型杂质到多晶硅层；
栅电极形成步骤，腐蚀多晶硅层，在沟道中在半导体衬底上形成栅电极；
低浓度N型区形成步骤，以自对准方式，利用在位于半导体衬底上和在将要形成N型水平MOS晶体管的区中的栅电极作掩模导入N型杂质，因此形成低浓度N型杂质区；
低浓度P型区形成步骤，以自对准方式，利用在位于半导体衬底上和在将要形成P型水平MOS晶体管的区中的栅电极作掩模导入P型杂质，因此形成低浓度P型杂质区；
N型源-漏区形成步骤，在位于N型半导体衬底的区中离栅电极预定距离的将要形成N型水平MOS晶体管的导入N型杂质，因此形成高浓度N型杂质区；
P型源-漏区形成步骤，向N型半导体衬底上位于离栅电极预定距离的将要形成P型水平MOS晶体管的区和与沟道相接触的将要形成P型垂直MOS晶体管的区中，导入P型杂质，因此形成高浓度P型杂质区；
层间绝缘膜淀积步骤，在各栅电极上淀积层间绝缘膜；
接触孔形成步骤，在位于水平MOS晶体管和P型垂直MOS晶体管的源与漏区上的层间绝缘膜中和栅电极的金属电极形成区中形成接触孔；和
金属电极形成步骤，形成通过接触孔与栅电极和源与漏的区连接的金属电极。
作为第七方法，提供一种制造半导体集成电路器件的方法，其特征在于包括：
P型阱层形成步骤，在位于N型半导体衬底的表面上并且其中将要形成N型水平MOS晶体管和P型垂直MOS晶体管的区中形成P型阱层；
主体区形成步骤，在位于半导体衬底上并且在将要形成P型MOS垂直MOS晶体管的区中形成N型主体区；
P型低浓度源区形成步骤，在在位于半导体衬底上并且其中将要形成P型垂直MOS晶体管的区中形成P型低浓度源区；
沟道形成步骤，朝半导体衬底的内部部分执行各向异性腐蚀，腐蚀深度不超过P型阱层深度，因此形成位于N型半导体衬底并且其中将形成P型垂直MOS晶体管的区中的沟道；
栅绝缘膜形成步骤，沿半导体衬底的表面和沟道的侧表面形成栅绝缘膜；
P型多晶硅层形成步骤，在栅绝缘膜上淀积多晶硅层，并利用离子注入方法注入P型杂质到多晶硅层；
栅电极形成步骤，腐蚀多晶硅层，在沟道中在半导体衬底上形成栅电极；
低浓度N型区形成步骤，以自对准方式，利用位于半导体衬底上和在将要形成N型水平MOS晶体管的区中的栅电极作掩膜导入N型杂质，因此形成低浓度N型杂质区；
低浓度P型区形成步骤，以自对准方式，利用位于半导体衬底上和在将要形成P型水平MOS晶体管的区中的栅电极作掩模导入P型杂质，因此形成低浓度P型杂质区；
N型源-漏区形成步骤，在位于N型半导体衬底的离栅电极预定距离的将要形成N型水平MOS晶体管的区中导入N型杂质，因此形成高浓度N型杂质区；
P型源-漏区形成步骤，向N型半导体衬底上位于离栅电极预定距离的将要形成P型水平MOS晶体管的区和与沟道相接触的将要形成P型垂直MOS晶体管的区中，导入P型杂质，因此形成高浓度P型杂质区；
层间绝缘膜淀积步骤，在各栅电极上淀积层间绝缘膜；
接触孔形成步骤，在位于水平MOS晶体管和P型垂直MOS晶体管的源与漏区中的层间绝缘膜中和栅电极的金属电极形成区中形成接触孔；和
金属电极形成步骤，形成通过接触孔与栅电极和源与漏的区连接的金属电极。
作为第八方法，提供一种制造半导体集成电路器件的方法，其特征在于包括：
N型掩埋层形成步骤，在位于高浓度P型半导体衬底中并且其中将要形成水平MOS晶体管的区中形成N型掩埋层；
N型外延生长层形成步骤，在高浓度P型半导体衬底上形成N型外延生长层；
P型阱层形成步骤，在位于N型外延生长层并且其中将要形成N型水平MOS晶体管和P型垂直MOS晶体管的区中形成P型阱层，腐蚀深度使P型阱层达到在将要形成P型垂直MOS晶体管的区的高浓度P型半导体衬底；
N型阱层形成步骤，N型外延生长层中形成N型阱层，其深度使N型阱层在将要形成P型水平MOS晶体管的区和将要形成P型垂直MOS晶体管的区的附近达到N型掩埋层；
主体区形成步骤，在位于N型外延生长层中将要形成P型垂直MOS晶体管的区中形成N型主体区；
P型低浓度源区形成步骤，在位于N型外延生长层中将要形成P型垂直MOS晶体管的区中形成P型低浓度源区；
沟道形成步骤，朝高浓度P型半导体衬底的内部部分执行各向异性腐蚀，腐蚀深度使沟道不达到高浓度P型半导体衬底，以在位于N型外延生长层将要形成P型垂直MOS晶体管的区形成沟道；
栅绝缘膜形成步骤，沿N型外延生长层的表面和沟道的侧表面形成栅绝缘膜；
P型多晶硅层形成步骤，在栅绝缘膜上淀积多晶硅层并利用离子注入方法注入P型杂质到多晶硅层；
栅电极形成步骤，腐蚀多晶硅层，在沟道中在N型外延生长层上形成栅电极；
低浓度N型区形成步骤，以自对准方式，利用位于N型外延生长层上和在将要形成N型水平MOS晶体管的区中的栅电极作掩膜导入N型杂质，因此形成低浓度N型杂质区；
低浓度P型区形成步骤，以自对准方式，利用位于N型外延生长层上和在将要形成P型水平MOS晶体管的区中的栅电极作掩膜导入P型杂质，因此形成低浓度P型杂质区；
N型源-漏区形成步骤，在位于离栅电极预定距离的将要形成N型水平MOS晶体管的外延生长层的区中导入N型杂质，因此形成高浓度N型杂质区；
P型源-漏区形成步骤，向位于离栅电极预定距离的将要形成P型水平MOS晶体管的区和向与沟道相接触的将要形成P型垂直MOS晶体管的区的外延生长层中，导入P型杂质，因此形成高浓度P型杂质区；
层间绝缘膜淀积步骤，在各栅电极上淀积层间绝缘膜；
接触孔形成步骤，在位于水平MOS晶体管的源与漏区上的层间绝缘膜中，P型垂直MOS晶体管的源区上的层问绝缘膜中，和栅电极的金属电极形成区形成接触孔；
金属电极形成步骤，通过接触孔在栅电极和源与漏区形成金属电极；和
垂直MOS晶体管的漏金属电极形成步骤，在高浓度P型半导体衬底的后表面上形成P型垂直MOS晶体管的漏金属电极。
另外，在上述第一到第八方法中，执行在栅绝缘膜上淀积多晶硅层同时附加P型杂质气体的P型多晶硅层形成步骤。
另外，在上述第一到第八方法中，代替在栅绝缘膜上淀积多晶硅层并且利用离子注入方法注入P型杂质到多晶硅层的P型多晶硅层形成步骤，执行在栅绝缘膜上淀积多晶硅层同时附加P型杂质气体的P型多晶硅层形成步骤。
或者，执行在栅绝缘膜上淀积多晶硅层、利用离子注入方法注入P型杂质到多晶硅层、并且在多晶硅层上淀积高熔点金属硅化物的P型多晶硅形成步骤。
可以替代地是，执行在栅绝缘膜上淀积多晶硅层同时附加P型杂质气体并且在多晶硅层上淀积高熔点金属硅化物的P型多晶硅层形成步骤。
                          附图说明
在各个附图中：
图1是按照本发明的一个实施例的半导体集成电路器件的示意性剖面图；
图2是表示常规半导体集成电路器件制造方法的示意性剖面图；
图3是表示常规半导体集成电路器件的结构的示意性剖面图；
图4是表示常规半导体集成电路器件的结构的示意性剖面图；
图5是按照本发明的另一个实施例的半导体集成电路器件的示意性剖面图；
图6是按照本发明的另一个实施例的半导体集成电路器件的示意性剖面图；
图7是按照本发明的另一个实施例的半导体集成电路器件的示意性剖面图；
图8是按照本发明的另一个实施例的半导体集成电路器件的示意性剖面图；
图9表示利用本发明的半导体集成电路器件的降低电压串联稳压器结构；
图10表示利用本发明的半导体集成电路器件的降低电压开关稳压器结构；
图11是表示本发明的半导体集成电路器件的制造方法的示意性剖面图；
图12是表示本发明的半导体集成电路器件的制造方法的示意性剖面图；
图13是表示本发明的半导体集成电路器件的制造方法的示意性剖面图；
图14是表示本发明的半导体集成电路器件的制造方法的示意性剖面图；
图15是表示本发明的半导体集成电路器件的制造方法的示意性剖面图；
图16是表示本发明的半导体集成电路器件的制造方法的示意性剖面图。
                         具体实施方式
按照本发明，在作为输出驱动器的，使用的PMOS晶体管的数量相对大于使用的NMOS晶体管的半导体集成电路器件中，掩埋沟道MOSFET被用作为NMOS晶体管、表面沟道MOSFET被用作为PMOS晶体管，并且输出驱动器由P型垂直MOSFET组成。因此提高了驱动功率和促进了小型化。
另外，当不适用于短沟道的掩埋沟道被应用到NMOS晶体管时，仅对NMOS晶体管是一个缺点。但是，当与常规掩埋沟道PMOS晶体管的性能进行比较时，与常规的情况比较，驱动功率可以大大地改善。这是因为，即使N型晶体管和P型晶体管有相同的沟道长度，作为NMOS晶体管的载流子的电子比作为PMOS晶体管的载流子的空穴有更大的迁移率。
另外，当确定NMOS晶体管的最小沟道长度时，存在着这样的长度不需要由短沟道效应确定的情况。这是由于NMOS晶体管的衬底电流引起的双极工作(急返现象)的情况。这是由于漏电流和漏电场随着短沟道增加并促进热载流子产生。另一方面，因为在PMOS晶体管中热载流子产生的数量大大地小于N型晶体管中热电子流产生的数量，几乎不存在由急返现象确定沟道长度的情况。换言之，在诸如本发明的应用情况下，与NMOS晶体管比，PMOS晶体管更容易获得小型化和短沟道，这与一般感觉相反。从这样的观点而言，在要使用的PMOS晶体管的数量相对大于NMOS晶体管的使用数量，并且PMOS晶体管被用作输出驱动器的半导体集成电路器件的情况下，表面沟道被用于本发明的PMOS晶体管、输出驱动器由P型垂直MOSFET组成、并且掩埋沟道被用于NMOS晶体管是非常有效的。
另外，NMOS晶体管热载流子的产生数量小于掩埋沟道NMOS晶体管中热载子的产生数量，但不比表面沟道NMOS晶体管中热载流子产生量少。当NMOS晶体管的短沟道的限制不是由漏电流确定的时，这变成由于急返现象的通过短沟道限制的击穿能力的一个因素。换言之，在这种情况下，也可以提倡NMOS晶体管的短沟道。
另外，按照本发明的制造方法，当利用P型多晶硅作为掩膜注入N型杂质时，涉及到由于P型多晶硅的浓度减少，栅极电阻和消耗的增加。为了解决这样一个问题，在P型多晶硅上形成金属硅化物膜的方法，在其上面形成氧化膜，并且利用相同的掩膜保留氧化膜，腐蚀P型多晶硅、金属硅化物膜、和氧化膜，直至执行预定步骤为止。按照这种方法，当利用P型多晶硅作为掩膜注入N型杂质时，有可能防止注入N型杂质到P型多晶硅中。
下面，将根据附图描述本发明的一个实施例。在这个实施例中，将描述本发明被应用到被形成在单一晶体半导体衬底上的MOSFET情况。图1表示本发明的第一实施例的剖视结构。本发明的半导体集成电路包括：具有P型栅极的PMOS晶体管、具有P型栅极的NMOS晶体管、具有P型栅极的垂直PMOS晶体管。
在图1中，N型半导体衬底9上形成N型外延层10，并且，在其上还形成P型掩埋层18和P型阱层19。虽然在N型外延层10上形成POMS晶体管36，但其栅极具有P型多晶硅和金属硅化物膜的叠层结构。因此，在增强型PMOS晶体管中实现了表面沟道型。
另外，虽然在P型阱层19上形成NMOS晶体管37，但如上所述，其栅极具有P型多晶硅和金属硅化物膜的叠层结构。因此，在增强型NMOS晶体管中实现了掩埋沟道型。
然而，当杂质注入到沟道区制成耗尽型NMOS晶体管和耗尽型PMOS晶体管时，它们都变成掩埋沟道型的。在这些MOSFET的每个中，源包括低浓度源区与高浓度源区，和漏包括低浓度漏区与高浓度漏区。根据各个MOSFET的极性确定这些区中的每个区具有的导电类型。例如，在PMOS晶体管的情况下，形成P-型杂质区14和P+-型杂质区15。
再有，在P型掩埋层18和P型阱层19上形成P型垂直MOSFET 38。垂直MOSFET具有的结构通过腐蚀P型阱层一个预定深度产生的凹进部分(称为沟)22的侧壁被用作沟道并且一般称为UMOS晶体管。在沟22的内壁中形成栅绝缘膜2，然后P型多晶硅23被淀积在栅绝缘膜上，达到该沟不被完全掩埋的一个宽度。另外，在P型多晶硅23上形成金属硅化物膜24，以至于使该沟完全被掩埋。因此，同时采取硅化物结构使沟部分变平。利用P型多晶硅23和金属硅化物膜24组成的栅极穿过位于沟22的侧壁上的栅绝缘膜2反转N型主体区26，以产生沟道。在P型垂直MOSFET 38的情况下，引起从衬底的表面流过设在衬底的表面中的P型高浓度漏区25的电流。这个电流从P型阱层19和起到漏的作用的P型掩埋层18通过沟道区到位于衬底的表面中的P型高浓度源区27的路径流动。
P型垂直MOSFET晶体管38可以按如图8所示构成。在图1所示结构中，栅极从P型垂直MOSFET的沟部分突出。另一方面，在图8所示结构中表示出，通过腐蚀不在沟部分形成掩膜的栅极，栅极不从沟部分突出。相对于后者，存在在形成栅极时的过腐蚀的情况下特性变化的可能性。另一方面，相对于前者，存在特性不受在这种腐蚀工艺中变化的干扰的优点。相反，相对于后者，存在单元面积减小的优点。因为在两种结构中的步骤数量相同，根据工艺中的可控性选择任意的结构。但是，当选择如图1所示的栅极结构时，为了防止沟22的拐角部分的顶端变成沟道部分，在从表面突出的栅极下面形成P型低浓度源区28。
这里，通过PN结隔离将在P型阱层中形成NMOS晶体管37与形成在N型外延层上的PMOS晶体管隔离。另外，通过P型掩埋层和P型阱层的PN结将P型垂直晶体管MOSFET 38与NMOS晶体管37隔离。因此，不存在各自元件的工作受电势和电流干扰的情况。因为P型垂直MOSFET 38的漏电极被设置在衬底的表面中，与在一般半导体集成电路的情况一样，引出端从衬底的表面引出，并且在封装上没有特别的限制。
另外，使用NSG作为离子注入保护，并且在各个MOSFET的栅极上形成栅极图形。但是，如图8所示，当使用P型垂直MOSFET 38中的栅极不从沟部分突出的结构时，不要求NSG在栅极上。
图5表示本发明的另一个实施例。在图5所示结构中，表示在P型垂直MOSFET下不形成P型掩埋层。与图1所示的结构比较，在P型垂直MOSFET中的漏电阻高。另一方面，形成N型外延层的步骤和形成P型掩埋层的步骤可以被省略，并且，可以实现在工艺成本上的降低。当在半导体集成电路中由PMOS晶体管输出驱动电路占用的面积相对小的时候，使用这个实施例。当在输出驱动器的面积大的场合使用如图5所示的结构时，由于增加了漏电阻因此，不能被忽略驱动功率的降低。结果，为了补充降低的驱动功率，则必须增加沟道的宽度。因此，输出驱动器的面积变大，并且，这是不实际的。换言之，当以掩埋层对漏电阻的影响可以被忽略的方式使输出驱动器的面积可以小的时候，通过利用如图5所示的结构，可以实现在工艺成本上的降低。
另外，图6表示本发明的另一个实施例。如图6所示，在N型半导体衬底9上形成P型外延层30。在位于N型掩埋层31的P型外延层30上形成NMOS晶体管37。在N型掩埋层31上形成的N型阱层32上形成PMOS晶体管36。在位于P型掩埋层18上的P型外延层30上形成P型垂直MOSFET38。
当使用这种结构时，因为在P型垂直MOSFET中的低浓度漏的杂质浓度可以被进一步降低，因此可以实现高耐电压性。另外，因为N型主体区26的杂质浓度可以同样地降低，低阈值电压是可能的。通过N型掩埋层31和N型阱层32使元件之间进行隔离。如果使N型阱层32可以形成得达到足够的深度，即达到N型半导体衬底9，并且可以仅通过N型阱层32使各个元件之间的隔离，则N型掩埋层31可以从如图6所示的结构中省去。当由P型垂直MOSFET组成的输出驱动器的面积可以小的时候，P型掩埋层18也可以被省去。因此，也可能为了降低成本而予以优先考虑。
另外，图7表示本发明的另一个实施例。P型垂直MOSFET的漏极是形成在图1、5、和6的表面中。但是，如图7所示，当使用具有高浓度的P型半导体衬底时，P型垂直MOSFET 38的漏极可以从衬底的背面引出。引出可以进一步降低输出驱动器面积。在这种情况下，按1E18/cm3以上的剂量硼(B)，在具有高浓度的P型半导体衬底1上形成N型外延层10。在N型掩埋层上面形成PMOS晶体管36和NMOS晶体管37。另外，如果需要，PMOS晶体管36位于N型阱层32上和NMOS晶体管37位于P型阱层19上。N型掩埋层和N型阱层也被用于各个元件之间的隔离。P型阱层被这样形成，以至于它达到具有高浓度的P型半导体衬底1，并且还用作P型垂直MOSFET的低浓度的漏。虽然没有在图中画出，在整个背面上形成金属，并被用作P型垂直MOSFET 38的漏电极。
当输出驱动器大时，即，当要求大的输出电流时，则必须相应地增加引线的宽度。另外，特别在半导体集成电路上，这种大布线与另外的布线之间的隔离在布局方面是非常复杂的。在这种情况下，应用本发明的这种结构是非常有效的。
接下来，将根据图11到16描述本发明的制造方法的一个例子。首先，制备N型半导体衬底9，并且形成变成P型垂直MOSFET 38的漏的P型掩埋层。在离子注入的情况下，在考虑到缺陷的影响，通过注入1E14/cm3数量级的剂量，制成P型掩埋层。在1000℃或更高温度下进行1个小时或更长时间的退火，以消除离子注入产生的缺陷。利用这种方法产生1E18/cm3数量级的杂质浓度。当要求P型垂直MOSFET的漏电阻尽可能小时，通过热扩散按高浓度注入杂质，使得浓度在1E20/cm3数量级。对于降低P型垂直MOSFET的漏电阻，P型掩埋层是有效的。但是，当驱动功率和求P型垂直MOSFET的面积小时，如果按下面描述的方法仅形成一层P型阱层就足够了。在这种情况下，形成该P型掩埋层的步骤和接下来形成一层N型外延层的步骤可以被省略。
接下来，在N型半导体衬底9上形成N型外延层。N型外延层的厚度和杂质浓度是由将要制造的半导体集成电路所要求的性能，诸如MOSFET的耐压和驱动电流确定。然而，浓度大约在1E15/cm3数量级、厚度在几微米到超过10μm(图11)。
接下来，在N型外延层中和要形成NMOS晶体管以及P型垂直MOSFET的区域内形成P型阱层。此时，通过硼杂质注入和高温热处理，P型阱层具有1E16/cm3数量级的表面浓度，并形成达到P型掩埋层的深度位置。P型阱层还可以用作形成NMOS晶体管的区的或者通过制备另外的掩膜仅形成P型垂直MOSFET所需的P型阱层。当通过利用另外的掩膜形成P型垂直MOSFET时，可以获得对应于P型垂直MOSFET的特性的P型阱层。例如，可以形成具有较高杂质浓度的这种P型阱层而且，扩散深度比形成NMOS晶体管要求的P型阱层区中的扩散深度深。具体地，在P型垂直MOSFET的情况下，P型阱层起到作为低浓度漏的作用。因此，为了改善驱动器功率，要求增加浓度。P型垂直MOSFET中P型阱层的优选表面浓度是1E16/cm3到1E17/cm3。
然后，利用常规集成电路制造方法形成用于元件隔离的场绝缘子8(图12)。
接下来，通过磷或砷的离子注入和高温热处理在P型垂直MOSFET区中形成用于形成P型垂直MOSFET的沟道的主体区。这个条件用P型垂直MOSFET的阈值电压和驱动功率改变。但是，最好是，主体区按1E16/cm3到5E17/cm3表面浓度和0.5μm到3μm深度形成。接下来，用不同的光刻胶掩膜，对于作为要求的P型垂直MOSFET沟道的区域分别执行对PMOS晶体管和NMOS晶体管的离子注入，以控制阈值电压。然后，通过形成另外阻抗掩膜，，利用例如BF2在P型垂直MOSFET中注入P型杂质，以形成低浓度源区。使表面浓度变为1E18/cm3数量级。要求低浓度源区具有比主体区高的杂质浓度。但是，当杂质浓度太高时，由于扩散P型垂直MOSFET沟道长度变短。因此，希望杂质浓度在1E18/cm3到1E19/cm3。然而，在如图1所示，当P型垂直MOSFET使用栅极从沟中突出的结构中要求这个步骤。另一个方面，在如图8所示结构中，其中栅电极没有被从背面突起，则栅极不突出的结构中不要求这个步骤。然后，执行对单晶硅的干腐蚀，用于形成沟道。使这个沟道的深度等于或深于以前形成的主体区的深度。另外，该沟的宽度取决于而后掩埋在沟中的栅极的淀积厚度，并将设置为0.3μm到1.5μm。这个宽度最好是0.4μm到0.6μm(图13)。
接下来，通过热氧化方法形成具有10nm到30nm的厚度的栅绝缘膜(氧化硅构成)，通过低压CVD方法或类似方法形成具有100nm到500nm的厚度的多晶硅膜，通过B+离子注入形成P型多晶硅膜28，和通过溅射方法或类似方法在P型多晶硅膜28上形成具有约100nm到200nm厚度钨硅化物膜29。此刻，沟被淀积的P型多晶硅膜和硅化钨膜完全掩埋。例如，当沟的宽度为0.5μm时，这可以通过形成具有0.2μm厚度的P型多晶硅膜和具有0.2μm厚度的钨硅化物膜完全掩埋沟道。因此，当形成的沟的宽度相当于由P型多晶硅膜和钨硅化物膜组成的要求的栅极厚度的1.2倍到1.5倍时，可以按本发明在沟中形成栅极的叠层结构。而后，通过低压CVD方法或类似方法在硅化钨膜29上形成具有约100nm到300nm厚度的氧化膜30，然后，这些膜28、29、和30被构图，以形成作为栅极的部分16和17。然后，通过利用热氧化方法、低压CVD方法、或类似方法，在栅极16和17的顶侧壁部分中、半导体衬底的表面部分中、和类似部分中形成具有约10nm至50nm厚的氧化膜31(图14)。
然后，利用光刻胶掩膜在作为NMOS晶体管的源和漏区中形成具有约1E18/cm3的杂质浓度的N-型杂质区11，并且，利用一光刻胶掩膜在作为PMOS晶体管的源和漏区中形成具有约1E18/cm3的杂质浓度的P-型杂质区14(图15)。
接下来，通过CVD方法或类似方法形成具有约300nm到600nm厚度的氧化膜，并且执行各向异性腐蚀，在栅极16和17的侧壁中形成氧化膜隔离层7。
接下来，使用离子注入方法，在作为NMOS晶体管的源和漏区中形成N+型杂质区12和在作为PMOS晶体管的源和漏区中形成P+型杂质区15。在N型情况下，使用磷或砷作为杂质。另外，在P型情况下，使用B或BF2作为杂质。各杂质区的杂质浓度被设置为约1E21/cm3。这种情况包括利用栅极和隔离层作为掩膜执行离子注入和利用光刻胶作为掩膜执行离子注入的情况。虽然，这里没有表示出，当利用阻抗作为掩膜执行离子注入时，可以不形成氧化膜隔离层7(图16)。
最后，虽然没有在图中画出，与在常规集成电路制造的情况一样，形成作为层间绝缘层的磷玻璃层。例如，最好使用低压CVD方法形成磷玻璃层。硅甲烷SiH4、氧O2、磷化氢PH3用作原料气体并在450℃起反应，获得磷玻璃层。
此后，在层间绝缘膜中形成用于电极形成的孔并形成铝电极，制成作为互补MOS结构和P型垂直MOSFET 38的PMOS晶体管36和NMOS晶体管37。
在因此获得由互补MOSFET器件组成的MOSFET的情况下，P型多晶硅被用作栅极。因此，在增强型的情况下，PMOS晶体管的沟道是按表面沟道形成的并且NMOS晶体管的沟道是按掩埋沟道形成的。表面沟道PMOS晶体管具有稳定性、可靠性、和优于常规掩埋沟道PMOS晶体管的晶体管特性。特别是，当沟道长度被缩短时，源与漏之间的漏电流可以被大大地减小，并且容易小型化。另外，利用P型多晶硅同时形成P型垂直MOSFET的栅极。因此，与N型多晶硅栅相比较，阈值电压可以降低大约1V。
在本发明中，假设用PMOS晶体管作为输出驱动器的半导体集成电路器件。那么，在PMOS晶体管输出驱动器中驱动功率的改善和节约空间是特别重要的。因此，对于改善驱动功率的目的，在元件结构中，采用DMOS(双扩散MOS)晶体管和包括用腐蚀在半导体衬底中形成沟的垂直结构以节约空间。注意，在DMOS晶体管的情况下，为了控制阈值电压执行杂质注入是困难的。因此，按照本发明作为降低阈值的一种方法，PMOS晶体管的栅极就作成P型的。当NMOS晶体管的性能也按照半导体集成电路进行考虑时，单极栅极技术也是各种选择之一。但是，按照在本发明的包含沟的垂直MOS晶体管的工艺中，执行在栅极中注入P型杂质的步骤留给沟中的步骤。因此，在这个阶段，利用光刻胶在栅极中隔离P型杂质区与N型杂质区是困难的。
在这种意义上，也就是说本发明利用完全P型栅极，作为在利用PMOS晶体管作为输出驱动器的半导体集成电路器件中实现的特别高性能和低成本的手段是有效的。
例如，作为将使用的PMOS晶体管的数量相对地大于NMOS晶体管的数量并且PMOS晶体管被用作输出驱动器的半导体集成电路器件时，正如上面所描述的那样。如图9所示是一种电源电压控制集成电路的降低电压串联调节器中存在大的效果。
按照该半导体集成电路，来自输入端106的输入电压被PMOS晶体管输出元件104和由电阻102组成的分压电路103分压。这里，由电阻102分压的电压被输入到误差放大器101的正(+)输入端，并且，与由参考电压电路100产生的恒定参考电压比较。根据比较的大小，PMOS晶体管输出元件104的输入电压由误差放大器101来控制，改变PMOS晶体管输出元件104的源和漏的阻抗。结果，对应于分压电路103的阻抗-电压分压比，输出端107具有输出恒定输出电压的功能。在降低电压串联调节器中，PMOS晶体管输出元件104是基本的，并且，要求PMOS晶体管输出元件104的源和漏的阻抗最小，以实现最大输出电压范围。因此，对于PMOS晶体管输出元件104要求大的沟道宽度和在降低电压串联调节器中由PMOS晶体管输出元件104所占面积的比率变大。
误差放大器101和参考电压电路100使用了按照本发明的具有优于常规电路的稳定性、可靠性、和性能的互补MOS电路，PMOS晶体管输出元件104使用了P型垂直MOSFET。因此，可以提供具有具有高稳定性、高可靠性、和低成本实现的降低电压串联稳压器。
另外，本发明特别在是一种电源电压控制集成电路的降低电压开关调节器(在图10中由虚线包围)中具有很大的效果，该调节器按照这个半导体集成电路，由振荡电路110从输入端106供给的输入电压产生振荡波形，通过PMOS晶体管开关108、线圈111、和平滑电容113整形为恒定电压，并从输出端107输出。这里，通过由电阻102组成的分压电路103分压输出电压获得的电压被输入到误差放大器101的输入端，并与由参考电压电路100产生的恒定参考电压比较。因此，误差放大器101的输出电压被输出到PWM控制电路109。由振荡电路110产生的振荡波形的占空比根据误差放大器的输出电压由PWM控制电路109进行控制。即，通过PWM控制电路109改变PMOS晶体管开关108的通/断定时，稳定输出电压。
结果，根据分压电路103的分压比的恒定输出电压被输出到输出端107。虽然降低电压开关调节器包括PMOS晶体管开关，但它要求PMOS晶体管开关的源漏阻抗最小，以便抑制电压变换效率的降低。因此，对PMOS晶体管开关要求大的沟道宽度并且在降低电压开关稳压器中由PMOS晶体管开关所占面积的比率变大。
根据本发明具有优于常规电路的稳定性、可靠性和性能的互补MOS电路用于误差放大器101、参考电压电路100、PWM控制电路109、和振荡电路110并且P型垂直MOSFET用于PMOS晶体管开关108。因此，可以提供具有高可靠性、高稳定性的、并且低成本制造的降低电压开关调节器。
根据本发明，可以构成具有优于常规电路的稳定性、可靠性、和性能的互补MOS电路和P型垂直MOSFET。具体地说，本发明有效地获得在将来考虑短沟道的进步的超低功率。
另外，在用于电压调节器的半导体集成电路器件的情况下，由输出驱动器占用的面积的比率是很大的。因此，由于通过根据本发明的P型垂直MOSFET达到高驱动功率和小型化，对面积降低的效果(成本降低效果)是非常显著的。
在本发明中，描述了主要是硅系统的半导体器件。但是，显而易见，本发明还可以应用到利用诸如锗、碳化硅、或者砷化镓之类的其它材料的半导体器件。另外，在本发明中栅极的阻抗降低起到重要的作用。但是，除了在本发明主要描述的硅栅极的情况外，对于栅极，可以使用能够制造PMOS晶体管表面沟道的材料或类似的材料。另外，在这个实施例中，描述了在P型半导体衬底上制造MOSFET的各个步骤。但是，显而易见，本发明还可以应用到利用多晶或单晶半导体薄膜在由石英、兰宝石等制成的绝缘衬底上制造薄膜晶体管(TFT)的情况。

Claims (46)

1.一种半导体集成电路器件，包括：
半导体衬底；
形成在该半导体衬底上的水平MOS晶体管并且其中源区和漏区都位于水平方向；和
形成在该半导体衬底上的垂直MOS晶体并且其中源区和漏区都位于深度方向；
其中，水平MOS晶体管和垂直MOS晶体管的每个的栅极的导电类型是P型。
2.按照权利要求1的半导体集成电路器件，其中，水平MOS晶体管和垂直MOS晶体管的每个的P型栅极是由第一多晶硅制成的。
3.按照权利要求1的半导体集成电路器件，其中，水平MOS晶体管和垂直MOS晶体管的每个的P型栅极具有由第一多晶硅和第一高熔点金属硅化物迭层构成的硅化物结构。
4.按照权利要求1或2的半导体集成电路器件，其中，作为单层的由第一多晶硅构成的P型栅极的膜厚是在2000埃到6000埃范围。
5.按照权利要求3的半导体集成电路器件，其中，第一高熔点金属硅化物是从包括硅化钨、硅化钼、硅化钛、和硅化铂的一组材料中选择的一种材料。
6.按照权利要求1到5任何一个的半导体集成电路器件，其中，构成在水平MOS晶体管中P型栅电极的第一多晶硅包括1E18/cm3或更高的杂质浓度下的硼和BF2之一。
7.按照权利要求1到6任何一个的半导体集成电路器件，其中，水平MOS晶体管包括由与P型栅电极两维重叠的低杂质浓度扩散层和不与P型栅电极两维重叠的高杂质浓度扩散层构成的MOS晶体管。
8.按照权利要求7的半导体集成电路器件，其中，在水平MOS晶体管中，低杂质浓度扩散层的杂质浓度是1E16/cm3到1E18/cm3，和高杂质浓度扩散层的杂质浓度是1E19/cm3或更高。
9.按照权利要求7到9任何一个的半导体集成电路器件，其中，在水平MOS晶体管的N沟道MOS晶体管中，低杂质浓度扩散层的杂质是砷和磷之一，和高杂质浓度扩散层的杂质是砷和磷之一。
10.按照权利要求7到9任何一个的半导体集成电路器件，其中，在水平MOS晶体管的P沟道MOS晶体管中，低杂质浓度扩散层的杂质是硼和BF2之一，和高杂质浓度扩散层的杂质是硼和BF2之一。
11.按照权利要求1到10任何一个的半导体集成电路器件，其中，在水平MOS晶体管的N沟道MOS晶体管包括具有对应于掩埋沟道型和增强型的阈值电压的第一N沟道MOS晶体管。
12.按照权利要求11的半导体集成电路器件，其中，在水平MOS晶体管的N沟道MOS晶体管包括具有对应于掩埋沟道型和损耗型的阈值电压的第二N沟道MOS晶体管。
13.按照权利要求12的半导体集成电路器件，其中，在水平MOS晶体管的P沟道MOS晶体管包括具有对应于表面沟道型和增强型的阈值电压的第一P沟道MOS晶体管。
14.按照权利要求13的半导体集成电路器件，其中，在水平MOS晶体管的P沟道MOS晶体管包括具有对应于掩埋沟道型和损耗型的阈值电压的第二P沟道MOS晶体管。
15.按照权利要求1到14任何一个的半导体集成电路器件，其中，在垂直MOS晶体管包括：
从半导体衬底的主表面形成的凹进部分；
覆盖凹进部分内的侧表面和底表面的栅绝缘膜；
与栅绝缘膜接触并掩埋在凹进部分的栅电极；
位于凹进部分的外侧、与凹进部分接触、并形成在半导体衬底的表面的高浓度源区；
与凹进部分接触、围绕高浓度源区、被形成得深于高浓度源区和浅于凹进部分的内底面的主体部分，并且具有与高浓度源区相反的导电类型；和
与凹进部分、高浓度源区、和主体区分离，并形成在半导体衬底的主表面的高浓度漏区。
16.按照权利要求15的半导体集成电路器件，其中，垂直MOS晶体管的栅电极是由第一P型多晶硅和第一高熔点金属硅化物制成的，该第一P型多晶硅与栅绝缘膜接触并形成在凹进部分，使得将由栅绝缘膜围绕，并且第一高熔点金属硅化物与第一P型多晶硅接触和掩埋在凹进部分中，使得将由栅绝缘膜和第一P型多晶硅围绕。
17.按照权利要求1到14任何一个的半导体集成电路器件，其中，在垂直MOS晶体管包括：
从半导体衬底的主表面形成的凹进部分；
覆盖半导体衬底的主表面和凹进部分的内侧和内底部的栅绝缘膜；
与栅绝缘膜接触、形成在围绕凹进部分的半导体衬底的主表面、并掩埋在凹进部分的栅电极；
与凹进部分接触并形成在半导体衬底的主表面中的栅电极下面的低浓度源区；
与凹进部分分离、与低浓度源区接触、并形成在栅电极外侧的半导体衬底的主表面的高浓度源区；
与凹进部分接触、围绕高浓度源区和低浓度源区、并将形成在比低浓度源区和高浓度源区深和比凹进部分内底浅的位置的主体区，并且具有与低浓度源区和高浓度源区相反的导电类型；和
与凹进部分、低浓度源区、高浓度源区、和主体区分离并形成在半导体衬底的主表面中的高浓度漏区。
18.按照权利要求17的半导体集成电路器件，其中，在垂直MOS晶体管中，在凹进部分中的栅电极是由第一P型多晶硅和第一高熔点金属硅化物制成的，第一P型多晶硅与栅绝缘膜接触并形成在凹进部分中，使得由栅绝缘膜围绕，第一高熔点金属硅化物与第一P型多晶硅接触并掩埋在凹进部分，使得将由栅绝缘膜和第一P型多晶硅围绕，在半导体衬底的主表面上的栅电极部分具有由第一多晶硅和第一高熔点金属硅化物构成的硅化物结构。
19.按照权利要求18的半导体集成电路器件，其中，在垂直MOS晶体管中的低浓度源区的杂质浓度是1E18/cm3到1E19/cm3。
20.按照权利要求15到19任何一个的半导体集成电路器件，其中，垂直MOS晶体管是P-沟道型的，主体区的导电类型是N型的，和低浓度源区、高浓度源区、和高浓度漏区每个的导电类型均是P型的。
21.按照权利要求20的半导体集成电路器件，其中，在垂直MOS晶体管中，主体区的杂质是P和As之一，其杂质浓度是1E16/cm3到1E17/cm3，其深度是0.5μm到3μm，高浓度源区和高浓度漏区每个的杂质是B和BF2之一，并且其杂质浓度是1E20/cm3或更高。
22.按照权利要求21的半导体集成电路器件，其中，垂直MOS晶体管是形成在形成在半导体衬底的主表面的P型阱层中。
23.按照权利要求22的半导体集成电路器件，其中，在P型阱层的杂质浓度是1E16/cm3到1E17/cm3。
24.按照权利要求20到23任何一个的半导体集成电路器件，其中，垂直MOS晶体管形成在半导体衬底的内部形成的P型掩埋层上。
25.按照权利要求24的半导体集成电路器件，其中，P型掩埋层中的杂质浓度是1E18/cm3或更高。
26.按照权利要求24的半导体集成电路器件，其中，P型掩埋层中的杂质浓度是1E20/cm3或更高。
27.按照权利要求24到26任何一个的半导体集成电路器件，其中，垂直MOS晶体管是形成在半导体衬底的内部形成的P型掩埋层上，并且P型掩埋层由形成在半导体衬底的内部部分中的N型掩埋层和N型掩埋层围绕。
28.按照权利要求22到27任何一个的半导体集成电路器件，其中，垂直MOS晶体管是形成在半导体衬底的内部形成的P型掩埋层上，并且P型掩埋层与P型阱层接触。
29.按照权利要求1到28任何一个的半导体集成电路器件，其中，半导体衬底的的导电类型是N型的。
30.按照权利要求1到29任何一个的半导体集成电路器件，其中，水平MOS晶体管和垂直MOS晶体管形成在P型半导体衬底上形成的N型外延层中。
31.按照权利要求30的半导体集成电路器件，其中，P型半导体衬底的杂质浓度是1E18/cm3或更高。
32.按照权利要求31的半导体集成电路器件，其中，水平MOS晶体管形成在半导体衬底的内部中形成的N型掩埋层上。
33.按照权利要求31或32的半导体集成电路器件，其中垂直MOS晶体管的漏电极形成在P型半导体衬底的背面上。
34.按照权利要求1到33任何一个的半导体集成电路器件，其中，半导体集成电路器件包括误差放大器、参考电压电路、POMS晶体管输出元件、由电阻组成的分压电路、输入端、和输出端，并且其中POMS晶体管输出元件的源电极与输入端连接，POMS晶体管输出元件的漏电极与输出端连接，从输出端输出的电压由分压电路分压，分压的电压和从参考电压电路输出的参考电压被输入到误差放大器，比较输入的各个电压，根据各个电压之间的差被放大的电压将被输入到PMOS晶体管输出元件的栅极。
35.按照权利要求1到33任何一个的半导体集成电路器件，其中，半导体集成电路器件包括误差放大器、参考电压电路、POMS晶体管输开关、由电阻组成的分压电路、振荡电路、PWM(脉宽调制)控制电路、输入端、和输出端，并且其中从输出端输出的输出电压由分压电路分压，分压的电压和从参考电压电路输出的参考电压被输入到误差放大器，比较各个输入的电压，根据各个电压之间的差由误差放大器放大的电压和从振荡电路输出的电压被输入到PWM控制电路，从PWM控制电路输出的电压被输入到源极连接到输入端的PMOS晶体管开关的栅电极，并且POMS晶体管开关的漏极被用作为信号端。
36.一种半导体集成电路器件的制造方法，包括：
P型掩埋层形成步骤，它位于N型半导体衬底的表面中并将要形成P型垂直MOS晶体管的区形成P型掩埋层；
N型外延生长层形成步骤，在N型半导体衬底上形成N型外延生长层；
P型阱层形成步骤，它位于N型外延生长层中，并且将要形成N型水平MOS晶体管和P型垂直MOS晶体管的区形成P型阱层；
主体区形成步骤，它位于N型外延生长层中，并且将要形成P型垂直MOS晶体管的区形成N型主体区；
沟形成步骤，朝N型半导体衬底的内部部分执行各向异性腐蚀，腐蚀深度使沟不达到P型掩埋层的深度，在位于N型外延生长层中并将要形成P型垂直MOS晶体管的区形成该沟；
栅绝缘膜形成步骤，沿N型外延生长层的表面和沟的侧表面形成栅绝缘膜；
P型多晶硅形成步骤，在栅绝缘膜淀积多晶硅层，并通过离子注入方法注入P型杂质到多晶硅层；
栅电极形成步骤，腐蚀多晶硅层，在沟中N型外延生长层上形成栅电极；
低浓度N型区形成步骤，利用在位于N型外延生长层上在N型水平MOS晶体管将要形成的区中栅电极作掩膜按自对准方式导入N型杂质，因此形成低浓度N型杂质区；
低浓度P型区形成步骤，利用在位于N型外延生长层上的在P型水平MOS晶体管将要形成的区中栅电极作掩膜按自对准方式导入P型杂质，因此形成低浓度P型杂质区；
N型源-漏区形成步骤，在N型外延生长层中在N型水平MOS晶体管将要形成的离栅电极预定距离的区域，导入N型杂质，因此形成高浓度N型杂质区；
P型源-漏区形成步骤，在N型外延生长层中在P型水平MOS晶体管将要形成的并且离栅电极预定距离的区域，和P型垂直MOS晶体管将要形成的并且与沟接触的区域，导入P型杂质，因此形成高浓度P型杂质区；
层间绝缘膜淀积步骤，在各个栅电极上淀积层间绝缘膜；
接触孔形成步骤，在位于水平MOS晶体管和垂直MOS晶体管的源和漏的区和栅电极的金属电极形成区上的层间绝缘膜中形成各个接触孔；和
金属电极形成步骤，形成通过接触孔与栅电极和源和漏区相连接的各金属电极。
37.一种半导体集成电路器件的制造方法，包括：
P型阱层形成步骤，在位于N型半导体衬底的表面上N型水平MOS晶体管和P型垂直MOS晶体管将要形成的区中形成P型阱层；
主体区形成步骤，在位于N型半导体衬底上并且将要形成P型垂直MOS晶体管的区中形成N型主体区；
沟形成步骤，朝N型半导体衬底的内部部分执行各向异性腐蚀，腐蚀深度使沟道不超过P型阱层的深度，在N型半导体衬底上将要形成P型垂直MOS晶体管的区中形成沟；
栅绝缘膜形成步骤，沿N型半导体衬底的表面和沟的侧表面形成栅绝缘膜；
P型多晶硅层形成步骤，在栅绝缘膜上淀积多晶硅层并通过离子注入方法注入P型杂质到多晶硅层；
栅电极形成步骤，腐蚀多晶硅层，在沟中N型半导体衬底上形成栅电极；
低浓度N型区形成步骤，利用在位于N型半导体衬底上在N型水平MOS晶体管将要形成的区中的栅电极作掩膜，按自对准方式导入N型杂质，因此形成低浓度N型杂质区；
低浓度P型区形成步骤，利用在位于N型半导体衬底上在P型水平MOS晶体管将要形成的区中的栅电极作掩膜，按自对准方式导入P型杂质，因此形成低浓度P型杂质区；
N型源-漏区形成步骤，在N型半导体衬底在N型水平MOS晶体管将要形成的并且离栅电极预定距离的区域，导入N型杂质，因此形成高浓度N型杂质区；
P型源-漏区形成步骤，在N型半导体衬底在P型水平MOS晶体管将要形成的并且离栅电极预定距离的区域，和P型垂直MOS晶体管将要形成的区并且该区与沟接触，导入P型杂质，因此形成高浓度P型杂质区；
层间绝缘膜淀积步骤，在各个栅电极上淀积层间绝缘膜；
接触孔形成步骤，在位于水平MOS晶体管和垂直MOS晶体管的源和漏的区和栅电极的金属电极形成区形成层间绝缘膜中各个接触孔；和
金属电极形成步骤，形成通过接触孔与栅电极和源和漏区相连接的各金属电极。
38.一种半导体集成电路器件的制造方法，包括：
P型掩埋层形成步骤，在位于N型半导体衬底的表面中并将要形成P型垂直MOS晶体管的区中形成P型掩埋层；
N型掩埋层形成步骤，在位于N型半导体衬底的表面中并将要形成水平MOS晶体管的区形成N型掩埋层；
P型外延生长层形成步骤，在N型半导体衬底上形成P型外延生长层；
N型阱层形成步骤，在P型外延生长层将要形成P型水平MOS晶体管的区附近、将要形成N型水平MOS晶体管的区附近、和将要形成P型垂直MOS晶体管的区附近、形成一个N型阱层，该N型阱层的深度达到N型掩埋层；
主体区形成步骤，在位于P型外延生长层中并且将要形成P型垂直MOS晶体管的区形成N型主体区；
沟道形成步骤，朝N型半导体衬底的内部部分执行各向异性腐蚀，该沟道不达到P型掩埋层的深度，在位于P型外延生长层并将要形成P型垂直MOS晶体管的区形成沟道；
栅绝缘膜形成步骤，沿P型外延生长层的表面和沟的侧表面形成栅绝缘膜；
P型多晶硅层形成步骤，在栅绝缘膜淀积多晶硅层并通过离子注入方法注入P型杂质到多晶硅层；
栅电极形成步骤，腐蚀多晶硅层，在沟中P型外延生长层上形成栅电极；
低浓度N型区形成步骤，利用在位于P型外延生长层上在N型水平MOS晶体管将要形成的区中的栅电极作掩膜，按自对准方式导入N型杂质，因此形成低浓度N型杂质区；
低浓度P型区形成步骤，利用在位于P型外延生长层上在P型水平MOS晶体管将要形成的区中的栅电极作掩膜，按自对准方式导入P型杂质，因此形成低浓度P型杂质区；
N型源-漏区形成步骤，在P型外延生长层在N型水平MOS晶体管将要形成的并且离栅电极预定距离，导入N型杂质，因此形成高浓度N型杂质区；
P型源-漏区形成步骤，在P型外延生长层在P型水平MOS晶体管将要形成的并且离栅电极预定距离，和P型垂直MOS晶体管将要形成的并且该区与沟接触的区，导入P型杂质，因此形成高浓度P型杂质区；
层间绝缘膜淀积步骤，在各个栅电极上淀积层间绝缘膜；
接触孔形成步骤，在位于水平MOS晶体管和垂直MOS晶体管的源和漏区上的层间绝缘膜中和栅电极的金属电极形成区中形成各个接触孔；和
金属电极形成步骤，通过接触孔形成与栅电极和源和漏区相连接的各金属电极。
39.一种半导体集成电路器件的制造方法，包括：
N型掩埋层形成步骤，在位于高浓度P型半导体衬底的表面中并将要形成水平MOS晶体管的区中形成N型掩埋层；
N型外延生长层形成步骤，在高浓度P型半导体衬底上形成N型外延生长层；
P型阱层形成步骤，在位于N型外延生长层区中将要形成N型水平MOS晶体管和P型垂直MOS晶体管的区中形成P型阱层，在将要形成P型垂直MOS晶体管区中的P型阱层的形成深度使P型阱层达到高浓度P型半导体衬底；
N型阱层形成步骤，在P型外延生长层中将要形成P型水平MOS晶体管的区和将要形成P型垂直MOS晶体管的区附近形成一个N型阱层，该N型阱层的深度达到N型掩埋层；
主体区形成步骤，在位于N型外延生长层中并且将要形成P型垂直MOS晶体管的区形成N型主体区；
沟形成步骤，朝半导体衬底的内部部分执行各向异性腐蚀，腐蚀深度不达到高浓度P型半导体衬底的深度，因此在位于N型外延生长层并将要形成P型垂直MOS晶体管的区形成沟；
栅绝缘膜形成步骤，沿N型外延生长层的表面和沟的侧表面形成栅绝缘膜；
P型多晶硅层形成步骤，在栅绝缘膜淀积多晶硅层并通过离子注入方法注入P型杂质到多晶硅层；
栅电极形成步骤，腐蚀多晶硅层，在沟中的N型外延生长层上形成栅电极；
低浓度N型区形成步骤，利用在位于外延生长层上在N型水平MOS晶体管将要形成的区中的栅电极作掩膜，按自对准方式导入N型杂质，因此形成低浓度N型杂质区；
低浓度P型区形成步骤，利用在位于外延生长层上在P型水平MOS晶体管将要形成的区中的栅电极作掩膜，按自对准方式导入P型杂质，因此形成低浓度P型杂质区；
N型源-漏区形成步骤，在N型外延生长层在N型水平MOS晶体管将要形成的并且离栅电极预定距离的区域，导入N型杂质，因此形成高浓度N型杂质区；
P型源-漏区形成步骤，在N型外延生长层，在P型水平MOS晶体管将要形成的并且离栅电极预定距离的区域，和P型垂直MOS晶体管将要形成的区并且该区与沟接触的区，导入P型杂质，因此形成高浓度P型杂质区；
层间绝缘膜淀积步骤，在各个栅电极上淀积层间绝缘膜；
接触孔形成步骤，在位于水平MOS晶体管的源和漏区的在层间绝缘膜上位于P型垂直MOS晶体管的源区的层间绝缘膜中和栅电极的金属电极形成区中形成各个接触孔；
金属电极形成步骤，通过接触孔在栅电极和源和漏区形成各金属电极；和
垂直MOS晶体管漏金属电极形成步骤，在高浓度P型半导体衬底的背面上形成P型垂直MOS晶体管的漏金属电极。
40.一种半导体集成电路器件的制造方法，包括；
P型掩埋层形成步骤，在位于N型半导体衬底的表面上并在将要形成P型垂直MOS晶体管的区中形成P型掩埋层；
N型外延生长层形成步骤，在N型半导体衬底上形成N型外延生长层；
P型阱层形成步骤，在位于N型外延生长层中N型水平MOS晶体管和P型垂直MOS晶体管将要形成的区中形成P型阱层；
主体区形成步骤，在位于N型外延生长层中并且将要形成P型垂直MOS晶体管的区中形成N型主体区；
P型低浓度源区形成步骤，在位于N型外延生长层中将要形成P型垂直MOS晶体管的区中形成P型低浓度源区；
沟形成步骤，朝半导体衬底的内部部分执行各向异性腐蚀，腐蚀深度不达到P型掩埋层的深度，因此在位于N型外延生长层中并将要形成P型垂直MOS晶体管的区中形成沟；
栅绝缘膜形成步骤，沿N型外延生长层的表面和沟的侧表面形成栅绝缘膜；
P型多晶硅层形成步骤，在栅绝缘膜淀积多晶硅层，并通过离子注入方法注入P型杂质到多晶硅层；
栅电极形成步骤，腐蚀多晶硅层，在沟中的N型外延生长层上形成栅电极；
低浓度N型区形成步骤，利用在位于外延生长层上在N型水平MOS晶体管将要形成的区中的栅电极作掩膜，按自对准方式导入N型杂质，因此形成低浓度N型杂质区；
低浓度P型区形成步骤，利用在位于外延生长层上在P型水平MOS晶体管将要形成的区中的栅电极作掩膜，按自对准方式导入P型杂质，因此形成低浓度P型杂质区；
N型源-漏区形成步骤，在N型外延生长层在N型水平MOS晶体管将要形成的离栅电极预定距离的区域，导入N型杂质，因此形成高浓度N型杂质区；
P型源-漏区形成步骤，在N型外延生长层在P型水平MOS晶体管将要形成的离栅电极预定距离，和P型垂直MOS晶体管将要形成的区并且该区与沟接触的区中，导入P型杂质，因此形成高浓度P型杂质区；
层间绝缘膜淀积步骤，在各个栅电极上淀积层间绝缘膜；
接触孔形成步骤，在位于水平MOS晶体管和P型垂直MOS晶体管的源和漏区上的层间绝缘膜中和栅电极的金属电极形成区中形成各个接触孔；和
金属电极形成步骤，通过接触孔在栅电极和源和漏区形成各金属电极。
41.一种半导体集成电路器件的制造方法，包括：
P型阱层形成步骤，在位于N型半导体衬底的表面上并且将要形成N型水平MOS晶体管和P型垂直MOS晶体管的区中形成P型阱层；
主体区形成步骤，在位于半导体衬底上并且将要形成P型垂直MOS晶体管的区中形成N型主体区；
P型低浓度源区形成步骤，在位于半导体衬底上并且其中将要形成P型垂直晶体管的区形成P型低浓度源区；
沟形成步骤，朝半导体衬底的内部部分执行各向异性腐蚀，腐蚀深度不超过P型阱层的深度，因此在位于N型半导体衬底上并将要形成P型垂直MOS晶体管的区中形成沟；
栅绝缘膜形成步骤，沿半导体衬底的表面和沟的侧表面形成栅绝缘膜；
P型多晶硅形成步骤，在栅绝缘膜淀积多晶硅层并通过离子注入方法注入P型杂质到多晶硅层；
栅电极形成步骤，腐蚀多晶硅层，在沟中的半导体衬底上形成栅电极；
低浓度N型区形成步骤，利用在位于半导体衬底上在N型水平MOS晶体管将要形成的区中的栅电极作掩膜，按自对准方式导入N型杂质，因此形成低浓度N型杂质区；
低浓度P型区形成步骤，利用在位于半导体衬底上在P型水平MOS晶体管将要形成的区中的栅电极作掩膜，按自对准方式导入P型杂质，因此形成低浓度P型杂质区；
N型源-漏区形成步骤，在N型半导体衬底上在N型水平MOS晶体管将要形成的离栅电极预定距离的区域，导入N型杂质，因此形成高浓度N型杂质区；
P型源-漏区形成步骤，在N型半导体衬底在P型水平MOS晶体管将要形成的区并且该区位于离栅电极预定距离的区域，和P型垂直MOS晶体管将要形成的区并且该区与沟接触的区，导入P型杂质，因此形成高浓度P型杂质区；
层间绝缘膜淀积步骤，在各个栅电极上淀积层间绝缘膜；
接触孔形成步骤，在位于水平MOS晶体管和P型垂直MOS晶体管的源和漏区上的层间绝缘膜中和栅电极的金属电极形成区中形成各个接触孔；和
金属电极形成步骤，形成通过接触孔与栅电极和源和漏区相连接的各金属电极。
42.一种半导体集成电路器件的制造方法，包括：
P型掩埋层形成步骤，在位于N型半导体衬底的表面上并在将要形成P型垂直MOS晶体管的区中形成P型掩埋层；
N型掩埋层形成步骤，在位于N型半导体衬底的表面上并在将要形成水平MOS晶体管的区中形成N型掩埋层；
P型外延生长层形成步骤，在N型半导体衬底上形成N型外延生长层；
N型阱层形成步骤，P型外延生长层中在将要形成P型水平MOS晶体管的区、在将要形成N型水平MOS晶体管的区附近、和将要形成P型垂直MOS晶体管的区附近、形成一个N型阱层，该N型阱层的深度达到N型掩埋层；
主体区形成步骤，在位于P型外延生长层中并且在将要形成P型垂直MOS晶体管的区中形成N型主体区；
P型低浓度源区形成步骤，在位于P型外延生长层中将要形成P型垂直MOS晶体管的区中形成P型低浓度源区；
沟形成步骤，朝N型半导体衬底的内部部分执行各向异性腐蚀，该沟的深度不达到P型掩埋层的深度，在位于P型外延生长层并将要形成P型垂直MOS晶体管的区形成沟；
栅绝缘膜形成步骤，沿P型外延生长层的表面和沟的侧表面形成栅绝缘膜；
P型多晶硅层形成步骤，在栅绝缘膜淀积多晶硅层并通过离子注入方法注入P型杂质到多晶硅层；
栅电极形成步骤，腐蚀多晶硅层，在沟中的P型外延生长层上形成栅电极；
低浓度N型区形成步骤，利用在位于P型外延生长层上在N型水平MOS晶体管将要形成的区中的栅电极作掩膜，按自对准方式导入N型杂质，因此形成低浓度N型杂质区；
低浓度P型区形成步骤，利用在位于P型外延生长层上在P型水平MOS晶体管将要形成的区中的栅电极作掩膜，按自对准方式导入P型杂质，因此形成低浓度P型杂质区；
N型源-漏区形成步骤，P型外延生长层在N型水平MOS晶体管将要形成的离栅电极预定距离的区域，导入N型杂质，因此形成高浓度N型杂质区；
P型源-漏区形成步骤，在P型外延生长层在P型水平MOS晶体管将要形成的离栅电极预定距离的区域，和P型垂直MOS晶体管将要形成的区并且该区与沟接触的区，导入P型杂质，因此形成高浓度P型杂质区；
层间绝缘膜淀积步骤，在各个栅电极上淀积层间绝缘膜；
接触孔形成步骤，在位于水平MOS晶体管和P型垂直MOS晶体管的源-漏区上的层间绝缘膜中和将要形成金属电极的区中形成各个接触孔；和
金属电极形成步骤，形成通过接触孔提供给栅电极和源和漏区的各金属电极。
43.一种半导体集成电路器件的制造方法，包括：
N型掩埋层形成步骤，在位于高浓度P型半导体衬底的表面上并将要形成水平MOS晶体管的区中形成N型掩埋层；
N型外延生长层形成步骤，在高浓度P型半导体衬底上形成N型外延生长层；
P型阱层形成步骤，在位于N型外延生长层并且将要形成N型水平MOS晶体管和P型垂直MOS晶体管的区中形成P型阱层，该阱层的深度，在将要形成P型垂直MOS晶体管的区达到高浓度P型半导体衬底；
N型阱层形成步骤，N型外延生长层中在将要形成P型水平MOS晶体管的区和将要形成P型垂直MOS晶体管的区附近、形成N型阱层，在该N型阱层深度达到N型掩埋层；
主体区形成步骤，在位于N型外延生长层并且将要形成P型垂直MOS晶体管的区中形成N型主体区；
P型低浓度源区形成步骤，在位于N型外延生长层中将要形成P型垂直MOS晶体管的区中形成P型低浓度源区；
沟形成步骤，朝高浓度P型导体衬底的内部部分执行各向异性腐蚀，该沟的深度不达到高浓度P型半导体衬底的深度，在位于N型外延生长层中并将要形成P型垂直MOS晶体管的区中形成沟；
栅绝缘膜形成步骤，沿P型外延生长层的表面和沟的侧表面形成栅绝缘膜；
P型多晶硅层形成步骤，在栅绝缘膜淀积多晶硅层并通过离子注入方法注入P型杂质到多晶硅层；
栅电极形成步骤，腐蚀多晶硅层，在沟中的N型外延生长层上形成栅电极；
低浓度N型区形成步骤，利用在位于N型外延生长层上在N型水平MOS晶体管将要形成的区中的栅电极作掩膜，按自对准方式导入N型杂质，因此形成低浓度N型杂质区；
低浓度P型区形成步骤，利用在位于N型外延生长层上在P型水平MOS晶体管将要形成的区中的栅电极作掩膜，按自对准方式导入P型杂质，因此形成低浓度P型杂质区；
N型源-漏区形成步骤，在外延生长层在N型水平MOS晶体管将要形成的离栅电极预定距离的区域，导入N型杂质，因此形成高浓度N型杂质区；
P型源-漏区形成步骤，在外延生长层在P型水平MOS晶体管将要形成的离栅电极预定距离的区域，和P型垂直MOS晶体管将要形成的区并且该区与沟接触，导入P型杂质，因此形成高浓度P型杂质区；
层间绝缘膜淀积步骤，在各个栅电极上淀积层间绝缘膜；
接触孔形成步骤，在位于水平MOS晶体管的源-漏区、和层间绝缘膜上位于P型垂直晶体管的源区上层间绝缘膜、栅电极的金属电极形成区中形成各个接触孔；
金属电极形成步骤，通过接触孔在栅电极和源和漏区形成各金属电极；和
垂直MOS晶体管漏金属电极形成步骤，在高浓度P型半导体衬底的背面上形成P型垂直MOS晶体管的漏金属电极。
44.按照权利要求36到43任何一个的半导体集成电路器件制造方法，其中，代替在栅绝缘膜上淀积多晶硅层并且通过离子注入方法注入P型杂质到多晶硅的P型多晶硅层的形成步骤，执行在栅绝缘膜上淀积多晶硅层同时增加P型杂质气体的P型多晶硅层形成步骤。
45.按照权利要求36到43任何一个的半导体集成电路器件制造方法，其中代替在栅绝缘膜上淀积多晶硅层并且通过离子注入方法注入P型杂质到多晶硅层的P型多晶硅层的形成步骤，执行通过离子注入方法植入P型杂质到多晶硅层，并且在多晶硅层上淀积高熔点金属硅化物，在栅绝缘膜上淀积多晶硅层的步骤。
46.按照权利要求36到43任何一个的半导体集成电路器件制造方法，其中，代替在栅绝缘膜上淀积多晶硅并通过离子注入方法注入P型杂质到多晶硅层的P型多晶硅层形成步骤，执行在栅绝缘膜上淀积多晶硅层并同时加入P型杂质气体的P型多晶硅层形成步骤，并且，在栅绝缘膜上淀积多晶硅层的步骤。
CNB021198179A 2001-03-28 2002-03-28 半导体集成电路器件及其制造方法 Expired - Fee Related CN100431154C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP93839/01 2001-03-28
JP93839/2001 2001-03-28
JP2001093839 2001-03-28
JP35536/2002 2002-02-13
JP2002035536A JP4236848B2 (ja) 2001-03-28 2002-02-13 半導体集積回路装置の製造方法
JP35536/02 2002-02-13

Publications (2)

Publication Number Publication Date
CN1449040A true CN1449040A (zh) 2003-10-15
CN100431154C CN100431154C (zh) 2008-11-05

Family

ID=26612424

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021198179A Expired - Fee Related CN100431154C (zh) 2001-03-28 2002-03-28 半导体集成电路器件及其制造方法

Country Status (3)

Country Link
US (1) US6844578B2 (zh)
JP (1) JP4236848B2 (zh)
CN (1) CN100431154C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908542A (zh) * 2009-06-03 2010-12-08 索尼公司 半导体器件及其制造方法以及固态摄像元件
CN102184922A (zh) * 2010-01-15 2011-09-14 英特赛尔美国股份有限公司 具有使用掩埋金属互连的垂直高端pmos和垂直低端nmos的单片输出级、结构和方法
CN101461062B (zh) * 2006-06-07 2012-11-21 夏普株式会社 功率ic器件及其制造方法
CN102800702A (zh) * 2011-05-27 2012-11-28 英飞凌科技奥地利有限公司 半导体器件及包括该半导体器件的集成电路
CN103178013A (zh) * 2011-12-21 2013-06-26 精工电子有限公司 半导体装置的制造方法
CN103515324A (zh) * 2012-06-30 2014-01-15 万国半导体股份有限公司 集成高压器件的方法
CN107154396A (zh) * 2016-03-02 2017-09-12 英飞凌科技股份有限公司 功率半导体封装体及其应用

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858500B2 (en) * 2002-01-16 2005-02-22 Fuji Electric Co., Ltd. Semiconductor device and its manufacturing method
US7019377B2 (en) * 2002-12-17 2006-03-28 Micrel, Inc. Integrated circuit including high voltage devices and low voltage devices
JP2004214575A (ja) * 2003-01-09 2004-07-29 Matsushita Electric Ind Co Ltd 半導体装置
JP4437388B2 (ja) * 2003-02-06 2010-03-24 株式会社リコー 半導体装置
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
KR100984359B1 (ko) * 2003-11-20 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판
US7304354B2 (en) * 2004-02-17 2007-12-04 Silicon Space Technology Corp. Buried guard ring and radiation hardened isolation structures and fabrication methods
DE102004024885B4 (de) * 2004-05-19 2007-09-06 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US7109552B2 (en) * 2004-11-01 2006-09-19 Silicon-Based Technology, Corp. Self-aligned trench DMOS transistor structure and its manufacturing methods
JP4591827B2 (ja) 2005-05-24 2010-12-01 エルピーダメモリ株式会社 リセスチャネル構造を有するセルトランジスタを含む半導体装置およびその製造方法
JP4501820B2 (ja) * 2005-09-07 2010-07-14 株式会社デンソー 半導体装置の製造方法
US8384150B2 (en) * 2005-11-29 2013-02-26 Rohm Co., Ltd. Vertical double diffused MOS transistor with a trench gate structure
JP5113331B2 (ja) * 2005-12-16 2013-01-09 ルネサスエレクトロニクス株式会社 半導体装置
US20070262395A1 (en) 2006-05-11 2007-11-15 Gibbons Jasper S Memory cell access devices and methods of making the same
US8008144B2 (en) * 2006-05-11 2011-08-30 Micron Technology, Inc. Dual work function recessed access device and methods of forming
US8860174B2 (en) * 2006-05-11 2014-10-14 Micron Technology, Inc. Recessed antifuse structures and methods of making the same
JP2008091434A (ja) * 2006-09-29 2008-04-17 Oki Electric Ind Co Ltd Ｍｏｓトランジスタ集積素子及び製造方法
US20090020813A1 (en) * 2007-07-16 2009-01-22 Steven Howard Voldman Formation of lateral trench fets (field effect transistors) using steps of ldmos (lateral double-diffused metal oxide semiconductor) technology
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
JP2009182114A (ja) * 2008-01-30 2009-08-13 Elpida Memory Inc 半導体装置およびその製造方法
JP2010050374A (ja) 2008-08-25 2010-03-04 Seiko Instruments Inc 半導体装置
US7824986B2 (en) * 2008-11-05 2010-11-02 Micron Technology, Inc. Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
EP2306508B1 (en) 2009-09-29 2012-11-28 STMicroelectronics Srl Integrated device with raised LOCOS insulation regions and process for manufacturing such device
EP2306509A1 (en) * 2009-09-29 2011-04-06 STMicroelectronics Srl Process for manufacturing an integrated device with "damascene" field insulation, and integrated device made by such process
JP6008377B2 (ja) * 2010-03-03 2016-10-19 ルネサスエレクトロニクス株式会社 Ｐチャネル型パワーｍｏｓｆｅｔ
JP5738094B2 (ja) 2010-09-14 2015-06-17 セイコーインスツル株式会社 半導体装置の製造方法
US8643097B2 (en) 2011-08-09 2014-02-04 United Microelectronics Corporation Trench-gate metal oxide semiconductor device and fabricating method thereof
US9214457B2 (en) 2011-09-20 2015-12-15 Alpha & Omega Semiconductor Incorporated Method of integrating high voltage devices
US20130069157A1 (en) * 2011-09-20 2013-03-21 Alpha And Omega Semiconductor Incorporated Semiconductor chip integrating high and low voltage devices
US20130071994A1 (en) * 2011-09-20 2013-03-21 Alpha And Omega Semiconductor Incorporated Method of integrating high voltage devices
JP5811829B2 (ja) 2011-12-22 2015-11-11 住友電気工業株式会社 半導体装置の製造方法
JP2012182483A (ja) * 2012-05-11 2012-09-20 Renesas Electronics Corp 半導体装置の製造方法
US9064713B2 (en) * 2012-09-06 2015-06-23 Infineon Technologies Austria Ag Voltage regulator using N-type substrate
US20140110777A1 (en) 2012-10-18 2014-04-24 United Microelectronics Corp. Trench gate metal oxide semiconductor field effect transistor and fabricating method thereof
CN105723505B (zh) 2014-05-14 2019-03-08 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2016148156A1 (ja) 2015-03-17 2016-09-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017110547A1 (ja) * 2015-12-21 2017-06-29 シャープ株式会社 半導体装置及びその製造方法
US10038058B2 (en) 2016-05-07 2018-07-31 Silicon Space Technology Corporation FinFET device structure and method for forming same
CN115130422B (zh) * 2022-05-24 2023-10-17 清华大学 标准单元的自动构建方法及装置、终端和存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890144A (en) * 1987-09-14 1989-12-26 Motorola, Inc. Integrated circuit trench cell
US5285093A (en) * 1992-10-05 1994-02-08 Motorola, Inc. Semiconductor memory cell having a trench structure
US5554870A (en) * 1994-02-04 1996-09-10 Motorola, Inc. Integrated circuit having both vertical and horizontal devices and process for making the same
US5698893A (en) * 1995-01-03 1997-12-16 Motorola, Inc. Static-random-access memory cell with trench transistor and enhanced stability
DE19514834C1 (de) * 1995-04-21 1997-01-09 Siemens Ag Festwertspeicherzellenanordnung und Verfahren zu deren Herstellung
ATE212149T1 (de) * 1995-09-26 2002-02-15 Infineon Technologies Ag Selbstverstärkende dram-speicherzellenanordnung
CN1125482C (zh) * 1997-10-15 2003-10-22 世界先进积体电路股份有限公司 具有p+多晶硅栅极的金属氧化物半导体晶体管的制作方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101461062B (zh) * 2006-06-07 2012-11-21 夏普株式会社 功率ic器件及其制造方法
CN101908542A (zh) * 2009-06-03 2010-12-08 索尼公司 半导体器件及其制造方法以及固态摄像元件
CN102184922A (zh) * 2010-01-15 2011-09-14 英特赛尔美国股份有限公司 具有使用掩埋金属互连的垂直高端pmos和垂直低端nmos的单片输出级、结构和方法
CN102800702A (zh) * 2011-05-27 2012-11-28 英飞凌科技奥地利有限公司 半导体器件及包括该半导体器件的集成电路
CN102800702B (zh) * 2011-05-27 2015-03-25 英飞凌科技奥地利有限公司 半导体器件及包括该半导体器件的集成电路
CN103178013A (zh) * 2011-12-21 2013-06-26 精工电子有限公司 半导体装置的制造方法
CN103178013B (zh) * 2011-12-21 2016-12-28 精工半导体有限公司 半导体装置的制造方法
CN103515324A (zh) * 2012-06-30 2014-01-15 万国半导体股份有限公司 集成高压器件的方法
CN107154396A (zh) * 2016-03-02 2017-09-12 英飞凌科技股份有限公司 功率半导体封装体及其应用
CN107154396B (zh) * 2016-03-02 2020-05-19 英飞凌科技股份有限公司 功率半导体封装体及其应用

Also Published As

Publication number Publication date
US6844578B2 (en) 2005-01-18
CN100431154C (zh) 2008-11-05
JP4236848B2 (ja) 2009-03-11
JP2002359294A (ja) 2002-12-13
US20020158277A1 (en) 2002-10-31

Similar Documents

Publication Publication Date Title
CN1449040A (zh) 半导体集成电路器件及其制造方法
CN100336228C (zh) 半导体器件
CN1268003C (zh) 半导体器件及其制造方法
CN1262019C (zh) 半导体器件
CN1156888C (zh) 半导体衬底及其制造方法
CN1052817C (zh) 具有窄带隙－源区结构的绝缘栅器件及其制造方法
CN1235292C (zh) 半导体器件及其制造方法
CN1190853C (zh) 半导体器件
CN1306586C (zh) 半导体器件及其制造方法和半导体器件制造工艺评价方法
CN1220270C (zh) 半导体器件及其制造方法
CN1231978C (zh) 绝缘栅型半导体装置
CN1728401A (zh) 半导体器件及其制造方法
CN1258819C (zh) 半导体器件及其制造方法和喷液设备
CN1445838A (zh) 半导体器件及其制造方法
CN1790743A (zh) 晶体管及其制造方法
CN1192051A (zh) 半导体器件及其制造方法
CN1334606A (zh) 半导体器件及其制造方法
CN1421914A (zh) 半导体装置及其制造方法
CN1617353A (zh) 半导体器件的制造方法
CN1508846A (zh) 半导体器件及其制作方法
CN1218399C (zh) 绝缘栅双极晶体管
CN101069279A (zh) 半导体器件及其制造方法
CN1402356A (zh) 纵向结构的半导体器件
CN1574353A (zh) 半导体器件及其制造方法
CN1411076A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160311

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Address before: Chiba County, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Patentee before: SEIKO INSTR INC

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081105

Termination date: 20200328

CF01 Termination of patent right due to non-payment of annual fee