CN102800702A - 半导体器件及包括该半导体器件的集成电路 - Google Patents

半导体器件及包括该半导体器件的集成电路 Download PDF

Info

Publication number
CN102800702A
CN102800702A CN2012101514658A CN201210151465A CN102800702A CN 102800702 A CN102800702 A CN 102800702A CN 2012101514658 A CN2012101514658 A CN 2012101514658A CN 201210151465 A CN201210151465 A CN 201210151465A CN 102800702 A CN102800702 A CN 102800702A
Authority
CN
China
Prior art keywords
fet structure
semiconductor device
fet
region
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101514658A
Other languages
English (en)
Other versions
CN102800702B (zh
Inventor
弗朗茨·赫尔莱尔
安东·毛德
约阿希姆·魏尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN102800702A publication Critical patent/CN102800702A/zh
Application granted granted Critical
Publication of CN102800702B publication Critical patent/CN102800702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体器件和包括该半导体器件的集成电路。该半导体器件包括源极金属化物和半导体本体。半导体本体包括第一场效应结构，该第一场效应结构包括电耦接至源极金属化物的第一导电类型的源区。半导体本体还包括第二场效应结构，该第二场效应结构包括电耦接至源极金属化物的第一导电类型的源区。包括在半导体本体中的半导体区的电压抽头通过中间反相器结构电耦接至第一场效应结构的第一栅电极。

Description

半导体器件及包括该半导体器件的集成电路
技术领域
本发明涉及一种半导体器件及包括该半导体器件的集成电路。
背景技术
诸如金属氧化物半导体场效应晶体管（MOSFET）或绝缘栅双极晶体管（IGBT）的场效应控制电源开关结构已被用于各种应用，包括但不限于电源开关和整流器，例如半桥。
流经用作开关的场效应控制结构的电流方向在不同的运行周期中有所不同。在场效应控制结构的开/关模式或正向模式中，场效应控制结构的体漏结处的PN本体二极管被反向偏压，并且可以通过施加到场效应控制器件的栅电极的电压来控制器件的电阻。在场效应控制器件的二极管模式中，PN本体二极管被正向偏压。这导致了主要由电流和整个本体二极管的电压降的乘积决定的损耗。例如，当切换电感负载时，PN本体二极管可能被正向偏压。
考虑到满足场效应控制电源开关结构的电气特性的要求，需要降低场效应控制电力转换结构中的PN本体二极管的开关损耗。
发明内容
根据半导体器件的第一实施方式，半导体器件包括源极金属化物（source metallization）和半导体本体。半导体本体包括第一场效应结构，其包括电耦接至源极金属化物的第一导电类型的源区。半导体本体进一步包括第二场效应结构，其包括电耦接至源极金属化物的第一导电类型的源区。包括在半导体本体中的半导体区的电压抽头（voltage tap，电压分接头）通过中间反相器结构（intermediate inverter structure）电耦接至第一场效应结构的第一栅电极。
根据半导体器件的第二实施方式，半导体器件包括源极金属化物和半导体本体。半导体本体包括第一场效应结构，其包括电耦接至源极金属化物的第一导电类型的源区。半导体本体进一步包括第二场效应结构，其包括电耦接至源极金属化物的第一导电类型的源区。第一场效应结构的第一栅电极电耦接至第一栅极驱动器电路，并且第二场效应结构的第二栅电极电耦接至不同于第一栅极驱动器电路的第二栅极驱动器电路。第一场效应结构和第二场效应结构共用公共漏极。
根据集成电路的第一实施方式，集成电路包括半桥电路。半桥包括第一实施方式的半导体器件。
根据集成电路的第二实施方式，集成电路包括半桥电路。半桥包括第二实施方式的半导体器件。
在阅读下面的详细描述并参考附图后，本领域技术人员将认识到其他的特征和优点。
附图说明
包括了附图来提供对本发明的进一步理解，其被并入并构成本说明书的一部分。附图示出了本发明的实施方式，并且与文字描述一起用于解释本发明的原理。很容易了解本发明的其他实施方式和许多本发明的预期优点，因为它们通过参照以下的详细描述而变得更好理解。附图的元件不一定彼此成比例。相同的参考标号指示对应的类似部分。除非互相排斥，示出的各个实施方式的特征可以组合。
实施方式在附图中示出并且在下文中详细描述。
图1是穿过包括第一和第二场效应结构的MOSFET的一部分的垂直截面的示意图，其中，第一场电极结构的栅电极电耦接至边缘终端区的保护环。
图2是边缘终端区中的结终端延伸（JTE）结构的示意图，该结构是对图1中示出的MOSFET的保护环边缘终端的替代结构。
图3是穿过图1中示出的MOSFET的单元区的一部分的垂直截面的示意图，包括第一晶体管单元和第二晶体管单元。
图4是穿过包括第一和第二场效应结构的MOSFET的一部分的垂直截面的示意图，其中，第一场电极结构的栅电极电耦接至耗尽晶体管的源极。
图5是穿过MOSFET的一部分的垂直截面的示意图，MOSFET包括电耦接至第一栅极驱动器电路的第一场效应结构的第一栅电极和电耦接至不同于第一栅极驱动器电路的第二栅极驱动器电路的第二场效应结构的第二栅电极。
图6是包括半桥电路的集成电路的一部分的示意图。
具体实施方式
在以下的详细描述中，参照构成其一部分的附图，在附图中，通过图解示出了可以实施本发明的具体实施方式。在这方面，参照所描述的图的方向来使用诸如“顶部”、“底部”、“正面”、“背面”、“引导”、“追随”、“在…之上”、“在上面”、“在下面”等的方向性术语。由于实施方式的组件可以位于多个不同方位，因此方向术语用于说明目的而并不是进行限制。需要理解，在不背离本发明的范围的情况下，可以使用其他实施方式，并且可以进行结构和逻辑修改。例如，被示出或描述为一个实施方式的一部分的特征，可以用于其他实施方式或与其他实施方式结合来产生新的实施方式。本发明有意包括这种修改和变化。使用不应理解为限制所附权利要求的范围的特定语言来描述实例。附图不是按比例的，并且仅用于说明性目的。为了清楚，如果没有另外说明，相同的元件或制造过程在不同附图中用相同参考标号标出。
此说明书中使用的术语“横向”和“水平”意在描述与半导体衬底或半导体本体的第一表面平行的方向。例如，这可以是晶片或芯片（die）的表面。
此说明书中使用的术语“纵向”意在描述与半导体衬底或半导体本体的第一表面垂直地布置的方向。
在此说明书中使用的术语“耦接”和/或“电耦接”并不意味着表示元件必须直接耦接在一起，可以在“耦接”或“电耦接”的元件之间设置中介元件。
在此说明书中，n-掺杂可以指第一导电类型，而p-掺杂是指第二导电类型。不言而喻，半导体器件可以用相反的掺杂关系来形成，因此第一导电类型可以是p-掺杂而第二导电类型可以是n-掺杂。一些图通过在掺杂类型旁边标明“-”或“+”来示出相对掺杂浓度。例如，“n-”表示小于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区大的掺杂浓度。然而，除非另有说明，标明相对掺杂浓度并不意味着相同相对掺杂浓度的掺杂区具有相同的绝对掺杂浓度。例如，两个不同的n+区可以具有不同的绝对掺杂浓度。例如，这同样适用于n+和p+区。
此说明书中描述的具体实施方式涉及而不限于由场效应控制的功率半导体器件，并且特别是诸如MOSFET的单极器件、诸如IGBT的双极器件、以及具有诸如超结MOSFET的补偿结构的单极器件和双极器件。
此说明书中使用的术语“场效应”意在描述第二导电类型的半导体区中的“反向沟道”的电场介导形成和/或导电控制和/或反向沟道的形状。通常，第二导电类型的半导体区布置在第一导电类型的两个半导体区之间，并且通过电场来形成和/或控制通过第一导电类型的两个半导体区之间的沟道区的单极电流路径。为了形成第一导电类型的两个半导体区之间的单极电流路径，通常将沟道区的导电类型改变（即反转）为第一导电类型。
在本说明书的上下文中，其中可以通过场效应来形成和/或控制反向沟道的第二导电类型的半导体区还被称为体区。
在本说明书的上下文中，术语“场效应结构”意在描述这样的结构：其形成在半导体衬底或半导体本体或半导体器件中，并具有通过介电区或介电层至少与体区绝缘的栅电极。用于在栅电极和体区之间形成介电区或介电层的介电材料的实例包括但不限于：氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化钛(TiO2)以及氧化铪(HfO2)，或者上述材料中的两种或多种的叠加。
在大于栅电极和体区之间的阈值电压Vth时，由于与介电区或介电层邻接的体区的沟道区中的场效应，形成和/或控制反向沟道。阈值电压Vth通常是指产生（onset）晶体管的源极和漏极之间的单极电流所需的最小栅极电压。
在本说明书的上下文中，诸如MOS控制的二极管（MCD）、MOSFET、IGBT的器件和具有诸如超结MOSFET的补偿结构的器件以及具有不同场效应结构的集成器件也称为场效应结构。
在本说明书的上下文中，术语“MOS”（金属氧化物半导体）应当理解为包括更通用的术语“MIS”（金属绝缘体半导体）。例如，术语MOSFET（金属氧化物半导体场效应晶体管）应当理解为包括具有不是氧化物的栅极绝缘体的FET，即，分别以更通用术语含义IGFET（绝缘栅极场效应晶体管）和MISFET使用术语MOSFET。
在本说明书的上下文中，术语“金属”和“金属化物（metallization，金属化层）”应当理解为包括更通用的术语导体。例如，栅电极的材料不一定由金属制成，还可以由例如半导体层或金属半导体化合物的任何导电材料或任何其他合适材料制成。
此外，诸如“第一”、“第二”等的术语也用于描述不同的元件、区、部分等，也不是为了限制。在整个描述中，相同的术语指示相同的元件。
这里使用的术语“具有”、“含有”、“包括”、“包含”等是开放性术语，表明存在所述的元件或特征，而不是排除另外的元件或特征。除非上下文中另有清楚地表明，冠词“a”、“an”和“the”意在包括多个以及一个。
图1示意性示出了根据实施方式的常关或增强模式MOSFET 100的一部分的垂直截面。MOSFET 100包括具有第一表面102和第二表面103的n-型半导体本体101。第一表面102可以是半导体本体101的前侧，并且第二表面103可以是半导体本体101的后侧。图1示出了垂直于第一和第二表面102、103延伸的垂直剖面中的截面。
MOSFET 100包括边缘终端区（edge termination area）104和单元区（cell area）105。在图1示出的实施方式中，边缘终端区104包括多个浮动p-型保护环106a、106b、106c。保护环106a、106b、106c用于通过使连续通过保护环106a、106b、106c的低电势浮动结的耗尽层扩散，来减少聚集在单元区105中的主pn-结处的电场量。这些独立的结用于增大耗尽层扩散，从而降低在单元区105的主pn-结处的高电场。
根据一个实施方式，保护环106a、106b、106c与单元区105中的半导体区同时被制造。作为实例，保护环106a、106b、106c可以与MOSFET100的单元区105中的体区同时被制造。根据另一实施方式，保护环106a、106b、106c可以独立于单元区中的半导体区来制造。为了说明的目的，图1中示出的保护环106a、106b、106c的数量n为3。然而，可以使用不同的保护环数量n，例如n=1，2，4，5，6，7，8。保护环106a、106b、106c的宽度Wa、Wb、Wc可以一致、不同、或部分地不同。类似地，保护环106b、106c和106b、106a之间的建立dcb和dba也可以一致或不同。
单元区105包括p-型体区107a、107b以及n+型源区108a、108b、108c。p-型体区107a、107b和n+型源区108a、108b、108c经由触点109a、109b和源极金属化物110短路。体区107a、107b的底侧分别邻接到p-型补偿区（compensation zone）111a、111b。在p-型补偿区111a、111b之间，布置有构成半导体本体101的一部分的n-型漂移区（drift zone）。n-型漂移区邻接到在第二表面103的n+型漏区112。
在第一表面102，包括第一栅极绝缘层114a、114b以及第一栅电极115a、115b的第一栅极结构113a、113b布置在体区107a、107b上。边缘终端区104中的保护环106a通过反相器结构160和配线116电耦接至第一栅电极115a、115b。配线116以简化的方式示出，并且可以包括触点和金属线。例如，反相器结构160可以形成为CMOS（补偿金属氧化物半导体）反相器、双极反相器、BiCMOS（双极CMOS）反相器、NMOS（n-沟道MOS）反相器、PMOS（p-沟道MOS）反相器。反相器结构可以形成在不同于图1中示出的部分的半导体本体101的部分中。反相器结构160是被配置为将保护环106a中的电势反转成适于驱动第一电栅极115a、115b的电势的器件。根据一个实施方式，例如，当保护环106a的电势比源极金属化物110的电势更负时，反相器结构160可以向第一栅电极115a、115b施加正电压，正电压与源极金属化物110的电势相关。当保护环106a的电势比源极金属化物110的电势更正时，反相器结构160可以向第一栅电极115a、115b施加小于或接近源极金属化物110的电压的电压。根据另一实施方式，当保护环106a的电势降至与源极金属化物110的电势相关的阈值以下时，反相器结构160可以向第一栅电极115a、115b施加接近源极金属化物110的电压的电压或者正电压。当保护环106a的电压增至该阈值以上时，可以向第一栅电极115a、115b施加与源极金属化物110的电压相关的负电压。
在图1示出的实施方式中，第一栅电极115a、115b电耦接至保护环106a。根据另一实施方式，第一栅电极115a、115b电耦接至另一个保护环。
在第一表面102，包括第二栅极绝缘层118a和第二栅电极119a的第二栅极结构117a布置在体区107b上。第二栅电极119a电耦接至栅极驱动电路（图1中未示出）。因此，第一栅电极115a、115b从第二栅电极119a电断开。换句话说，在第一栅电极115a、115b和第二栅电极119a之间没有低欧姆电连接。
常关的第一场效应结构120a、120b包括第一栅极结构113a、113b、源区108a、108c以及体区107a、107b的一部分。常关的第二场效应结构121a包括第二栅极结构117a、源区108b、以及体区107b的另一部分。第一场效应结构120a、120b和第二场效应结构121a共用漂移区和漏区112。
在下文中，第一场效应结构120a、120b称为MOS栅控二极管（MGD），并可独立于第二场效应结构121a被电驱动。在图1示出的实施方式中，第一栅电极115a、115b经由反相器结构160电耦接至边缘终端区104中的保护环106a。保护环106a与第二栅电极119a电耦接的栅极驱动电路电断开。图1的示意图仅涵盖了单元区105的一部分。整个单元区包括多个第一场效应结构和多个第二场效应结构。根据一个实施方式，整个单元区中的第一场效应结构的数量小于整个单元区中的第二场效应结构的数量。
当MOSFET 100接通时，由体区107a、107b以及漂移区/漏区（drainregion）112形成的本体二极管反向偏压较小电压V1，并且第二场效应结构121a可以通过场效应控制MOSFET 100的源极和漏极之间的沟道区的导电性。因此，第二场效应结构121a也称为可控场效应结构。为了控制沟道区的导电性，向第二栅电极119a施加适当电压，以在与第二栅极结构117a邻接的第一表面102处的体区107b内引起（induce）反向沟道。在该模式中，还通过反相器结构160接通第一场效应结构120a、120b，即，保护环106a向反相器结构160提供低电平信号，该信号被反转成高电平信号提供给第一栅极结构113a、113b并且使常关的第一场效应结构120a、120b接通，从而保护环106a的电势被电耦接至第一栅极结构113a、113b。因此，在该操作模式中，第二场效应结构121a和第一场效应结构120a、120b共用负载电流。
当MOSFET 100的本体二极管接通时，例如，在电感负载切换期间，由体区（body region）107a、107b以及漂移区/漏区112形成的本体二极管（body diode）正向偏压较小电压V2，并且第二场效应结构121a通过在第二栅电极119a适当断开信号而被断开。在该模式中，通过反相器结构160接通第一场效应结构120a、120b，即，保护环106a向反相器结构160提供低电平信号，该信号被反转成高电平信号提供给第一栅极结构113a、113b并且使常关第一场效应结构120a、120b接通，从而保护环106a的电势被电耦接至第一栅极结构113a、113b。因此，第一场效应结构120a、120b的源极和漏极之间的电流路径平行于在体区107a、107b和漂移区/漏区112之间流动的二极管电流。第一场效应结构120a、120b的源极和漏极之间的额外电流路径使得体区电阻的减小。因此，可以减小由电流和整个本体二极管的电压降的乘积决定的开关损耗。
在MOSFET 100的静态闭锁模式（static blocking mode）下，本体二极管正向偏压较大电压V3，|V3|>>|V1|，并且第二场效应结构121a通过第二栅极电极119a处的适当信号而被断开。在该模式中，通过反相器结构160断开第一场效应结构120a、120b，即，保护环106a向反相器结构160提供高电平信号，该信号被反转成低电平信号提供给第一栅极结构113a、113b并且使常关的第一场效应结构120a、120b断开，从而保护环106a的电势被电耦接至第一栅极结构113a、113b。
根据另一实施方式，大于或等于源区108a、108b、108c的电势的保护环106a的每个电压可以在反相器结构160的输出端引起适当的低电平信号，该信号被提供到第一栅极结构113a、113b，用于断开常关的第一场效应结构120a、120b。换句话说，第一场效应结构120a、120b可以仅处于导通模式（conducting mode）或者在本体二极管处于导通模式时接通，并且当MOSFET 100处于导通模式或者当本体二极管处于非导通模式时，第一场效应结构120a、120b可以处于闭锁模式或断开。
图2示意性示出了MOSFET 100的边缘终端区104中的结终端延伸（JTE）结构，该结构作为图1中示出的实施方式的保护环的替代结构。JTE结构包括邻接到第一表面102的第一p-型区（zone）125。第一p-型区125用于通过增大耗尽层扩散来减少单元区105中的主pn-结处聚集的电场量，从而减少单元区105中的主pn-结处的高电场。横向变掺杂（VLD）可以用于JTE结构。
配线116和反相器结构160将包括第二p-型区126的电压抽头电耦接至第一场效应结构120a、120b的第一栅电极115a、115b（图2中未示出，参照图1）。第二p-型区126布置在JTE结构的第一p-型区125中，并可以构成第一p-型区125的一部分。
根据其他实施方式，可以使用与图1和图2中所示出的不同的边缘终端结构，例如，场板、JTE结构、VLD结构和保护环的全部或选择组合。
图3示意性示出了穿过图1中示出的MOSFET 100的单元区105的一部分的垂直截面。单元区105包括第一晶体管单元130和第二晶体管单元131。而第一晶体管单元130包括与图中示出的栅极结构113a、113b类似的第一栅极结构113c以及与图1中示出的栅极结构117a类似的第二栅极结构117b，第二晶体管单元131仅包括与图1中示出的栅极结构117a类似的第二栅极结构117c、117d。因此，只有第一晶体管单元130包括通过配线116和反相器结构160（图3中未示出）电耦接至边缘终端区104中的电压抽头的栅电极，即，栅电极115c。
根据一个实施方式，与图3中示出的第一晶体管单元130类似，单元区105中的5%至60%的单元包括第一场效应结构和第二场效应结构。与图3中示出的第二半导体单元131类似，单元区105的其他单元包括第二场效应结构，但是不包括第一场效应结构。
图4示意性示出了根据另一实施方式的穿过MOSFET 200的一部分的垂直截面。MOSFET 200包括具有第一表面202和第二表面203的n-型半导体本体201。第一表面202可以是半导体本体201的前侧，第二表面203可以是半导体本体201的后侧。图4示出了垂直于第一和第二表面202、203延伸的垂直剖面中的截面。
MOSFET 200包括单元区205。单元区205包括p-型体区207a、207b、207c和n+型源区208a、208b、208c、208d。p-型体区207a、207b、207c和n+型源区208a、208b、208c、208d短路。通过包括源极金属化物的互连236以简化的方式示出了短路。
包括第一栅极绝缘层214a和第一栅电极215a的第一栅极结构213a布置在从第一表面202延伸到半导体本体201中的沟槽235a中。第一栅极绝缘层214a是沟槽235a中的介电结构237a的一部分。第一栅电极215a通过配线216和反相器结构260电耦接至耗尽晶体管240的源区238a，配线和反相器结构以简化的方式示出并可以包括触点、例如晶体管的有源半导体器件和金属线。
包括第二栅极绝缘层218a和第二栅电极219a的第二栅极结构217a布置在沟槽235b中，与沟槽235a类似，沟槽235b从第一表面202延伸到半导体本体201中。第二栅极绝缘层218a是沟槽235b中的介电结构237b的一部分。第二栅电极219a电耦接至栅极驱动电路（图4中未示出）。因此，第一栅电极215a与第二栅电极219a电断开。
第一场效应结构220a包括第一栅极结构213a、源区208a、208b、以及体区207a、207b的一部分。第二场效应结构221包括第二栅极结构217a、源区208c、208d、体区207b的另一部分、以及体区207c的一部分。第一场效应结构220a和第二场效应结构221a共用构成半导体本体201的一部分的漂移区和n+型漏区212。
耗尽晶体管240的第三栅极结构247a、247b包括第三栅极绝缘层248a、248b以及第三栅电极249a、249b。第三栅极绝缘层248a、248b是沟槽235c、235d中的介电结构256a、256b的一部分。P-型放电区251电耦接至基准电势VRef的端子。在图4示出的实施方式中，放电区251布置为远离源区238a，并布置为邻近第三栅电极249b，或者更精确地，临近第三栅极绝缘层248b。在图4示出的实施方式中，放电区251布置在第一表面202的正下方，并分别通过第三栅电极249b和第三栅极绝缘层248b与源区238a和沟道区252隔开。第三栅极结构247a、247b电耦接至基准电势，例如，耦接至源区208a、208b、208c、208d的源极电势。
当MOSFET 200接通时，由体区207a、207b和漂移区/漏区212形成的本体二极管反向偏压较小电压V1，并且第二场效应结构221a可以通过场效应控制MOSFET 200的源极和漏极之间的沟道区的导电性。因此，第二场效应结构221a也称为可控场效应结构。为了控制沟道区的导电性，向第二栅电极219a施加适当电压，以在沟槽235b的侧壁处，在体区207b、207c中引起反向沟道。在该模式中，通过反相器结构260也接通第一场效应结构220a，即，耗尽晶体管240的源区238a向反相器结构260提供低电平信号，该信号被反转成高电平信号提供给第一栅极结构113a并且使常关的第一场效应结构220a接通，从而耗尽晶体管240的源区238a的电势电耦接至第一栅极结构213a。因此，在该操作模式中，第二场效应结构221a和第一场效应结构220a共用负载电流。
当MOSFET 200的本体二极管接通时，例如，在电感负载的切换期间，由体区207a、207b、207c和漂移区/漏区212形成的本体二极管正向偏压较小电压V2，并且第二场效应结构221a通过第二栅电极219a处的适当断开信号而被断开。在该模式中，通过反相器结构260接通第一场效应结构220a，即，耗尽晶体管240的源区238a向反相器结构260提供低电平信号，该信号被反转成高电平信号提供给第一栅极结构213a并且使常关的第一场效应结构220a接通，从而耗尽晶体管240的源区238a的电势电耦接至第一栅极结构213a。因此，第一场效应结构220a的源极和漏极之间的电流路径平行于在体区207a、207b、207c和漂移区/漏区212之间流动的二极管电流。第一场效应结构220a的源极和漏极之间的该额外电流路径使得本体二极管的电阻减小。因此，可以减小由电流和整个本体二极管的电压降的乘积决定的开关损耗。
在MOSFET 200的静态闭锁模式中，本体二极管反向偏压较大电压V3，|V3|>>|V1|，并且第二场效应结构221a通过第二栅电极219a处的适当信号而被断开。在该模式中，通过反相器结构260断开第一场效应结构220a，即，耗尽晶体管240的源区238a向反相器结构260提供高电平信号，该信号被反转成低电平信号提供给第一栅极结构213a并且使常关的第一场效应结构220a断开，从而耗尽晶体管240的源区238a的电势电耦接至第一栅极结构213a。
根据另一实施方式，大于或等于源区208a、208b、208c、208d的电势的耗尽晶体管240的源区238a的每个电压可以在反相器结构260的输出端引起适当的低电平信号，该信号被提供给第一栅极结构213a，用于断开常关的第一场效应结构220a。换句话说，第一场效应结构220a可以仅处于导通模式或者在本体二极管处于导通模式时接通，并且在MOSFET200处于导通模式或者在本体二极管为非导通模式时，第一场效应结构220a可以为闭锁模式或断开。
图5示意性示出了根据另一实施方式的穿过MOSFET 100’的一部分的垂直截面。MOSFET 100’与图1中示出的MOSFET 100类似，并且与MOSFET 100的不同在于，第一栅极结构113a、113b的第一栅电极115a、115b电耦接至第一栅极驱动器电路180，而不是如图1中示出的保护环106a。第二栅极结构117a的第二栅电极119a电耦接至不同于第一栅极驱动器电路180的第二栅极驱动器电路181。第一栅极驱动器电路180经由第一信号线182用第一栅极信号SMGD来驱动第一栅电极115a、115b。第二栅极驱动器电路181经由第二信号线183用第二栅极信号SG来驱动第二栅电极119a。
根据一个实施方式，在第二场效应晶体管121a从本体二极管的闭锁模式切换到正向偏压模式前仅仅例如2ns至1000ns，第一信号SMGD接通第一场效应结构120a、120b。在第二场效应晶体管121a返回到闭锁模式后仅仅例如2ns至1000ns，第一信号SMGD断开第一场效应结构120a、120b。这允许减小正向偏压模式的损耗。
根据另一实施方式，在第二场效应结构121a已经返回到其本体二极管的正向偏压模式后不久例如2ns至1000ns，通过第一信号SMGD轻微地延迟后实现第一场效应结构120a、120b的接通。这允许在闭锁期间的损耗减小。
用于驱动第一和第二场效应结构120a、120b、121a的另一实施方式，可以应用于具有高电压闭锁能力（voltage blocking capability）（例如，大于100V）的器件。在这些器件中，漂移区中的高欧姆电阻可能在第一场效应结构120a、120b中引起高于第二场效应结构121a的正向偏压电压。在该情况下，第一信号SMGD将第一场效应结构120a、120b接通，以正好在第二场效应结构121a从本体二极管的正向偏压模式切换到闭锁模式之前，减少电子/空穴涌入（flood）。
由第一和第二栅极驱动器电路180、181驱动第一和第二场效应结构120a、120b、121a的定时对于应用是特定的并且可能取决于在正向偏压模式中的损耗与由于在闭锁模式中流动的泄露电流导致的损耗的比率。
图6示意性示出了包括半桥电路的集成电路700的一部分，半桥电路具有第一n-型通道常关MOSFET 701和第二n-型通道常关MOSFET 702。第一和第二MOSFET 701、702中的至少一个类似于以上实施方式中描述的MOSFET之一，并包括第一和第二场效应结构，其中，第一和第二场效应结构的栅电极被电断开。
在图6的示意图中，电感负载用虚线表示。在该情况下，第二MOSFET702类似于上述实施方式中描述的MOSFET之一。
应当理解，除非另有特别说明，这里描述的各个实施方式的特征可以相互组合。
尽管本文已经示出并描述了具体实施方式，但是本领域普通技术人员可以理解的是，在不背离本发明的范围的情况下，各种替换和/或等同实施方案可以用于替代示出和描述的具体实施方式。本申请旨在覆盖这里描述的具体实施方式的任何调整或变化。因此，本发明仅由权利要求书及其等同方案限定。

Claims (25)

1.一种半导体器件，包括：
源极金属化物；
半导体本体，包括：第一场效应结构，包括电耦接至所述源极金属化物的第一导电类型的源区；和第二场效应结构，包括电耦接至所述源极金属化物的所述第一导电类型的源区；以及
电压抽头，包括在所述半导体本体内的半导体区，通过中间反相器结构电耦接至所述第一场效应结构的第一栅电极。
2.根据权利要求1所述的半导体器件，其中，所述第一效应结构的源区和所述第二场效应结构的源区短路。
3.根据权利要求1所述的半导体器件，进一步包括第一多个所述第一场效应结构和第二多个所述第二场效应结构的单元阵列，其中，所述第二多个大于所述第一多个。
4.根据权利要求3所述的半导体器件，其中，所述单元阵列的5%至60%的单元包括所述第一场效应结构和所述第二场效应结构，并且其中，所述单元阵列的其余单元包括所述第二场效应结构，但是不包括所述第一场效应结构。
5.根据权利要求1所述的半导体器件，其中，
所述第一场效应结构具有包括第一栅电极、第一栅极绝缘体和第一体区的第一电容；
所述第二场效应结构具有包括第二栅电极、第二栅极绝缘体和第二体区的第二电容；并且
每单位面积的所述第一电容大于每单位面积的所述第二电容。
6.根据权利要求5所述的半导体器件，其中，所述第二栅电极和所述第二体区之间的所述第二栅极绝缘体的厚度大于所述第一栅电极和所述第一体区之间的所述第一栅极绝缘体的厚度。
7.根据权利要求1所述的半导体器件，其中，所述半导体器件是具有在50V至1500V范围内的电压闭锁能力的垂直金属氧化物半导体场效应晶体管。
8.根据权利要求1所述的半导体器件，其中，所述半导体器件是反向导通绝缘栅双极晶体管的一部分。
9.根据权利要求1所述的半导体器件，其中，所述第一场效应结构和所述第二场效应结构共用公共漏极。
10.根据权利要求1所述的半导体器件，其中，所述电压抽头的所述半导体区是边缘终端结构的电浮动半导体区。
11.根据权利要求10所述的半导体器件，其中，所述边缘终端结构是保护环结构。
12.根据权利要求10所述的半导体器件，其中，所述边缘终端结构是结终端延伸结构的一部分。
13.根据权利要求1所述的半导体器件，其中，所述电压抽头的所述半导体区邻接所述半导体本体的表面。
14.根据权利要求1所述的半导体器件，其中，所述电压抽头被配置为在所述半导体本体内的比所述第二场效应结构的本体区的底侧深的位置分接电压。
15.根据权利要求1所述的半导体器件，其中，所述第一场效应结构的第一栅电极和所述第二场效应结构的第二栅电极是布置在所述半导体本体的表面上方的平面栅电极。
16.根据权利要求1所述的半导体器件，其中，所述第一场效应结构的第一栅电极和所述第二场效应结构的第二栅电极布置在延伸到所述半导体本体中的沟槽内。
17.根据权利要求1所述的半导体器件，其中，所述电压抽头电耦接至所述反相器结构的输入端，并且所述第一场效应结构的第一栅电极电耦接至所述反相器结构的输出端。
18.根据权利要求1所述的半导体器件，其中，所述第一场效应结构的所述第一栅电极和所述第二场效应结构的第二栅电极电断开。
19.根据权利要求1所述的半导体器件，其中，所述电压抽头的所述半导体区是耗尽晶体管的源区，所述耗尽晶体管包括：
漏区；
沟道区，布置在所述源区和所述漏区之间，其中，所述源区、所述漏区和所述沟道区是所述第一导电类型；
栅电极，布置为与所述沟道区相邻，并且通过栅极电介质与所述沟道区介质绝缘；以及
第二导电类型的第一放电区布置为与所述栅极电介质相邻，并电耦接至基准电势的终端。
20.一种半导体器件，包括：
源极金属化物；
半导体本体，包括：第一场效应结构，包括电耦接至所述源极金属化物的第一导电类型的源区；以及第二场效应结构，包括电耦接至所述源极金属化物的所述第一导电类型的源区；以及
其中，所述第一场效应结构的第一栅电极电耦接至第一栅极驱动器电路，并且所述第二场效应结构的第二栅电极电耦接至不同于所述第一栅极驱动器电路的第二栅极驱动器电路；以及
其中，所述第一场效应结构和所述第二场效应结构共用公共漏极。
21.根据权利要求20所述的半导体器件，其中，所述第一场效应结构的源区和所述第二场效应结构的源区短路。
22.根据权利要求20所述的半导体器件，进一步包括第一多个所述第一场效应结构和第二多个所述第二场效应结构的单元阵列，其中，所述第二多个大于所述第一多个，并且其中，所述单元阵列的5%至60%的单元包括所述第一场效应结构和所述第二场效应结构，并且所述单元阵列的其余单元包括所述第一场效应结构，但是不包括所述第二场效应结构。
23.根据权利要求20所述的半导体器件，其中，所述第一栅极驱动器电路被配置为用信号驱动所述第一栅电极，所述信号被配置为在所述第一场效应结构的本体二极管在导通模式下时接通所述第一场效应结构并且在所述第一场效应结构的所述本体二极管在非导通模式下时断开所述第一场效应结构。
24.一种集成电路，包括：
半桥电路，包括：
源极金属化物；
半导体本体，包括：第一场效应结构，包括电耦接至所述源极金属化物的第一导电类型的源区；以及第二场效应结构，包括电耦接至所述源极金属化物的所述第一导电类型的源区；
电压抽头，包括在所述半导体本体内的半导体区，通过中间反相器结构电耦接至所述第一场效应结构的第一栅电极。
25.一种集成电路，包括：
半桥电路，包括
源极金属化物；
半导体本体，包括：第一场效应结构，包括电耦接至所述源极金属化物的第一导电类型的源区；以及第二场效应结构，包括电耦接至所述源极金属化物的所述第一导电类型的源区；以及
其中，所述第一场效应结构的第一栅电极电耦接至第一栅极驱动器电路，并且所述的第二场效应结构的第二栅电极电耦接至不同于所述第一栅极驱动器电路的第二栅极驱动器电路；并且
其中，所述第一场效应结构和所述第二场效应结构共用公共漏极。
CN201210151465.8A 2011-05-27 2012-05-15 半导体器件及包括该半导体器件的集成电路 Active CN102800702B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/117,908 US8482029B2 (en) 2011-05-27 2011-05-27 Semiconductor device and integrated circuit including the semiconductor device
US13/117,908 2011-05-27

Publications (2)

Publication Number Publication Date
CN102800702A true CN102800702A (zh) 2012-11-28
CN102800702B CN102800702B (zh) 2015-03-25

Family

ID=47140557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210151465.8A Active CN102800702B (zh) 2011-05-27 2012-05-15 半导体器件及包括该半导体器件的集成电路

Country Status (3)

Country Link
US (2) US8482029B2 (zh)
CN (1) CN102800702B (zh)
DE (1) DE102012104503B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104009072A (zh) * 2013-02-25 2014-08-27 中国科学院微电子研究所 一种绝缘栅双极型晶体管及其制作方法
CN105609487A (zh) * 2014-11-17 2016-05-25 英飞凌科技股份有限公司 半导体器件和绝缘栅双极晶体管
CN109599432A (zh) * 2014-12-17 2019-04-09 英飞凌科技股份有限公司 半导体器件
CN116388742A (zh) * 2023-06-02 2023-07-04 东莞市长工微电子有限公司 功率半导体器件栅极驱动电路及驱动方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140347135A1 (en) * 2013-05-23 2014-11-27 Nxp B.V. Bipolar transistors with control of electric field
DE102015106707A1 (de) * 2015-04-30 2016-11-03 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102015110484B4 (de) * 2015-06-30 2023-09-28 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
JP6648489B2 (ja) * 2015-10-30 2020-02-14 セイコーエプソン株式会社 バッファー回路、半導体集積回路装置、発振器、電子機器及び基地局
US9773777B2 (en) * 2016-01-08 2017-09-26 Texas Instruments Incorporated Low dynamic resistance low capacitance diodes
US10930730B2 (en) 2017-07-18 2021-02-23 Qualcomm Incorporated Enhanced active and passive devices for radio frequency (RF) process and design technology
US10720517B2 (en) * 2017-10-17 2020-07-21 University Of Zagreb Faculty Of Electrical Engineering And Computing Horizontal current bipolar transistor with floating field regions
CN109801957B (zh) * 2018-12-05 2022-04-26 中国科学院微电子研究所 一种超结器件结构、器件及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449040A (zh) * 2001-03-28 2003-10-15 精工电子有限公司 半导体集成电路器件及其制造方法
US20040094819A1 (en) * 2001-06-11 2004-05-20 Wataru Saitoh Power semiconductor device having RESURF layer
US20060091465A1 (en) * 2004-10-29 2006-05-04 Shiao-Shien Chen Layout of semiconductor device with substrate-triggered esd protection
US20100148718A1 (en) * 2005-07-25 2010-06-17 Matsushita Electric Industrial Co., Ltd. Semiconductor element and electrical apparatus

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3821566A (en) * 1972-03-10 1974-06-28 Westinghouse Electric Corp Method and apparatus for electronically recovering metal nitride oxide semiconductor devices exposed to radiation
US3712995A (en) * 1972-03-27 1973-01-23 Rca Corp Input transient protection for complementary insulated gate field effect transistor integrated circuit device
GB1549130A (en) * 1977-06-01 1979-08-01 Hughes Microelectronics Ltd Cm Monolithic integrated circuit
US4757363A (en) * 1984-09-14 1988-07-12 Harris Corporation ESD protection network for IGFET circuits with SCR prevention guard rings
US4890146A (en) * 1987-12-16 1989-12-26 Siliconix Incorporated High voltage level shift semiconductor device
JP2752184B2 (ja) * 1989-09-11 1998-05-18 株式会社東芝 電力用半導体装置
US5036215A (en) * 1990-01-29 1991-07-30 International Business Machines Corporation Pass gate multiplexer receiver circuit
JP2602974B2 (ja) * 1990-02-27 1997-04-23 株式会社東芝 Ｃｍｏｓ半導体集積回路装置
US5128563A (en) * 1990-11-28 1992-07-07 Micron Technology, Inc. CMOS bootstrapped output driver method and circuit
JP2570022B2 (ja) * 1991-09-20 1997-01-08 株式会社日立製作所 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
US5510641A (en) * 1992-06-01 1996-04-23 University Of Washington Majority carrier power diode
US5285369A (en) 1992-09-01 1994-02-08 Power Integrations, Inc. Switched mode power supply integrated circuit with start-up self-biasing
EP0643424A1 (en) * 1993-09-14 1995-03-15 Kabushiki Kaisha Toshiba Reverse conducting gate turn off thyristor
US5723882A (en) * 1994-03-10 1998-03-03 Nippondenso Co., Ltd. Insulated gate field effect transistor having guard ring regions
US5500548A (en) * 1995-01-05 1996-03-19 Texas Instruments Incorporated Non-epitaxial CMOS structures and processors
KR100240872B1 (ko) * 1997-02-17 2000-01-15 윤종용 정전기 방전 보호 회로 및 그것을 구비하는 집적 회로
JP4156717B2 (ja) * 1998-01-13 2008-09-24 三菱電機株式会社 半導体装置
JP4024990B2 (ja) * 2000-04-28 2007-12-19 株式会社ルネサステクノロジ 半導体装置
US6998678B2 (en) * 2001-05-17 2006-02-14 Infineon Technologies Ag Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode
DE10217610B4 (de) * 2002-04-19 2005-11-03 Infineon Technologies Ag Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
JP3931138B2 (ja) * 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
US7009228B1 (en) * 2003-03-04 2006-03-07 Lovoltech, Incorporated Guard ring structure and method for fabricating same
US7102867B2 (en) * 2003-06-30 2006-09-05 International Business Machines Corporation Method, apparatus and circuit for latchup suppression in a gate-array ASIC environment
US20050045952A1 (en) * 2003-08-27 2005-03-03 International Business Machines Corporation Pfet-based esd protection strategy for improved external latch-up robustness
JP2005354031A (ja) * 2004-05-13 2005-12-22 Mitsubishi Electric Corp 半導体装置
US7820511B2 (en) * 2004-07-08 2010-10-26 Semisouth Laboratories, Inc. Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making
JP2006202931A (ja) * 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
US7262402B2 (en) * 2005-02-14 2007-08-28 Ecole Polytechnique Federal De Lausanne Integrated imager circuit comprising a monolithic array of single photon avalanche diodes
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
CN101233616B (zh) * 2005-07-26 2010-04-14 松下电器产业株式会社 半导体元件和电气设备
DE102005047055A1 (de) * 2005-09-30 2007-04-05 Infineon Technologies Austria Ag Ansteuerschaltung mit einem Transformator für ein Halbleiterschaltelement
US7928470B2 (en) * 2005-11-25 2011-04-19 Denso Corporation Semiconductor device having super junction MOS transistor and method for manufacturing the same
US20070194403A1 (en) * 2006-02-23 2007-08-23 International Business Machines Corporation Methods for fabricating semiconductor device structures with reduced susceptibility to latch-up and semiconductor device structures formed by the methods
JP5157201B2 (ja) * 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
US7671636B2 (en) * 2006-03-22 2010-03-02 Denso Corporation Switching circuit and driving circuit for transistor
US7855862B1 (en) * 2006-03-28 2010-12-21 Cypress Semiconductor Corporation Electrostatic discharge (ESD) circuit and method that includes P-channel device in signal path
US8154073B2 (en) * 2006-07-14 2012-04-10 Denso Corporation Semiconductor device
DE102007004091B4 (de) 2007-01-26 2014-08-14 Infineon Technologies Austria Ag Bauelementanordnung mit einem eine Driftsteuerzone aufweisenden Leistungshalbleiterbauelement
DE102008045410B4 (de) * 2007-09-05 2019-07-11 Denso Corporation Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
US20090212843A1 (en) * 2008-02-25 2009-08-27 Infineon Technologies Ag Semiconductor device arrangement and method
US8022474B2 (en) * 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
US8203181B2 (en) 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
GB0820042D0 (en) * 2008-10-31 2008-12-10 Cambridge Silicon Radio Ltd Electrostatic discharge protection
JP2010118548A (ja) * 2008-11-13 2010-05-27 Mitsubishi Electric Corp 半導体装置
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP2011044508A (ja) * 2009-08-19 2011-03-03 Toshiba Corp 電力用半導体装置
US8410600B2 (en) * 2009-10-02 2013-04-02 Arkansas Power Electronics International, Inc. Semiconductor device with protecting film and method of fabricating the semiconductor device with protecting film
US20110234829A1 (en) 2009-10-06 2011-09-29 Nikhil Gagvani Methods, systems and apparatus to configure an imaging device
US8627253B2 (en) * 2010-04-23 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for substrate noise analysis
JP5794777B2 (ja) * 2010-12-22 2015-10-14 三菱電機株式会社 半導体装置
JP5816570B2 (ja) * 2011-05-27 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449040A (zh) * 2001-03-28 2003-10-15 精工电子有限公司 半导体集成电路器件及其制造方法
US20040094819A1 (en) * 2001-06-11 2004-05-20 Wataru Saitoh Power semiconductor device having RESURF layer
US20060091465A1 (en) * 2004-10-29 2006-05-04 Shiao-Shien Chen Layout of semiconductor device with substrate-triggered esd protection
US20100148718A1 (en) * 2005-07-25 2010-06-17 Matsushita Electric Industrial Co., Ltd. Semiconductor element and electrical apparatus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104009072A (zh) * 2013-02-25 2014-08-27 中国科学院微电子研究所 一种绝缘栅双极型晶体管及其制作方法
CN105609487A (zh) * 2014-11-17 2016-05-25 英飞凌科技股份有限公司 半导体器件和绝缘栅双极晶体管
CN105609487B (zh) * 2014-11-17 2018-10-16 英飞凌科技股份有限公司 半导体器件和绝缘栅双极晶体管
CN109599432A (zh) * 2014-12-17 2019-04-09 英飞凌科技股份有限公司 半导体器件
CN109599432B (zh) * 2014-12-17 2022-04-19 英飞凌科技股份有限公司 半导体器件
US11410989B2 (en) 2014-12-17 2022-08-09 Infineon Technologies Ag Semiconductor device having overload current carrying capability
US11721689B2 (en) 2014-12-17 2023-08-08 Infineon Technologies Ag Semiconductor device having a semiconductor channel region and a semiconductor auxiliary region
CN116388742A (zh) * 2023-06-02 2023-07-04 东莞市长工微电子有限公司 功率半导体器件栅极驱动电路及驱动方法
CN116388742B (zh) * 2023-06-02 2023-08-29 东莞市长工微电子有限公司 功率半导体器件栅极驱动电路及驱动方法

Also Published As

Publication number Publication date
US20130264651A1 (en) 2013-10-10
DE102012104503A1 (de) 2012-11-29
US8482029B2 (en) 2013-07-09
DE102012104503B4 (de) 2016-04-14
CN102800702B (zh) 2015-03-25
US20120299053A1 (en) 2012-11-29
US8901661B2 (en) 2014-12-02

Similar Documents

Publication Publication Date Title
CN102800702B (zh) 半导体器件及包括该半导体器件的集成电路
US9490250B2 (en) Half-bridge circuit with a low-side transistor and a level shifter transistor integrated in a common semiconductor body
JP2002305207A (ja) 薄膜ｓｏｉ技術でのラテラル半導体構成要素
US7701006B2 (en) Method of producing a low-voltage power supply in a power integrated circuit
US10290726B2 (en) Lateral insulated gate bipolar transistor
US20100078694A1 (en) Semiconductor component having a drift zone and a drift control zone
US6111289A (en) Semiconductor device
US9893175B2 (en) Integrated circuit with a power transistor and a driver circuit integrated in a common semiconductor body
KR101232589B1 (ko) 고전압 작동 전계 효과 트랜지스터, 및 그것을 위한 바이어스 회로 및 고전압 회로
US11948937B2 (en) Semiconductor integrated circuit with edge structure to decrease leakage current
US9318483B2 (en) Reverse blocking transistor device
US8519451B2 (en) Semiconductor device
WO2000019540A1 (en) Bi-directional semiconductor switch, and switch circuit for battery-powered equipment
US9484410B2 (en) Lateral MOS power transistor having front side drain electrode and back side source electrode
CN105720095A (zh) 半导体器件
JP2018182307A (ja) 半導体装置及びその充電システム
US8860132B2 (en) Semiconductor device arrangement comprising a semiconductor device with a drift region and a drift control region
JP3376294B2 (ja) 半導体装置
US11574997B1 (en) Semiconductor structure and operation circuit
TWI500166B (zh) Ｐｍｏｓ電晶體與蕭特基二極體之整合元件，及使用該整合元件之充電開關電路
JP2008300590A (ja) 双方向横形絶縁ゲート型バイポーラトランジスタ
CN115692468A (zh) 一种soi功率半导体器件
Matsumoto et al. A novel high-frequency power MOSFET with quasi-SOI structure
AU2010226940B1 (en) Auto switch MOS-FET

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant