CN105609487B - 半导体器件和绝缘栅双极晶体管 - Google Patents

半导体器件和绝缘栅双极晶体管 Download PDF

Info

Publication number
CN105609487B
CN105609487B CN201510787726.9A CN201510787726A CN105609487B CN 105609487 B CN105609487 B CN 105609487B CN 201510787726 A CN201510787726 A CN 201510787726A CN 105609487 B CN105609487 B CN 105609487B
Authority
CN
China
Prior art keywords
semiconductor devices
devices according
electrode
transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510787726.9A
Other languages
English (en)
Other versions
CN105609487A (zh
Inventor
A.里格勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105609487A publication Critical patent/CN105609487A/zh
Application granted granted Critical
Publication of CN105609487B publication Critical patent/CN105609487B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体器件和绝缘栅双极晶体管。半导体器件（500）的晶体管单元区域（610）包括电连接到第一负载电极（310）的晶体管单元（TC）。闲置区域（630）包括电连接到所述晶体管单元（TC）的栅极电极（150）的栅极布线结构（330）。夹在所述晶体管单元区域（610）和所述闲置区域（630）之间的过渡区域（620）包括电连接到感测电极（340）的至少一个传感器单元（SC）。所述传感器单元（SC）在所述晶体管单元（TC）的接通状态期间传递单极电流。

Description

半导体器件和绝缘栅双极晶体管
技术领域
本发明涉及半导体器件和绝缘栅双极晶体管。
背景技术
用于功率应用的半导体开关器件包括具有并联电布置的多个晶体管单元的晶体管单元阵列。晶体管单元控制功率应用的负载路径中的负载电流。集成在单元阵列中的感测晶体管单元感测通过感测路径的电流。可以共同地控制晶体管和感测单元。基于感测和负载路径中的电压差，过流检测电路可以估计流过晶体管单元的电流并且可以在所估计的负载电流超过预定义阈值时关闭半导体开关器件。
以器件性能的低损耗和低复杂度来精确地检测负载电流是所期望的。
发明内容
目的利用独立权利要求的主题来实现。从属权利要求与进一步实施例相关。
根据实施例，一种半导体器件包括具有晶体管单元的晶体管单元区域，其中，所述晶体管单元电连接到第一负载电极。闲置区域包括电连接到所述晶体管单元的栅极电极的栅极布线结构。夹在所述晶体管单元区域和所述闲置区域之间的过渡区域包括电连接到感测电极的传感器单元。所述传感器单元在所述晶体管单元的接通状态期间传递单极电流。
根据实施例，一种绝缘栅双极晶体管包括具有晶体管单元的晶体管单元区域，其中，所述晶体管单元电连接到第一负载电极。闲置区域包括电连接到所述晶体管单元的栅极电极的栅极布线结构。夹在所述晶体管单元区域和所述闲置区域之间的过渡区域包括电连接到感测电极的传感器单元。所述传感器单元在所述晶体管单元的接通状态期间传递单极电流。
本领域技术人员在阅读下文详细描述后并且在查看附图时将意识到额外的特征和优点。
附图说明
附图被包含以提供对本发明的进一步理解并且被并入到本说明书中并且构成本说明书的一部分。附图图示了本发明的实施例并与描述一起用于解释本发明的原理。将容易认识到本发明的其他实施例和预期的优点，因为它们通过参考下面详细描述变得更好理解。
图1A是根据实施例的涉及感测单元的半导体器件的部分的示意性垂直横截面视图，其中，横截面贯穿感测单元。
图1B是与图1A的横截面平行的图1A的半导体器件部分的示意性垂直横截面视图，其中，横截面贯穿清除（purge）单元。
图1C是图1A、1C的半导体器件部分的示意性平面视图。
图1D是图1A、1C和1D的半导体器件的功率部分的示意性电路图。
图2A是示出了通过感测单元的单极电流和通过晶体管单元的双极负载电流之间的关联用于图示实施例的效应的示意图。
图2B是根据实施例的涉及将感测单元与负载电极连接的结合线的半导体器件的示意性平面视图。
图3A是根据实施例的涉及具有条状单元台面的晶体管单元的半导体器件的部分的示意性垂直横截面视图。
图3B是图3A的半导体器件部分的示意性平面视图。
图4A是根据实施例的涉及具有点状有源单元台面的晶体管单元的半导体器件的部分的示意性垂直横截面视图。
图4B是图4A的半导体器件部分的示意性平面视图。
图5是根据进一步实施例的具有感测单元的半导体器件的示意性布局。
具体实施方式
在下面的详细描述中，参考附图，附图形成描述的一部分，并且在附图中通过图示的方式示出其中可以实施本发明的特定实施例。要理解的是，在不脱离本发明的范围情况下，可以利用其他实施例并且可以做出结构的或其他的改变。例如，针对一个实施例图示或描述的特征能够用在其他实施例上或与其他实施例结合使用以产生又进一步的实施例。旨在本发明包含这样的修改和变化。示例使用特定语言来描述，这不应该被解释为限制所附权利要求的范围。附图不是成比例的并且仅为了说明性目的。如果不是另外声明，则相应地在不同的附图中通过相同参考标记指定对应的元件。
术语“具有”、“含有”、“包含”、“包括”等是开放式的，并且术语指示陈述的结构、元件或特征的存在，但不排除额外的元件或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另行清楚指示。
术语“电连接”描述了电连接元件之间的永久低欧姆连接，例如在有关元件之间的直接接触或经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包括可以在电耦合元件之间提供一个或多个适配用于信号传输的（一个或多个）中间元件，例如电阻器或可控制以在第一状态暂时提供低欧姆连接和在第二状态暂时提供高欧姆电去耦的元件。
图1A至1D涉及包括双极器件（例如IGBT（绝缘栅双极晶体管），例如PT-IGBT（穿通IGBT）、NPT-IGBT（非穿通IGBT）、RC-IGBT（反向导通IGBT））的半导体器件500或集成IGBT和一个或多个进一步逻辑或模拟电路（例如，栅极驱动器电路和/或过流保护电路）的半导体器件。
半导体器件500基于晶体半导体材料例如硅（Si）、碳化硅（SiC）、锗（Ge）、硅锗（SiGe）、氮化镓（GaN）、砷化镓（GaAs）或任何其他AIIIBV半导体的半导体主体100。在正面，半导体主体100具有第一表面101，所述第一表面101是平面的或所述第一表面由共面表面区段跨越。第一表面101和在相反背面并且与第一表面101平行的平面第二表面102之间的最小距离定义半导体器件500的电压阻断能力。例如，针对大约1200 V的阻断电压指定的IGBT的半导体主体100可以具有在90 µm和110 µm之间的厚度。与较高阻断能力相关的实施例可以基于具有几百µm的厚度的半导体主体100。
在与横截面平面垂直的平面中，半导体主体100可以具有带有在几毫米的范围内的边缘长度的近似矩形形状。第一表面101的法线定义垂直方向并且与垂直方向正交的方向是水平方向。
半导体主体100包括第一导电类型的漂移结构120，其中，漂移结构120的主部分形成漂移区121。在漂移区121中，掺杂剂浓度至少在其垂直延伸的部分中可以随着到第一表面101的距离增加而逐渐或步进地增加或减少。根据其他实施例，掺杂剂浓度在完整漂移区121中可以是近似均匀的。漂移区121中的平均掺杂剂浓度可以在1E12 cm-3与1E15 cm-3之间，例如在从5E12 cm-3到5E13 cm-3的范围内。
半导体主体100进一步包括在漂移结构120和第二表面102之间的集电极结构130。集电极结构130可以是第二导电类型的邻接层，所述第二导电类型与第一导电类型相反。根据与RC-IGBT相关的实施例，集电极结构130可以包括两种导电类型的区。集电极结构130中的掺杂剂浓度是足够高的以确保毗邻第二表面102的金属结构的低欧姆接触。例如，集电极结构130中的沿着第二表面102的最大掺杂剂浓度可以是至少1E18 cm-3，例如至少5E19 cm-3。
半导体主体100的晶体管单元区域610包括晶体管单元TC，例如IGFET（绝缘栅场效应晶体管）单元。晶体管单元TC可以是包括沿着第一表面101形成在半导体主体100外部的平面栅极结构的垂直晶体管单元。
图1A的半导体器件500基于具有从第一表面101延伸到半导体主体100中的沟槽栅极结构150的垂直晶体管单元TC。
栅极结构150包括导电栅极电极155和将栅极电极155与半导体主体100分开的栅极电介质151。栅极电极155可以是均质结构或可以具有包括一个或多个含金属层的分层结构。根据实施例，栅极电极155可以包括重掺杂多晶硅层或由重掺杂多晶硅层构成。
栅极电介质151可以具有均匀厚度并且可以包括下述各项或由下述各项构成：半导体氧化物，例如热生长或沉积的氧化硅，半导体氮化物，例如沉积或热生长的氮化硅，或半导体氮氧化物，例如氮氧化硅。
晶体管单元TC的半导电部分被形成在毗邻至少一个栅极结构150的有源单元台面170a中。有源台面170a包括第一导电类型的源区110和第二导电类型的主体区115，其中，主体区115将源区110与漂移结构120分开并且与漂移结构120形成第一pn结pn1和与源区110形成第二pn结pn2。
包括层间电介质210的层状结构将电极结构310、330、340与半导体主体100分开。通过示例的方式，层间电介质210可以包括来自氧化硅、氮化硅、氮氧化硅、掺杂或未掺杂的硅酸盐的玻璃（例如BSG（硼硅酸盐玻璃）、PSG（磷硅酸盐玻璃）或BPSG（硼磷硅酸盐玻璃））的一个或多个电介质层。层状结构可以包括进一步层，例如栅极电极的部分。
在晶体管单元区域610中，延伸通过层间电介质210的接触结构315将第一负载电极310与晶体管单元TC的源区110和主体区115电连接，其中，重掺杂主体接触区115x可以在主体区115和接触结构315之间形成低欧姆接触。第一负载电极310可以形成或可以电耦合或连接到发射极端子E。直接毗邻第二表面102和集电极层130的第二负载电极310可以形成或可以电耦合或连接到集电极端子C。
在半导体器件500的闲置区域630中，电连接到晶体管单元TC的栅极电极155的栅极布线结构330被布置在半导体主体100的正面和外部。至少包括层间电介质210的层状结构可以将栅极布线结构330与半导体主体100分开。栅极布线结构330可以形成或可以电耦合或连接到栅极端子G或电耦合或连接到集成在半导体器件500中的内部栅极驱动器电路的输出。
栅极布线结构330可以包括栅极焊盘、栅极指状物和栅极延伸部中的至少一个，其中，栅极焊盘是适合作为针对结合线或另一芯片到引线框架或芯片到芯片连接（如焊接夹）的着陆（landing）焊盘的金属焊盘。栅极延伸部是沿着晶体管单元区域610的至少一个边缘延伸的导电线，其中，所述导电线可以是由重掺杂半导体材料构成或包括重掺杂半导体材料的金属线或连接线。栅极指状物是将晶体管单元区域610划分成单独的晶体管单元域的导电线，其中，所述导电线可以是由重掺杂半导体材料构成或包括重掺杂半导体材料的金属线或连接线。
夹在闲置区域630和晶体管单元区域610之间的过渡区域620包括如图1A中图示的至少一个感测单元SC。根据实施例，过渡区域620仅仅包括感测单元SC。根据其他实施例，除了一个或多个感测单元SC以外，过渡区域620可以包括如图1B中图示的清除单元PC。
感测单元SC包括主体区115的导电类型的清除区117。清除区117至少沿着晶体管单元区域610的一个边缘形成并且可以直接毗邻晶体管单元区域610的最外面的晶体管单元TC的栅极结构150。过渡区域620中的清除区117的垂直延伸可以对应于有源单元台面170a中的主体区115的垂直延伸或对应于从第一表面101延伸到半导体主体100中的相同导电类型的其他掺杂区的垂直延伸。
延伸通过层间电介质210的进一步接触结构317将感测电极340与过渡区域620中的感测单元SC的清除区117电连接，其中，重掺杂清除接触区117x可以在清除区117和进一步接触结构317之间形成低欧姆接触。感测电极340可以形成感测端子SNS、内部感测负载和/或集成在半导体器件500中的内部感测电路，或者可以与感测端子SNS、与内部感测负载和/或与集成在半导体器件500中的内部感测电路电耦合或连接。
根据实施例，外部感测负载或分路电连接到感测端子SNS，并且外部感测电路感测跨外部感测负载的电压降。外部感测电路可以输出指示半导体器件500的过流或过载条件的信号或可以直接关闭施加到栅极端子G的信号。
清除单元PC与感测单元SC不同，在于清除单元PC的清除区117不直接电连接到感测电极340而是到第一负载电极310。
对清除和感测单元PC、SC的效应的下面描述涉及具有p型主体区115的n沟道IGBT。如以下概述的类似考虑适用于主体区115是p型的实施例。
当施加到栅极布线结构330的电压超过预设阈值电压时，主体区115中的电子累积在直接毗邻栅极电介质151的沟道部分中。累积的电子在源区110和漂移结构120之间形成反向沟道。经过反向沟道到漂移结构120中的电子作为由p型主体区115、n型漂移结构120和p型集电极层130形成的双极晶体管结构的基电流是有效的，使得涉及两种类型的载流子（即，电子和空穴）的双极电流在第一负载电极310和第二负载电极320之间流动并且打开半导体器件500。两种类型的电荷载流子充斥（flood）漂移结构并且具有高载流子密度的电荷载流子等离子体积聚在半导体主体100中。
在接通状态期间，清除单元PC从半导体主体100排出空穴。以这种方式，清除单元PC在闲置和过渡区域630、620中将空穴密度保持低的同时贡献于总接通状态电流。
当半导体器件关闭时，通过将电荷载流子通过负载电极310、320排出来去除电荷载流子等离子体。在断开状态期间越少的电荷载流子必须被去除，半导体器件500的开关损耗就越低。因为仍在接通状态期间清除单元PC排出原本可能在IGBT 501的接通状态中充斥闲置区域630而没有贡献于低接通状态电阻RDSon的这样的空穴，所以只有少数电荷载流子必须从闲置区域630被去除。以这种方式，清除单元PC显著地减少半导体器件500的开关损耗。
布置在过渡区域620中并且与清除单元PC不同仅仅在于感测单元SC电连接到其中清除单元PC电连接到第一负载电极310的感测电极340的感测单元SC可以用于感测与负载电流成比例的空穴电流，而不损失针对有源晶体管单元TC的有用面积。感测单元SC进一步贡献于在闲置区域630中将电荷载流子等离子体保持低的。感测单元的形成要求现有过程流中的只有少数且低临界的修改。
如在图1C中图示的那样，取向到栅极布线结构330的第一负载电极310的边缘可以具有一个或多个凹口，在所述一个或多个凹口中可以形成一个或多个感测电极340。感测电极340可以形成半导体器件500的感测端子SNS或者可以电耦合或连接到感测端子SNS或集成感测电路的输入。例如，结合线可以将感测电极340与感测端子电连接。根据另一实施例，在电极310、330、340的平面中或在另一布线层中的导体线可以将感测电极340与感测端子SNS或与集成感测电路电连接。
图1D示出了在集电极端子C和感测端子SNS和/或集成感测电路510之间电连接的感测单元SC，该集成感测电路510可以包括用于感测通过感测单元SC的电荷载流子流动的定义的感测电阻器。集成感测电路可以输出控制电连接到栅极布线结构330的栅极驱动器的控制信号。如果集成感测电路指示感测电流超过预定阈值，则控制信号可以关闭栅极驱动器。
在图2A中，线701根据栅极到发射极电压VGE来绘制通过n沟道IGBT的晶体管单元TC的负载电流ITC。线702分别根据栅极电压VGE来绘制通过感测单元SC的对应单极电荷载流子流动ISC。
晶体管单元TC在栅极电压VGE超过第一阈值电压Vth1时打开，在第一阈值电压Vth1处通过晶体管单元TC的主体区的反向沟道被形成。单极电子电流流到半导体主体100中，并且最初空穴通过仅仅能够传递空穴电流的感测单元SC是不可检测的。当栅极电压VGE超过第二阈值电压Vth2时，空穴注入开始并且感测单元SC开始检测空穴电流。因为在得到的电荷载流子等离子体中，电子的数量与空穴的数量相对应，所以能够基于通过感测单元SC检测到的空穴电流ISC来估计通过晶体管单元TC的负载电流ITC。
在图2B中，在电极310、330、340的平面中或在另一布线层中的导体线可以将感测电极340与感测焊盘390电连接，并且结合线391将感测焊盘390与第一负载电极310电连接。具有和没有感测单元的半导体器件能够使用直到布线结合的相同的过程来制造。
图3A到3B涉及具有晶体管单元区域中的条状栅极结构150的半导体器件500，其中，在栅极结构150之间的条状单元台面170可以包括包含源区110的有源单元台面170a和没有源区110的无源单元台面170b。有源和无源单元台面170a、170b可以沿着单元台面170的纵向延伸交替或者可以沿着与单元台面170的纵向延伸正交的水平方向交替，或者两者。
另外，晶体管单元区域610可以包括在相邻栅极结构150之间从第一表面101延伸到半导体主体100中的沟槽场电极结构160。场电极结构160可以包括导电场电极165和将场电极165与半导体主体100绝缘的场电介质161。场电极165的材料和配置可以与栅极电极155的材料和配置相同，并且场电介质161的材料和配置可以与栅极电极151的材料和配置相同。场电极165可以与第一负载电极310或与半导体器件500中的另一结构电连接。
直接毗邻栅极结构150的有源单元台面170a形成晶体管单元TC。没有任何源区110或具有源区而没有到第一负载电极310的低欧姆连接的无源单元台面170b形成闲置单元IC。在闲置单元IC中，在第一表面101和相应第一pn结pn1之间的主体区115的垂直延伸可以与有源单元台面170a中的第一pn结pn1和第一表面101之间的距离相对应。
根据其他实施例，闲置单元IC中的主体区115的垂直延伸可以大于有源单元台面170a中的第一pn结pn1和第一表面101之间的距离。例如，无源单元台面170b中的主体区115的垂直延伸可以近似等于栅极结构150的垂直延伸。
对于RC-IGBT，闲置单元IC的主体区115可以电连接到第一负载电极310。非反向导通IGBT中的闲置单元IC的主体区115可以是浮动主体区。
在漂移区121和集电极结构130之间的漂移结构120的进一步部分可以形成场阻止层128或缓冲层，其中，场阻止层128中的平均净掺杂剂浓度是漂移区121中的平均净掺杂剂浓度的至少五倍。
为了进一步细节，参考图1A到1D的描述。
图3B示出了包括延伸到第一负载电极310的毗邻边缘中的凹口中的凹痕部分341的梳状感测电极340。梳状感测电极340进一步包括连接凹痕部分341的连接部分342。梳状感测电极240允许栅极布线结构330的金属化平面中的多个感测单元SC和第一负载电极310连接。
图4A到4B涉及具有包括从第一表面101延伸到半导体主体100中的环状沟槽部分150a以及沿着第一表面101延伸到半导体主体100外面的连接部分150b的栅极结构150的半导体器件500。
包括主体区115和源区110的点状有源单元台面170a被形成在环状沟槽部分150a内。没有源区110的网格状无源单元台面170b被形成在环状沟槽部分150a外面。无源单元台面170b中的主体区115可以浮动并且可以具有超过有源单元台面170a中的第一pn结pn1和第一表面101之间的距离的垂直延伸。例如，无源单元台面170b中的主体区115的垂直延伸可以等于或大于环状沟槽部分150a的垂直延伸。
过渡区域620中的清除区117的垂直延伸可以对应于无源单元台面170b中的主体区115的垂直延伸或对应于有源单元台面170a中的主体区115的垂直延伸。
栅极结构150的连接部分150b可以通过过渡区域620延伸到闲置区域630中。栅极接触313可以通过层间电介质210延伸到连接部分150b或延伸到连接部分150b中，所述层间电介质210将电极结构310、330、340与栅极结构150的连接部分150b分开。
图5示出了具有包括处于半导体主体100的中心的栅极焊盘330b和将第一负载电极310分离成若干分开的区段的栅极指状物330a的栅极布线结构330的半导体器件500。感测电极340可以包括沿着栅极布线结构330的边缘的条连接340a，例如铝连接线。感测电极340进一步可以包括与条连接340a连接并且毗邻栅极焊盘330b的感测焊盘340b。感测焊盘340b以及栅极焊盘330b可以是用于结合线的着陆焊盘。根据其他实施例，栅极和感测焊盘330b、340b 中的至少一个被布置成靠近半导体主体100的侧面表面103。
尽管在本文中已图示和描述特定实施例，但是本领域普通技术人员将认识到的是，在没有脱离本发明的范围的情况下，多种的替代和/或等价的实施方式可以代替所示出和所描述的特定实施例。本申请旨在覆盖在本文中讨论的特定实施例的任何适配或变化。因此，旨在本发明可以仅仅受权利要求及其等价物限制。

Claims (17)

1.一种半导体器件，包括：
晶体管单元区域（610），包括电连接到第一负载电极（310）的晶体管单元（TC）；
闲置区域（630），包括电连接到所述晶体管单元（TC）的栅极电极（150）的栅极布线结构（330）；以及
过渡区域（620），夹在所述晶体管单元区域（610）和所述闲置区域（630）之间并且包括至少一个传感器单元（SC），所述至少一个传感器单元（SC）电连接到感测电极（340）并且被配置成在所述晶体管单元（TC）的接通状态期间传递单极电流。
2.根据权利要求1所述的半导体器件，其中：
所述过渡区域（620）包括清除单元（PC），所述清除单元（PC）电连接到所述第一负载电极（310）并且被配置成在所述晶体管单元（TC）的接通状态期间传递单极电流。
3.根据权利要求2所述的半导体器件，其中：
所述清除单元（PC）被配置成当所述晶体管单元（TC）处于接通状态中时从漂移结构排出电荷载流子。
4.根据权利要求2或3所述的半导体器件，其中：
所述清除单元（PC）和所述传感器单元（SC）沿着与所述第一负载电极（310）的边缘平行的线来布置。
5.根据权利要求4所述的半导体器件，其中：
所述感测电极（340）包括延伸到所述第一负载电极（310）的边缘的凹口中的凹痕部分（341）和连接所述凹痕部分（341）的连接部分（342）。
6.根据权利要求1至3之一所述的半导体器件，其中：
每个晶体管单元（TC）在半导体主体（100）中包括分别与漂移结构（120）形成第一pn结（pn1）并且与源区（110）形成第二pn结（pn2）的主体区（115）。
7.根据权利要求6所述的半导体器件，其中：
所述传感器单元（SC）在所述半导体主体（100）中包括与所述漂移结构（120）形成进一步第一pn结（pn1）的清除区（117）。
8.根据权利要求6所述的半导体器件，其中：
所述主体区（115）被形成在毗邻从所述半导体主体（100）的第一表面（101）延伸到所述半导体主体（100）中的栅极结构（150）的有源单元台面（170a）中。
9.根据权利要求6所述的半导体器件，其中：
所述半导体主体（100）进一步包括与所述漂移结构（120）形成进一步第一pn结（pn1）的浮动主体区（115）。
10.根据权利要求8所述的半导体器件，进一步包括：
集电极层（130），沿着所述半导体主体（100）的与所述第一表面（101）相反的第二表面（102）被形成，所述集电极层（130）与所述漂移结构（120）形成第三pn结（pn3）。
11.根据权利要求1至3之一所述的半导体器件，进一步包括：
结合线，将所述感测电极（340）和所述第一负载电极（310）电连接。
12.根据权利要求1至3之一所述的半导体器件，其中：
所述感测电极（340）和所述第一负载电极（310）被电分离。
13.根据权利要求1至3之一所述的半导体器件，进一步包括：
感测端子（SNS），电耦合或连接到所述感测电极（340）。
14.根据权利要求1至3之一所述的半导体器件，进一步包括：
感测电路，电耦合到所述感测电极（340）并且被配置成输出指示所述半导体器件（500）的感测电流超过预定阈值的控制信号。
15.根据权利要求1至3之一所述的半导体器件，其中：
所述栅极布线结构（330）包括栅极焊盘（330b）。
16.根据权利要求1至3之一所述的半导体器件，其中：
所述栅极布线结构（330）包括在所述第一负载电极（310）的区段之间延伸的栅极指状物（330a）。
17.一种绝缘栅双极晶体管，包括：
晶体管单元区域（610），包括电连接到第一负载电极（310）的晶体管单元（TC）；
闲置区域（630），包括电连接到所述晶体管单元（TC）的栅极电极（150）的栅极布线结构（330）；以及
过渡区域（620），夹在所述晶体管单元区域（610）和所述闲置区域（630）之间并且包括至少一个传感器单元（SC），所述至少一个传感器单元（SC）电连接到感测电极（340）并且被配置成在所述晶体管单元（TC）的接通状态期间传递单极电流。
CN201510787726.9A 2014-11-17 2015-11-17 半导体器件和绝缘栅双极晶体管 Active CN105609487B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014116773.2 2014-11-17
DE102014116773.2A DE102014116773A1 (de) 2014-11-17 2014-11-17 Halbleitervorrichtung und Bipolartransistor mit isoliertem Gate mit Transistorzellen und Sensorzelle

Publications (2)

Publication Number Publication Date
CN105609487A CN105609487A (zh) 2016-05-25
CN105609487B true CN105609487B (zh) 2018-10-16

Family

ID=55855413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510787726.9A Active CN105609487B (zh) 2014-11-17 2015-11-17 半导体器件和绝缘栅双极晶体管

Country Status (3)

Country Link
US (1) US9741835B2 (zh)
CN (1) CN105609487B (zh)
DE (1) DE102014116773A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10705123B2 (en) 2015-12-18 2020-07-07 Rohm Co., Ltd. SiC semiconductor device with current sensing capability
US10937874B2 (en) * 2016-08-10 2021-03-02 Nissan Motor Co., Ltd. Semiconductor device
DE102017123285A1 (de) * 2017-10-06 2019-04-11 Infineon Technologies Austria Ag Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102019128394A1 (de) * 2019-10-21 2021-04-22 Infineon Technologies Ag Halbleiter-die, halbleitervorrichtung und igbt-modul
EP4213386A1 (en) * 2022-01-13 2023-07-19 Infineon Technologies AG Semiconductor assembly with semiconductor switching device and current sense unit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401982A (en) * 1994-03-03 1995-03-28 Xerox Corporation Reducing leakage current in a thin-film transistor with charge carrier densities that vary in two dimensions
CN102054859A (zh) * 2009-10-29 2011-05-11 英飞凌科技奥地利有限公司 双极型半导体器件和制造方法
CN102468837A (zh) * 2010-11-10 2012-05-23 英飞凌科技股份有限公司 Rc-igbt的导通状态检测
CN102800702A (zh) * 2011-05-27 2012-11-28 英飞凌科技奥地利有限公司 半导体器件及包括该半导体器件的集成电路
CN103367412A (zh) * 2012-04-06 2013-10-23 英飞凌科技股份有限公司 反向导通绝缘栅双极型晶体管
CN103515384A (zh) * 2012-06-21 2014-01-15 英飞凌科技股份有限公司 具有电荷载流子寿命降低设备的半导体器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2715399B2 (ja) * 1990-07-30 1998-02-18 株式会社デンソー 電力用半導体装置
US5453390A (en) * 1992-03-30 1995-09-26 Nippondenso Co., Ltd. Method of producing semiconductor device with current detecting function
US8125002B2 (en) 2007-11-07 2012-02-28 Denso Corporation Semiconductor device and inverter circuit having the same
JP5481030B2 (ja) * 2008-01-30 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
JP5526849B2 (ja) * 2010-02-18 2014-06-18 富士電機株式会社 半導体装置
US9843181B2 (en) * 2013-07-25 2017-12-12 Infineon Technologies Austria Ag Semiconductor device including a control circuit
US9773863B2 (en) * 2014-05-14 2017-09-26 Infineon Technologies Austria Ag VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401982A (en) * 1994-03-03 1995-03-28 Xerox Corporation Reducing leakage current in a thin-film transistor with charge carrier densities that vary in two dimensions
CN102054859A (zh) * 2009-10-29 2011-05-11 英飞凌科技奥地利有限公司 双极型半导体器件和制造方法
CN102468837A (zh) * 2010-11-10 2012-05-23 英飞凌科技股份有限公司 Rc-igbt的导通状态检测
CN102800702A (zh) * 2011-05-27 2012-11-28 英飞凌科技奥地利有限公司 半导体器件及包括该半导体器件的集成电路
CN103367412A (zh) * 2012-04-06 2013-10-23 英飞凌科技股份有限公司 反向导通绝缘栅双极型晶体管
CN103515384A (zh) * 2012-06-21 2014-01-15 英飞凌科技股份有限公司 具有电荷载流子寿命降低设备的半导体器件

Also Published As

Publication number Publication date
CN105609487A (zh) 2016-05-25
DE102014116773A1 (de) 2016-05-19
US9741835B2 (en) 2017-08-22
US20160141403A1 (en) 2016-05-19

Similar Documents

Publication Publication Date Title
CN105609487B (zh) 半导体器件和绝缘栅双极晶体管
CN105720054B (zh) 具有晶体管单元和增强单元的半导体器件
US10192978B2 (en) Semiconductor apparatus
CN107026163B (zh) 半导体器件
CN105097906B (zh) 半导体器件和有形成在半导体台面源区绝缘栅双极晶体管
CN105097907B (zh) 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管
CN103681867B (zh) 具有场电极的晶体管器件
CN107403800A (zh) 具有叉指状背对背mosfet的器件结构
CN103390681A (zh) GaN基光耦合器
CN103187442B (zh) 集成异质结半导体器件和用于生产该半导体器件的方法
CN107086247A (zh) 包括温度传感器的半导体装置及其制造方法和电路
CN101233615A (zh) 半导体元件和电气设备
CN105720102B (zh) 具有场电极的晶体管器件
CN102881679A (zh) 一种集成了温度和电流传感功能的igbt芯片
CN110648982A (zh) 用于产生半导体装置的方法
CN116190374A (zh) 使谐波失真最小化的具有隔离结构布局的esd保护器件
CN104601155B (zh) 开关电路
CN107978640A (zh) 功率半导体器件终止结构
JP7176206B2 (ja) 炭化珪素半導体装置および炭化珪素半導体回路装置
CN106169464A (zh) 包括功率晶体管和电压限制装置的晶体管布置
CN103579223B (zh) 包括二极管的半导体装置和制造半导体装置的方法
CN102544007A (zh) 包括场效应晶体管的集成电路
JP6133373B2 (ja) 活性領域にセンサ電位が与えられた半導体デバイス
JP6759275B2 (ja) ボンドパッド間のゲートフィンガを含むワイドバンドギャップ半導体デバイス
TWI593083B (zh) 在功率半導體中的電流感測器用的半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant