CN103367412A - 反向导通绝缘栅双极型晶体管 - Google Patents

反向导通绝缘栅双极型晶体管 Download PDF

Info

Publication number
CN103367412A
CN103367412A CN2013101145874A CN201310114587A CN103367412A CN 103367412 A CN103367412 A CN 103367412A CN 2013101145874 A CN2013101145874 A CN 2013101145874A CN 201310114587 A CN201310114587 A CN 201310114587A CN 103367412 A CN103367412 A CN 103367412A
Authority
CN
China
Prior art keywords
region
reverse
semiconductor
conducting
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101145874A
Other languages
English (en)
Other versions
CN103367412B (zh
Inventor
F.希尔勒
A.毛德
F.D.普菲尔施
A.菲利波
H-J.舒尔策
D.韦贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103367412A publication Critical patent/CN103367412A/zh
Application granted granted Critical
Publication of CN103367412B publication Critical patent/CN103367412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了反向导通绝缘栅双极型晶体管。一种半导体器件包括布置在半导体本体的第一侧与第二侧之间的第一导电类型的漂移区。所述半导体器件还包括沿着平行于第二侧的第一方向相继布置的第一导电类型的第一区和第二导电类型的第二区。所述半导体器件还包括处于第二侧的、与第一和第二区邻接的电极。所述半导体器件还包括布置在漂移区与第一区之间的第二导电类型的第三区。第三区与第二区并且与第二侧间隔开。

Description

反向导通绝缘栅双极型晶体管
技术领域
本公开涉及半导体领域,尤其涉及半导体器件。
背景技术
反向导通半导体器件,例如反向导通绝缘栅双极型晶体管(RC IGBT),通过使用半导体本体中的相同有源区域而允许在晶体管模式(例如IGBT模式)和二极管模式(例如续流二极管模式)下操作。在反向导通半导体器件的设计期间,必须考虑二极管模式与晶体管模式下的电特性之间的折衷,例如正向特性、鲁棒性和软度之间的折衷。
希望设计包括二极管模式与晶体管模式下的电特性之间的改进折衷的反向导通半导体器件。
发明内容
根据半导体器件的一个实施例,所述半导体器件包括布置在半导体本体的第一侧与第二侧之间的第一导电类型的漂移区。所述半导体器件还包括沿着平行于第二侧的第一方向相继布置的第一导电类型的第一区和第二导电类型的第二区。所述半导体器件还包括处于第二侧的、与第一和第二区邻接的电极。所述半导体器件还包括布置在漂移区与第一区之间的第二导电类型的第三区。第三区与第二区并且与第二侧间隔开。
根据RC IGBT的一个实施例,所述RC IGBT包括布置在半导体本体的发射极侧与集电极侧之间的第一导电类型的漂移区。所述RC IGBT还包括沿着平行于第二侧的第一方向相继布置的第一导电类型的第一发射极区和第二导电类型的第二发射极区。所述RC IGBT还包括处于第二侧的、与第一和第二发射极区邻接的电极。所述RC IGBT还包括布置在漂移区与第一区之间的第二导电类型的第三区。第三区与第二发射极区并且与第二侧间隔开。
一阅读下面的详细描述并且一查看附图,本领域技术人员将认识到附加的特征和优点。
附图说明
附图被包括以提供对本发明的进一步理解,以及附图被结合在说明书中并且构成说明书的一部分。附图示出本发明的实施例,并且与描述一起用来解释本发明的原理。本发明的其他实施例以及许多预期优点将容易被认识到,因为通过参照下面的详细描述,它们变得更好理解。附图的元件不一定是相对于彼此按比例的。类似的附图标记表示对应的类似部分。
图1A是用于改进二极管模式与晶体管模式下的电特性之间的折衷的、包括浮动p-型半导体区的RC IGBT的示意性剖面。
图1B是RC IGBT的不同电流电压特性的示意图。
图1C示出构成图1A中所示的IGBT单元的半导体区的布置的一个实例。
图2到6是用于改进二极管模式与晶体管模式下的电特性之间的折衷的、包括浮动p-型半导体区的不同设计的RC IGBT的示意性剖面。
图7A到7C示出在RC IGBT的IGBT模式下充当发射极的p+型区和在二极管模式下充当发射极的n+型区的设计的实例。
具体实施方式
在下面的详细描述中,参照了形成其一部分的附图,以及在附图中通过说明的方式示出其中可以实践本发明的特定实施例。应当理解,在不背离本发明的范围的情况下,可以利用其他实施例并且可以做出结构的或逻辑的改变。举例来说,作为一个实施例的一部分示出或描述的特征可以结合其他实施例来使用以产生又一实施例。本发明意图包括这样的修改和变型。实例是使用不应当被解释为限制所附权利要求书的范围的特定语言来描述的。附图不是按比例的,而是仅仅用于说明性目的。为了清楚起见,如果没有另作说明,则在不同附图中用相同的附图标记来表示相同的元件或制造过程。
如在说明书中所采用的,术语“电耦合”不打算是指元件必须直接耦合在一起。代之以,可以在“电耦合”的元件之间提供中间元件。作为一个实例,中间元件中的一部分、全部或者没有中间元件可以是可控的以在“电耦合”的元件之间提供低欧姆连接,并且在另一时间提供非低欧姆连接。术语“电连接”意图描述电连接在一起的元件之间的低欧姆电连接,例如经由金属和/或高度掺杂的半导体的连接。
一些附图通过在掺杂类型旁边指示“-”或“+”来指代相对掺杂浓度。举例来说,“n-”是指小于“n”掺杂区的掺杂浓度的掺杂浓度,而“n+”掺杂区具有与“n”掺杂区相比更大的掺杂浓度。具有相同的相对掺杂浓度的掺杂区可以具有或者可以不具有相同的绝对掺杂浓度。举例来说,两个不同的n+掺杂区可以具有不同的绝对掺杂浓度。这也适用于例如n-掺杂和p+掺杂区。在下面描述的实施例中,所示的半导体区的导电类型被表示为n型或p型,更详细来说是n-型、n型、n+型、p-型、p型和p+型中的一个。在每个所示的实施例中,所示的半导体区的导电类型可以是相反的。换句话说,在下面描述的任一个实施例的替换实施例中,所示的p型区可以是n型,并且所示的n型区可以是p型。
诸如“第一”、“第二”等等之类的术语被用来描述各种结构、元件、区、段等等,并且不意图进行限制。类似的术语在整个描述中指代类似的元件。
术语“具有”、“包含”、“包括”、“包括”等等是开放性的,并且所述术语指示所述元件或特征的存在,但不排除附加的元件或特征。冠词“一个”、“一个”和“所述”意图包括复数以及单数,除非上下文明确地另有指示。
图1A示出根据一个实施例的RC IGBT器件100的一部分的剖面。半导体器件100包括半导体本体101,例如在其上包括一个、多个半导体层或者不包括半导体层的半导体衬底。作为一个实例,所述半导体衬底包括硅。
半导体本体101的发射极侧102(例如第一侧)包括IGBT单元104。IGBT单元104是以简化的形式示出的,并且包括被配置为IGBT的发射极和栅极的(一种或多种)电介质材料、(一种或多种)半导体材料和(一种或多种)导电材料的任何合适布置。
在发射极侧102与集电极侧105(例如第二侧)之间布置n-型漂移区106。n-型漂移区106可以是半导体本体101的一部分。
沿着平行于集电极侧105的横向方向x相继布置n+型区107和p+型区108。n+型区107在RC IGBT 100的二极管模式下充当发射极。p+型区108在RC IGBT 100的IGBT模式下充当发射极。包括导电材料(例如金属、金属合金或其组合)的电极111被电耦合到p+型区108和n+型区107这二者。
p-型半导体区109被布置在n+型发射极区107上方,并且至少部分地覆盖n+型发射极区107。根据图1中所示的实施例,p-型半导体区109覆盖n+型发射极区107的一部分,并且在p+型发射极区108上方的区域中不存在。根据另一实施例,p-型半导体区109完全覆盖n+型发射极区107,并且在p+型发射极区108上方的区域中不存在。根据又一实施例,p-型半导体区109至少部分地覆盖n+型发射极区107,并且部分地覆盖p+型发射极区108上方的区域。n+型发射极区107和p+型发射极区108的覆盖比可以关于多个n+型发射极区107和p+型发射极区108的布置而变化。p-型半导体区109和p+型发射极区108彼此间隔开,以及p-型半导体区109与p+型发射极区108之间的最短距离被称作d并且满足d>0μm。换句话说,p-型半导体区109是电浮动的。作为一个实例,p-型半导体区109可以被n型半导体材料完全包围。
n型场截止区110被布置在n-型漂移区106与p-型半导体区109之间。n型场截止区110邻接p-型半导体区109,并且覆盖n+型区107和p+型区108。
p-型半导体区109允许改进二极管模式与IGBT模式下的电特性之间的折衷。在没有p-型半导体区109的RC IGBT中,从p+型发射极区108到n-型漂移区106中的空穴注入(即发射极侧102与集电极侧105之间的双极性电流流动的开始)需要p+型发射极区108与n-型漂移区106之间的正向偏置的结。可以通过电子经过n-型漂移区106流到n+型发射极区107形成的电阻性电压降而正向偏置该结。p+型发射极区108的横向尺寸的减小可能导致正向偏置p+型发射极区108与n-型漂移区106之间的结所需的电子电流密度的增大。这一电流/电压(IV)行为可能伴随有在这里被称作“鼻(nose)”的IV行为,其在图1B的示意性曲线图中被示出为曲线230。图1B中所示的曲线230是RC IGBT的IV特性的一个实例,所述RC IGBT包括接连布置的p+型发射极区和n+型发射极区的模式(其中典型的横向尺寸小于漂移区的厚度的5倍)并且缺乏p-型半导体区109。单极性电流流动增大到与电压U_J相关联的电流I_J。对于大于I_J的电流,p+型发射极区变为正向偏置,并且触发双极性电流流动。这导致电压迅速回跳直到值U_JB<U_J。用于减小或避免所述鼻或迅速回跳并且同时保持p+型和n+型发射极区的尺寸的对抗措施在于p-型半导体区109的布置。通过使得浮动p-型半导体区109与周围的n型半导体材料之间的pn结操作在雪崩下或者由于从浮动p-型半导体区109到p+型发射极区108的穿通,来自p-型半导体区109的空穴发射在低电流密度下(即在电流I<I_J)下发生。因此,p-型半导体区109的布置允许在IGBT模式下防止或减小RC IGBT的IV曲线中的所谓的鼻特性。作为一个实例,p-型半导体区109的布置可以导致如图1B中的曲线240所示的IV曲线。
图1C示出构成图1A中所示的IGBT单元104的半导体区的布置的一个实例。IGBT单元104包括半导体本体101中的p型本体区150。p型本体区150与发射极侧102邻接。在p型本体区150中形成n+型源极区160。p型本体区150和n+型源极区160在发射极侧102被电耦合到接触结构185。在p型本体区150与接触结构185之间可以布置p+型接触区(图1C中未示出)。
可以经由施加到栅电极170的电压来控制在发射极侧102形成在p型本体区150中的沟道区180中的导电性。栅电介质172被布置在栅电极170与沟道区180之间。
如图1C中所示的构成IGBT单元104的半导体区的布置是一个实例。可以用其他布置来替代图1C中所示的特定布置。
图2示出根据另一实施例的RC IGBT器件200的一部分的剖面。与图1A中所示的RC IGBT 100类似,RC IGBT器件200包括具有发射极侧202和集电极侧205的半导体本体201、IGBT单元204、n-型漂移区206、在RC IGBT 200的二极管模式下充当发射极的n+型区207、在RC IGBT 200的IGBT模式下充当发射极的p+型区208、n型场截止区210以及电极211。
RC IGBT器件200还包括完全覆盖n+型区207和p+型区208这二者的连续p-型半导体区209。作为一个实例,p-型半导体区209可以在没有掩模的情况下形成,或者通过使用共用于形成n型场截止区210和p-型半导体区209的掩模来形成,从而有助于降低制造成本。p-型半导体区209与发射极区208、209之间的半导体区可以包括类似于n-型漂移区206的掺杂。当在二极管模式下测量RC IGBT器件200的正向特性时,取决于p-型半导体区209的掺杂水平,在IV特性中可能会由于n型场截止区210与p-型半导体区209之间的结的反向操作而出现鼻。例如可以通过p-型半导体区209的厚度和掺杂来调节所述鼻特性。作为一个实例,假设厚度处于100nm到500nm的范围内并且掺杂处于1014cm-3到1015cm-3的范围内,则穿通电压等于小至0.8mV到0.2V的值,从而产生可忽略的或者几乎可忽略的鼻特性。此外应当注意,在正向二极管操作开始之后发生多余载流子洪泛(flood)p-型半导体区209。
图3示出根据另一实施例的RC IGBT器件300的一部分的剖面。与图2中所示的RC IGBT 200类似,RC IGBT器件300包括具有发射极侧302和集电极侧305的半导体本体301、IGBT单元304、n-型漂移区306、在RC IGBT 300的二极管模式下充当发射极的n+型区307、在RC IGBT 300的IGBT模式下充当发射极的p+型区308、电极311以及n型场截止区310。
RC IGBT器件300还包括部分地覆盖n+型区307的p-型半导体区309。p-型半导体区309在p+型区308上方的区域中不存在(即没有被形成)。在p+型区308上方开放p-型半导体区309允许避免或减小如上所述的可能在如图2中所示的实施例中出现的二极管模式的IV特性中的鼻。
图4示出根据另一实施例的RC IGBT器件400的一部分的剖面。与图3中所示的RC IGBT 300类似,RC IGBT器件400包括具有发射极侧402和集电极侧405的半导体本体401、IGBT单元404、n-型漂移区406、在RC IGBT 400的二极管模式下充当发射极的n+型区407、在RC IGBT 400的IGBT模式下充当发射极的p+型区408、电极411以及n型场截止区410。
RC IGBT器件400还包括完全覆盖n+型区407并且部分地覆盖p+型区408的p-型半导体区409。因此,p+型区408和n+型区407在RC IGBT器件400中的覆盖比率都大于图3中所示的RC IGBT器件300。由于可以独立于n+型区407的总面积来调节p-型半导体区409的总面积,因此p-型半导体区409的总面积可以显著大于p+型区408的总面积。这允许避免IGBT模式的IV特性中的鼻。此外,由于p-型半导体区409在IGBT模式下充当发射极的p+型区408上方的区域的至少一部分中不存在,因此可以防止二极管模式的IV特性中的鼻。当多个p+型区408被布置在集电极侧405时,p+型区408的第一部分可以被p-型半导体区409完全覆盖,如果p+型区408的第二部分被部分地覆盖或者未被覆盖的话。
图5示出根据另一实施例的RC IGBT器件500的一部分的剖面。与图3中所示的RC IGBT 300类似,RC IGBT器件500包括具有发射极侧502和集电极侧505的半导体本体501、IGBT单元504、n-型漂移区506、在RC IGBT 500的二极管模式下充当发射极的n+型区507、在RC IGBT 500的IGBT模式下充当发射极的p+型区508、电极511以及n型场截止区510。
RC IGBT器件500还包括部分地覆盖n+型区507的p-型半导体区509。p-型半导体区509在p+型区508上方的区域中不存在(即没有被形成)。在p+型区508上方开放p-型半导体区509允许避免或减小如上所述的可能在如图2中所示的实施例中出现的二极管模式的IV特性中的鼻。p-型半导体区509的底侧邻接在RC IGBT 500的二极管模式下充当发射极的n+型区507。图5中所示的实施例在制造方面可能是有益的,这是由于p-型半导体区509可以通过相对较浅的离子植入来形成。
图6示出根据另一实施例的RC IGBT器件600的一部分的剖面。与图3中所示的RC IGBT 300类似,RC IGBT器件600包括具有发射极侧602和集电极侧605的半导体本体601、IGBT单元604、n-型漂移区606、在RC IGBT 600的二极管模式下充当发射极的n+型区607、在RC IGBT 600的IGBT模式下充当发射极的p+型区608、电极611以及n型场截止区610。
RC IGBT器件600还包括部分地覆盖n+型区607的p-型半导体区609。p-型半导体区609在p+型区608上方的区域中不存在(即没有被形成)。在p+型区608上方开放p-型半导体区609允许避免或减小如上所述的可能在如图2中所示的实施例中出现的二极管模式的IV特性中的鼻。p-型半导体区609被嵌入在n型场截止区610中。n型场截止区610的底侧邻接在RC IGBT 600的IGBT模式下充当发射极的p+型区608和在RC IGBT 600的二极管模式下充当发射极的n+型区607这二者。上面描述的p-型半导体区的设计的其他实例可以被嵌入在根据图6的场截止层中。
图1A的n+型区107(以及图2到6中所示的n+型区207、307、407、507、607)和图1A的p+型区108(以及图2到6中所示的p+型区208、308、408、508、608)的典型设计是如在图7A中参照图1A的切割线A-A’示意性地示出的条状设计。图1A的n+型区107(以及图2到6中所示的n+型区207、307、407、507、607)和图1A的p+型区108(以及图2到6中所示的p+型区208、308、408、508、608)设计的另一实例是其中每个p+型区108被一个n+型区包围或反之亦然的设计,如图7B和7C中所示。在这样的设计中,图7B的n+型区107和/或图7C的p+型区108可以是正方形、矩形、环形或其组合。
应当理解,在这里所描述的各种实施例的特征可以彼此组合,除非明确地另有说明。
虽然在这里已经示出并描述了特定实施例,但是本领域普通技术人员将认识到,在不背离本发明的范围的情况下,可以用多种替换和/或等同实施来替代所示出并描述的特定实施例。本申请意图涵盖在这里所讨论的特定实施例的任何适配或变型。因此,本发明应当仅由所附权利要求书及其等同物来限制。

Claims (21)

1. 一种反向导通半导体器件,包括:
布置在半导体本体的第一侧与第二侧之间的第一导电类型的漂移区;
沿着平行于第二侧的第一方向相继布置的第一导电类型的第一区和第二导电类型的第二区;
处于第二侧的、与第一和第二区邻接的电极;
布置在漂移区与第一区之间的第二导电类型的第三区,以及其中,
第三区与第二区并且与第二侧间隔开。
2. 根据权利要求1所述的反向导通半导体器件,其中,所述反向导通半导体器件是反向导通IGBT,第一侧是发射极侧,以及第二侧是集电极侧。
3. 根据权利要求1所述的反向导通半导体器件,还包括布置在第三半导体区与第一半导体区之间的第一导电类型的第四半导体区,并且其中第四半导体区的厚度处于50nm到5μm的范围内。
4. 根据权利要求3所述的反向导通半导体器件,其中,第四半导体区沿着垂直于第二侧的方向的平均掺杂浓度处于1014cm-3到1016cm-3的范围内。
5. 根据权利要求3所述的反向导通半导体器件,其中,漂移区的掺杂剂类型和掺杂浓度与第四半导体区的掺杂剂类型和掺杂浓度相符。
6. 根据权利要求1所述的反向导通半导体器件,其中,第三半导体区是电浮动半导体区。
7. 根据权利要求1所述的反向导通半导体器件,其中,第三半导体区被第一导电类型的半导体材料完全包围。
8. 根据权利要求1所述的反向导通半导体器件,其中,第三半导体区覆盖第一和第二半导体区,并且具有处于50nm到5μm的范围内的厚度。
9. 根据权利要求1所述的反向导通半导体器件,其中,第三半导体区沿着垂直于第二侧的垂直方向的平均掺杂浓度处于1014cm-3到1016cm-3的范围内。
10. 根据权利要求1所述的反向导通半导体器件,其中,第三半导体区完全覆盖第一和第二半导体区。
11. 根据权利要求1所述的反向导通半导体器件,其中,第三半导体区至少部分地覆盖第一半导体区,并且在第二半导体区上方的区域中不存在。
12. 根据权利要求1所述的反向导通半导体器件,其中,第三半导体区完全覆盖第一半导体区,并且部分地覆盖第二半导体区。
13. 根据权利要求1所述的反向导通半导体器件,其中,第三半导体区是连续的并且包括孔,其中孔面积比处于0%到90%的范围内。
14. 根据权利要求1所述的反向导通半导体器件,其中,第三半导体区与第一半导体区邻接。
15. 根据权利要求1所述的反向导通半导体器件,还包括在漂移区与第三半导体区之间的第一导电类型的场截止区,其中所述场截止区沿着垂直于第二侧的垂直方向具有的平均掺杂浓度大于漂移区沿着所述垂直方向的平均掺杂浓度。
16. 根据权利要求15所述的反向导通半导体器件,其中,第三半导体区被嵌入在所述场截止区中。
17. 根据权利要求15所述的反向导通半导体器件,其中,所述场截止区与第二半导体区邻接。
18. 根据权利要求1所述的反向导通半导体器件,还包括沿着横向方向交替地布置的多个第一和第二半导体区,其中每一个第二半导体区的最大横向尺寸小于漂移区的厚度的5倍。
19. 一种反向导通绝缘栅双极型晶体管,包括:
布置在半导体本体的发射极侧与集电极侧之间的第一导电类型的漂移区;
沿着平行于第二侧的第一方向相继布置的第一导电类型的第一发射极区和第二导电类型的第二发射极区;
处于第二侧的、与第一和第二发射极区邻接的电极;
布置在漂移区与第一区之间的第二导电类型的第三区,以及其中,
第三区与第二发射极区并且与第二侧间隔开。
20. 根据权利要求19所述的反向导通绝缘栅双极型晶体管,其中,第三半导体区是电浮动半导体区。
21. 根据权利要求19所述的反向导通绝缘栅双极型晶体管,其中,第三半导体区被第一导电类型的半导体材料完全包围。
CN201310114587.4A 2012-04-06 2013-04-03 反向导通绝缘栅双极型晶体管 Active CN103367412B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/441,364 US9018674B2 (en) 2012-04-06 2012-04-06 Reverse conducting insulated gate bipolar transistor
US13/441364 2012-04-06

Publications (2)

Publication Number Publication Date
CN103367412A true CN103367412A (zh) 2013-10-23
CN103367412B CN103367412B (zh) 2016-08-24

Family

ID=49210040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310114587.4A Active CN103367412B (zh) 2012-04-06 2013-04-03 反向导通绝缘栅双极型晶体管

Country Status (3)

Country Link
US (1) US9018674B2 (zh)
CN (1) CN103367412B (zh)
DE (1) DE102013103219B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609487A (zh) * 2014-11-17 2016-05-25 英飞凌科技股份有限公司 半导体器件和绝缘栅双极晶体管
CN107534059A (zh) * 2015-11-16 2018-01-02 富士电机株式会社 半导体装置和半导体装置的制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385181B2 (en) * 2014-01-23 2016-07-05 Infineon Technologies Ag Semiconductor diode and method of manufacturing a semiconductor diode
US20160211258A1 (en) * 2015-01-05 2016-07-21 Maxpower Semiconductor Inc. Reverse-Conducting Gated-Base Bipolar-Conduction Devices and Methods with Reduced Risk of Warping
US10186573B2 (en) 2015-09-14 2019-01-22 Maxpower Semiconductor, Inc. Lateral power MOSFET with non-horizontal RESURF structure
DE102016115801B4 (de) * 2016-08-25 2020-10-29 Infineon Technologies Ag Transistorbauelement mit hoher stromfestigkeit
CN109979935A (zh) * 2017-12-28 2019-07-05 富士电机株式会社 半导体装置及半导体装置的制造方法
JP7334407B2 (ja) * 2017-12-28 2023-08-29 富士電機株式会社 半導体装置および半導体装置の製造方法
CN117637820A (zh) * 2022-08-19 2024-03-01 比亚迪半导体股份有限公司 逆导型igbt功率器件及其制备的方法和电子设备
DE102022129628A1 (de) 2022-11-09 2024-05-16 Infineon Technologies Ag Aktiven diodenbereich enthaltende halbleitervorrichtung

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070080407A1 (en) * 2005-10-06 2007-04-12 Sanken Electric Co., Ltd. Insulated gate bipolar transistor
US20070120181A1 (en) * 2005-11-09 2007-05-31 Infineon Technologies Ag Power IGBT with increased robustness
US20080283868A1 (en) * 2007-05-14 2008-11-20 Hans-Joachim Schulze Semiconductor Device
CN101393914A (zh) * 2007-09-18 2009-03-25 株式会社电装 具有二极管和igbt的半导体器件
CN101877352A (zh) * 2009-04-29 2010-11-03 Abb技术有限公司 反向导通半导体器件
US20110018029A1 (en) * 2009-07-21 2011-01-27 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone
US20110254050A1 (en) * 2010-04-15 2011-10-20 Florin Udrea Reverse conducting igbt
US20110278694A1 (en) * 2008-12-15 2011-11-17 Abb Technology Ag Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
US20120068263A1 (en) * 2006-11-03 2012-03-22 Allen Hefner Power Switching Semiconductor Devices Including Rectifying Junction-Shunts

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4657578B2 (ja) 2001-02-02 2011-03-23 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ、半導体装置、絶縁ゲート型バイポーラトランジスタの製造方法、および半導体装置の製造方法
DE10245050B4 (de) 2002-09-26 2005-09-22 Infineon Technologies Ag IGBT mit integriertem Freilaufelement und Halbleiterschaltungsanordnung
EP2184781A1 (en) 2008-11-05 2010-05-12 ABB Technology AG Reverse-conducting semiconductor device
JP2011114027A (ja) 2009-11-24 2011-06-09 Toshiba Corp 電力用半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070080407A1 (en) * 2005-10-06 2007-04-12 Sanken Electric Co., Ltd. Insulated gate bipolar transistor
US20070120181A1 (en) * 2005-11-09 2007-05-31 Infineon Technologies Ag Power IGBT with increased robustness
US20120068263A1 (en) * 2006-11-03 2012-03-22 Allen Hefner Power Switching Semiconductor Devices Including Rectifying Junction-Shunts
US20080283868A1 (en) * 2007-05-14 2008-11-20 Hans-Joachim Schulze Semiconductor Device
CN101393914A (zh) * 2007-09-18 2009-03-25 株式会社电装 具有二极管和igbt的半导体器件
US20110278694A1 (en) * 2008-12-15 2011-11-17 Abb Technology Ag Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
CN101877352A (zh) * 2009-04-29 2010-11-03 Abb技术有限公司 反向导通半导体器件
US20110018029A1 (en) * 2009-07-21 2011-01-27 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone
US20110254050A1 (en) * 2010-04-15 2011-10-20 Florin Udrea Reverse conducting igbt

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609487A (zh) * 2014-11-17 2016-05-25 英飞凌科技股份有限公司 半导体器件和绝缘栅双极晶体管
CN105609487B (zh) * 2014-11-17 2018-10-16 英飞凌科技股份有限公司 半导体器件和绝缘栅双极晶体管
CN107534059A (zh) * 2015-11-16 2018-01-02 富士电机株式会社 半导体装置和半导体装置的制造方法
CN107534059B (zh) * 2015-11-16 2020-07-14 富士电机株式会社 半导体装置和半导体装置的制造方法

Also Published As

Publication number Publication date
CN103367412B (zh) 2016-08-24
DE102013103219A1 (de) 2013-10-10
US9018674B2 (en) 2015-04-28
US20130264607A1 (en) 2013-10-10
DE102013103219B4 (de) 2017-01-05

Similar Documents

Publication Publication Date Title
CN103367412B (zh) 反向导通绝缘栅双极型晶体管
CN101877352B (zh) 反向导通半导体器件
US6794719B2 (en) HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
CN109964317A (zh) 半导体装置
CN104716168B (zh) 带有复合区的半导体器件
JP5040240B2 (ja) 絶縁ゲート型半導体装置
KR20060101389A (ko) 가변 전류 강도 및 전압 강도를 갖는 esd 보호 회로
CN101937925B (zh) 一种半导体器件
JP2007184486A (ja) 半導体装置
CN104285300A (zh) 半导体装置
CN104091828B (zh) 一种半导体器件及用于制作高雪崩能量ldmos器件的方法
CN102683408A (zh) 超结高压功率器件结构
CN104882474A (zh) 半导体装置
CN103681785A (zh) 半导体装置
CN109923663A (zh) 半导体装置
US20150287840A1 (en) Semiconductor device
CN105097905A (zh) 绝缘栅双极晶体管
CN105830221A (zh) 反向传导半导体装置
CN105448994A (zh) 半导体装置及其制造方法
JP4645069B2 (ja) 半導体装置
JP2013201190A (ja) 接合形電界効果トランジスタ及びその製造方法
CN109346508B (zh) 具有电流路径方向控制功能的半导体结构
CN103426909B (zh) 包括第一和第二半导体材料的半导体器件
US20150187919A1 (en) Power semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant