JP2011114027A - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP2011114027A JP2011114027A JP2009266457A JP2009266457A JP2011114027A JP 2011114027 A JP2011114027 A JP 2011114027A JP 2009266457 A JP2009266457 A JP 2009266457A JP 2009266457 A JP2009266457 A JP 2009266457A JP 2011114027 A JP2011114027 A JP 2011114027A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type
- layer
- opening
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 同一チップ内に逆並列接続した環流ダイオードを有するIGBTにおいて、IGBT素子のスナップバック電圧を低減する。
【解決手段】 第1導電型の第1半導体層と、その第1の主面上に形成された第2導電型の第2半導体層と、前記第2導電型第2半導体層の表面に選択的に形成された第1導電型の第3半導体層と、前記第2半導体層にゲート絶縁膜を介して対向配置されるゲート電極と、前記第1半導体層の第1の主面と対向する第2の主面上に形成された第1導電型の第4半導体層と、前記第4半導体層の表面に選択的に形成された第2導電型の第5半導体層と、前記第5半導体層と離間して前記第4半導体層中に埋め込まれ、且つ前記第5半導体層の直上に前記第4半導体層で満たされた第1開口部を有する第2導電型の第6半導体層と、を具備することを特徴とする。
【選択図】 図1
【解決手段】 第1導電型の第1半導体層と、その第1の主面上に形成された第2導電型の第2半導体層と、前記第2導電型第2半導体層の表面に選択的に形成された第1導電型の第3半導体層と、前記第2半導体層にゲート絶縁膜を介して対向配置されるゲート電極と、前記第1半導体層の第1の主面と対向する第2の主面上に形成された第1導電型の第4半導体層と、前記第4半導体層の表面に選択的に形成された第2導電型の第5半導体層と、前記第5半導体層と離間して前記第4半導体層中に埋め込まれ、且つ前記第5半導体層の直上に前記第4半導体層で満たされた第1開口部を有する第2導電型の第6半導体層と、を具備することを特徴とする。
【選択図】 図1
Description
本発明は電力機器に用いられる電力用半導体装置に関し、特に同一チップ上に逆並列接合したダイオードを有する電力用半導体装置に関する。
モーター駆動用インバータ回路では、電力用半導体素子としてのIGBT(Insulated Gate Bipolar Transistor)のエミッタ端子とコレクタ端子にダイオードのアノード端子とカソード端子がそれぞれ逆並列接合して用いられる。この逆並列接合ダイオードは、モーター等のインダクタ成分に起因する持続電流を維持するために動作する還流ダイオードとして機能する。素子数を低減して回路を縮小する目的で、IGBTのチップ内にダイオード素子が内蔵され、IGBT素子のエミッタ電極とコレクタ電極に内蔵ダイオードのアノード層とカソード層が電気的に接続した逆導通IGBTが望まれる。
逆導通IGBTは、IGBT素子のn型バッファ層のコレクタ電極側の表面に部分的にp型コレクタ層が形成されており、コレクタ電極はp型コレクタ層とn型バッファ層の双方に電気的に接続する。即ち、逆導通IGBTのn型バッファ層とp型コレクタ層は、コレクタ電極により同電位となっている(短絡されている)。このような構造(コレクタショート構造)とすることにより、n型バッファ層をカソード層、p型ベース層をアノード層とするIGBT素子に逆接合したダイオードがIGBTチップ内に内蔵されている(特許文献1参照)。逆導通IGBTは、コレクタ電極にエミッタ電極よりも高い電圧を印加することで、コレクタからエミッタへ流れる電流をゲート電極で制御するIGBT素子として動作をする。また、逆導通IGBTは、コレクタ電極にエミッタ電極よりも低い電圧を印加することで、エミッタ電極をアノード電極、コレクタ電極をカソード電極としたダイオード動作をする。
通常のIGBTでは、ゲート電極に閾値電圧以上の電圧を加えてp型ベース層表面に反転分布により形成されたnチャネル層を介して、n型エミッタ層からn型半導体層(ドリフト層ともいう)にエミッタ電極から電子が供給されることに応じて、p型コレクタ層からn型バッファ層を通じてn型半導体層にコレクタ電極から正孔が供給され、伝導度変調がおこりIGBTがオン状態となる。即ち、n型半導体層に供給された電子によりn型半導体層とp型コレクタ層の接合が順バイアスされて正孔がp型コレクタ層からn型半導体層へ供給される。オン状態では、電子はさらにn型半導体層からn型バッファ層、p型コレクタ層を経てコレクタ電極へ流れ、正孔はさらにn型半導体層からp型ベース層を経てエミッタ電極へ流れる。この結果電流がコレクタ電極からエミッタ電極へ流れる。
しかしながら、逆導通IGBTでは、p型コレクタ層とn型バッファ層が短絡されているので、n型半導体層へ供給された電子がn型バッファ層を介してコレクタ電極へ排出されてしまう。このため、n型半導体層へ電子が供給されただけでは、p型コレクタ層とn型半導体層に順バイアスがかからないのでオン状態とならない。電子がn型半導体層からn型バッファ層を経てコレクタ電極に流れる電子電流による電圧降下により、p型コレクタ層よりもn型半導体層の電位が低くなる。この電圧降下がp型コレクタ層とn型半導体層との接合の拡散電位以上となるまで、コレクタ電極とエミッタ電極間に印加する電圧を増加することでIGBTがオン状態となる。即ち、例えゲートにオン電圧(閾値以上の電圧)を印加しても、通常のIGBTに比べて、コレクタ電極とエミッタ電極間の電圧がある値以上になるまで、IGBTはオフ状態のままであり、コレクタ電極とエミッタ電極間に電流が流れない。この通常よりも高いオン状態となるコレクタ−エミッタ間の電圧をスナップバック電圧という。コレクタ−エミッタ間電圧がスナップバック電圧に一度達すると、p型コレクタ層からn型ドリフト層へ正孔が注入されてオン状態となると同時にp型コレクタ層とn型ドリフト層間の電圧がほぼゼロとなり、通常のIGBTの動作と同じ動作をする。
このように、逆導通IGBTでは、ゲートにオン状態となる電圧が印加されても、スナップバック電圧によりIGBTが即座にオン状態になりづらいという問題があった。
同一チップ内でIGBT素子に逆並列接続した環流ダイオードが形成された電力用半導体装置において、IGBT素子のスナップバック電圧を低減した電力用半導体装置を提供する。
本発明の一態様による電力用半導体装置は、第1の主面と前記第1の主面に対抗する第2の主面を有する第1導電型の第1半導体層と、前記第1導電型の第1半導体層の前記第1の主面に選択的に形成された第2導電型の第2半導体層と、前記第2導電型第2半導体層の表面に選択的に形成された第1導電型の第3半導体層と、前記第1半導体層、前記第2半導体層、及び前記第3半導体層にゲート絶縁膜を介して対向配置されるゲート電極と、前記第1半導体層の前記第2の主面上に形成され、前記第1半導体層よりも不純物濃度が高い、若しくは前記第1半導体層と不純物濃度が同一、或は前記第1半導体層の一部である、のいずれかである第1導電型の第4半導体層と、前記第4半導体層の前記第1半導体層と対向する主面に選択的に形成された第2導電型の第5半導体層と、前記第2の主面と前記第5半導体層の間に平行に配置されるように前記第4半導体層中に埋め込まれ、且つ前記第5半導体層の直上に前記第4半導体層で満たされた第1開口部を有する第2導電型の第6半導体層と、前記第5半導体層と前記第4半導体層に接合する第1の電極と、前記第3半導体層及び前記第4半導体層に接合する第2の電極と、を具備することを特徴とする。
本発明によれば、同一チップ内でIGBT素子と環流ダイオードが逆並列接続して形成され、IGBT素子のスナップバック電圧が低い電力用半導体装置を提供することができる。
以下、本発明の実施例について図を参照しながら説明する。なお、実施例中では、第1導電型をn型とし、第2導電型をp型とし説明するが、両者を入れ替えて実施することも可能である。n型不純物層として、n(−)、n、n(+)の記号を用いる場合は、その層中のn型不純物濃度は、n(−)<n<n(+)の順に高いものとする。p型不純物層に関しても同様である。さらに、特に断りがない限り不純物濃度とは、それぞれの導電型の補償後の正味の不純物濃度をさすものとする。
また、実施例中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らない。さらに、本発明の効果が得られる範囲内での形状、寸法、大小関係、不純物濃度、材料等の変更は可能である。
また、半導体層(ベース層、コレクタ層、エミッタ層、アノード層、カソード層等含む)とは特に断りがない限りは、一例としてSi(シリコン)からなる半導体層を示すものとするが、その他の例えばSiCやAlGaNなどによる半導体層でも可能である。
図1は、本発明の実施例1の電力用半導体装置の電流が流れる素子領域の主要部の一部の断面を示す図である。図2は、図1中のA−A断面で矢印方向にみた平面図を示した図である。図2中のB−B断面を矢印方向に見た断面図が図1に相当する。なお、便宜上、図1の断面図の領域よりも広い領域を図2の平面図は示している。素子領域の周辺部には、素子領域を囲んで電流が流れない構造の終端領域が存在する。
図1及び図2に示したとおり、本発明の実施例1の電力用半導体装置100は以下のように構成される。第1の主面及び第1の主面に対向する第2の主面を有するn−型のシリコンからなる半導体層2(第1導電型の第1半導体層)の第1の主面には、p型のシリコンからなるp型ベース層3(第2導電型の第2半導体層)が選択的に形成されている。このp型ベース層3は、一例として、通常の半導体プロセスで用いられる拡散プロセスで形成することができる。このp型ベース層の表面には、n型のシリコン層からなるn+型エミッタ層4(第1導電型の第3半導体層)が選択的に形成されている。このn+型エミッタ層4も、一例として、通常の半導体プロセスで用いられる拡散プロセスで形成することができる。n−型半導体層2の第1の表面から、n+型エミッタ層4及びp型ベース層2を貫通してn−型半導体層2に達するトレンチを形成し、このトレンチの内面である底部及び側壁に形成されたシリコン酸化膜からなるゲート絶縁膜5を介して、例えば導電性を有するポリシリコンからなるゲート電極6がトレンチ内に埋め込まれている。ゲート電極6の上部にはシリコン酸化膜からなる層間絶縁膜7が形成されている。なお、ゲート電極6が埋め込まれたトレンチは、図1に示した断面構造を有するように、ストライプ状に図1の紙面奥行き方向に延伸する構造、第1の主面内で縦横にストライプ上に延伸する格子状の構造、或いは、第1の主面内で縦か横方向に網目がずれたように形成された千鳥格子状の構造のいずれかの形状とすることができる。n+型エミッタ層4も上記トレンチ形状に合せて、トレンチの側壁に接するように形成されていればよい。上記のように、n−型半導体層2の第1の主面には、ゲート電極、n−型半導体層2、p型ベース層3、n+型エミッタ層4、及びゲート絶縁膜5を介してこれらに対向配置されたゲート電極6からなる、IGBT素子のゲート構造が形成される。
n−型半導体層2の第2の主面上にはn型シリコンからなるn+型バッファ層1(第1導電型の第4半導体層)が形成されている。n+型バッファ層1はn−型半導体層2より高いn型不純物濃度を有する。n+型バッファ層1のn−型半導体層2と反対側の(対向する)主面に選択的にp型のシリコンからなるp+型コレクタ層8(第2導電型の第5半導体層)が形成されている。n+型バッファ層1のn−型半導体層2と反対側の主面には、p+型コレクタ層8とn+型バッファ層1がともに露出している。本実施例におけるp+型コレクタ層8は、図2の平面図の破線で示したように、円盤状に複数に分割されて形成されており、n+型バッファ層1のn−型半導体層2と反対側の主面内で、縦横(第1の方向とそれに直行する第2の方向)に等間隔で配列している。なお、この複数に分割されたp+型コレクタ層8は、第1若しくは第2の方向にオフセットを持った千鳥パターン状に配列することもできる(図示せず)。この複数に分割されたp+型コレクタ層8の間には間隙(第2開口部)C2が形成され、この第2開口部C2にはn+型バッファ層1が満たされている。なお、本明細書中で「開口部」という場合は、後述の第1の開口部C1のように口が開いた形状で一つの層を突き抜けている部分を表す場合と、第2開口部C2のように一つの層を複数に分割している間隙を表す場合がある。いずれも、その層の表面から裏面に向かって貫通している空間を表すために用いる。
n+型バッファ層1のn−型半導体層2と反対側の主面上には、コレクタ電極10(第1の電極)が形成されており、複数に分割されたp+型コレクタ層8とn+型バッファ層1の両者に電気的に接合している。すなわち、p+型コレクタ層8を複数に分割している第2開口部で、コレクタ電極10はn+型バッファ層1と電気的に接続している。これにより、p+型コレクタ電極8とn+型バッファ層1は短絡されており、n+型バッファ層1のn−型半導体層2と反対側の主面では、両者は同電位に保持される。n−型半導体層2の第1の主面上には、エミッタ電極11(第2の電極)が形成され、エミッタ電極11は、層間絶縁膜7及びゲート絶縁膜5により、ゲート電極6とは絶縁分離されている。エミッタ電極11は、n+型エミッタ層4及びp型ベース層3に電気的に接合している。
上記のようにコレクタ電極10及びエミッタ電極11が形成されることにより、IGBT素子のゲート構造とこのゲート構造に対向して複数に分割配置されたp+型コレクタ層8により、IGBT素子が形成されている。また、コレクタ電極がp+型コレクタ層8とn+型バッファ層1と短絡した構造(コレクタショート構造)とすることで、IGBT素子のコレクタ電極にカソード電極が、IGBT素子のエミッタ電極にアノード電極がそれぞれ接続されたダイオードを、IGBT素子と同一チップ内に逆並列接続して内蔵することとなる。
ここで、さらに、n+型バッファ層1のn−型半導体層2と反対側の主面に平行な水平面内に形成され、p+型コレクタ層8と分離して形成された、p型シリコンからなるp+型バリア層9(第2導電型の第6半導体層)がn+型バッファ層1内に埋め込まれている。p+型バリア層9は、n+型バッファ層1内のIGBT素子の正孔電流が流れる経路に開口部C1(第1開口部)を有するように形成されている。すなわち、複数に分割されたp+コレクタ層8のそれぞれの直上にp+型バリア層9の第1開口部C1が配置され、この第1開口部C1は、n+型バッファ層1が満たされている。すなわち、n+型バッファ層1がp+型バリア層9を第1開口部において貫通している。この第1開口部C1は、図1に示したとおり、円形状であり、円形の第1開口部C1の円の中心と円盤状のp+型コレクタ層8の円の中心とは一致するように、第1開口部C1とp+コレクタ層8が配置されている。このため、IGBTの電流(電子及び正孔による電流)は、n+型バッファ層1中のp+型コレクタ層8とp+型バリア層9とで挟まれた領域を流れて、p+型バリア層9の第1開口部C1にだけ流れるように電流狭窄される。なお、p+型バリア層9とn−型半導体層2との間に、n+型バッファ層1の一部が存在するように、p+型バリア層9がn+型バッファ層1中に埋め込み形成されていても良いし、p+型バリア層9がn−型半導体層2と直接コンタクトするように、p+型バリア層9がn+型バッファ層1中に埋め込み形成されていても良い。p+型バリア層9がn−型半導体層2と直接コンタクトする場合は、IGBTがオフ状態のときに、p型ベース層3とn−型半導体層2との界面から伸びる空乏層がp+型バリア層9に達すると誤動作する可能性があるため、n−型半導体層2の膜厚を十分に厚くする必要がある。
上記のように構成されている本実施例の電力用半導体装置すなわち逆導通IGBT100は、以下に示すように動作する。ゲート電極6にエミッタ電極11よりも高い電位の信号を入力すると、ゲート電極6に対向するp型ベース層3の表面に反転分布層(チャネル層)が形成される。コレクタ電極がエミッタ電極よりも高い電位となうようにコレクタ電極とエミッタ電極間に電圧を印加することにより、電子が、エミッタ電極11から、エミッタ層4、チャネル層、n−半導体層2、n+型バッファ層1へ供給される。n+型バッファ層1は、p+型コレクタ層の第2開口部C2でコレクタ電極と電気的に接続しているため、n+型バッファ層1に供給された電子は、n+型バッファ層中のp+型コレクタ層8とp+型バリア層9とで挟まれた領域を流れてコレクタ電極へ排出される。n+型バッファ層中のp+型コレクタ層8とp+型バリア層9とで挟まれた領域の抵抗に電子電流が流れることで生じる電圧降下により、第1開口部C1におけるn+型バッファ層1の電位がp+型コレクタ層8よりも低くなる。この電圧降下がp+コレクタ層8とn+型バッファ層1の接合の拡散電位を超えるまで、コレクタ電極とエミッタ電極間の電圧が上昇し、スナップバック電圧に達したところで、p+型コレクタ層からn+型バッファ層1へ正孔が流入し、IGBT素子がオン状態となる。オン状態では、電子による電流もn+型バッファ層1からp+型コレクタ層8へ流れるようになり、コレクタ電極とエミッタ電極間の電圧が通常のIGBT同様にほぼゼロ近くまで減少する。
また、ゲート電極6にエミッタ電極よりも電位が低くなるように信号を入力することで、チャネル層が消失してIGBTはオフ状態となる。このとき、コレクタ電極10よりもエミッタ電極11の電位が高くなるようにコレクタ電極10とエミッタ電極11に電圧を印加することで、エミッタ電極11からp型ベース層3、n−型半導体層2、n+型バッファ層1中のp+型バリア層9の第1開口部C1、p+型コレクタ層8とp+型バリア層9とで挟まれた領域、及びp+型コレクタ層8の第2開口部C2を介してコレクタ電極に抜ける経路で電流がながれる。すなわち、エミッタ電極11をアノード電極とし、コレクタ電極10をカソード電極としたダイオード動作をする。
本実施例の逆導通IGBT100では、従来の逆導通IGBTに比べてn+型バッファ層1中にp+型バリア層9がp+型コレクタ層8と離間して埋め込み形成されており、p+型コレクタ層8の直上部においてn+型バッファ層1がp+型バリア層9を貫通するように形成された第1開口部C1を有していることに特徴がある。この構造により、電子電流が第1開口部C1により狭窄されることで、n+型バッファ層1中のp+型バリア層9とp+型コレクタ層8の間の領域に電子電流を集中させることができる。これにより、p+コレクタ層8とn+型バッファ層1の接合に上記電子電流による順バイアスがかかりやすくなるので、従来型の逆導通IGBTよりもスナップバック電圧を大きく低減させることができる。逆並列接続した内蔵ダイオードを有していない通常のIGBT同様にスナップバック電圧をほとんどゼロとすることができる。
n+型バッファ層1中のp+型バリア層9とp+型コレクタ層8の間の距離が短いほど、或いは第1開口部C1の開口径が小さいほど、n+型バッファ層1中のp+型バリア層9とp+型コレクタ層8の間の領域を流れる電子電流による電圧降下が大きくなるので、スナップバック電圧を低減できる。さらに、円盤状のp+型コレクタ層8の直径なども、スナップバック電圧の低減に影響する。これらの形状や寸法および各層の不純物濃度等は、スナップバック電圧をどの程度にするかの設計上の選択事項である。
なお、スナップバック電圧を低減する上で特に望ましいのは、n+型バッファ層1中のp+型バリア層9とp+型コレクタ層8の間の電流経路による抵抗が、p+型コレクタ層8上のどの領域でも等しくなるようにすることである。そのため、本実施例ではp+コレクタ層8の円の中心とp+バリア層9の第1開口部C1の円の中心を一致させることにより、pコレクタ層8の外周部からp+バリア層9の第1開口部C1に向かって放射状に電子電流が流入してくる際に、どの電流経路においても第1開口部C1までの電圧降下が同じになる。この結果、p+型コレクタ層8とn+型バッファ層1の接合部が効率よく順バイアスされてスナップバック電圧を大幅に低減できる。
本実施例では、上述したようにスナップバック電圧をほぼゼロにまで低減することが可能であるが、逆並列接合した内蔵ダイオードもオン状態では、n+型バッファ層1中のp+型コレクタ層8とp+型バリア層9とで挟まれた領域
を電流が流れるので、p+型バリア層9がない従来型の逆導通IGBTに比べると逆並列接続した内蔵ダイオードのオン抵抗がやや高くなってしまう。すなわち、IGBT素子のスナップバック電圧と逆並列接続した内蔵ダイオードのオン抵抗とは、互いにトレードオフの関係となる。したがって、IGBTのスナップバック電圧を低減しつつ、所望のダイオードのオン抵抗が得られるように設計すればよい。なお、本実施例はトレンチゲート構造の場合について説明したが、プレーナ型のゲート電極構造とした場合においても、ほぼ同様な効果が得られることは勿論のことである。
を電流が流れるので、p+型バリア層9がない従来型の逆導通IGBTに比べると逆並列接続した内蔵ダイオードのオン抵抗がやや高くなってしまう。すなわち、IGBT素子のスナップバック電圧と逆並列接続した内蔵ダイオードのオン抵抗とは、互いにトレードオフの関係となる。したがって、IGBTのスナップバック電圧を低減しつつ、所望のダイオードのオン抵抗が得られるように設計すればよい。なお、本実施例はトレンチゲート構造の場合について説明したが、プレーナ型のゲート電極構造とした場合においても、ほぼ同様な効果が得られることは勿論のことである。
本実施例では、n+型バッファ層1をn−型半導体層2よりも高いn型不純物濃度を有しているもので説明したが、これに限られるだけでなく、n+型バッファ層1はn−型半導体層2と同じn型不純物濃度を有している場合でもよいし、或は、n−型半導体層2と一体形成された層、即ちn−型半導体層2の一部であってもよい。この場合前述のように、IGBTがオフ状態のときに、p型ベース層3とn−型半導体層2との界面から伸びる空乏層がp+型バリア層9に達して誤動作する可能性があるため、n−型半導体層2の膜厚を十分に厚くする必要がある。また、n+型バッファ層1中のp+型バリア層9から伸びた空乏層がp+型コレクタ層8に到達して、エミッタ電極11から供給されて第1開口部C1及び第2開口部C2を経てコレクタ電極10へ抜ける電子電流の経路が消失してしまう虞がある。これを避けるために、p+型バリア層9とp+型コレクタ層8との間隔を十分に確保する必要がある。本実施例同様に、以下の実施例及び変形例においても、上述のようにn+型バッファ層1はn−型半導体層2と同じn型不純物濃度を有している場合でもよいし、或は、n−型半導体層2と一体形成された層、即ちn−型半導体層2の一部であってもよい。
本実施例の逆導通IGBT100の製造方法であるが、n−型半導体層2より上部のIGBT素子のゲート構造に関しては、従来からよく知られた製造方法(通常の製造方法)により容易に作成可能であるため、下部のn+型バッファ層1、p+型コレクタ層8、及びp+型バリア層9の製造方法に関して詳細に説明する。
第1の製造方法としては、以下のように作成が可能である。n+型シリコン基板を用意し、IGBT素子のゲート構造を形成する側の主面にマスクを介してp型の不純物をイオン注入し、p+型バリア層9が形成されるべき領域の所定の深さにp型不純物の埋め込み領域を形成する。この後、必須ではないが、n+型エピタキシャル層を形成し、熱処理をすることにより(n+型エピタキシャル層の前でもよい)、埋め込まれたp+型不純物を活性化させてp+型バリア層9をn+型バッファ層1中に形成する。この後、IGBT素子のゲート構造を形成する側のn+型バッファ層の主面にn−型エピタキシャル層を形成後、その表面にIGBT素子のゲート構造を通常のプロセスにて形成する。その後、IGBT素子のゲート構造と反対側のn+型バッファ層1の主面側から、マスクを介してp+型コレクタ領域9を形成すべき領域にp型不純物をイオン注入して熱処理をすることでp+型コレクタ領域8を形成する。最後に、通常の電極形成工程にてエミッタ電極11とコレクタ電極10を形成することで、本実施例1の逆導通IGBT100が得られる。
次に、第2の製造方法について以下に説明する。n+型シリコン基板を用意し、IGBT素子のゲート構造を形成する側の主面にマスクを形成し、マスクが形成されていない領域に選択成長によりp型のシリコンエピタキシャル層を形成する。この後、p型のシリコンエピタキシャル層を埋め込むようにn+型のシリコンエピタキシャル層を形成することで、n+型バッファ層1中にp+型バリア層9が埋め込まれた構造を得る。この後は、上記第1の製造方法と同様にこの後の工程を実施することにより、本実施例の逆導通IGBT100を得ることができる。
次に、第3の製造方法について以下に説明する。n+型シリコン基板上にn−型シリコンエピタキシャル層を形成後、その表面に通常のプロセスにてIGBT素子のゲート構造を形成する。その後、n+型シリコン基板のIGBT素子のゲート構造と反対側の主面から、マスクを介したイオン注入工程により、p+バリア層を形成すべき領域にp型不純物埋め込み領域を形成し、さらに別のマスクを介したイオン注入工程により、p+コレクタ層を形成すべき領域に別のp型不純物埋め込み領域を形成し、その後レーザーアニール等の熱処理により、両p型不純物埋め込み領域を活性化し、p+バリア層9及びp+型コレクタ層8が形成される。その後、通常の電極形成工程にて、エミッタ電極11とコレクタ電極10を形成して、本実施例の逆導通IGBT100が得られる。
次に本発明の実施例1の変形例の電力用半導体装置(逆導通IGBT)200を図3を用いて説明する。
本発明の実施例1の変形例の逆導通IGBT200の電流が流れる素子領域の主要部の一部の断面は、実施例1の図1と同じであり省略する。図3は、実施例1の図2同様に、図1中のA−A断面で矢印方向にみた平面図を示した図である。図3中のB−B断面を矢印方向に見た断面図が図1に相当する。以下、上記実施例1と同一又は類似の箇所には同一符号を付して説明し、実施例1と違う部分のみを説明する。
本発明の実施例1の変形例の逆導通IGBT200は、n+型バッファ層1のn−型半導体層2と反対側の主面に選択的に形成されたp+コレクタ層8とn+型バッファ層1中に埋め込み形成されたp+型バリア層9が実施例1と形状が違う。
本実施例1の変形例では、p+コレクタ層8はn+型バッファ層1のn−型半導体層2と反対側の主面に選択的に形成されており、ストライプ上の間隙である第2開口部C2により複数に分離されており、第2開口部C2にはn+型バッファ層1が満たされている。これにより、p+コレクタ層8はストライプ状或いは短冊状に複数に分離され、第2開口部C2ではn+型バッファ層が露出している。実施例1同様に、n+型バッファ層1のn−型半導体層2と反対側の主面上にコレクタ電極10が形成され、n+型バッファ層1と複数に分割されたp+型コレクタ層8との両者に電気的に接合している。すなわち、p+型コレクタ層8を複数に分割している第2開口部C2で、コレクタ電極10はn+型バッファ層1と電気的に接続している。これにより、p+型コレクタ電極8とn+型バッファ層1は短絡されており、n+型バッファ層1のn−型半導体層2と反対側の主面では、両者は同電位に保持される。
さらに、本実施例1の変形例では、n+型バッファ層1内に埋め込まれているp+型バリア層9は、複数に分割された上記短冊状のp+コレクタ層8のそれぞれの直上にp+型バリア層9のストライプ状の間隙である第1開口部C1が配置され、この第1開口部C1は、n+型バッファ層1が満たされている。すなわち、n+型バッファ層1がp+型バリア層9を第1開口部C1において貫通している。図3に示したとおり、ストライプ状の第1開口部C1の中心軸と短冊状のp+型コレクタ層8の中心軸とが一致するように、第1開口部C1とp+コレクタ層8が配置されている。このため、IGBTの電流(電子及び正孔による電流)は、p+型コレクタ層8とp+型バリア層9とで挟まれた領域を流れて、p+型バリア層9の第1開口部C1にだけ流れるように電流狭窄される。
本実施例1の変形例の逆導通IGBT200においても、実施例1の逆導通IGBT100同様に、従来の逆導通IGBTに比べてn+型バッファ層1中にp+型バリア層9がp+型コレクタ層8と離間して埋め込み形成されており、p+型コレクタ層8の直上部においてn+型バッファ層1がp+型バリア層9を貫通するように形成された第1開口部C1を有していることに特徴がある。この構造により、電子電流が第1開口部C1により狭窄されることで、n+型バッファ層1中のp+型バリア層9とp+型コレクタ層8の間の領域に電子電流を集中させることができる。これにより、p+コレクタ層8とn+型バッファ層1の接合に上記電子電流による順バイアスがかかりやすくなるので、従来型の逆導通IGBTよりもスナップバック電圧を大きく低減させることができる。逆並列接続した内蔵ダイオードを有していない通常のIGBT同様にスナップバック電圧をほとんどゼロとすることができる。
本実施例1の変形例による逆導通IGBT200と従来の逆導通IGBTの電圧−電流特性のシミュレーション結果を示す。図4の(a)及び(b)に本シミュレーションに用いた従来の逆導通IGBTのモデル及び本実施例1の変形例による逆導通IGBT200のモデルを示す。本実施例1の変形例の逆導通IGBT200においてコレクタ電極10側がエミッタ電極11に対して高い電圧を印加したときに、p+バリア層9の効果をシミュレーションすることが目的である。そのため、ここで考慮するモデルでは、IGBT素子のゲート構造は考えず、エミッタ電極、n+型エミッタ層、n−型半導体層、n+型バッファ層、p+型コレクタ層、及びコレクタ電極による積層構造に、p+型コレクタ層−n+型バッファ層のコレクタショート構造を考えればよい。すなわち、従来の逆導通IGBTをシミュレーションするためのモデルでは、図4(a)に示すように、厚さ10μmのn+型バッファ層41、厚さ75μmのn−型半導体層42、及び厚さ3μmのn+型エミッタ層43がこの順に積層され、奥行き及び幅がそれぞれ200μmの積層構造となっている。ここで、p+型コレクタ層44がn+型バッファ層41の表面に形成され、外周部の幅2.5μmの領域では、紙面奥行き方向にストライプ状にn+型バッファ層41がコレクタ電極とコンタクトし(これは、本実施例1の変形例の逆導通IGBT200において、p+型コレクタ層の第2開口部C2に相当する。)、その内側でp+型コレクタ層44がコレクタ電極とコンタクトする。エミッタ電極及びコレクタ電極は図示を省略した。
これに対して、本実施例1の変形例の逆導通IGBT200では、図4(b)に示すとおり、従来の逆導通IGBTのモデルにおいて、n+型バッファ層中のコレクタ電極との接合面から5μmの深さに、厚さ1μmで不純物濃度が1.0×1017/cm3のp+型バリア層45を追加した構造とした。ここで、p+型バリア層45はn+型バッファ層41中の面内全面に広がっており、中央部でp+型コレクタ層44と対向するように幅が10μmで紙面奥行き方向に延伸しn+型バッファ層41の両端に到達するストライプ状の開口部を有する。この開口部が、p+バリア層9の第1開口部に相当する。
上記モデルに対するコレクタ−エミッタ間電圧Vceとコレクタ電流Icの特性のシミュレーション結果を図5に示す。図中、従来の逆導通IGBTのシミュレーション結果を○印で、n+型バッファ層41中にp+型バリア層45がある本実施例の変形例の逆導通IGBT200のシミュレーション結果を△印で示す。従来の逆導通IGBTでは、Vceが2.3V付近までIcの微増とともに上昇し、この後、Vceが急減して電流が上昇して、通常のIGBTのVce−Ic特性となる。すなわち、スナップバック電圧が2.3V程度を有する。これに対して、p+型バリア層を有する逆導通IGBT200では、Vceが0.5Vを超えると急激にIcが上昇し、ほぼ通常のIGBTのVce−Ic特性を示す。すなわち、スナップバック電圧がほとんど生じていない。
上記シミュレーションから、逆導通IGBTにおいてn+型バッファ層1中にp+型バリア層9がp+型コレクタ層8と離間して埋め込み形成されており、p+型コレクタ層8の直上部においてn+型バッファ層1がp+型バリア層9を貫通するように第1開口部C1が形成されていることにより、スナップバック電圧が大幅に低減できることが確認できた。
次に本発明の実施例2の電力用半導体装置(逆導通IGBT)300を図6及び図7を用いて説明する。
図6は、本実施例の逆導通IGBT300の電流が流れる素子領域の主要部の一部の断面を示している。図7は、図6中のA−A断面を矢印方向に見た平面図を示しており、図7中のB−B断面を矢印方向にみた断面図が図6に相当する。以下、上記実施例1と同一又は類似の箇所には同一符号を付して説明し、実施例1と違う部分のみを説明する。
本実施例の逆導通IGBT300は、p+型コレクタ層8の第2開口部C2の直上部において第2開口部C2と対向するように、p+型バリア層9がさらに第3開口部C3を有する点で、実施例1の逆導通IGBT100と相違する。間隙状の第2開口部によりp+型コレクタ層8は複数の円盤状のp+コレクタ層9に分割されている。第2開口部では、コレクタ電極とn+型バッファ層1が電気的に接合しており、この接合部の直上部で対向するようにp+型バリア層9の第3開口部C3が配置される。第3開口部C3では、n+型バッファ層1が埋め込まれて満たされていることで、n+型バッファ層1がp+型バリア層9を貫通している。p+型バリア層9は、間隙状の第3開口部C3により複数の円盤状のp+型バリア層9に分割されており、個々の円盤状のp+型バリア層9の円の中心と個々の複数の円盤状のp+型コレクタ層8の円の中心とが一致している。上記以外は、実施例1の逆導通IGBT100と同じであり、コレクタ電極がp+型コレクタ層8とn+型バッファ層1とを短絡した構造(コレクタショート構造)とすることで、IGBT素子のコレクタ電極にカソード電極が、IGBT素子のエミッタ電極にアノード電極がそれぞれ接続されたダイオードを、IGBT素子と同一チップ内に逆並列接続して内蔵することとなる。
本実施例の逆導通IGBT300の動作について以下に説明する。ゲート電極6にエミッタ電極11よりも低い電位の信号を入力してIGBT素子がオフ状態の時に、コレクタ電極10にエミッタ電極11よりも低い電位となるようにエミッタ電極11とコレクタ電極10に電圧を印加することで、エミッタ電極11をアノード電極、コレクタ電極10をカソード電極とする内蔵ダイオードに電流が流れる。実施例1の逆導通IGBT100と違って、p+型コレクタ層8の第2開口部C2の直上部において第2開口部C2と対向するように、p+型バリア層9がさらに第3開口部C3を有することで、エミッタ電極11からp型ベース層3及びn−型半導体層2を経て、p+バリア層9の第3開口部C3及びp+コレクタ層8の第2開口部C2を介してn+型バッファ層1中を流れてコレクタ電極10に電流が流れる。この結果、実施例1の逆導通IGBT100に比べて内蔵ダイオードの電流経路が短縮されるので、IGBT素子に逆並列する内蔵ダイオードのオン抵抗を大きく低減できる。
ゲート電極6にエミッタ電極11よりも高い電位の信号を入力してIGBT素子がオン状態となった時に、コレクタ電極10にエミッタ電極11よりも高い電位となるようにエミッタ電極11とコレクタ電極10に電圧を印加することで、IGBT素子が動作する。ここでエミッタ電極11から、エミッタ層4、チャネル層、n−半導体層2、n+型バッファ層1へ電子が供給される。その後、n+型バッファ層1に供給された電子は、n+型バッファ層中のp+型バリア層9の第1開口部C1を通り、p+型コレクタ層8とp+型バリア層9とで挟まれた領域を流れてコレクタ電極に達する経路で流れるほか、n+型バッファ層1中のp+型バリア層9の第3開口部を通り、p+型コレクタ層8の第2開口部C2を通ってコレクタ電極に達する経路で流れる。このため、p+型バリア層9の第3開口部の間隙の幅が広いほど第3開口部を流れる電子電流の割合が増えるので、n+型バッファ層1中のp+型バリア層9とp+型コレクタ層8の間の領域にながれる電子電流による電圧降下が低下し、p+コレクタ層8とn+型バッファ層1の接合に順バイアスがかかりにくくなるのでスナップバック電圧が増大する恐れがある。すなわち、逆並列接合した内蔵ダイオードのオン抵抗とIGBT素子のスナップバック電圧の関係はトレードオフの関係にある。したがって、IGBTのスナップバック電圧を増大しない範囲で、p+型バリア層9の第3開口部C3の間隙幅を設計すれば、内蔵ダイオードのオン抵抗を低減しつつ、IGBTのスナップバック電圧を低減することが可能となる。
本実施例の逆導通IGBT300においても、実施例1の逆導通IGBT100同様に、従来の逆導通IGBTに比べてn+型バッファ層1中にp+型バリア層9がp+型コレクタ層8と離間して埋め込み形成されており、p+型コレクタ層8の直上部においてn+型バッファ層1がp+型バリア層9を貫通するように形成された第1開口部C1を有していることに特徴がある。この構造により、電子電流が第1開口部C1により狭窄されることで、n+型バッファ層1中のp+型バリア層9とp+型コレクタ層8の間の領域に電子電流を集中させることができる。これにより、p+コレクタ層8とn+型バッファ層1の接合に上記電子電流による順バイアスがかかりやすくなるので、従来型の逆導通IGBTよりもスナップバック電圧を大きく低減させることができる。逆並列接続した内蔵ダイオードを有していない通常のIGBT同様にスナップバック電圧をほとんどゼロとすることができる。
次に本実施例の変形例1の逆導通IGBT400を図8を用いて説明する。 本実施例の変形例1の逆導通IGBT400の電流が流れる素子領域の主要部の一部の断面に関しては図6と同様である。図8は、図6中のA−A断面を矢印方向に見た平面図を示しており、図8中のB−B断面を矢印方向にみた断面図が図6に相当する。以下、上記本実施例の逆導通IGBT300と同一又は類似の箇所には同一符号を付して説明し、上記本実施例の逆導通IGBTと違う部分のみを説明する。
本実施例の変形例の逆導通IGBT400は、上記本実施例の複数に分割された円盤状のp+型バリア層9の直径が大きくなり、互いに隣り合う円盤状のp+型バリア層9と結合した状態である点で、上記本実施例の逆導通IGBT300と相違する。すなわち互いに結合した個々の複数の円盤状のp+型バリア層9の円周端部(円周状の端部)D1〜D4で囲まれるようにp+型バリア層9の第3開口部C3が形成され、第3開口部C3の端部Eは、それぞれ隣接する円盤状のp+型バリア層9の円周端部D1〜D4で構成される。そして、p+型バリア層9の第3開口部C3は、p+型コレクタ層8の第2開口部の直上に対抗するように配置されている。
本実施例の変形例1の逆導通IGBT400は、p+型バリア層9の第3開口部C3が、互いに結合した個々の複数の円盤状のp+型バリア層の円周端部Eで囲まれるように形成されているために、上記本実施例の逆導通IGBT300に比べて第3開口部C3の開口面積が小さい。すなわち、内臓ダイオードの電流経路の断面積が小さい。したがって、上記本実施例の逆導通IGBT300に比べて、内蔵ダイオードのオン抵抗は少し増加するが、確実にIGBTのスナップバック電圧を低減できる。
本実施例の変形例1の逆導通IGBT400においても、実施例1の逆導通IGBT100同様に、従来の逆導通IGBTに比べてn+型バッファ層1中にp+型バリア層9がp+型コレクタ層8と離間して埋め込み形成されており、p+型コレクタ層8の直上部においてn+型バッファ層1がp+型バリア層9を貫通するように形成された第1開口部C1を有していることに特徴がある。この構造により、電子電流が第1開口部C1により狭窄されることで、n+型バッファ層1中のp+型バリア層9とp+型コレクタ層8の間の領域に電子電流を集中させることができる。これにより、p+コレクタ層8とn+型バッファ層1の接合に上記電子電流による順バイアスがかかりやすくなるので、従来型の逆導通IGBTよりもスナップバック電圧を大きく低減させることができる。逆並列接続した内蔵ダイオードを有していない通常のIGBT同様にスナップバック電圧をほとんどゼロとすることができる。
次に本発明の本実施例の変形例2の電力用半導体装置(逆導通IGBT)500を図9及び図10を用いて説明する。
図9は、本実施例の変形例2の逆導通IGBT500の電流が流れる素子領域の主要部の一部の断面を示している。図10は、図9中のA−A断面を矢印方向に見た平面図を示しており、図9中のB−B断面を矢印方向にみた断面図が図10に相当する。以下、本実施例の逆導通IGBT300と同一又は類似の箇所には同一符号を付して説明し、本実施例の逆導通IGBT300と違う部分のみを説明する。
本実施例の変形例2の逆導通IGBT500は、p+型バリア層9の第3開口部の代わりに第4開口部を設けている点で本実施例の逆導通IGBT300と相違する。すなわち、本実施例の変形例2の逆導通IGBT500は、複数の円盤状のp+型コレクタ層8に分割している間隙状の第2開口部の直上部で対向するようにp+型バリア層9の第3開口部C4が配置される。第3開口部C4では、n+型バッファ層1が埋め込まれて満たされていることで、p+型バリア層9をn+型バッファ層1が貫通している。p+型バリア層9の第3開口部C4は複数の円環状のものであり、個々の複数の円盤状のp+型コレクタ層9の円の中心とそれぞれ同一の円の中心を有し、個々の複数の円盤状のp+型コレクタ層9にそれぞれ対向して配置される。上記以外は、本実施例の逆導通IGBT300と同じである。
本実施例の変形例2の逆導通IGBT500は、p+型バリア層9の第3開口部C4は、個々の複数の円盤状のp+型コレクタ層9の円の中心と同一の中心を有する円環状であるために、上記本実施例の逆導通IGBT300に比べて第3開口部C3の開口面積が小さい。したがって、上記本実施例の逆導通IGBT300に比べて、内蔵ダイオードのオン抵抗は少し増加するが、確実にIGBTのスナップバック電圧を低減できる。
本実施例の逆導通IGBT500においても、実施例1の逆導通IGBT100同様に、従来の逆導通IGBTに比べてn+型バッファ層1中にp+型バリア層9がp+型コレクタ層8と離間して埋め込み形成されており、p+型コレクタ層8の直上部においてn+型バッファ層1がp+型バリア層9を貫通するように形成された第1開口部C1を有していることに特徴がある。この構造により、電子電流が第1開口部C1により狭窄されることで、n+型バッファ層1中のp+型バリア層9とp+型コレクタ層8の間の領域に電子電流を集中させることができる。これにより、p+コレクタ層8とn+型バッファ層1の接合に上記電子電流による順バイアスがかかりやすくなるので、従来型の逆導通IGBTよりもスナップバック電圧を大きく低減させることができる。逆並列接続した内蔵ダイオードを有していない通常のIGBT同様にスナップバック電圧をほとんどゼロとすることができる。
次に本実施例の変形例3の逆導通IGBT600を図11を用いて説明する。 本実施例の変形例3の逆導通IGBT600の電流が流れる素子領域の主要部の一部の断面に関しては図6と同様である。図11は、図6中のA−A断面を矢印方向に見た平面図を示しており、図11中のB−B断面を矢印方向にみた断面図が図6に相当する。以下、上記本実施例の逆導通IGBT300と同一又は類似の箇所には同一符号を付して説明し、上記本実施例の逆導通IGBT300と違う部分のみを説明する。
本実施例の変形例3の逆導通IGBT600は、n+型バッファ層1のn−型半導体層2と反対側の主面に選択的に形成されたp+コレクタ層8とn+型バッファ層1中に埋め込み形成されたp+型バリア層9が本実施例と形状が違う。
本実施例の変形例3では、p+コレクタ層8はn+型バッファ層1のn−型半導体層2と反対側の主面に選択的に形成されており、ストライプ上の間隙である第2開口部C2により複数に分離されており、第2開口部C2にはn+型バッファ層1が満たされている。これにより、p+コレクタ層8はストライプ状或いは短冊状に複数に分離され、第2開口部C2ではn+型バッファ層1が露出している。実施例1同様に、n+型バッファ層1のn−型半導体層2と反対側の主面上にコレクタ電極10が形成され、複数に分割されたストライプ状のp+型コレクタ層8とn+型バッファ層1の両者に電気的に接合している。すなわち、p+型コレクタ層8を複数に分割している第2開口部C2で、コレクタ電極10はn+型バッファ層1と電気的に接続している。これにより、p+型コレクタ電極8とn+型バッファ層1は短絡されており、n+型バッファ層1のn−型半導体層2と反対側の主面では、両者は同電位に保持される。
さらに、本実施例の変形例3では、n+型バッファ層1内に埋め込まれているp+型バリア層9は、複数に分割された上記短冊状のp+コレクタ層8のそれぞれの直上にp+型バリア層9のストライプ状の間隙である第1開口部C1が配置され、この第1開口部C1は、n+型バッファ層1が満たされている。すなわち、n+型バッファ層1がp+型バリア層9を第1開口部において貫通している。
またさらに、p+型バリア層9は、p+型コレクタ層8を複数に分割している第2開口部C2の直上に対向するようにp+型バリア層9のストライプ状の間隙である第3開口部C3が配置され、この第3開口部C3は、n+型バッファ層1が満たされている。すなわち、n+型バッファ層1がp+型バリア層9を第3開口部において貫通している。
本実施例の変形例3の逆導通IGBT600においても、実施例1の逆導通IGBT100同様に、従来の逆導通IGBTに比べてn+型バッファ層1中にp+型バリア層9がp+型コレクタ層8と離間して埋め込み形成されており、p+型コレクタ層8の直上部においてn+型バッファ層1がp+型バリア層9を貫通するように形成された第1開口部C1を有していることに特徴がある。この構造により、電子電流が第1開口部C1により狭窄されることで、n+型バッファ層1中のp+型バリア層9とp+型コレクタ層8の間の領域に電子電流を集中させることができる。これにより、p+コレクタ層8とn+型バッファ層1の接合に上記電子電流による順バイアスがかかりやすくなるので、従来型の逆導通IGBTよりもスナップバック電圧を大きく低減させることができる。逆並列接続した内蔵ダイオードを有していない通常のIGBT同様にスナップバック電圧をほとんどゼロとすることができる。そして、本実施例の逆導通IGB300同様に、内蔵ダイオードのオン抵抗を低減しつつ、IGBTのスナップバック電圧を低減することが可能である。
本実施例の変形例3の逆導通IGBT600においても、実施例1の変形例の逆導通IGBT200と同様に、図4(c)に示したモデルによりシミュレーションを行い、スナップバック電圧が低減できることを確認した。シミュレーションに用いたモデルは、図4(b)に示した実施例1の変形例の逆導通IGBT200で使用したモデルにおいて、n+型バッファ層41の外周部において、p+コレクタ層44の第2開口部C2に対向するように、p+型バリア層45に第3開口部C3を設けた構造となる。第3開口部C3は、p+型バリア層45の外周端部からn+型バッファ層の外周端まで5μmの開口幅であり、p+型コレクタ層44の第2開口部に沿ってストライプ状にn+型バッファ層41の外周端に達している。
図5に、n+型バッファ層41中に第3開口部C3を有したp+型バリア層45がある本実施例の変形例3の逆導通IGBT600のシミュレーション結果を□印で示す。実施例1の変形例の逆導通IGBT200同様に、Vce−Icの特性にはスナップバック電圧がほとんど生じていない。上記シミュレーションから、本実施例の変形例2の逆導通IGBT500においても、n+型バッファ層1中にp+型バリア層9がp+型コレクタ層8と離間して埋め込み形成されており、p+型コレクタ層8の直上部においてn+型バッファ層1がp+型バリア層9を貫通するように第1開口部C1が形成されていることにより、スナップバック電圧が大幅に低減できることが確認できた。
以上、本発明に係る発明の形態を上記各実施例を用いて説明したが、各実施例に示した構成に限られることなく、本発明の要旨を逸脱しない範囲内で、各構成材料、各層の厚さ及びパターン形状等を変更してもよいことは勿論のことである。また、各層の成膜方法や成膜条件、エッチング方法やエッチング条件、又は、基板表面上を平坦化する方法なども、本発明の要旨を逸脱しない範囲内で実行することも可能である。
1 n型バッファ層
2 n−型半導体層
3 p型ベース層
4 n+型エミッタ層
5 ゲート絶縁膜
6 ゲート電極
7 層間絶縁膜
8 p+型コレクタ層
9 p+型バリア層
10 コレクタ電極
11 エミッタ電極
41 n+型バッファ層
42 n−型半導体層
43 n+型エミッタ層
44 p+型コレクタ層
45 p+型バリア層
C1 第1開口部
C2 第2開口部
C3、C4 第3開口部
D1,D2、D3、D4 円盤状p+型バリア層の円周端部
E 第3開口部の端部
2 n−型半導体層
3 p型ベース層
4 n+型エミッタ層
5 ゲート絶縁膜
6 ゲート電極
7 層間絶縁膜
8 p+型コレクタ層
9 p+型バリア層
10 コレクタ電極
11 エミッタ電極
41 n+型バッファ層
42 n−型半導体層
43 n+型エミッタ層
44 p+型コレクタ層
45 p+型バリア層
C1 第1開口部
C2 第2開口部
C3、C4 第3開口部
D1,D2、D3、D4 円盤状p+型バリア層の円周端部
E 第3開口部の端部
Claims (8)
- 第1の主面と前記第1の主面に対抗する第2の主面を有する第1導電型の第1半導体層と、
前記第1導電型の第1半導体層の前記第1の主面に選択的に形成された第2導電型の第2半導体層と、
前記第2導電型第2半導体層の表面に選択的に形成された第1導電型の第3半導体層と、
前記第1半導体層、前記第2半導体層、及び前記第3半導体層にゲート絶縁膜を介して対向配置されるゲート電極と、
前記第1半導体層の前記第2の主面上に形成され、前記第1半導体層よりも不純物濃度が高い、若しくは前記第1半導体層と不純物濃度が同一、或は前記第1半導体層の一部である、のいずれかである第1導電型の第4半導体層と、
前記第4半導体層の前記第1半導体層と対向する主面に選択的に形成された第2導電型の第5半導体層と、
前記第2の主面と前記第5半導体層の間に平行に配置されるように前記第4半導体層中に埋め込まれ、且つ前記第5半導体層の直上に前記第4半導体層で満たされた第1開口部を有する第2導電型の第6半導体層と、
前記第5半導体層と前記第4半導体層に接合する第1の主電極と、
前記第3半導体層及び前記第4半導体層に接合する第2の主電極と、
を具備することを特徴とする電力用半導体装置。 - 前記第6半導体層の前記第1開口部は複数設けられており、前記第5半導体層は、前記第1の主電極と前記第5半導体層との接合面を有する平面内で第2開口部により複数に分割されて、前記第2開口部には前記第4半導体層が露出しており、前記第2開口部で前記第4半導体層は前記第1の主電極と接合し、前記複数に分割された各々の前記第5半導体層の直上に、前記第6半導体層の前記第1開口部がそれぞれ配置されていることを特徴とする請求項1に記載の電力用半導体装置。
- 前記第5半導体層は円盤状に形成されており、前記第6半導体層の前記第1開口部は円形状であり、前記第1の主面に垂直な方向から見た平面図において、前記第5半導体層の中心と前記第6半導体層の前記第1開口部の中心は一致することを特徴とする請求項1又は2いずれかに記載の電力用半導体装置。
- 前記第5半導体層は第1の方向に延伸する短冊状であり、前記第6半導体層の前記第1開口部は前記第1の方向に沿った短冊状もしくはストライプ状であり、前記第5半導体層の前記第1方向に沿った中心軸と前記第6半導体層の前記第1開口部の前記第1の方向に沿った中心軸は重なっていることを特徴とする請求項1又は2いずれかに記載の電力用半導体装置。
- 前記第4半導体層と前記第1の主電極が接合する部分に対向して、前記第6半導体層の第3開口部がさらに形成されており、前記第3開口部は前記第4半導体層で満たされていることを特徴とする請求項1乃至4いずれか1項に記載の電力用半導体装置。
- 前記第4半導体層と前記第1の主電極が接合する部分に対向して、前記第6半導体層に第3開口部がさらに形成され、前記第3開口部は前記第4半導体層で満たされており、
前記第1の主面に垂直な方向から見た平面図において、前記第5半導体層は円盤状に形成されており、前記第6半導体層の前記第1開口部は円形状に形成されており、前記第6半導体層は前記第1開口部を1つ有する円盤状の複数の領域から構成され、前記第5半導体層の前記円盤状の領域の中心、前記第6半導体層の前記円盤状の領域の中心及び前記第6半導体層の前記円形状の第1開口部の中心はそれぞれ一致し、
前記第6半導体層の前記円盤状の複数の領域は、前記第3開口部を介して互いに分離されていることを特徴とする請求項2記載の電力用半導体装置。 - 前記第6半導体層の複数の前記円盤状の領域が互いに接することにより、前記第6半導体層の前記第3開口部が複数に分離されていることを特徴とする請求項6記載の半導体装置。
- 前記第1の主面に垂直な方向から見た平面図において、前記第6半導体層の前記円形状の第1開口部を取り囲み前記第1開口部の中心と同一の中心を有して、前記第4半導体層と前記第1の主電極が接合する部分に対向して、前記第6半導体層に円環状の第4開口部がさらに形成され、前記第4開口部は前記第4半導体層で満たされていることを特徴とする請求項3記載の電力用半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009266457A JP2011114027A (ja) | 2009-11-24 | 2009-11-24 | 電力用半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009266457A JP2011114027A (ja) | 2009-11-24 | 2009-11-24 | 電力用半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011114027A true JP2011114027A (ja) | 2011-06-09 |
Family
ID=44236156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009266457A Pending JP2011114027A (ja) | 2009-11-24 | 2009-11-24 | 電力用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011114027A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013037262A1 (zh) * | 2011-09-15 | 2013-03-21 | 江苏宏微科技股份有限公司 | 新型绝缘栅双极晶体管背面结构及其制备方法 |
US9018674B2 (en) | 2012-04-06 | 2015-04-28 | Infineon Technologies Ag | Reverse conducting insulated gate bipolar transistor |
JP2015138789A (ja) * | 2014-01-20 | 2015-07-30 | トヨタ自動車株式会社 | 半導体装置 |
US9219060B2 (en) | 2014-03-14 | 2015-12-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
WO2017010164A1 (ja) * | 2015-07-15 | 2017-01-19 | 三菱電機株式会社 | 電力用半導体装置 |
JP2019121786A (ja) * | 2017-12-28 | 2019-07-22 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2019161125A (ja) * | 2018-03-15 | 2019-09-19 | 富士電機株式会社 | 半導体装置 |
JP2020031203A (ja) * | 2018-08-15 | 2020-02-27 | 株式会社東芝 | 半導体装置 |
US10593789B2 (en) | 2017-09-29 | 2020-03-17 | Mitsubishi Electric Corporation | Semiconductor apparatus and method of manufacturing the same |
US10636898B2 (en) | 2018-08-15 | 2020-04-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN111211167A (zh) * | 2020-01-09 | 2020-05-29 | 杭州电子科技大学 | 一种消除负阻效应的rc-igbt器件结构 |
US11393812B2 (en) | 2017-12-28 | 2022-07-19 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
-
2009
- 2009-11-24 JP JP2009266457A patent/JP2011114027A/ja active Pending
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013037262A1 (zh) * | 2011-09-15 | 2013-03-21 | 江苏宏微科技股份有限公司 | 新型绝缘栅双极晶体管背面结构及其制备方法 |
US9018674B2 (en) | 2012-04-06 | 2015-04-28 | Infineon Technologies Ag | Reverse conducting insulated gate bipolar transistor |
DE102013103219B4 (de) * | 2012-04-06 | 2017-01-05 | Infineon Technologies Ag | Rückwärts leitender Bipolartransistor mit isoliertem Gate |
JP2015138789A (ja) * | 2014-01-20 | 2015-07-30 | トヨタ自動車株式会社 | 半導体装置 |
US9219060B2 (en) | 2014-03-14 | 2015-12-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
WO2017010164A1 (ja) * | 2015-07-15 | 2017-01-19 | 三菱電機株式会社 | 電力用半導体装置 |
JPWO2017010164A1 (ja) * | 2015-07-15 | 2018-01-25 | 三菱電機株式会社 | 電力用半導体装置 |
US10593789B2 (en) | 2017-09-29 | 2020-03-17 | Mitsubishi Electric Corporation | Semiconductor apparatus and method of manufacturing the same |
US11393812B2 (en) | 2017-12-28 | 2022-07-19 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2019121786A (ja) * | 2017-12-28 | 2019-07-22 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7334407B2 (ja) | 2017-12-28 | 2023-08-29 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2019161125A (ja) * | 2018-03-15 | 2019-09-19 | 富士電機株式会社 | 半導体装置 |
JP7187787B2 (ja) | 2018-03-15 | 2022-12-13 | 富士電機株式会社 | 半導体装置 |
US10636898B2 (en) | 2018-08-15 | 2020-04-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2020031203A (ja) * | 2018-08-15 | 2020-02-27 | 株式会社東芝 | 半導体装置 |
JP7352344B2 (ja) | 2018-08-15 | 2023-09-28 | 株式会社東芝 | 半導体装置 |
CN111211167A (zh) * | 2020-01-09 | 2020-05-29 | 杭州电子科技大学 | 一种消除负阻效应的rc-igbt器件结构 |
CN111211167B (zh) * | 2020-01-09 | 2022-04-01 | 杭州电子科技大学 | 一种消除负阻效应的rc-igbt器件结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011114027A (ja) | 電力用半導体装置 | |
US10109725B2 (en) | Reverse-conducting semiconductor device | |
JP6119577B2 (ja) | 半導体装置 | |
JP6369173B2 (ja) | 縦型半導体装置およびその製造方法 | |
JP5526496B2 (ja) | 電界効果半導体装置及びその製造方法 | |
JP5366297B2 (ja) | 半導体装置 | |
JP2007184486A (ja) | 半導体装置 | |
JP5972881B2 (ja) | 逆導通パワー半導体デバイス | |
JP6102092B2 (ja) | 半導体装置及びその製造方法 | |
CN107534042B (zh) | 半导体装置 | |
JP5480084B2 (ja) | 半導体装置 | |
JP5805756B2 (ja) | パワー半導体デバイス | |
JP5537359B2 (ja) | 半導体装置 | |
JP2005136099A (ja) | 半導体装置 | |
JP2009295641A5 (ja) | ||
JPH10209432A (ja) | 半導体デバイスの改良 | |
JP2015177010A (ja) | 半導体装置およびその製造方法 | |
JP2000049360A (ja) | 半導体装置 | |
JP2010232335A (ja) | 絶縁ゲートバイポーラトランジスタ | |
JP5011634B2 (ja) | 半導体装置およびその半導体装置を用いた双方向スイッチ素子 | |
JP5261893B2 (ja) | トレンチ型絶縁ゲートバイポーラトランジスタ | |
JP2020088155A (ja) | 半導体装置 | |
JP5672821B2 (ja) | 絶縁ゲート型半導体装置 | |
JP4177229B2 (ja) | 半導体装置とその製造方法 | |
JPH10135458A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20111125 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20111205 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |