CN103681785A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103681785A
CN103681785A CN201310367482.XA CN201310367482A CN103681785A CN 103681785 A CN103681785 A CN 103681785A CN 201310367482 A CN201310367482 A CN 201310367482A CN 103681785 A CN103681785 A CN 103681785A
Authority
CN
China
Prior art keywords
mentioned
semiconductor regions
semiconductor
conductivity type
terminal part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310367482.XA
Other languages
English (en)
Inventor
北川光彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103681785A publication Critical patent/CN103681785A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

一种半导体装置，具备半导体基板、形成在上述半导体基板内的元件部、以及形成在上述半导体基板内且具有包围上述元件部的环形状的结末端部。进而，上述结末端部包括第1导电型的多个第1半导体区域和第2导电型的多个第2半导体区域。进而，上述多个第1半导体区域在上述结末端部的环形状的周向上相互邻接，宽度随着向远离上述元件部的方向前进而减小。进而，上述多个第2半导体区域配置在上述第1半导体区域之间，宽度随着向远离上述元件部的方向前进而增加。

Description

半导体装置
相关申请的交叉引用
本申请享受以日本专利申请2012-206073号（申请日：2012年9月19日）为基础申请的优先权。本申请通过参照该基础申请，包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
在设计电力用半导体装置时，用于确保主耐压的结末端部的构造较为重要。例如，在具备IGBT（Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管）等MOS类电力用晶体管的电力用半导体装置中，通过降低表面电场（resurf）、保护环（guard ring）、场板（field plate）等的构造来确保主耐压。但是，这些构造中，若随着电路的微细化、使结末端部的宽度变窄或使结末端部内的扩散层的深度变浅来缩小结末端部的尺寸，则存在难以确保主耐压的问题。
发明内容
本发明的实施方式提供一种即使结末端部的尺寸变小也能够确保充分的耐压的半导体装置。
根据实施方式，半导体装置具备半导体基板、形成在上述半导体基板内的元件部、以及形成在上述半导体基板内、具有包围上述元件部的环形状的结末端部。进而，上述结末端部包括第1导电型的多个第1半导体区域和第2导电型的多个第2半导体区域。进而，上述多个第1半导体区域在上述结末端部的环形状的周向上相互邻接，宽度随着向远离上述元件部的方向前进而减小。进而，上述多个第2半导体区域配置在上述第1半导体区域之间，宽度随着向远离上述元件部的方向前进而增加。
附图说明
图1是表示第1实施方式的半导体装置的构造的俯视图以及剖视图。
图2是表示第1实施方式的结末端部的构造的俯视图以及剖视图。
图3是表示第1实施方式的变形例的结末端部的构造的剖视图。
图4是表示第1实施方式的其他变形例的结末端部的构造的剖视图。
图5是表示第2实施方式的结末端部的构造的俯视图以及剖视图。
图6是表示第2实施方式的变形例的结末端部的构造的剖视图。
图7是表示第2实施方式的其他变形例的结末端部的构造的剖视图。
图8是表示第3实施方式的结末端部的构造的俯视图以及剖视图。
图9是表示第4实施方式的结末端部的构造的俯视图以及剖视图。
具体实施方式
（第1实施方式）
图1是表示第1实施方式的半导体装置的构造的俯视图以及剖视图。图1（a）是概略地表示半导体装置的构造的俯视图，图1（b）是沿着图1（a）的I-I’线的剖视图。
本实施方式的半导体装置具备半导体基板11、形成在半导体基板11内且具有电力用晶体管（例如，IGBT）的元件部1、以及形成在半导体基板11内且具有包围元件部1的环形状的结末端部2。
半导体基板11例如是硅基板。符号S1、S2分别表示半导体基板11的第一主面（表面）和第2主面（背面）。图1中示出了与半导体基板11的主面平行且相互垂直的X方向及Y方向、以及与半导体基板11的主面垂直的Z方向。
半导体基板11具备N-型的第1基极（base）层21、P+型的第2基极层22、N+型的源极层（发射极层）23、P+型的漏极层（集电极层）24、以及N型的缓冲层25。
第1基极层21是半导体基板11内的高电阻层。第2基极层22在元件部1内形成于第1基极层21的第一主面S1侧的表面。源极层23在元件部1内形成于第2基极层22的表面。漏极层24形成于第1基极层21的第2主面S2侧的表面。缓冲层25形成在第1基极层21与漏极层24之间。
此外，本实施方式的半导体装置具备栅极绝缘膜31、栅极电极32、源极电极（发射极电极）33、以及漏极电极（集电极电极）34。
栅极绝缘膜31形成于在半导体基板11的第一主面S1上形成的沟槽的侧面以及底面。栅极绝缘膜31例如是硅氧化膜。此外，栅极电极32在该沟槽内隔着栅极绝缘膜31而形成。栅极电极32例如是多晶硅层。此外，源极电极33、漏极电极34分别形成于半导体基板11的第1、第2主面S1、S2。另外，源极电极33的一部分在结末端部2内，隔着绝缘膜埋入到形成在半导体基板11的第一主面S1上的沟槽内。
（1）第1实施方式的结末端部2的构造
接着，参照图2对第1实施方式的结末端部2的构造进行说明。
图2是表示第1实施方式的结末端部2的构造的俯视图以及剖视图。图2（a）是表示图1（a）的I-I’线附近的结末端部2的构造的俯视图，图2（b）是沿着图2（a）的A-A’线的剖视图。
如图2所示，结末端部2具备：形成在半导体基板11内的P型扩散层41、N型扩散层42及N+型扩散层43；与栅极绝缘膜31、栅极电极32相同构造的沟槽绝缘膜44、沟槽电极45；绝缘膜46；相当于源极电极33的第1电极47；以及与漏极电极34为同电位的第2电极48。
P型扩散层41具有：向远离元件部1的方向（这里为+X方向）延伸且相互在结末端部2的环形状的周向（这里+Y方向或-Y方向）上邻接的多个P型带状区域41a、以及将P型带状区域41a彼此连接的P型连接区域41b。各P型带状区域41a具有三角形的平面形状，随着向+X方向前进而Y方向的宽度减小。P型带状区域41a、P型连接区域41b分别是本公开的第1半导体区域、第1连接区域的示例，P导电型是本公开的第1导电型的示例。
N型扩散层42具有向远离元件部1的方向（+X方向）延伸且配置在P型带状区域41a之间的多个N型带状区域42a、以及将N型带状区域42a彼此连接的N型连接区域42b。各N型带状区域42a与P型带状区域41a同样具有三角形的平面形状，但与P型带状区域41a不同，随着向+X方向前进而Y方向的宽度增加。N型带状区域42a、N型连接区域42b分别是本公开的第2半导体区域、第2连接区域的示例，N导电型是本公开的第2导电型的示例。
N+型扩散层43配置在N型扩散层42的+X方向侧。此外，沟槽绝缘膜44形成于以贯通P型连接区域41b的方式形成的沟槽的侧面以及底面。此外，沟槽电极45在该沟槽内隔着沟槽绝缘膜44而形成。
绝缘膜46形成在P型扩散层41、N型扩散层42、N+型扩散层43以及沟槽电极45上。此外，第1电极47形成在绝缘膜46以及P型连接区域41b上。此外，第2电极48形成在绝缘膜46以及N+型扩散层43上。
本实施方式中，如图2（b）所示，N型扩散层42的N型杂质扩散至比P型扩散层41的P型杂质更深，N型扩散层42的底面位于比P型扩散层41的底面更深的位置。此外，N型扩散层42的N型杂质扩散至比N+型扩散层43的N型杂质更深，N型扩散层42的底面位于比N+型扩散层43的底面更深的位置。本实施方式中，N型扩散层42扩散至P型扩散层41及N+型扩散层43的下方的区域，与P型扩散层41、N+型扩散层43的底面接触。
此外，本实施方式中，沟槽电极45的底面位于比P型扩散层41的底面更深的位置，并且位于与N型扩散层42的底面大致相同的深度。
本实施方式中，P型扩散层41的Z方向的厚度例如设定为2μm。此外，P型带状区域41a、N型带状区域42a的X方向的长度例如设定为90μm。此外，沟槽电极45的X方向的长度例如设定为5μm。
这里，将P型扩散层41内的P型杂质的剂量（dose）表示为Cp［1／cm2］，将N型扩散层42内的N型杂质的剂量表示为Cn［1／cm2］。剂量Cp、Cn分别相当于导入到半导体基板11的主面的每单位面积中的P型杂质原子、N型杂质原子的个数。另外，P型扩散层41的下方的N型扩散层42内的N型杂质的剂量设为将该P型扩散层41内的N型杂质也包括在内的剂量。
本实施方式中，剂量Cp、Cn都均匀，在P型扩散层41、N型扩散层42内大致一定。此外，本实施方式中，剂量Cp比剂量Cn多（Cp＞Cn）。例如，剂量Cp设定为剂量Cn的2倍～4倍（2×Cn≤Cp≤4×Cn）。
下面，接着参照图2对如以上那样构成结末端部2的效果进行说明。
如以上那样，本实施方式的结末端部2具备沿着图2的Y方向交替配置的多个P型带状区域41a以及多个N型带状区域42a。即，本实施方式的结末端部2具有所谓的超结（Super junction）构造。这样的构造具有如下优点：即使使结末端部2的X方向的宽度变窄或使扩散层41～43的Z方向的深度变浅而缩小结末端部2的尺寸，也容易确保充分的主耐压。
此外，本实施方式中，P型带状区域41a的宽度随着向远离元件部1的方向前进而减小，N型带状区域42a的宽度随着向远离元件部1的方向前进而增加。
因此，本实施方式的结末端部2中，在P型、N型带状区域41a、42a整体中将剂量平均来考虑的情况下，P型杂质的平均剂量随着远离元件部1而逐渐减小，N型杂质的平均剂量随着远离元件部1而逐渐增加。即，本实施方式的结末端部2中，实现了P型杂质和N型杂质的剂量变化的分级。
这样的构造具有能够使耗尽层向远离元件部1的方向均等地延伸的优点。因此，根据本实施方式，即使缩小结末端部2的尺寸，也更容易确保充分的主耐压。
此外，本实施方式中，P型、N型带状区域41a、42a的宽度分别随着远离元件部1而减小、增加，因此即使将剂量Cp、Cn均匀地设定，也能够实现如上所述的分级。因此，本实施方式中，不需要形成剂量Cp、Cn发生变化的复杂的P型、N型扩散层41、42，通过形成剂量Cp、Cn均匀的P型、N型扩散层41、42的简单的扩散层形成处理，能够实现如上所述的分级。
另外，本实施方式中，剂量Cp比剂量Cn多，具体而言，剂量Cp设定为剂量Cn的2倍～4倍。本实施方式中，考虑到电子和空穴的移动度的差异、及使耗尽层从P型扩散层41一侧向N型扩散层42一侧延伸而进行这样的设定。
（2）第1实施方式的变形例的结末端部2的构造
接着，参照图3和图4对第1实施方式的变形例的结末端部2的构造进行说明。
图3是表示第1实施方式的变形例的结末端部2的构造的剖视图。图3是沿着图2（a）的A-A’线的剖视图。
上述的图2中，N型扩散层42的N型杂质扩散至比P型扩散层41的P型杂质更深，N型扩散层42的底面位于比P型扩散层41的底面更深的位置。相对于此，图3中，N型扩散层42的底面位于与P型扩散层41的底面大致相同的深度。本实施方式中，也可以代替图2的构造而采用图3的构造。
另外，如图3所示，在P型扩散层41的底面与N型扩散层42的底面位于大致相同的深度的情况下，P型扩散层41内的P型杂质的峰值浓度（1／cm3）优选设定为N型扩散层42内的N型杂质的峰值浓度（1／cm3）的2倍～4倍。
图4是表示第1实施方式的其他变形例的结末端部2的构造的剖视图。图4（a）、图4（b）分别是沿着图2（a）的A-A’线，B-B’线的剖视图。
图4的结末端部2不具备N型扩散层42。取而代之，图4的结末端部2中，N+型扩散层43具有：向远离元件部1的方向（+X方向）延伸且配置在P型带状区域41a之间的多个N+型带状区域43a、以及将N+型带状区域43a彼此连接的N+型连接区域43b。图4的N+型带状区域43a、N+型连接区域43b分别是本公开的第2半导体区域、第2连接区域的示例。
图4的N+型扩散层43的构造与图2、图3的N型扩散层42的构造相同。但是，图4中，P型扩散层41的P型杂质扩散至比N+型扩散层43的N型杂质更深，P型扩散层41的底面位于比N+型扩散层43的底面更深的位置。此外，图4中，P型扩散层41部分地扩散至N+型扩散层43的下方的区域，与N+型扩散层43的底面接触。本实施方式中，也可以代替图2的构造而采用图4的构造。
（3）第1实施方式的效果
最后，对第1实施方式的效果进行说明。
如以上那样，本实施方式的结末端部2具备在结末端部2的环形状的周向上交替配置的多个P型带状区域41a以及多个N型带状区域42a。此外，本实施方式中，P型带状区域41a的宽度随着向远离元件部1的方向前进而减小，N型带状区域42a的宽度随着向远离元件部1的方向前进而增加。
因此，根据本实施方式，例如通过将结末端部2形成为P型杂质、N型杂质的平均剂量随着远离元件部1而逐渐变化，能够以尺寸小的结末端部2确保充分的耐压。
另外，本实施方式中，若P型、N型带状区域41a、42a的宽度分别随着远离元件部1而减小、增加，则P型、N型带状区域41a、42a的平面形状也可以是三角形以外的形状。例如，P型、N型带状区域41a、42a的平面形状也可以分别是随着远离元件部1而宽度以阶梯状减小、增加的形状。
（第2实施方式）
图5是表示第2实施方式的结末端部2的构造的俯视图以及剖视图。图5（a）是表示图1（a）的I-I’线附近的结末端部2的构造的俯视图，图5（b）是沿着图5（a）的A-A’线的剖视图。
图5的结末端部2具有与图2的结末端部2相同的构造，但不具备沟槽绝缘膜44以及沟槽电极45。像这样多个P型带状区域41a和多个N型带状区域42a交替配置的构造不仅适用于沟槽型的结末端部2，而且还能够适用于非沟槽型的结末端部2。
图6和图7是表示第2实施方式的变形例的结末端部2的构造的剖视图。
图6、图7的结末端部2分别除了沟槽绝缘膜44以及沟槽电极45以外，具有与图3、图4的结末端部2相同的构造。像这样，图2～图4的构造不仅适用于沟槽型的结末端部2，而且还能够适用于非沟槽型的结末端部2。
根据本实施方式，与第1实施方式同样能够以尺寸小的结末端部2确保充分的耐压。
（第3实施方式）
图8是表示第3实施方式的结末端部2的构造的俯视图以及剖视图。图8（a）是表示图1（a）的I-I’线附近的结末端部2的构造的俯视图，图8（b）、图8（c）分别是沿着图8（a）的A-A’线、B-B’线的剖视图。
图8的结末端部2中，P型、N型带状区域41a、42a分别具有四角形的平面形状，P型、N型带状区域41a、42a的Y方向的宽度都为一定。
此外，图8的结末端部2中，在Y方向上相互邻接的P型带状区域41a彼此之间的区域包括：在X方向上相互断开的2个以上（这里为3个）的N型带状区域42a、以及埋入到这些断开的N型带状区域42a彼此之间的1个以上（这里为2个）的沟槽电极52。沟槽电极52还埋入到N型带状区域42a与N+型扩散层43之间。这些沟槽电极52隔着沟槽绝缘膜51埋入到在半导体基板11的第一主面S1上形成的沟槽内。
另外，本实施方式中，沟槽电极52的X方向的宽度设定为比断开的N型带状区域42a的X方向的宽度更短。此外，本实施方式中，沟槽电极52的底面位于比P型扩散层41、N型扩散层42的底面更深的位置，并且位于与沟槽电极45的底面大致相同的深度。但是，P型扩散层41和N型扩散层42的底面的深度也可以如在第1及第2实施方式中说明那样，相互不同。
此外，本实施方式中，与第1及第2实施方式同样，剂量Cp、Cn都均匀，剂量Cp比剂量Cn多，例如设定为剂量Cn的2倍～4倍。这在后述的第4实施方式中也同样。
本实施方式的沟槽电极52用于对P型扩散层41、N型扩散层42以及N+型扩散层43内的电场、电位进行控制。此外，本实施方式的结末端部2如图8（b）所示，具有将由多个P型层和多个N型层构成的保护环替换为由多个沟槽电极52和多个N型带状区域42a构成的伪保护环的构造。因此，根据本实施方式，能够通过这些沟槽电极52和N型带状区域42a，实现与保护环相同的作用，确保主耐压。
如以上那样，本实施方式的结末端部2具有由P型带状区域41a和N型带状区域42a形成的超结构造。此外，本实施方式的结末端部2具有由N型带状区域42a和沟槽电极52形成的伪保护环构造。因此，根据本实施方式，能够通过这些构造，以尺寸小的结末端部2确保充分的耐压。
另外，本实施方式中，P型、N型带状区域41a、42a的平面形状也可以是四角形以外的形状。
（第4实施方式）
图9是表示第4实施方式的结末端部2的构造的俯视图以及剖视图。图9（a）是表示图1（a）的I-I’线附近的结末端部2的构造的俯视图，图9（b）、图9（c）分别是沿着图9（a）的A-A’线、B-B’线的剖视图。
第1至第3实施方式的结末端部2中，多个P型带状区域41a与多个N型带状区域42a在水平方向上邻接。另一方面，第4实施方式的结末端部2中，具有1个P型带状区域41a的P型扩散层41与具有2个以上（这里为3个）的N型带状区域42a的N型扩散层42在上下方向上邻接。
具体而言，图9的P型带状区域41a在半导体基板11内形成在半导体基板11的第一主面S1附近。此外，图9的N型带状区域42a在半导体基板11内在Z方向（半导体基板11的深度方向）上与P型带状区域41a邻接而形成，并且在X方向上相互断开。
此外，图9的结末端部2具备多个以贯通P型带状区域41a且夹持在断开的N型带状区域42a彼此之间的方式配置的沟槽电极52、和配置在P型、N型扩散层41、42与N+型扩散层43之间的沟槽电极52。这些沟槽电极52隔着沟槽绝缘膜51埋入到在半导体基板11的第一主面S1上形成的沟槽内，用于对P型扩散层41、N型扩散层42以及N+型扩散层43内的电场、电位进行控制。
本实施方式的结末端部2具有由P型带状区域41a和N型带状区域42a形成的PN结构造。此外，本实施方式的结末端部2与第3实施方式同样，具有由N型带状区域42a和沟槽电极52形成的伪保护环构造。因此，根据本实施方式，能够通过这些构造，以尺寸小的结末端部2确保充分的耐压。
对本发明的若干个实施方式进行了说明，但这些实施方式是作为示例来提示的，并不是要限定发明的范围。这些新的实施方式能够以其他各种形态实施，在不脱离发明的主旨的范围能够能够进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围及主旨，并且包含于权利要求所记载的发明及与其等效的范围内。

Claims (20)

1.一种半导体装置，具备：
半导体基板；
元件部，形成在上述半导体基板内；以及
结末端部，形成在上述半导体基板内，具有包围上述元件部的环形状，
上述结末端部包括第1导电型的多个第1半导体区域、以及第2导电型的多个第2半导体区域，
上述多个第1半导体区域在上述结末端部的环形状的周向上相互邻接，宽度随着向远离上述元件部的方向前进而减小，
上述多个第2半导体区域配置在上述第1半导体区域之间，宽度随着向远离上述元件部的方向前进而增加。
2.如权利要求1记载的半导体装置，
上述第1半导体区域内的上述第1导电型的杂质的剂量和上述第2半导体区域内的上述第2导电型的杂质的剂量都是均匀的。
3.如权利要求1记载的半导体装置，
上述第1半导体区域内的上述第1导电型的杂质的剂量比上述第2半导体区域内的上述第2导电型的杂质的剂量多。
4.如权利要求3记载的半导体装置，
上述第1半导体区域内的上述第1导电型的杂质的剂量是上述第2半导体区域内的上述第2导电型的杂质的剂量的2倍～4倍。
5.如权利要求1记载的半导体装置，
上述第2半导体区域的底面的深度比上述第1半导体区域的底面的深度深。
6.如权利要求5记载的半导体装置，
上述第2半导体区域与上述第1半导体区域的底面接触。
7.如权利要求1记载的半导体装置，
上述第1半导体区域的底面的深度比上述第2半导体区域的底面的深度深。
8.如权利要求7记载的半导体装置，
上述第1半导体区域与上述第2半导体区域的底面接触。
9.如权利要求1记载的半导体装置，
上述第1半导体区域及上述第2半导体区域的平面形状是三角形。
10.如权利要求1记载的半导体装置，
上述结末端部还具备：
上述第1导电型的第1连接区域，连接上述第1半导体区域彼此；
上述第2导电型的第2连接区域，连接上述第2半导体区域彼此；以及
沟槽电极，隔着沟槽绝缘膜形成在以贯通上述第1连接区域的方式形成的沟槽内。
11.一种半导体装置，具备：
半导体基板；
元件部，形成在上述半导体基板内；以及
结末端部，形成在上述半导体基板内，具有包围上述元件部的环形状，
上述结末端部包括第1导电型的多个第1半导体区域和第2导电型的多个第2半导体区域，
上述多个第1半导体区域在上述结末端部的环形状的周向上相互邻接，
上述多个第2半导体区域配置在上述第1半导体区域之间，
相互邻接的上述第1半导体区域彼此之间的区域包括：
2个以上的上述第2半导体区域，在从上述元件部离开的方向上相互断开；以及
1个以上的电极，埋入到断开的上述第2半导体区域彼此之间。
12.如权利要求11记载的半导体装置，
上述第1半导体区域内的上述第1导电型的杂质的剂量和上述第2半导体区域内的上述第2导电型的杂质的剂量都是均匀的。
13.如权利要求11记载的半导体装置，
上述第1半导体区域内的上述第1导电型的杂质的剂量比上述第2半导体区域内的上述第2导电型的杂质的剂量多。
14.如权利要求11记载的半导体装置，
上述第1半导体区域及上述第2半导体区域的上述周向的宽度为一定。
15.如权利要求11记载的半导体装置，
上述电极的底面的深度比上述第2半导体区域的底面的深度深。
16.如权利要求11记载的半导体装置，
上述电极的宽度比上述第2半导体区域的宽度小。
17.一种半导体装置，具备：
半导体基板；
元件部，形成在上述半导体基板内；以及
结末端部，形成在上述半导体基板内，具有包围上述元件部的环形状，
上述结末端部包括第1导电型的第1半导体区域、第2导电型的2个以上的第2半导体区域、和1个以上的电极，
上述第1半导体区域在上述半导体基板内形成在上述半导体基板的表面附近，
上述2个以上的第2半导体区域在上述半导体基板内，在上述半导体基板的深度方向上与上述第1半导体区域邻接而形成，在从上述元件部离开的方向上相互断开，
上述1个以上的电极被配置成贯通上述第1半导体区域、且夹持在断开的上述第2半导体区域彼此之间。
18.如权利要求17记载的半导体装置，
上述第1半导体区域内的上述第1导电型的杂质的剂量和上述第2半导体区域内的上述第2导电型的杂质的剂量都是均匀的。
19.如权利要求17记载的半导体装置，
上述第1半导体区域内的上述第1导电型的杂质的剂量比上述第2半导体区域内的上述第2导电型的杂质的剂量多。
20.如权利要求17记载的半导体装置，
上述电极的底面的深度比上述第2半导体区域的底面的深度深。
CN201310367482.XA 2012-09-19 2013-08-21 半导体装置 Pending CN103681785A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-206073 2012-09-19
JP2012206073A JP2014060361A (ja) 2012-09-19 2012-09-19 半導体装置

Publications (1)

Publication Number Publication Date
CN103681785A true CN103681785A (zh) 2014-03-26

Family

ID=50273570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310367482.XA Pending CN103681785A (zh) 2012-09-19 2013-08-21 半导体装置

Country Status (3)

Country Link
US (1) US9082810B2 (zh)
JP (1) JP2014060361A (zh)
CN (1) CN103681785A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486379A (zh) * 2015-09-02 2017-03-08 株式会社东芝 半导体装置的制造方法
CN109585533A (zh) * 2018-12-10 2019-04-05 泉州臻美智能科技有限公司 一种功率器件终端结构及其制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP2014060361A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
EP3183754A4 (en) 2014-08-19 2018-05-02 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
US10985077B2 (en) * 2018-11-20 2021-04-20 Nanya Technology Corporation Semiconductor device and method for preparing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003515915A (ja) * 1999-01-11 2003-05-07 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン パワーｍｏｓ素子及びｍｏｓ素子の製造方法
US20070202650A1 (en) * 2000-04-04 2007-08-30 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
US20080001217A1 (en) * 2006-07-03 2008-01-03 Nec Electronics Corporation Semiconductor device having superjunction structure and method for manufacturing the same
CN102163626A (zh) * 2009-12-22 2011-08-24 Abb技术有限公司 具有新的保护环终端设计的功率半导体器件及其生产方法
CN102891169A (zh) * 2011-07-19 2013-01-23 万国半导体股份有限公司 具有新型结构的高压(hv)器件端接及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959345A (en) * 1997-11-28 1999-09-28 Delco Electronics Corporation Edge termination for zener-clamped power device
JP3914226B2 (ja) * 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
JP2006173437A (ja) * 2004-12-17 2006-06-29 Toshiba Corp 半導体装置
JP5122762B2 (ja) * 2006-03-07 2013-01-16 株式会社東芝 電力用半導体素子、その製造方法及びその駆動方法
JP5129943B2 (ja) 2006-10-19 2013-01-30 株式会社豊田中央研究所 半導体装置
JP2008147361A (ja) 2006-12-08 2008-06-26 Toyota Central R&D Labs Inc 半導体装置
US8008734B2 (en) * 2007-01-11 2011-08-30 Fuji Electric Co., Ltd. Power semiconductor device
JP2009088385A (ja) * 2007-10-02 2009-04-23 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2010040973A (ja) * 2008-08-08 2010-02-18 Sony Corp 半導体装置およびその製造方法
JP4844605B2 (ja) * 2008-09-10 2011-12-28 ソニー株式会社 半導体装置
JP2010225833A (ja) 2009-03-24 2010-10-07 Toshiba Corp 半導体装置
JP5629994B2 (ja) * 2009-09-04 2014-11-26 ソニー株式会社 半導体装置及び半導体装置の製造方法
JP2011114028A (ja) 2009-11-24 2011-06-09 Toyota Motor Corp ＳｉＣ半導体装置とその製造方法
JP2011216587A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置
JP2011243859A (ja) * 2010-05-20 2011-12-01 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
WO2012049872A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 半導体装置およびその製造方法
US8803277B2 (en) * 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
JP5640969B2 (ja) * 2011-12-26 2014-12-17 三菱電機株式会社 半導体素子
JP2014060361A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
US9306043B2 (en) * 2013-03-13 2016-04-05 Macronix International Co., Ltd. Bipolar junction transistor and operating and manufacturing method for the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003515915A (ja) * 1999-01-11 2003-05-07 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン パワーｍｏｓ素子及びｍｏｓ素子の製造方法
US20070202650A1 (en) * 2000-04-04 2007-08-30 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
US20080001217A1 (en) * 2006-07-03 2008-01-03 Nec Electronics Corporation Semiconductor device having superjunction structure and method for manufacturing the same
CN102163626A (zh) * 2009-12-22 2011-08-24 Abb技术有限公司 具有新的保护环终端设计的功率半导体器件及其生产方法
CN102891169A (zh) * 2011-07-19 2013-01-23 万国半导体股份有限公司 具有新型结构的高压(hv)器件端接及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486379A (zh) * 2015-09-02 2017-03-08 株式会社东芝 半导体装置的制造方法
CN109585533A (zh) * 2018-12-10 2019-04-05 泉州臻美智能科技有限公司 一种功率器件终端结构及其制作方法

Also Published As

Publication number Publication date
US20140077257A1 (en) 2014-03-20
JP2014060361A (ja) 2014-04-03
US9082810B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
US8227854B2 (en) Semiconductor device having first and second resurf layers
CN103681785A (zh) 半导体装置
JP4945594B2 (ja) 電力用半導体装置
JP3721172B2 (ja) 半導体装置
US9263572B2 (en) Semiconductor device with bottom gate wirings
KR101353903B1 (ko) 반도체 장치
JP6561611B2 (ja) 半導体装置
JP2009231622A (ja) 半導体装置及びその製造方法
JP2009043966A (ja) 半導体装置及びその製造方法
KR101701667B1 (ko) 트렌치 게이트 전극을 이용하는 ｉｇｂｔ
CN103489864A (zh) 功率用半导体装置
JP5537359B2 (ja) 半導体装置
JP2010056510A (ja) 半導体装置
TW201533901A (zh) 半導體裝置
US9190504B2 (en) Semiconductor device
JP5165995B2 (ja) 半導体装置及びその製造方法
CN103681668A (zh) 半导体装置
JP2013069852A (ja) 半導体装置
JP2008294028A (ja) 半導体装置
US20160079350A1 (en) Semiconductor device and manufacturing method thereof
US10748988B2 (en) Semiconductor device
JP2008147318A (ja) 高耐圧半導体装置及びその製造方法
JP5238866B2 (ja) 電力用半導体装置
KR101701240B1 (ko) 반도체 장치
US20150364585A1 (en) Power semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20170201

C20 Patent right or utility model deemed to be abandoned or is abandoned