JP5129943B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5129943B2
JP5129943B2 JP2006284814A JP2006284814A JP5129943B2 JP 5129943 B2 JP5129943 B2 JP 5129943B2 JP 2006284814 A JP2006284814 A JP 2006284814A JP 2006284814 A JP2006284814 A JP 2006284814A JP 5129943 B2 JP5129943 B2 JP 5129943B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
insulator
termination
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006284814A
Other languages
English (en)
Other versions
JP2008103530A (ja
Inventor
隆司 鈴木
雅康 石子
順 斎藤
剛 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2006284814A priority Critical patent/JP5129943B2/ja
Publication of JP2008103530A publication Critical patent/JP2008103530A/ja
Application granted granted Critical
Publication of JP5129943B2 publication Critical patent/JP5129943B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置の終端領域に関する。
半導体装置は、半導体基板内に回路素子が作り込まれている中心領域と、その中心領域の周囲に形成されている終端領域を有している。回路素子には、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulator Gate Bipolar Transistor)、ダイオードなどが用いられる。通常の終端領域は、中心領域から終端領域に亘って連続して形成されているn型の不純物を含むドリフト領域を備えている。終端領域はさらに、終端領域のうちの中心領域側のドリフト領域の表面に形成されており、回路素子が非導通状態のときに中心領域から終端領域の外縁に向けて空乏層を伸展させるp型の不純物を含む耐圧確保領域を備えている。耐圧確保領域には、ガードリング、リサーフ層などが用いられる。終端領域はさらに、終端領域の外縁のドリフト領域の表面に形成されているn型の不純物を高濃度に含むチャネルストッパ領域を備えている。チャネルストッパ領域は、回路素子の高電位側電極(ドレイン電極、コレクタ電極など)に電気的に接続しており、終端領域のドリフト領域の電位を安定させている。
一般的に、耐圧確保領域とチャネルストッパ領域の間には、100μm程度の間隔が残されている。この間隔は、中心領域側から伸展してくる空乏層がチャネルストッパ領域にまで達してしまうリーチスルー現象が発生するのを防止するために必要とされている。したがって、耐圧確保領域とチャネルストッパ領域の間の半導体基板の表面には、ドリフト領域が配置されている。
この種の従来公報を以下に列記する。
特開平6−232426号公報
半導体装置の半導体基板上には、回路素子を外部環境から保護するために、絶縁性の保護膜が形成されている。保護膜の材料には、ポリイミド等のイミド系樹脂材料、酸化シリコン、窒化シリコン、窒化酸化シリコン、リンガラス等が用いられる。保護膜は、半導体装置の製造工程、半導体装置の輸送工程及び半導体装置の実装工程等を通して、その表面及び内部に電荷(以下、外部電荷という)を蓄積する。保護膜の表面及び内部に外部電荷が蓄積すると、蓄積した外部電荷に引き寄せられて半導体基板の表面に反対の極性を有する電荷が集積してくる。本発明者らは、反対電荷が集積してくる現象を詳細に検討したところ、集積した反対電荷の影響を受け易い箇所が耐圧確保領域とチャネルストッパ領域の間であることを突き止めた。前記したように、耐圧確保領域とチャネルストッパ領域の間の半導体基板の表面には、不純物濃度が低濃度のドリフト領域が配置されている。このため、その部分のドリフト領域に反対電荷が蓄積すると、ドリフト領域の電荷バランスが大きく崩れてしまう。この結果、半導体装置の耐圧が低下するなどの問題が発生してしまう。
本発明は、耐圧確保領域とチャネルストッパ領域の間の電荷バランスの崩れを抑制する技術を提供することを目的としている。
本明細書で開示される技術は、耐圧確保領域とチャネルストッパ領域の間に絶縁体領域を設けることを特徴としている。絶縁体領域内は、電荷が自由に移動できない領域である。したがって、耐圧確保領域とチャネルストッパ領域の間に絶縁体領域が設けられていると、その部分に電荷が集積してくる現象が抑えられ、電荷バランスの崩れが抑制される。
本明細書で開示される半導体装置は、回路素子が作り込まれている中心領域とその中心領域の周囲に形成されている終端領域を半導体基板内に有している。終端領域は、中心領域から終端領域に亘って連続して形成されている第1導電型の不純物を含む半導体領域を備えている。終端領域はさらに、終端領域のうちの中心領域側の半導体領域の表面に形成されており、回路素子が非導通状態のときに中心領域から終端領域の外縁に向けて空乏層を伸展させる第2導電型の不純物を含む耐圧確保領域を備えている。終端領域はさらに、終端領域の外縁の半導体領域の表面に形成されており、終端領域の半導体領域の電位を安定させる第1導電型の不純物を高濃度に含むチャネルストッパ領域を備えている。本明細書で開示される半導体装置は、耐圧確保領域とチャネルストッパ領域の間の半導体領域の表面の少なくとも一部に形成されている絶縁体領域を備えていることを特徴としている。
上記形態の半導体装置の終端領域の表面には、耐圧確保領域と絶縁体領域とチャネルストッパ領域が設けられている。耐圧確保領域とチャネルストッパ領域は、不純物濃度が比較的濃い部分である。このため、電荷が集積したとしても電荷バランスの崩れは相対的に小さい。絶縁体領域内は、電荷が自由に移動できない領域である。このため、電荷が集積してくる現象が抑えられ、電荷バランスの崩れが抑制される。したがって、終端領域の表面の大部分は、電荷バランスの崩れが小さい。この結果、外部電荷の影響によって半導体装置の耐圧が低下するこを抑制することができる。
本明細書で開示される半導体装置では、絶縁体領域と耐圧確保領域が接しており、絶縁体領域の半導体基板の表面からの深さが耐圧確保領域の半導体基板の表面からの深さよりも深いことが好ましい。
上記形態の半導体装置によると、耐圧確保領域のコーナー部の電界集中が緩和される。したがって、半導体装置のアバランシェ耐量が向上する。
本明細書で開示される半導体装置では、絶縁体領域とチャネルストッパ領域が接しており、絶縁体領域の半導体基板の表面からの深さがチャネルストッパ領域の半導体基板の表面からの深さよりも深いことが好ましい。
上記形態の半導体装置によると、チャネルストッパ領域のコーナー部の電界集中が緩和される。したがって、半導体装置のアバランシェ耐量が向上する。
本明細書で開示される半導体装置では、様々な種類の耐圧確保領域を採用することができる。典型的には、耐圧確保領域にガードリングを用いてもよい。
また、本明細書で開示される半導体装置では、絶縁体の材料に様々な種類を採用することができる。なお、本明細書でいう絶縁体とは、電気抵抗が大きく、絶縁性に優れた特性を備えているものをいう。典型的には、絶縁体領域に酸化シリコンを用いる。
本明細書で開示される半導体装置によると、終端領域の表面の大部分で電荷バランスの崩れが小さい。この結果、半導体装置の耐圧低下を抑制することができる。
本発明の好ましい特徴を列記する。
(第1特徴) 回路素子には、MISFET、MOSFET、IGBT、ダイオード、SIC、UMOSFET等を用いるのが好ましい。
(第2特徴) 絶縁体領域には、酸化シリコン、窒化シリコン(Si3N4)、シリカビーズ、SOB、GaN、SiCなどを用いるのが好ましい。
(第3特徴) 絶縁体領域は、エッチング技術を利用して半導体基板の表面に溝を形成した後に、CVD法、塗布法、インクジェット法等を利用してその溝内に充填することによって形成するのが好ましい。
以下、図面を参照して実施例を説明する。以下の実施例では、半導体材料にシリコンが用いられた例を説明するが、その例に代えて、炭化シリコン、ガリウムヒ素、窒化ガリウム等の半導体材料を用いてもよい。
図1に、半導体装置10の要部断面図を模式的に示す。半導体装置10は、縦型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor:回路素子の一例)が作り込まれている中心領域10Aと、その中心領域10Aの周囲に形成されている終端領域10Bを半導体基板21内に有している。中心領域10Aは、半導体基板21の中心側に形成されている。中心領域10Aに作り込まれている縦型のMOSFETは、電流のオン・オフを経時的に切替えるための構造である。終端領域10Bは、中心領域10Aの周囲を一巡して形成されており、縦型のMOSFETに加わる電圧を横方向で負担している。図1は、中心領域10Aと終端領域10Bの境界部分を示している。
半導体装置10は、半導体基板21の裏面に形成されているドレイン電極22を備えている。ドレイン電極22には、アルミニウムが用いられている。半導体装置10はさらに、n型のドレイン領域24とn型のドリフト領域26(半導体領域の一例)を備えている。ドレイン領域24とドリフト領域26の不純物には、リンが用いられている。ドレイン領域24は、ドレイン電極22とドリフト領域26の間に介在している。ドレイン領域24とドリフト領域26は半導体基板21に形成されており、中心領域10Aから終端領域10Bに亘って連続して形成されている。
終端領域10Bは、複数のp型のガードリング44(耐圧確保領域の一例)と、n型のチャネルストッパ領域32と、ガードリング44とチャネルストッパ領域32の間に形成されている酸化シリコンの絶縁体領域42を備えている。ガードリング44の不純物にはボロンが用いられており、チャネルストッパ領域32の不純物にはリンが用いられている。
ガードリング44は、終端領域10Bのうちの中心領域10A側のドリフト領域26の表面に形成されている。ガードリング44は、半導体基板21の表面から深部に向けて伸びている。それぞれのガードリング44は、ドリフト領域26によって他のガードリング44から隔てられている。複数のガードリング44は、所定の間隔を隔てて、中心領域10A側から終端領域10B側の方向に向けて並んでいる。ガードリング44は、平面視したときに、中心領域10Aの周囲を一巡して形成されている。ガードリング44は、ガードリング電極46に電気的に接続している。ガードリング電極46は、フローティング状態にある。ガードリング44は、中心領域10AのMOSFETがオフしたときに、中心領域10Aから終端領域10Bの外縁に向けて空乏層を伸展させる。
チャネルストッパ領域32は、終端領域10Bの外縁のドリフト領域26の表面に形成されている。チャネルストッパ領域32は、平面視したときに、終端領域10Bの外縁に沿って一巡して形成されている。チャネルストッパ領域32は、チャネルストッパ電極34に電気的に接続されている。チャネルストッパ電極34は、ドレイン電極22と同電位に固定されている。チャネルストッパ領域32は、終端領域10Bのドリフト領域26の電位を安定させている。
絶縁体領域42は、ドリフト領域26の表面に形成されており、ガードリング44とチャネルストッパ領域32の間に配置されている。絶縁体領域42は、半導体基板21の表面を含む位置に形成されている。絶縁体領域42は、半導体基板21の縦断面視において、矩形状の形態を有している。絶縁体領域42は、平面視すると、中心領域10Aの周囲をガードリング44とチャネルストッパ領域32の間に沿って一巡して形成されている。絶縁体領域42は、エッチング技術を利用して半導体基板21の表面に溝を形成した後に、インクジェット法を利用してその溝内に酸化シリコンを充填することによって形成することができる。絶縁体領域42と最外周のガードリング44は接している。絶縁体領域42とチャネルストッパ領域32は接している。絶縁体領域42の半導体基板21の表面からの深さは、ガードリング44及びチャネルストッパ領域32の半導体基板21の表面からの深さよりも深い。
絶縁体領域42と最外周のガードリング44が接するとともに、絶縁体領域42の深さがガードリング44の深さよりも深く形成されていると、絶縁体領域42の側面とガードリング44のコーナー部43が接する形態が得られる。酸化シリコンの絶縁体領域42は、シリコンよりも電界を負担する能力が大きい。このため、絶縁体領域42内に電界が分散し、ガードリング44のコーナー部43に加わる電界が小さくなる。この結果、ガードリング44のコーナー部43における電界集中が緩和され、コーナー部43でのアバランシェブレークダウンの発生が抑制され、半導体装置10のアバランシェ耐量が向上する。
また、絶縁体領域42とチャネルストッパ領域32が接するとともに、絶縁体領域42の深さがチャネルストッパ領域32の深さよりも深く形成されていると、絶縁体領域42の側面とチャネルストッパ領域32が接する形態が得られる。このため、絶縁体領域42内に電界が分散し、チャネルストッパ領域32のコーナー部31に加わる電界が小さくなる。この結果、チャネルストッパ領域32のコーナー部31における電界集中が緩和され、コーナー部31でのアバランシェブレークダウンの発生が抑制され、半導体装置10のアバランシェ耐量が向上する。
中心領域10Aは、ドリフト領域26の表面に、p型のボディ領域52と、p型のボディコンタクト領域53と、n型のソース領域54と、酸化シリコンのゲート絶縁膜55と、ポリシリコンのトレンチゲート電極56を備えている。ソース領域54とボディコンタクト領域53には、ソース電極57が電気的に接続している。ボディ領域52とボディコンタクト領域53の不純物には、ボロンが用いられている。ソース領域54の不純物にはリンが用いられている。ソース電極57には、アルミニウムが用いられている。
半導体装置10はさらに、半導体基板21の表面を覆っている保護膜36を備えている。保護膜36の材料には、プラズマCVD膜が用いられている。保護膜36は、中心領域10AのMOSFETを機械的応力、不純物の侵入、湿気などから保護するために設けられている。
次に、半導体装置10の特徴を説明する。
保護膜36には、半導体装置10の製造工程、輸送工程及び実装工程等を通して、その表面及び内部に正の外部電荷が蓄積する。保護膜36の表面及び内部に正の外部電荷が蓄積すると、蓄積した正の外部電荷に引き寄せられて半導体基板21の表面に負の電荷が集積してくる。半導体装置10は、終端領域10Bにおいて、この負の電荷の移動に伴う影響を低減する対策が施されている。
図1に示すように、半導体装置10の終端領域10Bの表面には、ガードリング44と絶縁体領域42とチャネルストッパ領域32が設けられている。ガードリング44とチャネルストッパ領域32は、不純物濃度が比較的濃い部分である。このため、この部分に負の電荷が集積したとしても、相対的に電荷バランスの崩れが小さくなる。一方、絶縁体領域42内は、電荷が自由に移動できない領域である。このため、絶縁体領域42では、電界が移動する現象が抑えられ、電荷バランスの崩れが抑制される。したがって、終端領域10Bの表面の大部分は、電荷バランスの崩れが小さい。この結果、保護膜36に正の外部電界が蓄積したとしても、半導体装置10の耐圧低下を抑制することができる。
また、絶縁体領域42は、半導体基板21を終端領域10Bの外縁に沿ってダイシングしたときに、その外縁から内側に向かって伸びてくるクラックの伸展を防止する効果もある。この結果、半導体装置10の破損、特性劣化を防止することができる。
前記したように、絶縁体領域42は、ガードリング44のコーナー部44及びチャネルストッパ領域32のコーナー部31の電界集中の緩和にも有効である。即ち、終端領域10Bに絶縁体領域42を設けることによって、電荷バランスの崩れを抑制する効果と電界集中の緩和の両者を同時に得ることができる。絶縁体領域42は、終端領域10Bの特性を改善するために極めて有用な技術である。
また、絶縁体領域42は電界を負担する能力が大きいことから、絶縁体領域42が設けられていると、ガードリング44とチャネルストッパ領域32の間の間隔を狭くすることができる。この結果、半導体装置10の面積を小さくすることができ、小型化にも有用である。
以下、図2〜図4を参照して、半導体装置10の変形例を示す。
図2に、半導体装置100の要部断面図を模式的に示す。半導体装置100の絶縁体領域42は、複数個の部分絶縁体領域42aを備えている。部分絶縁体領域42aは、半導体基板21の半径方向に分割されている。それぞれの部分絶縁体領域42aは、平面視したときに、中心領域10Aの周囲をガードリング44とチャネルストッパ領域32の間に沿って一巡して形成されている。
半導体装置100では、部分絶縁体領域42aとそれに隣合う部分絶縁体領域42aの間において、ドリフト領域26の一部が半導体基板21の表面に露出している。しかし、部分絶縁体領域42aとそれに隣合う部分絶縁体領域42aの間で電荷バランスが崩れたとしても、半導体装置10の耐圧に与える影響は実質的に無視できるほど軽微なものである。したがって、半導体装置100でも、耐圧低下を抑制することができる。
図3に、半導体装置200の要部断面図を模式的に示す。半導体装置200は、ガードリングに代えて、リサーフ層144を備えている。
リサーフ層144は、ガードリング44と同様に、不純物濃度が比較的濃い部分である。このため、この部分に負の電荷が集積したとしても、相対的に電荷バランスの崩れが小さくなる。したがって、半導体装置200でも、終端領域10Bの表面の大部分において電荷バランスの崩れが小さい。この結果、半導体装置200でも、耐圧低下を抑制することができる。
図4に、半導体装置300の要部断面図を模式的に示す。半導体装置300のリサーフ層144は、不純物濃度が異なる部分リサーフ層144a、144b、144cで構成されている。部分リサーフ層144a、144b、144cは、中心領域10A側から終端領域10Bの外縁に向けて不純物濃度が薄くなっている。
リサーフ層144が不純物濃度分布を有していると、リサーフ層144の不純物濃度が設計値から変動した値で導入されたとしても、複数の部分リサーフ層144a、144b、144cによってその不純物濃度の変動を補償することができる。リサーフ層144は、製造交差による不純物濃度の変動を補償することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
実施例の半導体装置の要部断面図を模式的に示す。 実施例の半導体装置の変形例の一例の要部断面図を模式的に示す。 実施例の半導体装置の変形例の他の一例の要部断面図を模式的に示す。 実施例の半導体装置の変形例の他の一例の要部断面図を模式的に示す。
符号の説明
10A:中心領域
10B:終端領域
21:半導体基板
24:ドレイン領域
26:ドリフト領域
32:チャネルストッパ領域
34:チャネルストッパ電極
36:保護膜
42:絶縁体領域
44:ガードリング
46:ガードリング電極
144:リサーフ層

Claims (5)

  1. 回路素子が作り込まれている中心領域とその中心領域の周囲に形成されている終端領域を半導体基板内に有する半導体装置であって、
    終端領域は、
    中心領域から終端領域に亘って連続して形成されている第1導電型の不純物を含む半導体領域と、
    終端領域のうちの中心領域側の前記半導体領域の表面に形成されており、回路素子が非導通状態のときに中心領域から終端領域の外縁に向けて空乏層を伸展させる第2導電型の不純物を含む耐圧確保領域と、
    終端領域の外縁の前記半導体領域の表面に形成されており、終端領域の前記半導体領域の電位を安定させる第1導電型の不純物を高濃度に含むチャネルストッパ領域と、
    耐圧確保領域とチャネルストッパ領域の間の半導体領域の表面の少なくとも一部に形成されている絶縁体領域と、を備えており、
    絶縁体領域と耐圧確保領域が接しており、
    絶縁体領域の前記半導体基板の表面からの深さが、耐圧確保領域の前記半導体基板の表面からの深さよりも深いことを特徴とする半導体装置。
  2. 絶縁体領域とチャネルストッパ領域が接しており、
    絶縁体領域の前記半導体基板の表面からの深さが、チャネルストッパ領域の前記半導体基板の表面からの深さよりも深いことを特徴とする請求項1の半導体装置。
  3. 回路素子が作り込まれている中心領域とその中心領域の周囲に形成されている終端領域を半導体基板内に有する半導体装置であって、
    終端領域は、
    中心領域から終端領域に亘って連続して形成されている第1導電型の不純物を含む半導体領域と、
    終端領域のうちの中心領域側の前記半導体領域の表面に形成されており、回路素子が非導通状態のときに中心領域から終端領域の外縁に向けて空乏層を伸展させる第2導電型の不純物を含む耐圧確保領域と、
    終端領域の外縁の前記半導体領域の表面に形成されており、終端領域の前記半導体領域の電位を安定させる第1導電型の不純物を高濃度に含むチャネルストッパ領域と、
    耐圧確保領域とチャネルストッパ領域の間の半導体領域の表面の少なくとも一部に形成されている絶縁体領域と、を備えており、
    絶縁体領域とチャネルストッパ領域が接しており、
    絶縁体領域の前記半導体基板の表面からの深さが、チャネルストッパ領域の前記半導体基板の表面からの深さよりも深いことを特徴とする半導体装置。
  4. 耐圧確保領域が、ガードリングであることを特徴とする請求項1〜3のいずれかの半導体装置。
  5. 絶縁体領域の材料は、酸化シリコンであることを特徴とする請求項1〜4のいずれかの半導体装置。
JP2006284814A 2006-10-19 2006-10-19 半導体装置 Expired - Fee Related JP5129943B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006284814A JP5129943B2 (ja) 2006-10-19 2006-10-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006284814A JP5129943B2 (ja) 2006-10-19 2006-10-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2008103530A JP2008103530A (ja) 2008-05-01
JP5129943B2 true JP5129943B2 (ja) 2013-01-30

Family

ID=39437641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006284814A Expired - Fee Related JP5129943B2 (ja) 2006-10-19 2006-10-19 半導体装置

Country Status (1)

Country Link
JP (1) JP5129943B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4945594B2 (ja) * 2009-03-16 2012-06-06 株式会社東芝 電力用半導体装置
JP2014060361A (ja) 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
JP6053415B2 (ja) 2012-09-19 2016-12-27 三菱電機株式会社 半導体装置
JP6181594B2 (ja) * 2014-04-22 2017-08-16 株式会社豊田中央研究所 半導体装置
DE102015105016A1 (de) * 2015-03-31 2016-10-06 Infineon Technologies Ag Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
JP6897166B2 (ja) * 2017-03-03 2021-06-30 株式会社豊田中央研究所 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3397356B2 (ja) * 1993-02-05 2003-04-14 株式会社東芝 半導体装置
JP2850694B2 (ja) * 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
JP4292964B2 (ja) * 2003-08-08 2009-07-08 三菱電機株式会社 縦型半導体装置

Also Published As

Publication number Publication date
JP2008103530A (ja) 2008-05-01

Similar Documents

Publication Publication Date Title
JP2008227236A (ja) 半導体装置
JP5177151B2 (ja) 炭化珪素半導体装置
JP2008103529A (ja) 半導体装置
JP5701913B2 (ja) 半導体装置
US10529805B2 (en) Semiconductor device
US9048215B2 (en) Semiconductor device having a high breakdown voltage
US10276654B2 (en) Semiconductor device with parallel PN structures
JP2008227238A (ja) 半導体装置
JP5129943B2 (ja) 半導体装置
US20130069145A1 (en) Power semiconductor device
JP6669628B2 (ja) スイッチング素子
JP2008147361A (ja) 半導体装置
JP7204544B2 (ja) 半導体装置
JP6291988B2 (ja) 炭化珪素半導体装置
US11437506B2 (en) Wide-gap semiconductor device
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
US11309415B2 (en) Wide gap semiconductor device
JP2017139289A (ja) ダイオード
CN112531010B (zh) 半导体装置
JP2008227237A (ja) 半導体装置
WO2013179820A1 (ja) 半導体装置
US20130264583A1 (en) Power semiconductor device and method for manufacturing same
JP2019145646A (ja) 半導体装置
EP3010045A1 (en) Semiconductor device and a method of manufacturing same
JP2014192242A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5129943

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees