JP6181594B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6181594B2
JP6181594B2 JP2014088306A JP2014088306A JP6181594B2 JP 6181594 B2 JP6181594 B2 JP 6181594B2 JP 2014088306 A JP2014088306 A JP 2014088306A JP 2014088306 A JP2014088306 A JP 2014088306A JP 6181594 B2 JP6181594 B2 JP 6181594B2
Authority
JP
Japan
Prior art keywords
termination
semiconductor device
main surface
terminal
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014088306A
Other languages
English (en)
Other versions
JP2015207702A (ja
Inventor
克博 朽木
克博 朽木
佐智子 青井
佐智子 青井
渡辺 行彦
行彦 渡辺
明高 添野
明高 添野
真一朗 宮原
真一朗 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2014088306A priority Critical patent/JP6181594B2/ja
Publication of JP2015207702A publication Critical patent/JP2015207702A/ja
Application granted granted Critical
Publication of JP6181594B2 publication Critical patent/JP6181594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本明細書で開示される技術は、半導体装置に関する。
半導体装置は、活性部とその活性部の周囲に配置されている終端部を有する半導体層を備える。活性部は、主電流の流れる領域である。終端部は、半導体装置がオフしたときに、空乏層を側方に伸ばして電界を緩和する領域である。終端部には複数の終端耐圧構造が形成されている。従来の半導体装置では、複数の終端耐圧構造の各々が、活性部の周囲を一巡して設けられている。
活性部は、半導体層を平面視したときに、矩形の形状を有していることが多い。この場合、終端部は、活性部の矩形の辺に対応する4つの直線範囲とその矩形の角に対応する4つのコーナー範囲に区画される。終端部のコーナー範囲では、電界集中によってアバランシェ降伏が発生することが知られている。このため、半導体装置の耐圧を向上させるためには、終端部のコーナー範囲の電界を緩和することが肝要である。特許文献1は、終端部のコーナー範囲において、終端耐圧構造の間にn型の拡散領域を設ける技術を開示する。
特開2013−69784号公報
本発明者らは、終端部のコーナー範囲を詳細に解析した結果、最内周の終端耐圧構造において最も電界が集中するという知見を得た。この理由は、最内周の終端耐圧構造のコーナー部の曲率半径が最も小さくなるからだと考えられる。本明細書で開示される技術は、このような新規な知見を契機として創作されたものであり、半導体装置の耐圧を向上させることを目的としている。
本明細書で開示される半導体装置の最内周の終端耐圧構造は、終端部の直線範囲にのみ形成されていることを特徴とする。換言すると、最内周の終端耐圧構造は、終端部のコーナー範囲に形成されていないことを特徴とする。終端耐圧構造は、電界緩和を目的として設けられているものの、最内周の終端耐圧構造については、終端部のコーナー範囲において電界集中の原因となっている。終端部のコーナー範囲に最内周の終端耐圧構造が形成されないことで、終端部のコーナー範囲の電界集中が緩和され、半導体装置の耐圧が向上する。
即ち、本明細書で開示される半導体装置の一実施形態は、半導体層、半導体層の第1主面上に設けられている第1電極及び半導体層の第1主面とは反対側の第2主面上に設けられている第2電極を備える。半導体層は、活性部と終端部を有する。活性部は、電流の流れる領域である。終端部は、平面視したときに、活性部の周囲を囲むように第1主面側に設けられている複数の終端耐圧構造が形成されている領域である。終端部は、複数の直線範囲と、直線範囲と直線範囲の間に配置されているコーナー範囲と、を含む。最内周の終端耐圧構造は、直線範囲に設けられている直線部分のみで構成される。
図1は、実施例の半導体装置の半導体層の平面図を模式的に示す。 図2は、図1のII-II線に対応しており、実施例の半導体装置を示しており、終端部の直線範囲に対応した要部断面図を模式的に示す。 図3は、図1のIII-III線に対応しており、実施例の半導体装置を示しており、終端部のコーナー範囲に対応した要部断面図を模式的に示す。 図4は、図1のII-II線に対応しており、変形例の終端耐圧構造を示しており、終端部の直線範囲に対応した要部断面図を模式的に示す。 図5は、図1のIII-III線に対応しており、変形例の終端耐圧構造を示しており、終端部のコーナー範囲に対応した要部断面図を模式的に示す。 図6は、変形例の半導体装置の半導体層の平面図を模式的に示す。 図7は、図6のVII-VII線に対応しており、変形例の半導体装置を示しており、終端部のコーナー範囲に対応した要部断面図を模式的に示す。
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
本明細書で開示される半導体装置の一実施形態は、半導体層、半導体層の第1主面上に設けられている第1電極及び半導体層の第1主面とは反対側の第2主面上に設けられている第2電極を備えていてもよい。半導体層は、活性部及び終端部を有していてもよい。第1電極が活性部に対応して設けられており、第2主電極が活性部と終端部の双方に対応して設けられていてもよい。活性部は、電流の流れる領域である。ここで、半導体装置は、第1電極と第2電極の間を電流が流れるので、電流が活性部の厚み方向に流れる縦型である。一例では、上記実施形態の半導体装置は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)等の電力用半導体装置であってもよい。終端部には、平面視したときに、活性部の周囲を囲むように第1主面側に設けられている複数の終端耐圧構造が形成されている。終端耐圧構造は、半導体装置がオフしたときに、空乏層を側方に向けて伸ばすものであり、その種類は特に制限されるものではない。一例では、終端耐圧構造は、ガードリングであってもよい。あるいは、終端耐圧構造は、第1主面から深さ方向に沿って伸びるトレンチ内に設けられており、導体部とその導体部を被覆する絶縁部を有していてもよい。終端部は、複数の直線範囲と、直線範囲と直線範囲の間に配置されているコーナー範囲と、を含む。最内周の終端耐圧構造は、直線範囲に設けられている直線部分のみで構成されてもよい。
本実施形態の半導体装置では、全ての終端耐圧構造の各々が、直線範囲に設けられている直線部分のみで構成されていてもよい。終端部のコーナー範囲の電界集中がさらに緩和されるので、半導体装置の耐圧がさらに向上する。
本実施形態の半導体装置では、終端部がコーナー範囲の第1主面側に設けられているリサーフ領域をさらに含んでいてもよい。終端部のコーナー範囲にリサーフ領域が設けられていると、終端部のコーナー範囲の電界集中がさらに緩和されるので、半導体装置の耐圧がさらに向上する。
図1〜3に示されるように、半導体装置1は、炭化珪素の半導体層10、半導体層10の第1主面10Aの一部を被覆するソース電極22及び半導体層10の第2主面10Bの全面を被覆するドレイン電極24を備える。本実施例の半導体装置1は、縦型のMOSFETであり、電力用半導体装置として利用される。半導体層10は、活性部12と終端部14を有する。図2及び図3に示されるように、活性部12と終端部14の境界は、活性部12に形成されているp型のボディ領域34の周縁によって画定される。
図1に示されるように、活性部12は、半導体層10を平面視したときに、半導体層10の中央部に配置されている。半導体層10の活性部12の第1主面10A側には、半導体層10を平面視したときに、ストライプ状に配置されている複数のトレンチゲート構造12gが形成されている。複数のトレンチゲート構造12gの各々は、一方向(紙面上下方向)に沿って伸びている。活性部12を流れる主電流は、トレンチゲート構造12gに印加される電圧に基づいて制御される。
図1に示されるように、終端部14は、半導体層10を平面視したときに、半導体層10の周縁部に配置されており、活性部12の周囲を取り囲む。終端部14は、半導体装置1がオフしたときに、空乏層を側方に伸ばして電界を緩和する領域である。半導体層10の終端部14の第1主面10A側には、終端構造40が形成されている。終端構造40は、半導体層10を平面視したときに、活性部12の周囲を囲むように設けられている複数の終端耐圧構造40a,40b,40c,40dを含む。この例では、4つの終端耐圧構造40a,40b,40c,40dが例示されるが、より多くの終端耐圧構造が終端部に形成されていてもよい。
図2及び図3に示されるように、終端耐圧構造40a,40b,40c,40dの各々は、半導体層10の第1主面10Aに形成されているp型のガードリング42を有する。ガードリング42は、最内周のガードリング42がソース電極22に短絡しており、最内周以外のガードリング42がフローティングである。一例では、ガードリング42は、アルミニウム又はボロンがドーパントとして導入されている。ガードリング42は、イオン注入技術を利用して、半導体層10の第1主面10Aからドーパントを導入することで形成することができる。
図1に示されるように、半導体装置1の活性部12は、半導体層10を平面視したときに、矩形の形状を有する。このため、半導体装置1の終端部14は、矩形の辺に対応する4つの直線範囲14Aと矩形の角に対応する4つのコーナー範囲14Bに区画される。なお、図1では、図面の明瞭化のために、4つの直線範囲14Aのうちの1つのみを示し、4つのコーナー範囲14Bのうちの1つのみを示す。
図1に示されるように、最内周の終端耐圧構造40aは、終端部14の直線範囲14Aにのみ形成されており、終端部14のコーナー範囲14Bには形成されていない。即ち、最内周の終端耐圧構造40aは、活性部12の周囲を一巡していない。具体的には、最内周の終端耐圧構造40aは、終端部14の直線範囲14Aにおいて、活性部12のトレンチゲート構造12gと並行な方向(紙面上下方向)に沿って伸びる一対の部分と直交する方向(紙面左右方向)に沿って伸びる一対の部分で構成されている直線部分のみを有する。
図1に示されるように、最内周の終端耐圧構造40a以外の終端耐圧構造40b,40c,40dの各々は、終端部14の直線範囲14A及びコーナー範囲14Bの双方に形成されており、活性部12の周囲を一巡する。具体的には、外側の終端耐圧構造40b,40c,40dの各々は、終端部14の直線範囲14Aにおいて、活性部12のトレンチゲート構造12gと並行な方向(紙面上下方向)に沿って伸びる一対の部分と直交する方向(紙面左右方向)に沿って伸びる一対の部分で構成されている直線部分を有する。さらに、外側の終端耐圧構造40b,40c,40dの各々は、終端部14のコーナー範囲14Bにおいて、直交関係にある直線部分を結ぶように、所定の曲率半径を有して湾曲する4つのコーナー部分を有する。終端耐圧構造40bのコーナー部分の曲率半径は、終端耐圧構造40cのコーナー部分の曲率半径よりも小さい。終端耐圧構造40cのコーナー部分の曲率半径は、終端耐圧構造40dのコーナー部分の曲率半径よりも小さい。
半導体装置1は、ソース電極22に接地電圧が印加され、ドレイン電極24に正電圧が印加されて用いられる。半導体装置1は、トレンチゲート構造12gに正電圧が印加されるとターンオンし、トレンチゲート構造12gに接地電圧が印加されるとターンオフする。半導体装置1がターンオンすると、活性部12において、半導体層10の縦方向に主電流が流れる。半導体装置1がターンオフすると、主電流が停止し、終端部14の側方に向けて空乏層が伸びる。隣り合う終端耐圧構造40a,40b,40c,40dの距離は、活性部12側から伸びる空乏層が途切れないように、適宜調整されている。
半導体装置1は、最内周の終端耐圧構造40aが終端部14のコーナー範囲14Bに形成されていないことを特徴とする。例えば、最内周の終端耐圧構造40aが終端部14のコーナー範囲14Bにも形成されている場合、そのコーナー部分の曲率半径が最も小さくなり、そのコーナー部分の電界集中によってアバランシェ降伏が発生する。一方、半導体装置1では、最内周の終端耐圧構造40aが終端部14のコーナー範囲14Bに形成されていないので、終端部14のコーナー範囲14Bの電界集中が緩和される。なお、半導体装置1では、最内周の終端耐圧構造40aが終端部14のコーナー範囲14Bに形成されていないので、1つ外側の終端耐圧構造40bのコーナー部分に電界集中するが、その曲率半径は最内周の終端耐圧構造40aが形成されていた場合のコーナー部分の曲率半径よりも大きい。このため、終端部14のコーナー範囲14Bの最大電界強度は、最内周の終端耐圧構造40aが形成されていた場合に比して低下する。このように、半導体装置1では、終端部14のコーナー範囲14Bの電界集中が緩和され、耐圧が向上する。
図4及び図5に示されるように、終端耐圧構造40a,40b,40c,40dの各々は、半導体層10の第1主面10Aから深部に向けて伸びるトレンチ内に設けられており、導体部44とその導体部44を被覆する絶縁部45を有していてもよい。一例では、導体部44の材料がポリシリコンであり、絶縁部45の材料が酸化シリコンである。終端耐圧構造40a,40b,40c,40dは、ドライエッチング技術を利用して半導体層10の第1主面10Aからn型のドリフト領域32の一部を除去してトレンチを形成し、熱酸化技術を利用してトレンチの内壁に絶縁部45を被膜し、蒸着技術を利用してトレンチ内に導体部44を充填することで形成することができる。終端耐圧構造40a,40b,40c,40dは、活性部12のトレンチゲート構造12gと同一工程で形成してもよい。図4に示されるように、最内周の終端耐圧構造40aの導体部44はソース電極22に電気的に接続されており、その他の終端耐圧構造40b,40c,40dの導体部44はフローティングである。
図4及び図5に示されるように、終端耐圧構造40a,40b,40c,40dの各々はさらに、トレンチの底部に設けられているp型領域43を有していてもよい。p型領域43は、フローティングである。一例では、p型領域43は、アルミニウム又はボロンがドーパントとして導入されている。p型領域43は、終端耐圧構造40a,40b,40c,40dを形成するためのトレンチを形成した後に、イオン注入技術を利用してそのトレンチの底面にp型ドーパントを導入することで形成することができる。p型領域43は、終端耐圧構造40a,40b,40c,40dの底部の電界集中を緩和することができる。
トレンチ型の終端耐圧構造40a,40b,40c,40dも、最内周の終端耐圧構造40aが終端部14のコーナー範囲14Bに形成されていないことを特徴とする。このため、半導体装置1では、終端部14のコーナー範囲14Bの電界集中が緩和され、耐圧が向上する。
図6及び図7に示されるように、変形例の半導体装置2は、全ての終端耐圧構造40a,40b,40c,40dが終端部14のコーナー範囲14Bに形成されていないことを特徴とする。具体的には、終端耐圧構造40a,40b,40c,40dの各々は、終端部14の直線範囲14Aにおいて、活性部12のトレンチゲート構造12gと並行な方向(紙面上下方向)に沿って伸びる一対の部分と直交する方向(紙面左右方向)に沿って伸びる一対の部分で構成されている直線部分のみを有する。半導体装置2はさらに、終端部14のコーナー範囲14Bに形成されているp型のリサーフ領域46を有する。リサーフ領域46は、フローティングである。一例では、リサーフ領域46は、アルミニウム又はボロンがドーパントとして導入されている。リサーフ領域46は、イオン注入技術を利用して、半導体層10の第1主面10Aからドーパントを導入することで形成することができる。リサーフ領域46は、活性部12のボディ領域34の底面の深さと同一の深さ又はそれよりも深く形成されるのが望ましい。
変形例の半導体装置2では、終端耐圧構造40a,40b,40c,40dが終端部14の直線範囲14Aにおいて空乏層を側方に伸ばす役割を担い、リサーフ領域46が終端部14のコーナー範囲14Bにおいて空乏層を側方に伸ばす役割を担う。変形例の半導体装置2では、全ての終端耐圧構造40a,40b,40c,40dが終端部14のコーナー範囲に形成されていないので、終端部14のコーナー範囲14Bの電界集中がさらに緩和され、耐圧が向上する。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体層、 10A:第1主面、 10B:第2主面、 12:活性部、 12g:トレンチゲート構造、 14:終端部、 14A:直線範囲、 14B:コーナー範囲、 40:終端構造、 40a,40b,40c,40d:終端耐圧構造

Claims (5)

  1. 半導体層と、
    前記半導体層の第1主面上に設けられている第1電極と、
    前記半導体層の前記第1主面とは反対側の第2主面上に設けられている第2電極と、を備え、
    前記半導体層は、
    電流の流れる活性部と、
    平面視したときに、前記活性部の周囲を囲むように前記第1主面側に設けられている複数の終端耐圧構造が形成されている終端部と、を有し、
    前記終端部は、複数の直線範囲と、前記直線範囲と前記直線範囲の間に配置されているコーナー範囲と、を含み、
    最内周の前記終端耐圧構造は、前記直線範囲に設けられている直線部分のみで構成される、半導体装置。
  2. 全ての前記終端耐圧構造の各々は、前記直線範囲に設けられている直線部分のみで構成される、請求項1に記載の半導体装置。
  3. 前記終端部は、前記コーナー範囲の前記第1主面側に設けられているリサーフ領域をさらに含む、請求項2に記載の半導体装置。
  4. 前記終端耐圧構造は、ガードリングである、請求項1〜3のいずれか一項に記載の半導体装置。
  5. 前記終端耐圧構造は、前記第1主面から深さ方向に沿って伸びるトレンチ内に設けられており、導体部とその導体部を被覆する絶縁部を有する、請求項1〜3のいずれか一項に記載の半導体装置。
JP2014088306A 2014-04-22 2014-04-22 半導体装置 Active JP6181594B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014088306A JP6181594B2 (ja) 2014-04-22 2014-04-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014088306A JP6181594B2 (ja) 2014-04-22 2014-04-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2015207702A JP2015207702A (ja) 2015-11-19
JP6181594B2 true JP6181594B2 (ja) 2017-08-16

Family

ID=54604279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014088306A Active JP6181594B2 (ja) 2014-04-22 2014-04-22 半導体装置

Country Status (1)

Country Link
JP (1) JP6181594B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019179897A (ja) * 2018-03-30 2019-10-17 サンケン電気株式会社 半導体装置
JP7000240B2 (ja) * 2018-04-18 2022-01-19 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677237A (ja) * 1992-05-27 1994-03-18 Nec Corp プレーナ型ダイオードの製造方法
JPH09283754A (ja) * 1996-04-16 1997-10-31 Toshiba Corp 高耐圧半導体装置
JP5129943B2 (ja) * 2006-10-19 2013-01-30 株式会社豊田中央研究所 半導体装置
US8564105B2 (en) * 2010-02-16 2013-10-22 Sansha Electric Manufacturing Co., Ltd. Pin diode
JP6012172B2 (ja) * 2011-12-13 2016-10-25 新電元工業株式会社 半導体装置
JP5783893B2 (ja) * 2011-12-16 2015-09-24 三菱電機株式会社 半導体装置
JP2013179251A (ja) * 2012-02-09 2013-09-09 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
JP2015207702A (ja) 2015-11-19

Similar Documents

Publication Publication Date Title
JP5852555B2 (ja) 半導体装置
JP5701802B2 (ja) 電力用半導体装置
JP6231422B2 (ja) 半導体装置
JP6720818B2 (ja) 半導体装置
CN106463542B (zh) 半导体装置
JP6146097B2 (ja) 半導体装置
JP2015162610A (ja) 半導体装置
JP6514035B2 (ja) 半導体装置
JP6536377B2 (ja) 半導体装置
JP6199232B2 (ja) 半導体装置
JP5915677B2 (ja) 半導体装置
JP2014063771A (ja) 半導体装置
JP2015126193A (ja) 縦型半導体装置
JP6181594B2 (ja) 半導体装置
JP5407220B2 (ja) 半導体装置
JP5685991B2 (ja) 半導体装置
JP2013201287A (ja) パワー半導体装置
JP6185504B2 (ja) 半導体装置
JP2019096732A (ja) 半導体装置
JP2016213421A (ja) 半導体装置
US20230420555A1 (en) Semiconductor device
JP6185440B2 (ja) 半導体装置
JP5747891B2 (ja) 半導体装置
JP2018206914A (ja) 半導体装置
JP2021034528A (ja) スイッチング素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170720

R150 Certificate of patent or registration of utility model

Ref document number: 6181594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250