JP5852555B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5852555B2
JP5852555B2 JP2012282290A JP2012282290A JP5852555B2 JP 5852555 B2 JP5852555 B2 JP 5852555B2 JP 2012282290 A JP2012282290 A JP 2012282290A JP 2012282290 A JP2012282290 A JP 2012282290A JP 5852555 B2 JP5852555 B2 JP 5852555B2
Authority
JP
Japan
Prior art keywords
region
exposed portion
drift region
semiconductor device
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012282290A
Other languages
English (en)
Other versions
JP2014127555A (ja
Inventor
佐智子 青井
佐智子 青井
渡辺 行彦
行彦 渡辺
明高 添野
明高 添野
巨裕 鈴木
巨裕 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2012282290A priority Critical patent/JP5852555B2/ja
Priority to US14/138,456 priority patent/US20140175508A1/en
Publication of JP2014127555A publication Critical patent/JP2014127555A/ja
Application granted granted Critical
Publication of JP5852555B2 publication Critical patent/JP5852555B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、ショットキーバリアダイオード(SBD:Schottky Barrier Diode)が内蔵された半導体装置に関する。
電界効果トランジスタにショットキーバリアダイオードを内蔵させた半導体装置が提案されており、その一例が特許文献1に開示されている。特許文献1では、隣り合うMOS構造の間にショットキーバリアダイオードを内蔵させることで、面積消費が抑えられた半導体装置が提案されている。具体的には、n型のドリフト領域の露出部分が半導体層の表面に露出し、ショットキー電極がその露出部分にショットキー接触するように構成されている。ショットキーバリアダイオードの順方向電流は、このドリフト領域の露出部分を介して流れる。
特表2006−524432号公報
特許文献1で開示される半導体装置の電流密度を向上させるためには、隣り合うMOS構造の間隔を狭くし、単位面積当たりのMOS構造の面積を増加させる必要がある。しかしながら、隣り合うMOS構造の間隔が狭くなると、ドリフト領域の露出部分がMOS構造のボディ領域から伸びる空乏層によって空乏化され、ショットキーバリアダイオードの電流経路が狭くなり、ショットキーバリアダイオードの順方向電圧が増加してしまう。
本明細書では、ショットキーバリアダイオードが内蔵された半導体装置において、ショットキーバリアダイオードの順方向電圧の増加を抑える技術を提供することを目的としている。
本明細書で開示される半導体装置の一実施形態は、半導体層の表面に露出する露出部分を有する第1導電型のドリフト領域、ドリフト領域の露出部分を間に置いて設けられている第2導電型のボディ領域、ボディ領域によってドリフト領域から隔てられている第1導電型のソース領域、半導体層の表面からボディ領域を貫通するとともにドリフト領域とソース領域を隔てているボディ領域に対向するトレンチゲート部、ドリフト領域の露出部分にショットキー接触するショットキー電極、及び、ショットキー電極の底面に接する絶縁領域を備えている。本明細書で開示される半導体装置では、ドリフト領域の露出部分に溝が形成されており、ショットキー電極が溝内に設けられている。
上記形態の半導体装置では、ショットキー電極が溝内に設けられているので、ドリフト領域の露出部分内に伸びてくる空乏層の影響を抑えることができ、ショットキーバリアダイオードの順方向電圧の増加が抑えられる。
半導体装置の一実施形態の要部斜視図を模式的に示す(ソース電極の一部が取り除かれて図示されている)。 図1のII-II線に対応した要部断面図を模式的に示す。 ドリフト領域の露出部分の要部拡大断面図を模式的に示す。 半導体装置の変形例の要部断面図を模式的に示す。 導体装置の他の一実施形態の要部斜視図を模式的に示す(ソース電極の一部が取り除かれて図示されている)。 導体装置の他の一実施形態の要部斜視図を模式的に示す(ソース電極の一部が取り除かれて図示されている)。 導体装置の他の一実施形態の要部斜視図を模式的に示す(ソース電極の一部が取り除かれて図示されている)。 導体装置の他の一実施形態の要部斜視図を模式的に示す(ソース電極の一部が取り除かれて図示されている)。 導体装置の他の一実施形態の要部斜視図を模式的に示す(ソース電極の一部が取り除かれて図示されている)。 導体装置の他の一実施形態の要部斜視図を模式的に示す(ソース電極の一部が取り除かれて図示されている)。
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
(特徴1)本明細書で開示される半導体装置の一実施形態は、半導体層の表面に露出する露出部分を有する第1導電型のドリフト領域、ドリフト領域の露出部分を間に置いて設けられている第2導電型のボディ領域、ボディ領域によってドリフト領域から隔てられている第1導電型のソース領域、ドリフト領域とソース領域を隔てているボディ領域に対向するゲート部、及びドリフト領域の露出部分にショットキー接触するショットキー電極を備えている。ここで、半導体装置の一例には、例えば、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)又はIGBT(Insulated Gate Bipolar Transistor)が挙げられる。この形態の半導体装置では、ショットキー電極がドリフト領域の露出部分にショットキー接触することで、そのドリフト領域の露出部分にショットキーバリアダイオードが内蔵されている。ゲート部の構造は特に限定されるものではなく、典型的には、トレンチゲート又はプレーナーゲートを採用することができる。この形態の半導体装置では、ドリフト領域の露出部分に溝が形成されており、ショットキー電極が溝内に設けられている。
(特徴2)ボディ領域は、ドリフト領域の露出部分とソース領域の間に、不純物濃度が残部よりも濃いコンタクト領域を有していてもよい。さらに、溝内に設けられたショットキー電極は、コンタクト領域よりも深くてもよい。この形態によると、コンタクト領域からドリフト領域の露出部分に伸びてくる空乏層よりも深い位置までショットキー電極が設けられているので、空乏層の影響が抑えられ、ショットキーバリアダイオードの順方向電圧の増加が抑えられる。
(特徴3)特徴2において、ゲート部は、半導体層を平面視したときに、第1方向に沿って伸びていてもよい。この場合、第1方向に直交する第2方向におけるドリフト領域の露出部分の幅とボディ領域のコンタクト領域の幅の比が、第1方向に沿って変化するように構成されていてもよい。即ち、この形態によると、第1方向に沿って観測したときに、ドリフト領域の露出部分の幅が広い部分(ボディ領域のコンタクト領域の幅が狭い部分)とドリフト領域の露出部分の幅が狭い部分(ボディ領域のコンタクト領域の幅が広い部分)が存在している。このため、ドリフト領域の露出部分の幅が広い部分(ボディ領域のコンタクト領域の幅が狭い部分)が存在することによって、ショットキーバリアダイオードの順方向電圧の増加が抑えられる。さらに、ドリフト領域の露出部分の幅が狭い部分(ボディ領域のコンタクト領域の幅が広い部分)が存在することによって、ラッチアップが抑えられる。
(特徴4)溝内に設けられたショットキー電極は、ボディ領域よりも浅くてもよい。この形態によると、ショットキー電極の底面における電界集中が緩和され、耐量が向上する。
(特徴5)半導体層の半導体材料が炭化珪素であってもよい。
以下、図面を参照して、ショットキーバリアダイオードを内蔵したMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である半導体装置1を説明する。半導体装置1は、例えば、交流モータに交流電力を供給するインバータ装置に用いられ、ショットキーバリアダイオードがフリーホイールダイオードとして動作する。図1及び図2に示されるように、半導体装置1は、ドレイン電極10、炭化珪素層20、ソース電極30、及びトレンチゲート40を備える。
ドレイン電極10は、炭化珪素層20の裏面を被膜するように形成されており、炭化珪素層20の裏面にオーミック接触している。ドレイン電極10の材料には、例えば、Ni、Ti、Mo、又はCoが用いられる。
炭化珪素層20は、n型の基板21、n型のドリフト領域22、p型のボディ領域23、及びn型のソース領域24を有している。n型の基板21は、面方位が[0001]面の炭化珪素基板であり、ドレイン領域とも称される。基板21の裏面は、ドレイン電極10にオーミック接触している。
ドリフト領域22は、基板21上に設けられており、凸状の露出部分26を上部に有している。露出部分26の上面は、炭化珪素層20の表面の一部に露出している。露出部分26は、ストライプ状に配置されたトレンチゲート40の長手方向(以下、奥行き方向という)に対して平行に伸びている。ドリフト領域22は、エピタキシャル成長技術を利用して、基板21から結晶成長して形成されている。
ボディ領域23は、ドリフト領域22の露出部分26を間に置いて配置されており、コンタクト領域25を上部に有している。コンタクト領域25は、ドリフト領域22の露出部分26とソース領域24の間に設けられており、炭化珪素層20の表面の一部に露出しており、不純物濃度が相対的に濃い部分である。コンタクト領域25は、ショットキーバリアダイオードがリカバリ動作するときに、ソース電極30に向かう正孔の一部がソース領域24に流入してラッチアップするのを抑制する機能を有する。このため、コンタクト領域25は、ソース領域24に隣接して設けられ、ある程度の面積を有しているのが望ましい。コンタクト領域25は、奥行き方向に対して平行に伸びている。ボディ領域23は、飛程距離を変えた複数回のイオン注入技術を利用して、炭化珪素層20の表面からp型不純物(一例では、アルミニウム)を導入することで形成されている。
ソース領域24は、ボディ領域23上に設けられており、ボディ領域23によってドリフト領域22から隔てられており、炭化珪素層20の表面の一部に露出している。ソース領域24は、奥行き方向に対して平行に伸びている。ソース領域24は、イオン注入技術を利用して、炭化珪素層20の表面からn型不純物(一例では、リン)を導入することで形成されている。
ソース電極30は、炭化珪素層20の表面を被覆しており、炭化珪素層20の表面に露出しているソース領域24、ボディ領域23のコンタクト領域25、及びドリフト領域22の露出部分26に接触している。ここで、ドリフト領域22の露出部分26には、溝34が形成されており、ソース電極30の一部が溝34内に設けられている。以下、溝34内に設けられたソース電極30の一部をトレンチショットキー電極32という。トレンチショットキー電極32は、奥行き方向に対して平行に伸びている。ソース電極30は、ソース領域24とボディ領域23のコンタクト領域25に対してオーミック接触しており、ドリフト領域22の露出部分26に対してショットキー接触している。ソース電極30の材料には、例えば、Ni、Ti、又はMoが用いられる。なお、ソース電極30は、この例に代えて、ソース領域24とボディ領域23のコンタクト領域25に対してオーミック接触する部分とドリフト領域22の露出部分26に対してショットキー接触する部分が異なる材料で構成されていてもよい。
トレンチゲート40は、ドリフト領域22とソース領域24を隔てるボディ領域23に対向している。トレンチゲート40は、炭化珪素層20の表面からボディ領域23を貫通するトレンチ内に設けられているトレンチゲート電極42及びゲート絶縁膜44を含む。トレンチゲート電極42は、CVD技術を利用して、ゲート絶縁膜44で被膜されたトレンチ内に充填して形成される。ゲート絶縁膜44は、CVD技術を利用して、トレンチの内壁を被膜して形成されている。
図3に、ドリフト領域22の露出部分26の要部拡大断面図を示す。例えば、半導体装置1の電流密度を向上させるためには、隣り合うMOS構造の間隔を狭くし、単位面積当たりのMOS構造の面積を増加させる必要がある。このような高密度な半導体装置1では、隣り合うボディ領域23のコンタクト領域25の間の距離W25が短くなる。例えば、トレンチショットキー電極32が設けられていない場合、コンタクト領域25から伸びてくる空乏層(図中破線で示す)によって露出部分26の導通経路が狭くなり、ショットキーバリアダイオードの順方向電圧が増加する。一方、トレンチショットキー電極32が設けられていると、このような空乏層によって導通経路が狭くなることの影響を抑えることができるので、ショットキーバリアダイオードの順方向電圧の増加を抑えることができる。このように、トレンチショットキー電極32を設ける技術は、高密度な半導体装置1において特に有用である。
図3に示されるように、ボディ領域23から伸びてくる空乏層は、表層部に設けられた高濃度なコンタクト領域25の側方において広範囲に広がる。このため、トレンチショットキー電極32は、コンタクト領域25よりも深い位置まで形成されているのが望ましい。空乏層による導通経路が狭くなることの影響を良好に抑えることができる。また、トレンチショットキー電極32は、ボディ領域23よりも浅い位置に形成されているのが望ましい。トレンチショットキー電極32の底面に加わる電界を緩和することができる。なお、図4に示されるように、トレンチショットキー電極32の底面に接するように絶縁領域36が設けられていてもよい。この絶縁領域36は、CVD技術を利用して、溝34の底部に充填することができる。このような絶縁領域36を設けることによって、トレンチショットキー電極32の底面における電界集中による破壊を抑制することができる。
なお、ドリフト領域22の露出部分26に形成されるトレンチショットキー電極32の形態は特に限定されるものではない。例えば、図5に示されるように、ドリフト領域22の露出部分26に複数本のトレンチショットキー電極32が設けられていてもよい。また、図6に示されるように、トレンチショットキー電極32は、奥行き方向に対して分散して配置されていてもよい。いずれの場合も、ショットキーバリアダイオードの順方向電圧の増加を抑える効果を奏することができる。
図7に示されるように、ドリフト領域22の露出部分26は、奥行き方向に沿って幅狭部分26aと幅広部分26bが交互に配置されていてもよい。換言すれば、ボディ領域23のコンタクト領域25が、奥行き方向に沿って幅広部分25aと幅狭部分25bが交互に配置されていてもよい。すなわち、奥行き方向に直交する方向で観測したときに、ドリフト領域22の露出部分26の幅とボディ領域23のコンタクト領域25の幅の比が、奥行き方向に沿って非連続的に変化するように構成されていてもよい。この態様によると、ドリフト領域22の露出部分26の幅狭部分26a(ボディ領域23のコンタクト領域25の幅広部分25a)においてラッチアップの発生が抑えられ、ドリフト領域22の露出部分26の幅広部分26b(ボディ領域23のコンタクト領域25の幅狭部分25b)においてショットキーバリアダイオードの順方向電圧の増加が抑えられる。
図8に示されるように、ドリフト領域22の露出部分26の幅とボディ領域23のコンタクト領域25の幅の比を奥行き方向に沿って変化させる表面レイアウトには様々な例が採用できる。この例では、ドリフト領域22の露出部分26の幅が奥行き方向に沿って連続的に変化する。このような態様であっても、順方向電圧の増加抑制とラッチアップの発生抑制の両者の特性を具備することができる。
図9に示されるように、表面レイアウトの変更ではなく、ボディ領域23のコンタクト領域25の厚みを薄くすることも有用である。このように、コンタクト領域25をソース領域24よりも浅く形成することで、コンタクト領域25から側方へ伸びる空乏層の幅を抑えることができるので、ショットキーバリアダイオードの順方向電圧の増加を抑えることができる。
また、図10に示されるように、ドリフト領域22の露出部分26に隣接するボディ領域23のコーナー部に、ボディ領域23のコーナー部よりも不純物濃度が濃いp型の高濃度コーナー領域27が設けられていてもよい。このような高濃度コーナー領域27が設けられていると、トレンチゲート40のコーナー部における電界集中が緩和され、トレンチゲート40のコーナー部における電界集中による破壊を抑制することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:ドレイン電極
20:炭化珪素層
21:基板
22:ドリフト領域
23:ボディ領域
24:ソース領域
25:コンタクト領域
26:露出部分
30:ソース電極
32:トレンチショットキー電極
34:溝
40:トレンチゲート
42:トレンチゲート電極
44:ゲート絶縁膜

Claims (6)

  1. 半導体層の表面に露出する露出部分を有する第1導電型のドリフト領域と、
    前記ドリフト領域の前記露出部分を間に置いて設けられている第2導電型のボディ領域と、
    前記ボディ領域によって前記ドリフト領域から隔てられている第1導電型のソース領域と、
    前記半導体層の前記表面から前記ボディ領域を貫通しており、前記ドリフト領域と前記ソース領域を隔てている前記ボディ領域に対向するトレンチゲート部と、
    前記ドリフト領域の前記露出部分にショットキー接触するショットキー電極と、
    前記ショットキー電極の底面に接する絶縁領域と、を備えており、
    前記ドリフト領域の前記露出部分に溝が形成されており、
    前記ショットキー電極が前記溝内に設けられている半導体装置。
  2. 前記ボディ領域は、前記ドリフト領域の前記露出部分と前記ソース領域の間に、不純物濃度が残部よりも濃いコンタクト領域を有しており、
    前記溝内に設けられた前記ショットキー電極は、前記コンタクト領域よりも深い請求項1に記載の半導体装置。
  3. 前記トレンチゲート部は、前記半導体層を平面視したときに、第1方向に沿って伸びており、
    前記第1方向に直交する第2方向における前記ドリフト領域の前記露出部分の幅と前記ボディ領域の前記コンタクト領域の幅の比が、前記第1方向に沿って変化するように構成されている請求項2に記載の半導体装置。
  4. 前記溝内に設けられた前記ショットキー電極は、前記ボディ領域よりも浅い請求項1〜3のいずれか一項に記載の半導体装置。
  5. 前記ボディ領域のコーナー部に設けられており、前記ボディ領域の前記コーナー部よりも不純物濃度が濃い第2導電型の高濃度コーナー領域をさらに備える請求項1〜4のいずれか一項に記載の半導体装置。
  6. 前記半導体層の半導体材料が炭化珪素である請求項1〜5のいずれか一項に記載の半導体装置。
JP2012282290A 2012-12-26 2012-12-26 半導体装置 Expired - Fee Related JP5852555B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012282290A JP5852555B2 (ja) 2012-12-26 2012-12-26 半導体装置
US14/138,456 US20140175508A1 (en) 2012-12-26 2013-12-23 Semiconductor device with schottky barrier diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012282290A JP5852555B2 (ja) 2012-12-26 2012-12-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2014127555A JP2014127555A (ja) 2014-07-07
JP5852555B2 true JP5852555B2 (ja) 2016-02-03

Family

ID=50973662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012282290A Expired - Fee Related JP5852555B2 (ja) 2012-12-26 2012-12-26 半導体装置

Country Status (2)

Country Link
US (1) US20140175508A1 (ja)
JP (1) JP5852555B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170654A (ja) * 2014-03-05 2015-09-28 株式会社東芝 半導体装置
JP6699099B2 (ja) 2014-06-20 2020-05-27 三菱ケミカル株式会社 ポリカーボネートジオールおよびその製造方法並びにそれを用いたポリウレタン
JP6550802B2 (ja) * 2015-03-10 2019-07-31 富士電機株式会社 半導体素子
DE102015121566B4 (de) * 2015-12-10 2021-12-09 Infineon Technologies Ag Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
CN117174755A (zh) * 2017-01-25 2023-12-05 罗姆股份有限公司 半导体装置
JP7059556B2 (ja) * 2017-10-05 2022-04-26 富士電機株式会社 半導体装置
JP6984347B2 (ja) * 2017-11-24 2021-12-17 富士電機株式会社 半導体装置
JP7176239B2 (ja) * 2018-06-14 2022-11-22 富士電機株式会社 半導体装置
JP7101101B2 (ja) * 2018-11-15 2022-07-14 ルネサスエレクトロニクス株式会社 半導体装置
US11848358B2 (en) * 2018-12-10 2023-12-19 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method of manufacturing same
DE102019130376A1 (de) * 2019-01-04 2020-07-09 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit schottky-kontakt
EP3881360B1 (en) * 2019-11-08 2022-05-04 Hitachi Energy Switzerland AG Insulated gate bipolar transistor
CN111933711B (zh) * 2020-08-18 2022-08-23 电子科技大学 一种集成sbd的超结mosfet
WO2022064613A1 (ja) * 2020-09-24 2022-03-31 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
WO2024013868A1 (ja) * 2022-07-13 2024-01-18 三菱電機株式会社 半導体装置、および、電力変換装置
JP2024130307A (ja) * 2023-03-14 2024-09-30 株式会社東芝 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100367A (ja) * 1988-10-07 1990-04-12 Nissan Motor Co Ltd 縦型伝導度変調型mosfet
JP3173117B2 (ja) * 1992-03-30 2001-06-04 株式会社村田製作所 ショットキーバリア半導体装置
TW554528B (en) * 2002-02-21 2003-09-21 Delta Electronics Inc Low forward voltage drop Schottky barrier diode and the manufacturing method thereof
US8772785B2 (en) * 2008-12-26 2014-07-08 Renesas Electronics Corporation Semiconductor device, schottky barrier diode, electronic apparatus, and method of producing semiconductor device
US9184286B2 (en) * 2011-02-02 2015-11-10 Rohm Co., Ltd. Semiconductor device having a breakdown voltage holding region

Also Published As

Publication number Publication date
US20140175508A1 (en) 2014-06-26
JP2014127555A (ja) 2014-07-07

Similar Documents

Publication Publication Date Title
JP5852555B2 (ja) 半導体装置
JP4265684B1 (ja) 半導体装置
JP5991020B2 (ja) 炭化珪素単結晶を主材料とする半導体装置
JP6720818B2 (ja) 半導体装置
JP5720582B2 (ja) スイッチング素子
JP6606007B2 (ja) スイッチング素子
JP6453188B2 (ja) 炭化珪素半導体装置
JP2012069797A (ja) 絶縁ゲート型トランジスタ
JP2020077800A (ja) 半導体装置
US8829563B2 (en) Power semiconductor device and method for manufacturing such a power semiconductor device
JP6514035B2 (ja) 半導体装置
JP6536377B2 (ja) 半導体装置
JP6169985B2 (ja) 半導体装置
JP5915677B2 (ja) 半導体装置
JP6283709B2 (ja) 半導体装置
JP2018060943A (ja) スイッチング素子
JP2014103352A (ja) 半導体装置
JP2016213421A (ja) 半導体装置
JP4692313B2 (ja) 半導体装置
WO2013179820A1 (ja) 半導体装置
JP2016149429A (ja) 逆導通igbt
JP2018098447A (ja) Mosfet
JP6754308B2 (ja) 半導体装置
JP2021034528A (ja) スイッチング素子
JP6784164B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151204

R150 Certificate of patent or registration of utility model

Ref document number: 5852555

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees