JP2018098447A - Ｍｏｓｆｅｔ - Google Patents

Abstract

【課題】順方向バイアス時にダイオードとして動作するＭＯＳＦＥＴの順方向電圧を低下させる技術を提供すること。
【解決手段】ＭＯＳＦＥＴは、半導体層と、絶縁ゲートと、前記半導体層の表面に設けられているソース電極と、を備えており、前記半導体層は、前記絶縁ゲートに接している第１導電型のドリフト領域と、前記ドリフト領域上に設けられており、前記絶縁ゲートに接している第２導電型のボディ領域と、前記ボディ領域上に設けられており、前記絶縁ゲートに接している第１導電型のソース領域と、前記ソース領域上に設けられており、前記ソース領域と前記ソース電極の間に介在している第２導電型のツェナー領域と、を有しており、前記ツェナー領域と前記ソース領域が、ツェナーダイオードを構成する。
【選択図】図２

Description

本明細書が開示する技術は、ダイオードを内蔵するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に関する。

特許文献１に開示されるように、ＭＯＳＦＥＴは、ｐ型のボディ領域とｎ型のドリフト領域で構成されるｐｎダイオードを内蔵する。このようなＭＯＳＦＥＴは、例えば、交流モータに交流電力を供給するインバータ装置に用いられたときに、この内蔵するｐｎダイオードをフリーホイールダイオードとして動作させることができる。

順方向バイアス時の順方向電圧を低下させるために、ショットキーバリアダイオード（SBD：Schottky Barrier Diode）をＭＯＳＦＥＴに内蔵させる技術も知られており、その一例が特許文献２に開示される。このＭＯＳＦＥＴでは、ｎ型のドリフト領域の露出部分が半導体層の表面に露出し、ソース電極がその露出部分にショットキー接触するように構成されている。ショットキーバリアダイオードの順方向電流は、このドリフト領域の露出部分を介して流れる。このショットキーバリアダイオードは、ｐｎダイオードと伴にフリーホイールダイオードとして動作し、順方向バイアス時の順方向電圧を低下させる。

特開２０１６−０５８６５６号公報 特開２０１４−１２７５５号公報

上記したように、ＭＯＳＦＥＴは、順方向バイアス時にダイオードとして動作することがあり、このときの順方向電圧を低下させる技術が求められている。

本明細書が開示するＭＯＳＦＥＴの一実施形態は、半導体層、絶縁ゲート部及び半導体層の表面に設けられているソース電極を備えることができる。絶縁ゲート部の構造は特に限定されるものではなく、典型的には、トレンチゲート又はプレーナーゲートを採用することができる。半導体層は、第１導電型のドリフト領域、第２導電型のボディ領域、第１導電型のソース領域及び第２導電型のツェナー領域を有することができる。ドリフト領域は、絶縁ゲート部に接している。ボディ領域は、ドリフト領域上に設けられており、絶縁ゲート部に接している。ソース領域は、ボディ領域上に設けられており、絶縁ゲート部に接している。ツェナー領域は、ソース領域上に設けられており、ソース領域とソース電極の間に介在している。ツェナー領域とソース領域が、ツェナーダイオードを構成する。この実施形態のＭＯＳＦＥＴは、第２導電型のツェナー領域と第１導電型のソース領域の間にツェナーダイオードを内蔵する。このため、この実施形態のＭＯＳＦＥＴは、順方向バイアス時にツェナーダイオードが動作することができるので、低い順方向電圧を有することができる。

上記実施形態のＭＯＳＦＥＴでは、ドリフト領域が半導体層の表面に露出する露出部分を有することができる。この場合、ボディ領域がドリフト領域の露出部分を間に置いて設けられており、ソース電極がドリフト領域の露出部分にショットキー接触する。この実施形態のＭＯＳＦＥＴは、ドリフト領域の露出部分にショットキーバリアダイオードを内蔵することができるので、さらに低い順方向電圧を有することができる。ここで、従来のＭＯＳＦＥＴでは、オフしたときに、ドレイン側に高電圧が印加されると、ボディ領域とドリフト領域の接合面からボディ領域内に伸展する空乏層とソース領域とボディ領域の接合面の内蔵電位に伴う空乏層が接触するパンチスルー現象が問題となる。特に、ショットキーバリアダイオードを内蔵する従来のＭＯＳＦＥＴでは、ドリフト領域の露出部分の存在により、横方向からもボディ領域が空乏化されるので、パンチスルー現象を抑える技術が特に必要とされている。上記実施形態のＭＯＳＦＥＴでは、ソース領域がツェナー領域によってソース電極から隔てられており、ソース領域の電位がフローティングとなっている。このため、ソース領域とボディ領域の接合面には、内蔵電位に伴う空乏層が縮小して形成されている。ボディ領域とドリフト領域の接合面からボディ領域内に伸展する空乏層は、内蔵電位に伴う空乏層が縮小した分だけ、その幅を長くすることができる。即ち、パンチスルー現象が発生するのに要する逆バイアス電圧が高くなるので、パンチスルー現象が抑えられる。

上記実施形態の半導体装置では、半導体層の半導体材料を炭化珪素とすることができる。

半導体装置の一実施形態の要部斜視図を模式的に示す（ソース電極の一部が取り除かれて図示されている）。 図１のII-II線に対応した要部断面図を模式的に示す。 ツェナー領域とソース領域とボディ領域の不純物濃度の厚み方向のプロファイルを示す。 順方向バイアス時の内蔵ダイオードのＩＶ特性を示す。

以下、図面を参照して、複数種類のダイオードを内蔵したＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）１を説明する。ＭＯＳＦＥＴ１は、例えば、交流モータに交流電力を供給するインバータ装置に用いられ、内蔵ダイオードがフリーホイールダイオードとして動作する。図１及び図２に示されるように、ＭＯＳＦＥＴ１は、ドレイン電極１０、炭化珪素層２０、ソース電極３０、トレンチゲート４０及び層間絶縁膜５０を備える。

ドレイン電極１０は、炭化珪素層２０の裏面を被膜するように形成されており、炭化珪素層２０の裏面にオーミック接触している。ドレイン電極１０の材料には、例えば、Al、Ni、Ti、Mo又はCoが用いられる。

炭化珪素層２０は、ｎ型の基板２１、ｎ型のドリフト領域２２、ｐ型のボディ領域２３、ｎ型のソース領域２４及びｐ型のツェナー領域２７を有する。ｎ型の基板２１は、面方位が［０００１］面の炭化珪素基板であり、ドレイン領域とも称される。基板２１の裏面は、ドレイン電極１０にオーミック接触している。

ドリフト領域２２は、基板２１上に設けられており、凸状の露出部分２６を上部に有する。ドリフト領域２２は、露出部分２６以外の部分でトレンチゲート４０に接する。露出部分２６の上面は、炭化珪素層２０の表面の一部に露出している。露出部分２６は、ストライプ状に配置されたトレンチゲート４０の長手方向（以下、奥行き方向という）に対して平行に伸びている。ドリフト領域２２は、エピタキシャル成長技術を利用して、基板２１から結晶成長して形成されている。

ボディ領域２３は、ドリフト領域２２の露出部分２６を間に置いて配置されており、コンタクト領域２５を上部に有している。コンタクト領域２５は、ソース領域２４とドリフト領域２２の露出部分２６の間に設けられており、炭化珪素層２０の表面の一部に露出しており、不純物濃度が相対的に濃い部分である。コンタクト領域２５は、奥行き方向に対して平行に伸びている。ボディ領域２３は、コンタクト領域２５以外の部分でトレンチゲート４０の側面に接する。ボディ領域２３は、飛程距離を変えた複数回のイオン注入技術を利用して、炭化珪素層２０の表面からｐ型不純物（一例では、アルミニウム）を導入することで形成されている。

ソース領域２４は、ボディ領域２３上に設けられており、ボディ領域２３によってドリフト領域２２から隔てられている。ソース領域２４は、トレンチゲート４０の側面に接する。ソース領域２４は、奥行き方向に対して平行に伸びている。ソース領域２４の不純物濃度は、コンタクト領域２５の不純物濃度よりも濃い。ソース領域２４は、イオン注入技術を利用して、炭化珪素層２０の表面からｎ型不純物（一例では、リン）を導入することで形成されている。

ツェナー領域２７は、ソース領域２４上に設けられており、ソース領域２４とソース電極３０の間に介在している。このため、ソース領域２４は、ツェナー領域２７によってソース電極３０から隔てられており、ソース電極３０に接していない。ツェナー領域２７は、トレンチゲート４０の側面に接する。ツェナー領域２７は、例えば、イオン注入技術を利用して、炭化珪素層２０の表層部の一部にボロンを導入することで形成されている。

ソース電極３０は、炭化珪素層２０の表面を被覆しており、炭化珪素層２０の表面に露出しているツェナー領域２７、ボディ領域２３のコンタクト領域２５及びドリフト領域２２の露出部分２６に接触している。ソース電極３０は、ツェナー領域２７とボディ領域２３のコンタクト領域２５に対してオーミック接触しており、ドリフト領域２２の露出部分２６に対してショットキー接触している。ソース電極３０の材料には、例えば、Ni、Ti又はMoが用いられる。なお、ソース電極３０は、この例に代えて、ツェナー領域２７とボディ領域２３のコンタクト領域２５に対してオーミック接触する部分とドリフト領域２２の露出部分２６に対してショットキー接触する部分が異なる材料で構成されていてもよい。

トレンチゲート４０は、ドリフト領域２２とソース領域２４を隔てる部分のボディ領域２３に対向している。トレンチゲート４０は、炭化珪素層２０の表面からツェナー領域２７、ソース領域２４及びボディ領域２３を貫通してドリフト領域２２に達するトレンチ内に設けられているトレンチゲート電極４２及びゲート絶縁膜４４を含む。トレンチゲート電極４２は、ＣＶＤ技術を利用して、ゲート絶縁膜４４で被膜されたトレンチ内に充填して形成される。ゲート絶縁膜４４は、ＣＶＤ技術を利用して、トレンチの内壁を被膜して形成されている。

図３に示されるように、ＭＯＳＦＥＴ１では、ツェナー領域２７の不純物濃度は濃く、厚みも薄いことを１つの特徴としている。具体的には、ツェナー領域２７の不純物濃度は、１×１０²⁰ｃｍ^-3〜１×１０²³ｃｍ^-3の範囲である。ソース領域２４の不純物濃度も、１×１０²⁰ｃｍ^-3〜１×１０²³ｃｍ^-3の範囲である。この例では、ツェナー領域２７及びソース領域２４の双方の不純物濃度が約１×１０²¹ｃｍ^-3である。さらに、ツェナー領域２７の厚みはソース領域２４の厚みよりも薄く、０．０１〜０．１μｍの範囲である。ソース領域２４の厚みは、０．１〜２μｍの範囲である。このような高濃度のツェナー領域２７と高濃度のソース領域２４で構成されるダイオードは、ツェナーダイオードとして機能する。

ＭＯＳＦＥＴ１は、ドリフト領域２２とボディ領域２３で構成されるｐｎダイオード、ドリフト領域２２の露出部分２６とソース電極３０で構成されるショットキーバリアダイオード、さらに、ソース領域２４とツェナー領域２７で構成されるツェナーダイオードを内蔵する。これらの内蔵ダイオードがフリーホイールダイオードとして動作する。特に、ＭＯＳＦＥＴ１では、ツェナー領域２７を設けることにより、ソース領域２４が形成されている範囲にもツェナーダイオードを内蔵させることに成功している。このため、ＭＯＳＦＥＴ１は、順方向バイアス時の順方向電圧が低いという特徴を有する。

図４に、ＭＯＳＦＥＴ１の順方向バイアス時のＩＶ特性を示す。ここで、比較例とは、ツェナー領域２７が設けられていない例である。図４に示されるように、ＭＯＳＦＥＴ１は、ツェナー領域２７が設けられていることにより、順方向電圧が低下している。

また、ツェナー領域２７とソース領域２４の間の空乏層の厚みは極めて薄い。このため、ＭＯＳＦＥＴ１がオンするときには、その空乏層には容易にトンネル電流が流れる。このため、ＭＯＳＦＥＴ１がオンするときは、ツェナー領域２７とソース領域２４の間の電圧降下を非常に小さくすることができる。したがって、ＭＯＳＦＥＴ１のオン動作に支障をきたすことが抑えられている。

また、ＭＯＳＦＥＴ１では、内蔵されているショットキーバリアダイオードの順方向電圧を低下させるために、ドリフト領域２２の露出部分２６の幅が広く形成されている。一方、ＭＯＳＦＥＴ１では、オン電圧を低く抑えるために、隣り合うＭＯＳ構造の間隔を狭くしてチャネルの高密度化を図っている。このため、ＭＯＳＦＥＴ１では、相対的にＭＯＳ構造のボディ領域２３の面積が小さい。これにより、ＭＯＳＦＥＴ１では、ボディ領域２３とドリフト領域２２の接合面からボディ領域２３内に伸展する空乏層とソース領域２４とボディ領域２３の接合面の内蔵電位に伴う空乏層が接触するパンチスルー現象が懸念される。特に、ショットキーバリアダイオードを内蔵するＭＯＳＦＥＴ１では、ドリフト領域２２の露出部分２６の存在により、横方向からもボディ領域２３が空乏化されるので、パンチスルー現象が特に懸念される。しかしながら、ＭＯＳＦＥＴ１では、ソース領域２４がツェナー領域２７によってソース電極３０から隔てられており、ソース領域２４の電位がフローティングとなっている。このため、ソース領域２４とボディ領域２３の接合面には、内蔵電位に伴う空乏層が縮小して形成されている。このため、ボディ領域２３とドリフト領域２２の接合面からボディ領域２３内に伸展する空乏層は、内蔵電位に伴う空乏層が縮小した分だけ、その幅を長くすることができる。即ち、パンチスルー現象が発生するのに要する逆バイアス電圧が高くなるので、パンチスルー現象が抑えられる。このように、ツェナー領域２７を設ける技術は、ショットキーバリアダイオードを内蔵するＭＯＳＦＥＴ１において、パンチスルー現象を抑えるという点で特に有用である。

１０：ドレイン電極
２０：炭化珪素層
２１：基板
２２：ドリフト領域
２３：ボディ領域
２４：ソース領域
２５：コンタクト領域
２６：露出部分
２７：ツェナー領域
３０：ソース電極
４０：トレンチゲート
４２：トレンチゲート電極
４４：ゲート絶縁膜

Claims (4)

1. ＭＯＳＦＥＴであって、
   半導体層と、
   絶縁ゲート部と、
   前記半導体層の表面に設けられているソース電極と、を備えており、
   前記半導体層は、
   前記絶縁ゲート部に接している第１導電型のドリフト領域と、
   前記ドリフト領域上に設けられており、前記絶縁ゲート部に接している第２導電型のボディ領域と、
   前記ボディ領域上に設けられており、前記絶縁ゲート部に接している第１導電型のソース領域と、
   前記ソース領域上に設けられており、前記ソース領域と前記ソース電極の間に介在している第２導電型のツェナー領域と、を有しており、
   前記ツェナー領域と前記ソース領域が、ツェナーダイオードを構成するＭＯＳＦＥＴ。
2. 前記ドリフト領域は、前記半導体層の表面に露出する露出部分を有しており、
   前記ボディ領域は、前記ドリフト領域の前記露出部分を間に置いて設けられており、
   前記ソース電極は、前記ドリフト領域の前記露出部分にショットキー接触する、請求項１に記載のＭＯＳＦＥＴ。
3. 前記絶縁ゲート部は、前記半導体層の前記表面から深部に向けて伸びているトレンチゲートを有する請求項１又は２に記載のＭＯＳＦＥＴ。
4. 前記半導体層の半導体材料が炭化珪素である、請求項１〜３のいずれか一項に記載のＭＯＳＦＥＴ。

Images