JP2016149430A - 逆導通ｉｇｂｔを備える電子装置 - Google Patents

Abstract

【課題】 逆導通ＩＧＢＴがターンオンするときに発生するスナップバック現象を抑える技術を提供すること。
【解決手段】 電子装置１００は、逆導通ＩＧＢＴ１と整流素子２を備える。逆導通ＩＧＢＴ１は、ＩＧＢＴ構造に含まれるコレクタ電極２１及びダイオード構造に含まれるカソード電極２２を有する。コレクタ電極２１とカソード電極２２が分離されている。整流素子２は、カソード電極２２に電気的に接続されており、カソード電極２２に向かう方向が逆方向となるように構成されている。
【選択図】図１

Description

本明細書で開示される技術は、逆導通ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor）を備える電子装置に関する。

ＩＧＢＴ構造が形成されている半導体層内にダイオード構造を一体化させた逆導通ＩＧＢＴが開発されている。このような逆導通ＩＧＢＴでは、半導体層の表層部に絶縁ゲートが形成されており、半導体層の裏層部にｐ型のコレクタ領域とｎ型のカソード領域が形成されている。ｐ型のコレクタ領域が設けられている範囲がＩＧＢＴ範囲として区画され、ｎ型のカソード領域が設けられている範囲がダイオード範囲として区画される。逆導通ＩＧＢＴでは、ダイオード構造がフリーホイールダイオードとして動作する。

絶縁ゲートにオン電圧が印加されると、逆導通ＩＧＢＴがターンオンする。このとき、ダイオード範囲に設けられた絶縁ゲートに寄生するＭＯＳも動作し、その寄生ＭＯＳを介してダイオード範囲に電流が流れる。ダイオード範囲を一定以上の電流が流れると、ｐ型のコレクタ領域から正孔注入が始まり、ＩＧＢＴ構造が動作する。このように、逆導通ＩＧＢＴでは、低電流領域において、ダイオード範囲を電流が優先的に流れる。ダイオード範囲を優先的に流れる電流は電子キャリアのみが担っているので、ターンオンする過渡的なタイミングでは、逆導通ＩＧＢＴがユニポーラトランジスタとして動作する。このため、図３に示されるように、逆導通ＩＧＢＴがターンオンするときの過渡的なタイミングでは、低電流領域において順方向電圧が大きく増加するスナップバック現象が発生する。このようなスナップバック現象は、低電流領域の損失を増加させてしまう。また、このようなスナップバック現象は、不均一動作の原因にもなってしまう。

特許文献１は、ｐ型のコレクタ領域とｎ型のカソード領域の面内レイアウトを工夫することで、スナップバック現象を抑える技術を提案する。

特開２０１０−２６３２１５号公報

特許文献１の技術では、ｐ型のコレクタ領域とｎ型のカソード領域の面内レイアウトが制限される。ｐ型のコレクタ領域とｎ型のカソード領域の面内レイアウトが制限されずに、スナップバック現象が抑えられる技術が求められている。

本願明細書で開示される電子装置の一実施形態は、逆導通ＩＧＢＴ及び整流素子を備える。逆導通ＩＧＢＴは、ＩＧＢＴ構造に含まれるコレクタ電極及びダイオード構造に含まれるカソード電極を有する。コレクタ電極とカソード電極が分離されている。整流素子は、カソード電極に電気的に接続されており、カソード電極に向かう方向が逆方向となるように構成されている。

上記したように、逆導通ＩＧＢＴがターンオンするときの過渡的なタイミングにおいて、ダイオード範囲の寄生ＭＯＳが動作すると、ダイオード範囲に電流が流れる。上記実施形態の電子装置では、カソード電極に向かう方向が逆方向となるように構成されている整流素子がカソード電極に接続されているので、その整流素子は、このような電流が流れることを抑制することができる。このように、上記実施形態の電子装置では、逆導通ＩＧＢＴがターンオンするときの過渡的なタイミングにおいて、ダイオード範囲を流れる電流が抑えられ、これにより、スナップバック現象が抑えられる。上記実施形態の電子装置では、逆導通ＩＧＢＴの構成に制限が加えられることなく、スナップバック現象が抑えられる。

逆導通ＩＧＢＴの要部断面図を模式的に示すとともに、実施例の電子装置の概要を示す。 逆導通ＩＧＢＴ及び整流素子の要部断面図を模式的に示す。 逆導通ＩＧＢＴ及び整流素子の要部断面図を模式的に示す。 実施例の電子装置における逆導通ＩＧＢＴのＩＶ特性を示す。 従来例の逆導通ＩＧＢＴのＩＶ特性を示す。

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。

本明細書で開示される電子装置の一実施形態は、逆導通ＩＧＢＴと整流素子を少なくとも備えていてもよい。逆導通ＩＧＢＴは、ＩＧＢＴ構造に含まれるコレクタ電極及びダイオード構造に含まれるカソード電極を有する。コレクタ電極とカソード電極が分離されている。整流素子は、カソード電極に電気的に接続されており、カソード電極に向かう方向が逆方向となるように構成されている。ここで、整流素子は、電流を一方向のみに流す整流作用を有する素子である。整流素子の種類は、特に限定されるものではない。整流素子には、例えば、ＰＮダイオード又はショットキーバリアダイオードの半導体ダイオード、ダイオード接続したＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられてもよい。整流素子は、逆導通ＩＧＢＴと一体化して構成されてもよく、逆導通ＩＧＢＴに外付けされる素子であってもよい。

本明細書で開示される電子装置の一実施形態は、縦型で構成されていてもよい。この場合、逆導通ＩＧＢＴは、半導体層及び表面電極をさらに有していてもよい。半導体層の材料は、特に限定されるものではない。半導体層の材料には、例えば、シリコン、炭化珪素又は窒化物半導体が用いられてもよい。表面電極は、半導体層の表面の少なくとも一部に設けられている。表面電極は、ＩＧＢＴ構造におけるエミッタ電極であり、ダイオード構造におけるアノード電極である。コレクタ電極は、半導体層の裏面の少なくとも一部に設けられている。カソード電極は、半導体層の裏面の少なくとも他の一部に設けられている。半導体層は、第１導電型のドリフト領域、第２導電型のコレクタ領域及び第１導電型のカソード領域を少なくとも含んでいてもよい。コレクタ領域は、ドリフト領域の下方の少なくとも一部に設けられており、コレクタ電極に電気的に接続する。カソード領域は、ドリフト領域の下方の少なくとも他の一部に設けられており、カソード電極に電気的に接続する。ここで、コレクタ領域とカソード領域のレイアウトは、特に限定されない。例えば、半導体層を特定の断面で観測したときに、コレクタ領域とカソード領域が交互に配置されるレイアウトであってもよい。

本明細書で開示される電子装置の一実施形態は、絶縁ゲートをさらに有していてもよい。この場合、半導体層は、第２導電型のボディ領域及び第１導電型のエミッタ領域をさらに含んでいてもよい。ボディ領域は、ドリフト領域の上方の少なくとも一部に設けられており、絶縁ゲートに接する。エミッタ領域は、ボディ領域の上方の少なくとも一部に設けられており、絶縁ゲートに接する。絶縁ゲートは、半導体層の表面から深部に向けて伸びるトレンチゲートを有していてもよい。

図１に示されるように、電子装置１００は、逆導通ＩＧＢＴ１及び整流素子２を備える。逆導通ＩＧＢＴ１は、ＩＧＢＴ範囲とダイオード範囲に区画された半導体層１０、半導体層１０の裏面の一部を被覆するコレクタ電極２１、半導体層の裏面の他の一部を被覆するカソード電極２２、半導体層１０の表面を被覆する表面電極２４及び半導体層１０の表層部に形成されている複数のトレンチゲート３０を備える。一例では、コレクタ電極２１、カソード電極２２及び表面電極２４の材料にアルミニウムが用いられている。コレクタ電極２１とカソード電極２２は、半導体層１０の裏面において分離して設けられている。コレクタ電極２１とカソード電極２２の間には、必要に応じて、絶縁膜が設けられていてもよい。トレンチゲート３０は、ポリシリコンを材料とするトレンチゲート電極３２と、そのトレンチゲート電極３２を被覆する酸化シリコンを材料とするゲート絶縁膜３４を有する。一例では、複数のトレンチゲート３０は、半導体層１０の表面に直交する方向から観測したときに、ストライプ状に配置されている。

半導体層１０は、シリコン基板であり、ｐ⁺型のコレクタ領域１１、ｎ⁺型のカソード領域１２、ｎ⁺型のバッファ領域１３、ｎ型のドリフト領域１４、ｐ型のボディ領域１５、ｐ⁺型のボディコンタクト領域１６及びｎ⁺型のエミッタ領域１７を有する。

コレクタ領域１１は、半導体層１０の裏層部の一部に設けられている。また、コレクタ領域１１は、ドリフト領域１４の下方の一部に設けられており、ＩＧＢＴ範囲に配置されている。半導体層１０では、コレクタ領域１１が存在する範囲をＩＧＢＴ範囲という。コレクタ領域１１は、その不純物濃度が濃く、コレクタ電極２１にオーミック接触する。コレクタ領域１１は、例えば、イオン注入技術を利用して、半導体層１０の裏面からボロンを導入することで形成されている。

カソード領域１２は、半導体層１０の裏層部の一部に設けられている。また、カソード領域１２は、ドリフト領域１４の下方の一部に設けられており、ダイオード範囲に配置されている。半導体層１０では、カソード領域１２が存在する範囲をダイオード範囲という。カソード領域１２は、その不純物濃度が濃く、カソード電極２２にオーミック接触する。カソード領域１２は、例えば、イオン注入技術を利用して、半導体層１０の裏面からリンを導入することで形成されている。なお、この例では、ＩＧＢＴ範囲とダイオード範囲が明確に区画されるように、複数のトレンチゲート３０に対応して１つのコレクタ領域１１が配置され、複数のトレンチゲート３０に対応して１つのカソード領域１２が配置されている。このレイアウトは一例であり、この例に代えて、様々なレイアウトを採用することができる。例えば、複数のカソード領域１２がコレクタ領域１１に対して分散して配置されたレイアウトであってもよい。

バッファ領域１３は、コレクタ領域１１とドリフト領域１４の間、及びカソード領域１２とドリフト領域１４の間に設けられており、ＩＧＢＴ範囲とダイオード範囲の双方に配置されている。バッファ領域１３は、例えば、イオン注入技術を利用して、半導体層１０の裏面からボロンを導入することで形成されている。

ドリフト領域１４は、バッファ領域１３とボディ領域１５の間に設けられており、ＩＧＢＴ範囲とダイオード範囲の双方に配置されている。ドリフト領域１４は、トレンチゲート３０の底部に接する。ドリフト領域１４は、半導体層１０に他の領域を形成した残部であり、不純物濃度は厚み方向に一定である。

ボディ領域１５は、ドリフト領域１４の上方に設けられており、ドリフト領域１４に接しており、ＩＧＢＴ範囲とダイオード範囲の双方に配置されている。ボディ領域１５は、トレンチゲート３０の側面に接する。換言すると、トレンチゲート３０は、半導体層１０の表面から深部に向けて伸びており、ボディ領域１５を貫通してドリフト領域１４に達する。ボディ領域１５は、例えば、イオン注入技術を利用して、半導体層１０の表面からボロンを導入することで形成されている。

複数のボディコンタクト領域１６は、ボディ領域１５の上方に設けられており、ボディ領域１５に接しており、ＩＧＢＴ範囲とダイオード範囲の双方に配置されており、半導体層１０の表面に露出する。ボディコンタクト領域１６は、その不純物濃度がボディ領域１５よりも濃く、エミッタ電極２４にオーミック接触する。複数のボディコンタクト領域１６は、例えば、イオン注入技術を利用して、半導体層１０の表面からボロンを導入することで形成されている。

複数のエミッタ領域１７は、ボディ領域１５の上方に設けられており、ボディ領域１５に接しており、ＩＧＢＴ範囲とダイオード範囲の双方に配置されており、トレンチゲート３０の側面に接しており、半導体層１０の表面に露出する。エミッタ領域１７は、その不純物濃度が濃く、エミッタ電極２４にオーミック接触する。複数のエミッタ領域１７は、例えば、イオン注入技術を利用して、半導体層１０の表面からリンを導入することで形成されている。

逆導通ＩＧＢＴ１では、コレクタ電極２１、コレクタ領域１１、バッファ領域１３、ドリフト領域１４、ボディ領域１５、ボディコンタクト領域１６、エミッタ領域１７、表面電極２４及びトレンチゲート３０がＩＧＢＴ構造を構成する。ＩＧＢＴ構造における表面電極２４は、エミッタ電極として機能する。逆導通ＩＧＢＴ１では、カソード電極２２、カソード領域１２、バッファ領域１３、ドリフト領域１４、ボディ領域１５、ボディコンタクト領域１６及び表面電極２４がダイオード構造を構成する。ダイオード構造における表面電極２４は、アノード電極として機能する。

整流素子２は、逆導通ＩＧＢＴ１のカソード電極２２に選択的に接続されたダイオードであり、そのアノードが逆導通ＩＧＢＴ１のカソード電極２２に接続されており、そのカソードが逆導通ＩＧＢＴ１のコレクタ電極２１に接続されている。整流素子２は、アノードからカソードへ向かう方向が順方向となる整流作用を有する。このため、この整流素子２は、逆導通ＩＧＢＴ１のカソード電極２２に向かう方向が逆方向となるように接続されている。

図２に示されるように、整流素子２は、逆導通ＩＧＢＴ１に一体化したショットキーダイオードとして構成することができる。この例の整流素子２は、半導体部４０及び整流電極２３を有する。半導体部４０は、シリコン層であり、ドナー濃度が低濃度なｎ型半導体層４２とドナー濃度が高濃度なｎ⁺型半導体層４４を含む。ｎ型半導体層４２は、カソード電極２２とｎ⁺型半導体層４４の間に配置されており、カソード電極２２とｎ⁺型半導体層４４の双方に接する。ｎ型半導体層４２のドナー濃度は、１×１０¹⁸ｃｍ^-3よりも薄く調整されている。このため、ｎ型半導体層４２は、カソード電極２２にショットキー接触する。ｎ⁺型半導体層４４は、ｎ型半導体層４２と整流電極２３の間に配置されており、ｎ型半導体層４２と整流電極２３の双方に接する。ｎ⁺型半導体層４４のドナー濃度は、１×１０¹⁸ｃｍ^-3よりも濃く調整されている。このため、ｎ⁺型半導体層４４は、整流電極２３にオーミック接触する。整流電極２３は、逆導通ＩＧＢＴ１のコレクタ電極２１に接続される。このように、整流素子２は、逆導通ＩＧＢＴ１のカソード電極２２へ向かう向きが逆向きとなる整流作用を発揮するショットキーダイオードとして構成される。

また、図３に示されるように、整流素子２は、逆導通ＩＧＢＴ１に一体化したＰＮダイオードとして構成することができる。この例の整流素子２は、半導体部５０及び整流電極２３を有する。半導体部５０は、シリコン層であり、ｐ型の不純物を高濃度に含むｐ型半導体層５２とｎ型の不純物を高濃度に含むｎ⁺型半導体層５４を含む。ｐ型半導体層５２は、カソード電極２２とｎ⁺型半導体層５４の間に配置されており、カソード電極２２とｎ⁺型半導体層５４の双方に接する。ｐ型半導体層５２は、カソード電極２２にオーミック接触する。ｎ⁺型半導体層５４は、ｐ型半導体層５２と整流電極２３の間に配置されており、ｐ型半導体層５２と整流電極２３の双方に接する。ｎ⁺型半導体層５４は、整流電極２３にオーミック接触する。整流電極２３は、逆導通ＩＧＢＴ１のコレクタ電極２１に接続される。このように、整流素子２は、逆導通ＩＧＢＴ１のカソード電極２２へ向かう向きが逆向きとなる整流作用を発揮するＰＮダイオードとして構成される。

逆導通ＩＧＢＴ１では、コレクタ電極２１及びカソード電極２２に表面電極２４よりも正となる電圧が印加され、トレンチゲート３０に表面電極２４よりも正となる電圧が印加されると、ターンオンする。このとき、トレンチゲート３０の側面に対向するボディ領域１５に反転層が形成され、ドリフト領域１４とエミッタ領域１７が反転層で接続される。

背景技術で説明したように、カソード電極２２に整流素子２が接続されていない例では、ダイオード範囲に存在する寄生ＭＯＳ（この例の寄生ＭＯＳは、ドリフト領域１４とボディ領域１５とエミッタ領域１７とトレンチゲート３０で構成される）にも反転層が形成され、その寄生ＭＯＳを介してダイオード範囲に電流が流れ、スナップバック現象が発生する。このスナップバック現象による電流は、カソード電極２２から表面電極２４に流れる。一方、本実施例の電子装置１００では、逆導通ＩＧＢＴ１のカソード電極２２に整流素子２が接続されており、その整流素子２がスナップバック現象による電流の流れる方向に対して逆向きとなるように接続されている。このため、電子装置１００の逆導通ＩＧＢＴ１では、整流素子２がカソード電極２２に接続されていることにより、ダイオード範囲をカソード電極２２から表面電極２４に向けて電流が流れることが防止されている。

このように、電子装置１００では、逆導通ＩＧＢＴ１がターンオンするときの低電流領域でダイオード範囲を電流が流れることが抑えられる。このため、図２に示されるように、電子装置１００では、逆導通ＩＧＢＴ１がターンオンするときの低電流領域で生じるスナップバック現象が抑えられる。

また、電子装置１００では、逆導通ＩＧＢＴ１のコレクタ電極２１とカソード電極２２が分離されており、整流素子２がカソード電極２２に選択的に接続されている。このため、整流素子２が設けられていても、逆導通ＩＧＢＴ１のＩＧＢＴ構造が動作するときに、コレクタ電極２１から表面電極２４に流れる電流が阻害されることがない。このように、整流素子２は、逆導通ＩＧＢＴ１のＩＧＢＴ構造の動作を阻害するものではない。さらに、逆導通ＩＧＢＴ１では、ダイオード構造がフリーホイールダイオードとして動作するときの電流は、表面電極２４からカソード電極２２に流れる。整流素子２は、逆導通ＩＧＢＴ１のダイオード構造を流れる電流に対して順方向に接続されている。このように、整流素子２は、逆導通ＩＧＢＴ１のダイオード構造のフリーホイールダイオードとしての動作も阻害するものではない。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：逆導通ＩＧＢＴ、 ２：整流素子、 １０：半導体層、 １１：コレクタ領域、 １２：カソード領域、 １３：バッファ領域、 １４：ドリフト領域、 １５：ボディ領域、 １６：ボディコンタクト領域、 １７：エミッタ領域、 ２１：コレクタ電極、 ２２：カソード電極、 ２４：表面電極、 ３０：トレンチゲート、 ３２：トレンチゲート電極、 ３４：ゲート絶縁膜、 １００：電子装置

Claims (6)

1. 逆導通ＩＧＢＴと整流素子を備えており、
   前記逆導通ＩＧＢＴは、
   ＩＧＢＴ構造に含まれるコレクタ電極と、
   ダイオード構造に含まれるカソード電極と、を有しており、
   前記コレクタ電極と前記カソード電極が分離されており、
   前記整流素子は、前記カソード電極に電気的に接続されており、前記カソード電極に向かう方向が逆方向となるように構成されている、電子装置。
2. 前記整流素子は、前記カソード電極にショットキー接触する半導体部を有する、請求項１に記載の電子装置。
3. 前記整流素子は、前記カソード電極に接触する半導体部を有し、
   前記半導体部は、前記カソード電極に向かう方向が逆方向となるＰＮ接合を含む、請求項１に記載の電子装置。
4. 前記逆導通ＩＧＢＴは、半導体層と表面電極をさらに有しており、
   前記表面電極は、前記半導体層の表面の少なくとも一部に設けられており、
   前記コレクタ電極は、前記半導体層の裏面の少なくとも一部に設けられており、
   前記カソード電極は、前記半導体層の裏面の少なくとも他の一部に設けられており、
   前記半導体層は、
   第１導電型のドリフト領域と、
   前記ドリフト領域の下方の少なくとも一部に設けられており、前記コレクタ電極に電気的に接続する第２導電型のコレクタ領域と、
   前記ドリフト領域の下方の少なくとも他の一部に設けられており、前記カソード電極に電気的に接続する第１導電型のカソード領域と、を含む、請求項１〜３のいずれか一項に記載の電子装置。
5. 前記逆導通ＩＧＢＴは、絶縁ゲートをさらに有しており、
   前記半導体層は、
   前記ドリフト領域の上方の少なくとも一部に設けられており、前記絶縁ゲートに接する第２導電型のボディ領域と、
   前記ボディ領域の上方の少なくとも一部に設けられており、前記絶縁ゲートに接する第１導電型のエミッタ領域と、をさらに含む、請求項４に記載の電子装置。
6. 前記絶縁ゲートは、前記半導体層の前記表面から深部に向けて伸びるトレンチゲートを有する、請求項５に記載の電子装置。

Images