JP2017027977A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017027977A JP2017027977A JP2015141832A JP2015141832A JP2017027977A JP 2017027977 A JP2017027977 A JP 2017027977A JP 2015141832 A JP2015141832 A JP 2015141832A JP 2015141832 A JP2015141832 A JP 2015141832A JP 2017027977 A JP2017027977 A JP 2017027977A
- Authority
- JP
- Japan
- Prior art keywords
- region
- anode
- semiconductor device
- electrode
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 107
- 230000002093 peripheral effect Effects 0.000 claims abstract description 23
- 238000000605 extraction Methods 0.000 claims description 63
- 230000004888 barrier function Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000011084 recovery Methods 0.000 abstract description 37
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 19
- 239000000969 carrier Substances 0.000 description 17
- 239000010936 titanium Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 238000004088 simulation Methods 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- 108091006149 Electron carriers Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】逆回復耐量を向上するダイオード素子を提供する。
【解決手段】半導体装置３１は、第１導電型のドリフト層１と、ドリフト層１の上部に設けられた第２導電型のアノード領域３と、ドリフト層１の上に設けられた絶縁膜１０と、絶縁膜１０を貫通するコンタクト孔１１を通してアノード領域３とオーミック接続されたオーミック接続部分１２ａを有するアノード電極１２と、アノード領域３の周辺部にショットキー接合されたショットキー電極８とを備える。
【選択図】図３
【解決手段】半導体装置３１は、第１導電型のドリフト層１と、ドリフト層１の上部に設けられた第２導電型のアノード領域３と、ドリフト層１の上に設けられた絶縁膜１０と、絶縁膜１０を貫通するコンタクト孔１１を通してアノード領域３とオーミック接続されたオーミック接続部分１２ａを有するアノード電極１２と、アノード領域３の周辺部にショットキー接合されたショットキー電極８とを備える。
【選択図】図３
Description
本発明は、半導体装置に関し、特に、ダイオード素子を有する半導体装置に適用して有効な技術に関するものである。
絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）や絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ）などのスイッチング素子に逆並列で接続されて用いられる電力用ダイオード素子では、リカバリー時の順方向から逆方向状態に移行するときの電流の時間変化量（ｄｉ／ｄｔ）が過大になると使用条件次第では破壊に至るおそれがある。このため、一般的に、電力用ダイオード素子では破壊に至るときのｄｉ／ｄｔの値は大きいこと、即ち逆回復耐量は大きいことが要求される。
しかしながら、逆回復耐量に関する逆回復ｄｉ／ｄｔは年々大きくなる傾向にあり、これに伴ってアノード電極がアノード領域にオーミック接続するオーミック接続部分の周縁部での電流集中による破壊や、アノード領域の側面となる外側曲率部での電界集中による破壊が増えることが懸念されるため、逆回復耐量の向上を図ることが重要となる。
しかしながら、逆回復耐量に関する逆回復ｄｉ／ｄｔは年々大きくなる傾向にあり、これに伴ってアノード電極がアノード領域にオーミック接続するオーミック接続部分の周縁部での電流集中による破壊や、アノード領域の側面となる外側曲率部での電界集中による破壊が増えることが懸念されるため、逆回復耐量の向上を図ることが重要となる。
特許文献１には、ｐ型アノード拡散領域の外側に、ｐ型アノード拡散領域と接してｐ型アノード領域よりも深さが深いｐ型環状拡散領域を設けることにより、ｐ型環状拡散領域の側面である外側曲率部での電界集中を緩和して逆回復耐量の向上を図る技術が開示されている。
本発明の目的は、ダイオード素子の逆回復耐量の向上を図ることが可能な新規の半導体装置を提供することにある。
上記目的を達成するため、本発明の一態様に係る半導体装置は、第１導電型のドリフト層と、ドリフト層の上部に設けられた第２導電型のアノード領域と、ドリフト層の上に設けられた絶縁膜と、絶縁膜を貫通するコンタクト孔を通してアノード領域とオーミック接続されたオーミック接続部分を有するアノード電極と、アノード領域の周辺部にショットキー接合されたショットキー電極とを備える。
本発明によれば、ダイオード素子の逆回復耐量の向上を図った半導体装置を提供することができる。
以下、本発明の第１乃至第４の実施形態に係る半導体装置について、図面を参照して詳細に説明する。本明細書および添付図面においては、ｎ又はｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに上付き文字で付す＋および−は、＋および−の付記されていない半導体領域に比してそれぞれ相対的に不純物濃度が高いまたは低い半導体領域であることを意味する。更に、以下の説明において「上面」「下面」などの「上」「下」の定義は、図示した断面図上の単なる表現上の問題であって、例えば、半導体装置の方位を９０°変えて観察すれば「上」「下」の呼称は、「左」「右」になり、１８０°変えて観察すれば「上」「下」の呼称の関係は逆になることは勿論である。
なお、以下の第１乃至第４の実施形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、第１乃至第４の実施形態で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。本発明はその要旨を超えない限り、以下に説明する一実施形態の記載に限定されるものではない。また、図１、図３、図１０及び図１２〜図１４においては、図面を見易くするため、アノード電極よりも上層の図示を省略している。
（第１の実施形態）
≪半導体装置の構造≫
本発明の第１の実施形態に係る半導体装置３１は、図３に示すように、第１導電型（ｎ−型）のドリフト層１を例えば単結晶シリコンからなる半導体基板で構成している。ドリフト層１は、図１及び図２に示す平面図から分かるように、中央部に位置する素子形成領域２１と、この素子形成領域２１を取り囲むようにして設けられたエッジ終端領域（耐圧領域）２２とを有している。素子形成領域２１には電力用のダイオード素子２０が構成されている。エッジ終端領域２２には、図３に示す構造に限定されるものではないが、例えばフローティング領域である３本の第２導電型（ｐ＋型）のフィールド・リミッティング・リング（ＦＬＲ：Field Limiting Ring）領域６ｊ，６ｊ＋１，６ｊ＋２が素子形成領域２１を取り囲むようにして三重配列で設けられている。
≪半導体装置の構造≫
本発明の第１の実施形態に係る半導体装置３１は、図３に示すように、第１導電型（ｎ−型）のドリフト層１を例えば単結晶シリコンからなる半導体基板で構成している。ドリフト層１は、図１及び図２に示す平面図から分かるように、中央部に位置する素子形成領域２１と、この素子形成領域２１を取り囲むようにして設けられたエッジ終端領域（耐圧領域）２２とを有している。素子形成領域２１には電力用のダイオード素子２０が構成されている。エッジ終端領域２２には、図３に示す構造に限定されるものではないが、例えばフローティング領域である３本の第２導電型（ｐ＋型）のフィールド・リミッティング・リング（ＦＬＲ：Field Limiting Ring）領域６ｊ，６ｊ＋１，６ｊ＋２が素子形成領域２１を取り囲むようにして三重配列で設けられている。
本発明の第１の実施形態に係る半導体装置３１は、図３に示すように、ドリフト層１と、ドリフト層１の一方の主面（以下において「上面」と定義する。）側の上部に選択的に設けられた第２導電型（ｐ型）のアノード領域３と、ドリフト層１の上に設けられた絶縁膜１０とを備えている。アノード領域３は、図２の平面図から分るように、方形状の平面パターンで構成されている。
また、第１の実施形態に係る半導体装置３１は、図３に示すように、絶縁膜１０を貫通するコンタクト孔１１を通してアノード領域３とオーミック接続されたオーミック接続部分１２ａ及びこのオーミック接続部分１２ａからオーミック接続部分１２ａの周囲に引き出された引出部分１２ｂを有するアノード電極１２を備えている。コンタクト孔１１は、図２の平面図から分かるように、方形状の平面パターンで構成されている。アノード電極１２のオーミック接続部分１２ａは、図３に示すようにコンタクト孔１１の内部に配置され、図１から分るように、このコンタクト孔１１と同様に方形状の平面パターンで構成されている。アノード電極１２の引出部分１２ｂは、図１及び図３に示すように、オーミック接続部分１２ａ及びコンタクト孔１１を囲むようにしてオーミック接続部分１２ａと一体に構成されている。また、引出部分１２ｂは、主に絶縁膜１０の上に配置されている。
また、第１の実施形態に係る半導体装置３１は、図３に示すように、絶縁膜１０を貫通するコンタクト孔１１を通してアノード領域３とオーミック接続されたオーミック接続部分１２ａ及びこのオーミック接続部分１２ａからオーミック接続部分１２ａの周囲に引き出された引出部分１２ｂを有するアノード電極１２を備えている。コンタクト孔１１は、図２の平面図から分かるように、方形状の平面パターンで構成されている。アノード電極１２のオーミック接続部分１２ａは、図３に示すようにコンタクト孔１１の内部に配置され、図１から分るように、このコンタクト孔１１と同様に方形状の平面パターンで構成されている。アノード電極１２の引出部分１２ｂは、図１及び図３に示すように、オーミック接続部分１２ａ及びコンタクト孔１１を囲むようにしてオーミック接続部分１２ａと一体に構成されている。また、引出部分１２ｂは、主に絶縁膜１０の上に配置されている。
また、第１の実施形態に係る半導体装置３１は、図３に示すように、アノード領域３の周辺部分にショットキー接合されたショットキー電極８を備えている。ショットキー電極８は、アノード電極１２の引出部分１２ｂと接続されるようにしてアノード領域３とアノード電極１２の引出部分１２ｂとの間に配置されている。ショットキー電極８はアノード電極１２の引出部分１２ｂと電気的にかつ金属学的に接続されている。
また、実施形態１に係る半導体装置３１は、図３に示すように、アノード領域３を取り囲む位置にアノード領域３と接して設けられ、かつアノード領域３よりも深く構成された第２導電型（ｐ＋型）の引抜領域４を備えている。引抜領域４は、図２の平面図から分かるように、アノード領域３を取り囲むようにして環状に延伸するリング状平面パターンで構成されている。
また、実施形態１に係る半導体装置３１は、図３に示すように、アノード領域３を取り囲む位置にアノード領域３と接して設けられ、かつアノード領域３よりも深く構成された第２導電型（ｐ＋型）の引抜領域４を備えている。引抜領域４は、図２の平面図から分かるように、アノード領域３を取り囲むようにして環状に延伸するリング状平面パターンで構成されている。
また、第１の実施形態に係る半導体装置３１は、図３に示すように、ドリフト層１の他方の主面（以下において「裏面」と定義する。）側の下部に素子形成領域２１及びエッジ終端領域２２に亘って設けられた第１導電型（ｎ＋型）のカソード領域１５と、ドリフト層１の裏面に素子形成領域２１及びエッジ終端領域２２に亘って設けられたカソード電極１６とを備えている。カソード電極１６は、カソード領域１５と低いオーミック接触抵抗をなすように電気的にかつ金属学的に接続されている。
また、第１の実施形態に係る半導体装置３１は、図３に示すように、素子形成領域２１に構成されたダイオード素子２０と、エッジ終端領域２２に設けられた３本のＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２を備えている。ダイオード素子２０は、主に、上述したドリフト層１、アノード領域３及びカソード領域１５を有している。
また、第１の実施形態に係る半導体装置３１は、図３に示すように、素子形成領域２１に構成されたダイオード素子２０と、エッジ終端領域２２に設けられた３本のＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２を備えている。ダイオード素子２０は、主に、上述したドリフト層１、アノード領域３及びカソード領域１５を有している。
図１乃至図３に示すように、３本のＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２の各々は、ドリフト層１の上面においてダイオード素子２０の引抜領域４を取り囲む位置に、この引抜領域４から離間して環状に延伸するリング状平面パターンで構成されている。
図３に示すように、ＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２の各々には、絶縁膜１０を貫通するフィールド・リミッティング・リング・コンタクト孔（ＦＬＲコンタクト孔）１１ｊ，１１ｊ＋１，１１ｊ＋２を通してフィールド・リミッティング・リング電極（ＦＬＲ電極）１３ｊ，１３ｊ＋１，１３ｊ＋２がそれぞれ個別に低いオーミック接触抵抗をなすように電気的にかつ金属学的に接続されている。このＦＬＲ電極１３ｊ，１３ｊ＋１，１３ｊ＋２及びＦＬＲコンタクト孔１１ｊ，１１ｊ＋１，１１ｊ＋２は、図１及び図２に示すように、アノード領域３及びアノード電極１２を取り囲むようにして環状に延伸するリング状平面パターンで構成されている。
図３に示すように、ＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２の各々には、絶縁膜１０を貫通するフィールド・リミッティング・リング・コンタクト孔（ＦＬＲコンタクト孔）１１ｊ，１１ｊ＋１，１１ｊ＋２を通してフィールド・リミッティング・リング電極（ＦＬＲ電極）１３ｊ，１３ｊ＋１，１３ｊ＋２がそれぞれ個別に低いオーミック接触抵抗をなすように電気的にかつ金属学的に接続されている。このＦＬＲ電極１３ｊ，１３ｊ＋１，１３ｊ＋２及びＦＬＲコンタクト孔１１ｊ，１１ｊ＋１，１１ｊ＋２は、図１及び図２に示すように、アノード領域３及びアノード電極１２を取り囲むようにして環状に延伸するリング状平面パターンで構成されている。
図２及び図３に示すように、ドリフト層１の上面側の上部においてＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２を取り囲む位置にＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２から離間して第１導電型（ｎ型）のウエル領域７が設けられている。このウエル領域７には、ＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２を囲むようにして環状に延伸するリング状平面パターンのウエル電極１４が低いオーミック接触抵抗をなすように電気的にかつ金属学的に接続されている。
絶縁膜１０は、例えば酸化シリコン膜で形成されている。アノード電極１２、ＦＬＲ電極１３ｊ，１３ｊ＋１，１３ｊ＋２及びウエル電極１４は、例えばアルミニウム（Ａｌ）膜、又はアルミニウム・シリコン（Ａｌ−Ｓｉ），アルミニウム・銅（Ａｌ−Ｃｕ），アルミニウム・銅・シリコン（Ａｌ−Ｃｕ−Ｓｉ）などのアルミニウム合金膜で形成されている。カソード電極１６は、例えば金（Ａｕ）膜で形成されている。
絶縁膜１０は、例えば酸化シリコン膜で形成されている。アノード電極１２、ＦＬＲ電極１３ｊ，１３ｊ＋１，１３ｊ＋２及びウエル電極１４は、例えばアルミニウム（Ａｌ）膜、又はアルミニウム・シリコン（Ａｌ−Ｓｉ），アルミニウム・銅（Ａｌ−Ｃｕ），アルミニウム・銅・シリコン（Ａｌ−Ｃｕ−Ｓｉ）などのアルミニウム合金膜で形成されている。カソード電極１６は、例えば金（Ａｕ）膜で形成されている。
引抜領域４の表面濃度は、アノード領域３の表面濃度よりも高くなっている。また、引抜領域４は、例えばＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２と同一工程で形成され、ＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２と同様の表面濃度になっている。引抜領域４の表面濃度は例えば１．０×１０１８〜１．０×１０１９／ｃｍ３程度、アノード領域３の表面濃度は例えば１．０×１０１６〜１．０×１０１７／ｃｍ３程度になっている。
ショットキー電極８は、アノード電極１２よりもバリアハイトが高い金属膜で形成されている。本発明の第１の実施形態ではアノード電極１２がＡｌ膜又はＡｌ合金膜で形成されているので、ショットキー電極８はＡｌ膜又はＡｌ合金膜よりもバリアハイトが高い例えば白金（Ｐｔ）膜で形成されている。
ショットキー電極８は、アノード電極１２よりもバリアハイトが高い金属膜で形成されている。本発明の第１の実施形態ではアノード電極１２がＡｌ膜又はＡｌ合金膜で形成されているので、ショットキー電極８はＡｌ膜又はＡｌ合金膜よりもバリアハイトが高い例えば白金（Ｐｔ）膜で形成されている。
ショットキー電極８は、図３に示すように、絶縁膜１０を貫通する貫通孔１１ａの内部に設けられている。このショットキー電極８及び貫通孔１１ａは、図１及び図２に示すように、アノード電極１２のオーミック接続部分１２ａを取り囲むようにして環状に延伸するリング状平面パターンで構成されている。また、このショットキー電極８及び貫通孔１１ａは、図３に示すように、アノード電極１２のオーミック接続部分１２ａの周縁部（コンタクト孔１１の周縁部）、換言すればオーミック接続部分１２ａの端部となる絶縁膜１０の端部１０ａから離間して設けられている。また、ショットキー電極８の厚さは、絶縁膜１０より薄くてもよく、アノード電極１２の厚さは絶縁膜１０より厚くてもよい。
ショットキー電極８は、図１乃至図３から分かるように、例えばアノード電極１２のオーミック接続部分１２ａを取り囲むように連続してアノード領域３上を延伸し、アノード領域３と連続してオーミック接合されている。
アノード領域３は、図１乃至図３から分かるように、アノード電極１２の全体の平面サイズよりも小さく、アノード電極１２のオーミック接続部分１２ａの平面サイズよりも大きい平面サイズになっている。即ち、アノード領域３は、アノード電極１２のオーミック接続部分１２ａの直下から引出部分１２ｂの直下に亘って設けられ、引出部分１２ｂとアノード領域３との間にはショットキー電極８の形成領域である貫通孔１１ａを除いて絶縁膜１０が介在されている。
アノード領域３は、図１乃至図３から分かるように、アノード電極１２の全体の平面サイズよりも小さく、アノード電極１２のオーミック接続部分１２ａの平面サイズよりも大きい平面サイズになっている。即ち、アノード領域３は、アノード電極１２のオーミック接続部分１２ａの直下から引出部分１２ｂの直下に亘って設けられ、引出部分１２ｂとアノード領域３との間にはショットキー電極８の形成領域である貫通孔１１ａを除いて絶縁膜１０が介在されている。
引抜領域４は、図３及び図４に示すように、アノード電極１２のオーミック接続部分１２ａの周縁部（絶縁膜の端部１０ａ）から離間し、かつショットキー電極８から離間して引出部分１２ｂの直下に配置されている。即ち、ショットキー電極８は、図１及び図２の平面図から分かるように、アノード電極１２のオーミック接続部分１２ａの周縁部と引抜領域４との間に、これらのオーミック接続部分１２ａ及び引抜領域４のそれぞれと離間するようにして配置されている。
図４に示すように、アノード電極１２のオーミック接続部分１２ａの周縁部からショットキー電極８までの距離Ｌ１は、長すぎるとリカバリー時のキャリア（この場合正孔）の引き抜きがほぼオーミック接続部分で行われるため、０．５μｍ〜１５μｍの範囲まで離しても構わない。また、ショットキー電極８の幅（同一平面内において延伸方向と直交する方向に沿う幅）Ｗ１は、短すぎるとリカバリー時のキャリアの引き抜き効果が低くなり、長すぎるとデバイス長が長くなるため４０μｍ〜７０μｍの範囲が好ましい。
図４に示すように、アノード電極１２のオーミック接続部分１２ａの周縁部からショットキー電極８までの距離Ｌ１は、長すぎるとリカバリー時のキャリア（この場合正孔）の引き抜きがほぼオーミック接続部分で行われるため、０．５μｍ〜１５μｍの範囲まで離しても構わない。また、ショットキー電極８の幅（同一平面内において延伸方向と直交する方向に沿う幅）Ｗ１は、短すぎるとリカバリー時のキャリアの引き抜き効果が低くなり、長すぎるとデバイス長が長くなるため４０μｍ〜７０μｍの範囲が好ましい。
≪半導体装置の動作≫
次に、第１の実施形態に係る半導体装置３１の動作について図４を参照して説明する。
まず、ダイオード素子２０が順バイアスされ、ｐ型のアノード領域３の電位がアノード領域３とｎ−型のドリフト層１とのｐｎ接合の拡散電位（内部電位）を超えると、アノード領域３から少数キャリアである正孔がドリフト層１に注入される。その結果、ドリフト層１には高注入される正孔キャリアの濃度に応じた電動変調が生じて電子キャリア（多数キャリア）濃度が増加するので、よく知られたダイオードの順方向Ｉ−Ｖ曲線に見られるように、順方向抵抗が激減して順方向電流が急激に増加する順方向特性を示す。
次に、第１の実施形態に係る半導体装置３１の動作について図４を参照して説明する。
まず、ダイオード素子２０が順バイアスされ、ｐ型のアノード領域３の電位がアノード領域３とｎ−型のドリフト層１とのｐｎ接合の拡散電位（内部電位）を超えると、アノード領域３から少数キャリアである正孔がドリフト層１に注入される。その結果、ドリフト層１には高注入される正孔キャリアの濃度に応じた電動変調が生じて電子キャリア（多数キャリア）濃度が増加するので、よく知られたダイオードの順方向Ｉ−Ｖ曲線に見られるように、順方向抵抗が激減して順方向電流が急激に増加する順方向特性を示す。
次に、ダイオード素子２０が逆バイアスされると、ドリフト層１に残留する少数キャリアである正孔の、多数キャリアである電子との再結合及びアノード（負極）側への掃き出し過程を経て、ドリフト層１に空乏層が広がる。空乏層が広がりきると遮断状態となり、この遮断状態に至るまでの過程が逆回復と呼ばれる。この逆回復時のキャリア掃き出し過程はマクロ的には逆回復電流と称され、逆バイアスにもかかわらず、過渡的に電流が流れる状態である。この逆回復電流は順から逆方向に移行する際の電流低下率が大きいほど、ピーク電流が大きくなる（ハードトリガーともいう）。
少数キャリアである正孔は、逆バイアス時の負極側であるアノード電極１２から引き抜かれる（又は掃き出される）際、引抜領域４の外側曲面部４ａに集中する。引抜領域４を設けていない場合は、アノード領域３の側面である曲面部に少数キャリアである正孔が集中する。その理由は、この外側曲面部４ａでは、逆バイアスによって生じる電界の等電位線が局部的に密になり電界が高くなり易いので、電流密度と電界強度の双方が高くなるからである。特に、順方向から逆方向に移行するときの電流低減率が大きい場合に高くなる。
また、引抜領域４の外側曲面部４ａにおいて逆回復時の電流が集中する他の理由は、順バイアス印加時には素子形成領域２１の下部だけでなく、素子形成領域２１を取り巻くエッジ終端領域２２の下部にも少数キャリアである正孔が多く存在するからである。このエッジ終端領域２２の少数キャリアが、逆回復のときに、局部的に高くなった電界によって引抜領域４に引き寄せられることにより、引抜領域４の外側曲面部４ａに電流が集中する。エッジ終端領域２２の下部にも少数キャリアである正孔が多く存在する理由は、順バイアス印加時にアノード電極１２の引出部分１２ｂの直下のアノード領域３からも正孔の注入が起こり、エッジ終端領域２２側へ流れるからである。
≪半導体装置の効果≫
次に、第１の実施形態に係る半導体装置３１の効果について、従来の半導体装置と対比して説明する。
図５は、第１の実施形態に係る半導体装置３１のデバイス構造において、シミュレーションによって計算されたオン状態での正孔電流密度分布を示す図（（ａ）は図３に対応する位置での断面分布図，（ｂ）は（ａ）の一部を拡大した断面分布図）である。図６は、第１の実施形態に係る半導体装置３１のデバイ構造に対してショットキー電極を持たない従来の半導体装置のデバイス構造において、シミュレーションによって計算されたオン状態での正孔電流密度分布を示す図（（ａ）は図３に対応する位置での断面分布図，（ｂ）は（ａ）の一部を拡大した断面分布図）である。図５及び図６には、図３及び図４と対応する部分に同一符号を付けている。図中に示す数値は、電流密度（Ａ／ｃｍ２）である。
次に、第１の実施形態に係る半導体装置３１の効果について、従来の半導体装置と対比して説明する。
図５は、第１の実施形態に係る半導体装置３１のデバイス構造において、シミュレーションによって計算されたオン状態での正孔電流密度分布を示す図（（ａ）は図３に対応する位置での断面分布図，（ｂ）は（ａ）の一部を拡大した断面分布図）である。図６は、第１の実施形態に係る半導体装置３１のデバイ構造に対してショットキー電極を持たない従来の半導体装置のデバイス構造において、シミュレーションによって計算されたオン状態での正孔電流密度分布を示す図（（ａ）は図３に対応する位置での断面分布図，（ｂ）は（ａ）の一部を拡大した断面分布図）である。図５及び図６には、図３及び図４と対応する部分に同一符号を付けている。図中に示す数値は、電流密度（Ａ／ｃｍ２）である。
図５と図６の等電流密度線を比較すると、ショットキー電極８を有するデバイス構造（第１の実施形態に係る半導体装置３１）の方が、エッジ終端領域２２へ流れる電流密度が減少していることが分かる。これは、図４を参照して説明すると、アノード領域３とオーミック接続されたアノード電極１２が順バイアスであることに対し、ショットキー電極８は逆バイアスが印加される状態となるためである。そのため、アノード電極１２の引出部分１２ｂの直下のアノード領域３のうち、順バイアス印加時にショットキー電極８の直下のアノード領域３からの正孔の注入は起こらず、オン状態でのエッジ終端領域２２へのキャリア注入がショットキー電極８を持たない従来のデバイス構造よりも低減、即ちエッジ終端領域２２側へ流れるホール電流がショットキー電極８を持たない従来のデバイス構造よりも低減される。
図７は、第１の実施形態に係る半導体装置３１のデバイ構造において、シミュレーションによるリカバー時のインパクトイオン化率分布を示す図（（ａ）は図３に対応する位置での断面分布図，（ｂ）は（ａ）の一部を拡大した断面分布図）である。図８は、第１の実施形態に係る半導体装置３１のデバイス構造に対してショットキー電極を持たない従来の半導体装置のデバイス構造において、シミュレーションによるリカバリー時のインパクトイオン化率分布を示す図（（ａ）は図３に対応する位置での断面分布図，（ｂ）は（ａ）の一部を拡大した断面分布図）である。インパクトイオン化率とは、電子の飽和速度、電子濃度、電子のイオン化係数の積と、正孔の飽和速度、正孔濃度、正孔のイオン化係数の積とを足した値であり、単位は［cm−３s−１］で表す。図７及び図８においても、図３及び図４と対応する部分に同一符号を付けている。
図７と図８の電流密度部分を比較すると、図４の引抜領域４の外側曲面部４ａに相当する部分にかかるインパクトイオン化率はそれぞれ２×１０１９［cm−３s−１］、１×１０２１［cm−３s−１］程度であり、ショットキー電極８を持つデバイス構造（一実施形態に係る半導体装置）の方がショットキー電極８を持たないデバイス構造よりも二桁程度も値が小さく、インパクトイオン化を低減することが可能であることが分かる。これは、オン状態でのエッジ終端領域２２へのキャリア注入量が減ったため、リカバリー時に引抜領域４の外側曲面部４ａに集中するキャリア量も低減したためである。また、逆回復時はショットキー電極８が正孔を吸い取る働きをするので、エッジ終端領域２２側へ流れた電流をショットキー電極８が吸い取り、素子形成領域２１側に溜まったキャリアは従来通りアノード電極１２が吸い取るため、ショットキー電極８を持たない従来構造よりも電流集中が緩和される。
図９は、第１の実施形態に係る半導体装置３１の逆回復時の波形を示す図である。図９において、波形Ａはアノード電流、波形Ｂはアノード−カソード間電圧をそれぞれ示している。また、波形Ａ及び波形Ｂは、引抜領域４の幅を「１０μｍ」、「１５０μｍ」とした場合の波形であり、「１０μｍ」の場合と「１５０μｍ」の場合の両者の波形がほぼ重なっている。
図９から分かるように、引抜領域４の幅を１５０μｍから１４０μｍ狭くして１０μｍとしても、ほとんど逆回復時の波形Ａ及び波形Ｂには変化がない。
図９から分かるように、引抜領域４の幅を１５０μｍから１４０μｍ狭くして１０μｍとしても、ほとんど逆回復時の波形Ａ及び波形Ｂには変化がない。
以上説明したように、本発明の第１の実施形態に係る半導体装置３１は、アノード領域３とアノード電極１２の引出部分１２ｂとの間において、引出部分１２ｂに接続され、かつアノード領域３とショットキー接合されたショットキー電極８を備えている。したがって、本発明の第１の実施形態に係る半導体装置３１によれば、順バイアス時にはショットキー電極８の直下のアノード領域３からの正孔の注入は起こらず、エッジ終端領域２２側へ流れるホール電流を、ショットキー電極８を持たない従来のデバイス構造と比較して低減することができる。また、逆回復時はショットキー電極８が正孔を吸い取る働きをするので、エッジ終端領域２２側へ流れた電流をショットキー電極８が吸い取り、素子形成領域２１側に溜まったキャリアは従来通りアノード電極１２が吸い取るため、ショットキー電極８を持たない従来構造よりも電流集中を緩和することができる。この結果、ダイオード素子２０の逆回復耐量の向上を図ることができる。また、引抜領域４の幅を約１４０μｍ狭くしても、ほとんど逆回復時の波形Ａ及び波形Ｂに変化がないので、アノード電極１２のオーミック接続部分１２ａの周縁部（コンタクト孔１１の周縁部）、換言すればオーミック接続部分１２ａの端部となる絶縁膜１０の端部１０ａから引抜領域４の外側曲面部４ａの端部までの距離を短くすることができ、チップサイズを小さくすることができる。
また、本発明の第１の実施形態に係る半導体装置３１は、上述したように、ドリフト層１の上面においてアノード領域３及び引抜領域４を取り囲む位置に、引抜領域４から離間して設けられたＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２を備えている。このＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２は引抜領域４の外側曲面部４ａにおける電界集中を緩和することができる。したがって、本発明の第１の実施形態に係る半導体装置３１によれば、ショットキー電極８とＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２とを組み合わせることにより、ダイオード素子２０の逆回復耐量の向上を更に図ることができる。
また、本発明の第１の実施形態に係る半導体装置３１は、上述したように、アノード領域３を取り囲む位置にアノード領域３に接して設けられ、かつアノード領域３よりも深く構成された引抜領域４を備えている。この引抜領域４は、アノード領域３と同程度の深さで構成した場合と比較して外側曲面部４ａの曲率が大きくなるので、外側曲面部４ａにおける電界集中を緩和することができる。したがって、本発明の一実施形態に係る半導体装置によれば、ショットキー電極８と引抜領域４とを組み合わせることにより、ダイオード素子２０の逆回復耐量の向上を更に図ることができる。
また、本発明の第１の実施形態に係る半導体装置３１は、上述したように、アノード電極１２のオーミック接続部分１２ａの周縁部から引抜領域４の外側曲面部４ａを離間させる離間構造になっている。この離間構造は、アノード電極１２のオーミック接続部分１２ａの周縁部における電流集中を緩和することができる。したがって、本発明の第１の実施形態に係る半導体装置３１によれば、ショットキー電極８と離間構造とを組み合わせることにより、ダイオード素子２０の逆回復耐量を更に向上させることができる。
なお、上述の第１の実施形態では、アノード領域３を取り囲む位置に、このアノード領域３と接して引抜領域４を設けた場合について説明したが、引抜領域４は必ずしも設ける必要はない。この場合においても、ショットキー電極８による効果を奏することができる。
なお、上述の第１の実施形態では、アノード領域３を取り囲む位置に、このアノード領域３と接して引抜領域４を設けた場合について説明したが、引抜領域４は必ずしも設ける必要はない。この場合においても、ショットキー電極８による効果を奏することができる。
また、上述の第１の実施形態では、ショットキー電極８をＰｔ膜で形成した場合について説明したが、例えばアノード領域３とショットキー接合するチタン（Ｔｉ）膜と、このＴｉ膜上に設けた窒化チタン（ＴｉＮ）膜との複合膜でショットキー電極８を形成してもよい。
また、上述の第１の実施形態では、ショットキー電極８がアノード電極１２のオーミック接続部分１２ａを取り囲むようにアノード領域３に連続してオーミック接合された場合について説明した。しかしながら、ショットキー電極８は、アノード電極１２のオーミック接続部分１２ａを取り囲む位置において複数個点在するようにアノード領域３と周期的に接合してもよい。
また、上述の第１の実施形態では、ショットキー電極８がアノード電極１２のオーミック接続部分１２ａを取り囲むようにアノード領域３に連続してオーミック接合された場合について説明した。しかしながら、ショットキー電極８は、アノード電極１２のオーミック接続部分１２ａを取り囲む位置において複数個点在するようにアノード領域３と周期的に接合してもよい。
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置３２は、上述した第１の実施形態に係る半導体装置３１とほぼ同様の構成なっているが、ショットキー電極の配置が異なっている。
図１２に示すように、本発明の第２の実施形態に係る半導体装置３２は、ドリフト層１と、ドリフト層１の上部に選択的に設けられたｐ型のアノード領域３と、ドリフト層１の上に設けられた絶縁膜１０とを備えている。また、第２の実施形態に係る半導体装置３２は、絶縁膜１０を貫通するコンタクト孔１１を通してアノード領域３とオーミック接続されたオーミック接続部分１２ａ及びこのオーミック接続部分１２ａからオーミック接続部分１２ａの周囲に引き出された引出部分１２ｂを有するアノード電極１２を備えている。
また、第２の実施形態に係る半導体装置３２は、図１２に示すように、アノード領域３の周辺部分にショットキー接合されたショットキー電極８Ａを備えている。また、第２の実施形態に係る半導体装置３２は、アノード領域３を取り囲む位置にアノード領域３に接して設けられ、かつアノード領域３よりも深く構成されたｐ＋型の引抜領域４を備えている。
本発明の第２の実施形態に係る半導体装置３２は、上述した第１の実施形態に係る半導体装置３１とほぼ同様の構成なっているが、ショットキー電極の配置が異なっている。
図１２に示すように、本発明の第２の実施形態に係る半導体装置３２は、ドリフト層１と、ドリフト層１の上部に選択的に設けられたｐ型のアノード領域３と、ドリフト層１の上に設けられた絶縁膜１０とを備えている。また、第２の実施形態に係る半導体装置３２は、絶縁膜１０を貫通するコンタクト孔１１を通してアノード領域３とオーミック接続されたオーミック接続部分１２ａ及びこのオーミック接続部分１２ａからオーミック接続部分１２ａの周囲に引き出された引出部分１２ｂを有するアノード電極１２を備えている。
また、第２の実施形態に係る半導体装置３２は、図１２に示すように、アノード領域３の周辺部分にショットキー接合されたショットキー電極８Ａを備えている。また、第２の実施形態に係る半導体装置３２は、アノード領域３を取り囲む位置にアノード領域３に接して設けられ、かつアノード領域３よりも深く構成されたｐ＋型の引抜領域４を備えている。
また、第２の実施形態に係る半導体装置３２は、ドリフト層１の裏面側の下部に素子形成領域２１及びエッジ終端領域２２に亘って設けられたｎ＋型のカソード領域１５と、ドリフト層１の裏面に素子形成領域２１及びエッジ終端領域２２に亘って設けられたカソード電極１６とを備えている。また、第２の実施形態に係る半導体装置３２は、素子形成領域２１に構成されたダイオード素子２０と、エッジ終端領域２２に設けられた３本のＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２を備えている。
図１２に示すように、ショットキー電極８Ａは、上述した第１の実施形態に係るショットキー電極８と同様に、アノード電極１２の引出部分１２ｂと接続されるようにしてアノード領域３とアノード電極１２の引出部分１２ｂとの間に配置されている。また、ショットキー電極８Ａはアノード電極１２の引出部分１２ｂと電気的にかつ金属学的に接続されている。また、ショットキー電極８Ａは、アノード電極１２のオーミック接続部分１２ａを取り囲むようにして環状に延伸するリング状平面パターンで構成されている。また、ショットキー電極８Ａは、例えばＰｔ膜で形成されている。
図１２に示すように、ショットキー電極８Ａは、上述した第１の実施形態に係るショットキー電極８と同様に、アノード電極１２の引出部分１２ｂと接続されるようにしてアノード領域３とアノード電極１２の引出部分１２ｂとの間に配置されている。また、ショットキー電極８Ａはアノード電極１２の引出部分１２ｂと電気的にかつ金属学的に接続されている。また、ショットキー電極８Ａは、アノード電極１２のオーミック接続部分１２ａを取り囲むようにして環状に延伸するリング状平面パターンで構成されている。また、ショットキー電極８Ａは、例えばＰｔ膜で形成されている。
ショットキー電極８Ａは、詳細に図示していないが、上述の第１の実施形態に係るショットキー電極８と同様に、例えばアノード電極１２のオーミック接続部分１２ａを取り囲むように連続してアノード領域３上を延伸し、アノード領域３と連続してオーミック接合されている。
図３に示すように、上述した第１の実施形態に係る半導体装置３１では、コンタクト孔１１から離間して絶縁膜１０を貫通する貫通孔１１ａの内部にショットキー電極８が配置された構成になっている。これに対し、第２の実施形態に係る半導体装置３２では、図１乃至図３に示すように、コンタクト孔１１の内部の周縁部に絶縁膜１０の端部１０ａと接するようにしてショットキー電極８Ａが配置された構成になっている。
図３に示すように、上述した第１の実施形態に係る半導体装置３１では、コンタクト孔１１から離間して絶縁膜１０を貫通する貫通孔１１ａの内部にショットキー電極８が配置された構成になっている。これに対し、第２の実施形態に係る半導体装置３２では、図１乃至図３に示すように、コンタクト孔１１の内部の周縁部に絶縁膜１０の端部１０ａと接するようにしてショットキー電極８Ａが配置された構成になっている。
このように構成された第２の実施形態に係る半導体装置３２においても、アノード領域３の周辺部分にショットキー接合されたショットキー電極８Ａを備えているので、上述した第１の実施形態に係る半導体装置３１と同様に、ダイオード素子２０の逆回復耐量の向上を図ることができる。
また、ショットキー電極８Ａはコンタクト孔１１の内部の周縁部に配置されているので、順バイアス時にアノード領域３からエッジ側へ流れるキャリアを低減することが可能となる。そのため逆回復時に活性部及びショットキー電極８Ａへ集中する電流を抑制することができる。
また、ショットキー電極８Ａはコンタクト孔１１の内部の周縁部に配置されているので、順バイアス時にアノード領域３からエッジ側へ流れるキャリアを低減することが可能となる。そのため逆回復時に活性部及びショットキー電極８Ａへ集中する電流を抑制することができる。
なお、上述の第２の実施形態においても、引抜領域４は必ずしも設ける必要はない。この場合においても、ショットキー電極８Ａによる効果を奏することができる。
また、上述の第２の実施形態においても、例えばアノード領域３とショットキー接合するＴｉ膜と、このＴｉ膜上に設けたＴｉＮ膜との複合膜でショットキー電極８Ａを形成してもよい。
また、上述の第２の実施形態においても、ショットキー電極８Ａは、アノード電極１２のオーミック接続部分１２ａを取り囲む位置において複数個点在するようにアノード領域３と周期的に接合してもよい。
また、上述の第２の実施形態においても、例えばアノード領域３とショットキー接合するＴｉ膜と、このＴｉ膜上に設けたＴｉＮ膜との複合膜でショットキー電極８Ａを形成してもよい。
また、上述の第２の実施形態においても、ショットキー電極８Ａは、アノード電極１２のオーミック接続部分１２ａを取り囲む位置において複数個点在するようにアノード領域３と周期的に接合してもよい。
（第３の実施形態）
本発明の第３の実施形態に係る半導体装置３３は、第２の実施形態に係る半導体装置３２とほぼ同様の構成なっているが、ショットキー電極にショットキー接合される半導体領域が異なっている。
図１３に示すように、本発明の第３の実施形態に係る半導体装置３３は、ドリフト層１と、ドリフト層１の上面側の上部に選択的に設けられたｐ型のアノード領域３Ａと、ドリフト層１の上に設けられた絶縁膜１０とを備えている。
また、第３の実施形態に係る半導体装置３３は、図１３に示すように、絶縁膜１０を貫通するコンタクト孔１１を通してアノード領域３Ａとオーミック接続されたオーミック接続部分１２ａ及びこのオーミック接続部分１２ａからオーミック接続部分１２ａの周囲に引き出された引出部分１２ｂを有するアノード電極１２を備えている。
本発明の第３の実施形態に係る半導体装置３３は、第２の実施形態に係る半導体装置３２とほぼ同様の構成なっているが、ショットキー電極にショットキー接合される半導体領域が異なっている。
図１３に示すように、本発明の第３の実施形態に係る半導体装置３３は、ドリフト層１と、ドリフト層１の上面側の上部に選択的に設けられたｐ型のアノード領域３Ａと、ドリフト層１の上に設けられた絶縁膜１０とを備えている。
また、第３の実施形態に係る半導体装置３３は、図１３に示すように、絶縁膜１０を貫通するコンタクト孔１１を通してアノード領域３Ａとオーミック接続されたオーミック接続部分１２ａ及びこのオーミック接続部分１２ａからオーミック接続部分１２ａの周囲に引き出された引出部分１２ｂを有するアノード電極１２を備えている。
また、第３の実施形態に係る半導体装置３３は、図１３に示すように、アノード領域３Ａの周辺部分にショットキー接合されたショットキー電極８Ｂを備えている。また、第３の実施形態に係る半導体装置３３は、アノード領域３Ａを取り囲む位置にアノード領域３Ａから離間して設けられ、かつアノード領域３よりも深く構成されたｐ＋型の引抜領域４０を備えている。
また、第３の実施形態に係る半導体装置３３は、図１３に示すように、ドリフト層１の裏面側の下部に素子形成領域２１及びエッジ終端領域２２に亘って設けられたｎ＋型のカソード領域１５と、ドリフト層１の裏面に素子形成領域２１及びエッジ終端領域２２に亘って設けられたカソード電極１６とを備えている。また、第３の実施形態に係る半導体装置３３は、素子形成領域２１に構成されたダイオード素子２０Ａと、エッジ終端領域２２に設けられた３本のＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２を備えている。ダイオード素子２０Ａは、主に、上述したドリフト層１、アノード領域３Ａ及びカソード領域１５を有している。
また、第３の実施形態に係る半導体装置３３は、図１３に示すように、ドリフト層１の裏面側の下部に素子形成領域２１及びエッジ終端領域２２に亘って設けられたｎ＋型のカソード領域１５と、ドリフト層１の裏面に素子形成領域２１及びエッジ終端領域２２に亘って設けられたカソード電極１６とを備えている。また、第３の実施形態に係る半導体装置３３は、素子形成領域２１に構成されたダイオード素子２０Ａと、エッジ終端領域２２に設けられた３本のＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２を備えている。ダイオード素子２０Ａは、主に、上述したドリフト層１、アノード領域３Ａ及びカソード領域１５を有している。
アノード領域３Ａは、上述した第１及び第２の実施形態に係るアノード領域３と同様に、方形状の平面パターンで構成されている。また、アノード領域３Ａは、上述した第１及び第２の実施形態に係るアノード領域３とは異なり、コンタクト孔１１の内部に、コンタクト孔１１の周縁部（絶縁膜１０の端部１０ａ）から離間するようにして配置されている。
ショットキー電極８Ｂは、アノード電極１２の引出部分１２ｂと接続されるようにして、アノード領域３Ａ、ドリフト層１及び引抜領域４０の各々とアノード電極１２の引出部分１２ｂとの間に配置されている。また、ショットキー電極８Ｂはアノード電極１２の引出部分１２ｂと電気的にかつ金属学的に接続されている。また、ショットキー電極８Ｂは、アノード電極１２のオーミック接続部分１２ａを取り囲むようにして環状に延伸するリング状平面パターンで構成されている。また、ショットキー電極８Ｂは、コンタクト孔１１の内部の周縁部に絶縁膜１０の端部１０ａと接するようにして設けられている。また、ショットキー電極８Ｂは、例えばアノード電極１２のオーミック接続部分１２ａを取り囲むように連続してアノード領域３Ａ上、ドリフト層１上及び引抜領域４０上を延伸し、アノード領域３Ａ、ドリフト層１及び引抜領域４０の各々と連続してオーミック接合されている。また、ショットキー電極８Ｂは、例えばＰｔ膜で形成されている。
ショットキー電極８Ｂは、アノード電極１２の引出部分１２ｂと接続されるようにして、アノード領域３Ａ、ドリフト層１及び引抜領域４０の各々とアノード電極１２の引出部分１２ｂとの間に配置されている。また、ショットキー電極８Ｂはアノード電極１２の引出部分１２ｂと電気的にかつ金属学的に接続されている。また、ショットキー電極８Ｂは、アノード電極１２のオーミック接続部分１２ａを取り囲むようにして環状に延伸するリング状平面パターンで構成されている。また、ショットキー電極８Ｂは、コンタクト孔１１の内部の周縁部に絶縁膜１０の端部１０ａと接するようにして設けられている。また、ショットキー電極８Ｂは、例えばアノード電極１２のオーミック接続部分１２ａを取り囲むように連続してアノード領域３Ａ上、ドリフト層１上及び引抜領域４０上を延伸し、アノード領域３Ａ、ドリフト層１及び引抜領域４０の各々と連続してオーミック接合されている。また、ショットキー電極８Ｂは、例えばＰｔ膜で形成されている。
引抜領域４０は、上述した第１及び第２の実施形態に係る引抜領域４と同様に構成されている。すなわち、引抜領域４０は、アノード領域３Ａを取り囲むようにして環状に延伸するリング状平面パターンで構成されている。また、引抜領域４０の表面濃度は、アノード領域３Ａの表面濃度よりも高くなっている。また、引抜領域４０は、アノード領域３Ａと同程度の深さで構成した場合と比較して外側曲面部４０ａの曲率が大きくなっている。
上述した第２の実施形態に係る半導体装置３２では、図１２に示すように、アノード領域３が、アノード電極１２のオーミック接続部分１２ａの直下から引出部分１２ｂの直下に亘って設けられた構成になっている。すなわち、アノード領域３は、コンタクト孔１１の内外に亘って設けられている。これに対し、第３の実施形態に係る半導体装置３３では、図１３に示すように、アノード領域３Ａがコンタクト孔１１の内部に、コンタクト孔１１の周縁部（絶縁膜１０の端部１０ａ）から離間するようにして設けられた構成になっている。
上述した第２の実施形態に係る半導体装置３２では、図１２に示すように、アノード領域３が、アノード電極１２のオーミック接続部分１２ａの直下から引出部分１２ｂの直下に亘って設けられた構成になっている。すなわち、アノード領域３は、コンタクト孔１１の内外に亘って設けられている。これに対し、第３の実施形態に係る半導体装置３３では、図１３に示すように、アノード領域３Ａがコンタクト孔１１の内部に、コンタクト孔１１の周縁部（絶縁膜１０の端部１０ａ）から離間するようにして設けられた構成になっている。
また、上述した第２の実施形態に係る半導体装置３２では、図１２に示すように、引抜領域４がアノード領域３を取り囲む位置にアノード領域３に接して設けられた構成になっている。これに対し、第３の実施形態に係る半導体装置３３では、図１３に示すように、引抜領域４０がアノード領域３Ａを取り囲む位置にアノード領域３Ａから離間して設けられた構成になっている。
また、上述した第２の実施形態に係る半導体装置３２では、図１２に示すように、ショットキー電極８Ａがアノード領域３のみとショットキー接合された構成になっている。これに対し、第３の実施形態に係る半導体装置３３では、図１３に示すように、ショットキー電極８Ｂが、アノード領域３Ａ、ドリフト層１及び引抜領域４０の各々にショットキー接合された構成になっている。
また、上述した第２の実施形態に係る半導体装置３２では、図１２に示すように、ショットキー電極８Ａがアノード領域３のみとショットキー接合された構成になっている。これに対し、第３の実施形態に係る半導体装置３３では、図１３に示すように、ショットキー電極８Ｂが、アノード領域３Ａ、ドリフト層１及び引抜領域４０の各々にショットキー接合された構成になっている。
このように構成された第３の実施形態に係る半導体装置３３においても、アノード領域３Ａの周辺部にショットキー接合されたショットキー電極８Ａを備えているので、上述した第１の実施形態に係る半導体装置３１と同様に、ダイオード素子２０Ａの逆回復耐量の向上を図ることができる。
また、ショットキー電極８Ｂは、アノード領域３Ａ、ドリフト層１及び引抜領域４０の各々とショットキー接合された構成になっているので、ドリフト層１から効果的にキャリアを引き抜くことができる。
また、ショットキー電極８Ｂは、アノード領域３Ａ、ドリフト層１及び引抜領域４０の各々とショットキー接合された構成になっているので、ドリフト層１から効果的にキャリアを引き抜くことができる。
なお、上述の第３の実施形態においても、引抜領域４０は必ずしも設ける必要はない。この場合においても、ショットキー電極８Ｂによる効果を奏することができる。
また、上述の第３の実施形態においても、例えばアノード領域３Ａとショットキー接合するＴｉ膜と、このＴｉ膜上に設けたＴｉＮ膜との複合膜でショットキー電極８Ｂを形成してもよい。
また、上述の第３の実施形態においても、ショットキー電極８Ｂは、アノード電極１２のオーミック接続部分１２ａを取り囲む位置において複数個点在するようにアノード領域３Ａ、ドリフト層１及び引抜領域４０の各々と周期的に接合してもよい。
また、上述の第３の実施形態においても、例えばアノード領域３Ａとショットキー接合するＴｉ膜と、このＴｉ膜上に設けたＴｉＮ膜との複合膜でショットキー電極８Ｂを形成してもよい。
また、上述の第３の実施形態においても、ショットキー電極８Ｂは、アノード電極１２のオーミック接続部分１２ａを取り囲む位置において複数個点在するようにアノード領域３Ａ、ドリフト層１及び引抜領域４０の各々と周期的に接合してもよい。
（第４の実施形態）
本発明の第４の実施形態に係る半導体装置３４は、第３の実施形態に係る半導体装置３３とほぼ同様の構成なっているが、ショットキー電極にショットキー接合される半導体領域が異なっている。
図１４に示すように、本発明の第４の実施形態に係る半導体装置３４は、ドリフト層１と、ドリフト層１の上面側の上部に選択的に設けられたｐ型のアノード領域３Ａと、ドリフト層１の上に設けられた絶縁膜１０とを備えている。
また、第４の実施形態に係る半導体装置３４は、図１４に示すように、絶縁膜１０を貫通するコンタクト孔１１を通してアノード領域３Ａとオーミック接続されたオーミック接続部分１２ａ及びこのオーミック接続部分１２ａからオーミック接続部分１２ａの周囲に引き出された引出部分１２ｂを有するアノード電極１２を備えている。
本発明の第４の実施形態に係る半導体装置３４は、第３の実施形態に係る半導体装置３３とほぼ同様の構成なっているが、ショットキー電極にショットキー接合される半導体領域が異なっている。
図１４に示すように、本発明の第４の実施形態に係る半導体装置３４は、ドリフト層１と、ドリフト層１の上面側の上部に選択的に設けられたｐ型のアノード領域３Ａと、ドリフト層１の上に設けられた絶縁膜１０とを備えている。
また、第４の実施形態に係る半導体装置３４は、図１４に示すように、絶縁膜１０を貫通するコンタクト孔１１を通してアノード領域３Ａとオーミック接続されたオーミック接続部分１２ａ及びこのオーミック接続部分１２ａからオーミック接続部分１２ａの周囲に引き出された引出部分１２ｂを有するアノード電極１２を備えている。
また、第４の実施形態に係る半導体装置３４は、図１４に示すように、アノード領域３Ａを取り囲む位置にアノード領域３Ａと接して設けられ、かつアノード領域３よりも深く構成されたｐ＋型の引抜領域４１を備えている。また、第４の実施形態に係る半導体装置３４は、引抜領域４１にショットキー接合されたショットキー電極８Ｃを備えている。
また、第４の実施形態に係る半導体装置３３は、図１４に示すように、ドリフト層１の裏面側の下部に素子形成領域２１及びエッジ終端領域２２に亘って設けられたｎ＋型のカソード領域１５と、ドリフト層１の裏面に素子形成領域２１及びエッジ終端領域２２に亘って設けられたカソード電極１６とを備えている。また、第４の実施形態に係る半導体装置３４は、素子形成領域２１に構成されたダイオード素子２０Ａと、エッジ終端領域２２に設けられた３本のＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２を備えている。
また、第４の実施形態に係る半導体装置３３は、図１４に示すように、ドリフト層１の裏面側の下部に素子形成領域２１及びエッジ終端領域２２に亘って設けられたｎ＋型のカソード領域１５と、ドリフト層１の裏面に素子形成領域２１及びエッジ終端領域２２に亘って設けられたカソード電極１６とを備えている。また、第４の実施形態に係る半導体装置３４は、素子形成領域２１に構成されたダイオード素子２０Ａと、エッジ終端領域２２に設けられた３本のＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２を備えている。
ショットキー電極８Ｃは、アノード電極１２の引出部分１２ｂと接続されるようにして引抜領域４１とアノード電極１２の引出部分１２ｂとの間に配置されている。また、ショットキー電極８Ｃはアノード電極１２の引出部分１２ｂと電気的にかつ金属学的に接続されている。また、ショットキー電極８Ｃは、アノード電極１２のオーミック接続部分１２ａを取り囲むようにして環状に延伸するリング状平面パターンで構成されている。また、ショットキー電極８Ｃは、コンタクト孔１１の内部の周縁部に絶縁膜１０の端部１０ａと接するようにして設けられている。また、ショットキー電極８Ｃは、例えばアノード電極１２のオーミック接続部分１２ａを取り囲むように連続して引抜領域４１上を延伸し、引抜領域４０の各々と連続してオーミック接合されている。ショットキー電極８Ｃは、例えばＰｔ膜で形成されている。
引抜領域４１は、アノード領域３Ａを取り囲むようにして環状に延伸するリング状平面パターンで構成されている。また、引抜領域４１の表面濃度は、アノード領域３Ａの表面濃度よりも高くなっている。また、引抜領域４１は、アノード領域３Ａと同程度の深さで構成した場合と比較して外側曲面部４１ａの曲率が大きくなっている。
このように構成された第４の実施形態に係る半導体装置３４は、アノード領域３Ａを取り囲む位置にアノード領域３Ａに接して設けられ、かつアノード領域３Ａよりも深く構成された引抜領域４１と、この引抜領域４１にショットキー接合されたショットキー電極８Ｃとを備えているので、上述した第１の実施形態に係る半導体装置３１と同様に、ダイオード素子２０Ａの逆回復耐量の向上を図ることができる。
このように構成された第４の実施形態に係る半導体装置３４は、アノード領域３Ａを取り囲む位置にアノード領域３Ａに接して設けられ、かつアノード領域３Ａよりも深く構成された引抜領域４１と、この引抜領域４１にショットキー接合されたショットキー電極８Ｃとを備えているので、上述した第１の実施形態に係る半導体装置３１と同様に、ダイオード素子２０Ａの逆回復耐量の向上を図ることができる。
なお、上述の第４の実施形態においても、例えば引抜領域４１とショットキー接合するＴｉ膜と、このＴｉ膜上に設けたＴｉＮ膜との複合膜でショットキー電極８Ｃを形成してもよい。
また、上述の第４の実施形態においても、ショットキー電極８Ｃは、アノード電極１２のオーミック接続部分１２ａを取り囲む位置において複数個点在するように引抜領域４０と周期的に接合してもよい。
以上、本発明を上述の実施形態に基づき具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
また、上述の第４の実施形態においても、ショットキー電極８Ｃは、アノード電極１２のオーミック接続部分１２ａを取り囲む位置において複数個点在するように引抜領域４０と周期的に接合してもよい。
以上、本発明を上述の実施形態に基づき具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、上述の第１乃至第４の実施形態では、素子形成領域２１に１つのアノード領域３，３Ａが設けられているが、素子形成領域２１に複数のアノード領域３，３Ａが点在して設けられていても構わない。
以上のように、本発明に係る半導体装置は、ダイオード素子の逆回復耐量の向上を図ることができ、電力用ダイオード素子を有するパワーデバイスやパワーＩＣなどの半導体装置に有用である。
以上のように、本発明に係る半導体装置は、ダイオード素子の逆回復耐量の向上を図ることができ、電力用ダイオード素子を有するパワーデバイスやパワーＩＣなどの半導体装置に有用である。
１ …ドリフト層
３ …アノード領域
４ …引抜領域
４ａ…外側曲面部、４ｂ…内側曲面部
６ｊ，６ｊ＋１，６ｊ＋２…ＦＬＲ領域
７ …ウエル領域
８，８Ａ，８Ｂ，８Ｃ…ショットキー電極
１０…絶縁膜
１１…コンタクト孔
１２アノード電極
１２ａ…オーミック接続部分
１２ｂ…引出部分
１３ｊ，１３ｊ＋１，１３ｊ＋２…ＦＬＲ電極
１４…ウエル電極
１５…カソード領域
１６…電極
２０，２０Ａ…ダイオード素子
３１，３２，３３，３４…半導体装置
４０，４１…引抜領域
４０ａ，４１ａ…外側曲面部
３ …アノード領域
４ …引抜領域
４ａ…外側曲面部、４ｂ…内側曲面部
６ｊ，６ｊ＋１，６ｊ＋２…ＦＬＲ領域
７ …ウエル領域
８，８Ａ，８Ｂ，８Ｃ…ショットキー電極
１０…絶縁膜
１１…コンタクト孔
１２アノード電極
１２ａ…オーミック接続部分
１２ｂ…引出部分
１３ｊ，１３ｊ＋１，１３ｊ＋２…ＦＬＲ電極
１４…ウエル電極
１５…カソード領域
１６…電極
２０，２０Ａ…ダイオード素子
３１，３２，３３，３４…半導体装置
４０，４１…引抜領域
４０ａ，４１ａ…外側曲面部
Claims (13)
- 第１導電型のドリフト層と、
前記ドリフト層の上部に設けられた第２導電型のアノード領域と、
前記ドリフト層の上に設けられた絶縁膜と、
前記絶縁膜を貫通するコンタクト孔を通して前記アノード領域とオーミック接続されたオーミック接続部分を有するアノード電極と、
前記アノード領域の周辺部分にショットキー接合されたショットキー電極と、
を備えることを特徴とする半導体装置。 - 前記アノード電極は、前記オーミック接続部分から前記オーミック接続部分の周囲に引き出された引出部分を更に有し、
前記ショットキー電極は、前記引出部分と接続されていることを特徴とする請求項１に記載の半導体装置。 - 前記ショットキー電極は、前記コンタクト孔から離間して前記絶縁膜を貫通する貫通孔の内部に配置されていることを特徴とする請求項２に記載の半導体装置。
- 前記ショットキー電極は、前記コンタクト孔の内部に配置されていることを特徴とする請求項２に記載の半導体装置。
- 前記アノード領域を囲む位置に前記アノード領域に接して設けられ、かつ前記アノード領域よりも深く構成された引抜領域を更に備えることを特徴とする請求項３又は請求項４に記載の半導体装置。
- 前記引抜領域は、前記ショットキー電極から離間して前記引出部分の直下に配置されていることを特徴とする請求項５に記載の半導体装置。
- 前記アノード領域を囲む位置に前記アノード領域から離間して設けられ、かつ前記アノード領域よりも深く構成された第２導電型の引抜領域を更に備え、
前記ショットキー電極は、前記ドリフト層及び前記引抜領域とショットキー接合されていることを特徴とする請求項４に記載の半導体装置。 - 前記ドリフト層の下部に設けられた第１導電型のカソード領域を更に備えることを特徴とする請求項３又は請求項４に記載の半導体装置。
- 前記ショットキー電極は、前記アノード電極よりもバリアハイトが高いことを特徴とする請求項３又は請求項４に記載の半導体装置。
- 前記ドリフト層の上部において、前記引抜領域を取り囲む位置に前記引抜領域から離間して設けられた第２導電型のフィールド・リミッティング・リング領域を更に備えることを特徴とする請求項５又は請求項７に記載の半導体装置。
- 第１導電型のドリフト層と、
前記ドリフト層の上部に設けられた第２導電型のアノード領域と、
前記ドリフト層の上に設けられた絶縁膜と、
前記絶縁膜を貫通するコンタクト孔を通して前記アノード領域とオーミック接続されたオーミック接続部分を有するアノード電極と、
前記アノード領域を囲む位置に前記アノード領域に接して設けられ、かつ前記アノード領域よりも深く構成された第２導電型の引抜領域と、
前記引抜領域にショットキー接合されたショットキー電極と、
を備えることを特徴とする半導体装置。 - 前記アノード電極は、前記オーミック接続部分から前記オーミック接続部分の周囲に引き出された引出部分を更に有し、
前記ショットキー電極は、前記引出部分と接続されていることを特徴とする請求項１１に記載の半導体装置。 - 前記ショットキー電極は、前記コンタクト孔の内部に配置されていることを特徴とする請求項１２に記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015141832A JP6550995B2 (ja) | 2015-07-16 | 2015-07-16 | 半導体装置 |
| US15/170,188 US10229970B2 (en) | 2015-07-16 | 2016-06-01 | Semiconductor device having schottky electrode connected to anode region |
| CN201610394268.7A CN106356409B (zh) | 2015-07-16 | 2016-06-06 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015141832A JP6550995B2 (ja) | 2015-07-16 | 2015-07-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017027977A true JP2017027977A (ja) | 2017-02-02 |
| JP6550995B2 JP6550995B2 (ja) | 2019-07-31 |
Family
ID=57775234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015141832A Active JP6550995B2 (ja) | 2015-07-16 | 2015-07-16 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10229970B2 (ja) |
| JP (1) | JP6550995B2 (ja) |
| CN (1) | CN106356409B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020096202A (ja) * | 2017-02-24 | 2020-06-18 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
| WO2022190567A1 (ja) * | 2021-03-12 | 2022-09-15 | 京セラ株式会社 | 半導体素子及び半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168351A (ja) * | 1999-12-13 | 2001-06-22 | Fuji Electric Co Ltd | 半導体装置 |
| JP2009071217A (ja) * | 2007-09-18 | 2009-04-02 | Denso Corp | 半導体装置 |
| JP2013197134A (ja) * | 2012-03-16 | 2013-09-30 | Toyota Central R&D Labs Inc | ダイオード |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3737524B2 (ja) | 1994-02-10 | 2006-01-18 | 新電元工業株式会社 | 整流用半導体装置 |
| US5969400A (en) | 1995-03-15 | 1999-10-19 | Kabushiki Kaisha Toshiba | High withstand voltage semiconductor device |
| JP3447884B2 (ja) | 1995-03-15 | 2003-09-16 | 株式会社東芝 | 高耐圧半導体素子 |
| EP1203410B1 (de) * | 1999-08-06 | 2011-11-02 | Infineon Technologies AG | Halbleitererzeugnis mit einem schottky-kontakt |
| JP4653273B2 (ja) | 1999-11-05 | 2011-03-16 | 富士電機システムズ株式会社 | 半導体装置、および、その製造方法 |
| JP4610207B2 (ja) * | 2004-02-24 | 2011-01-12 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP4189415B2 (ja) * | 2006-06-30 | 2008-12-03 | 株式会社東芝 | 半導体装置 |
| JP2009088345A (ja) * | 2007-10-01 | 2009-04-23 | Toshiba Corp | 半導体装置 |
| US8426913B2 (en) * | 2008-06-23 | 2013-04-23 | Force Mos Technology Co., Ltd. | Integrated trench MOSFET with trench Schottky rectifier |
| JP5381420B2 (ja) * | 2008-07-22 | 2014-01-08 | 富士電機株式会社 | 半導体装置 |
| US7842974B2 (en) * | 2009-02-18 | 2010-11-30 | Alpha & Omega Semiconductor, Inc. | Gallium nitride heterojunction schottky diode |
| US8148749B2 (en) | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
| JP5182766B2 (ja) * | 2009-12-16 | 2013-04-17 | 三菱電機株式会社 | 高耐圧半導体装置 |
| JP5531620B2 (ja) * | 2010-01-05 | 2014-06-25 | 富士電機株式会社 | 半導体装置 |
| US8614482B2 (en) * | 2011-12-30 | 2013-12-24 | Force Mos Technology Co., Ltd. | Semiconductor power device having improved termination structure for mask saving |
| JP6107156B2 (ja) | 2012-05-21 | 2017-04-05 | 富士電機株式会社 | 半導体装置 |
| CN103311315B (zh) * | 2013-05-15 | 2015-09-09 | 电子科技大学 | 具有肖特基接触终端的快恢复二极管 |
| JP5940500B2 (ja) * | 2013-09-11 | 2016-06-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
| CN104617094B (zh) * | 2015-01-08 | 2018-04-17 | 电子科技大学 | 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法 |
-
2015
- 2015-07-16 JP JP2015141832A patent/JP6550995B2/ja active Active
-
2016
- 2016-06-01 US US15/170,188 patent/US10229970B2/en active Active
- 2016-06-06 CN CN201610394268.7A patent/CN106356409B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168351A (ja) * | 1999-12-13 | 2001-06-22 | Fuji Electric Co Ltd | 半導体装置 |
| JP2009071217A (ja) * | 2007-09-18 | 2009-04-02 | Denso Corp | 半導体装置 |
| JP2013197134A (ja) * | 2012-03-16 | 2013-09-30 | Toyota Central R&D Labs Inc | ダイオード |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020096202A (ja) * | 2017-02-24 | 2020-06-18 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
| WO2022190567A1 (ja) * | 2021-03-12 | 2022-09-15 | 京セラ株式会社 | 半導体素子及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106356409A (zh) | 2017-01-25 |
| US10229970B2 (en) | 2019-03-12 |
| JP6550995B2 (ja) | 2019-07-31 |
| US20170018659A1 (en) | 2017-01-19 |
| CN106356409B (zh) | 2021-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6274154B2 (ja) | 逆導通ｉｇｂｔ | |
| JP5787853B2 (ja) | 電力用半導体装置 | |
| US9853024B2 (en) | Semiconductor device | |
| JP6135636B2 (ja) | 半導体装置 | |
| JP5922886B2 (ja) | ダイオードおよび半導体装置 | |
| JP6164201B2 (ja) | 半導体装置 | |
| JP2016167539A (ja) | 半導体装置 | |
| US10396162B2 (en) | Silicon carbide semiconductor device | |
| JP6673439B2 (ja) | 半導体装置 | |
| US20160079369A1 (en) | Semiconductor device | |
| US10304969B2 (en) | Semiconductor device | |
| US10930797B2 (en) | Schottky barrier diode and method of manufacturing the same | |
| US9224844B2 (en) | Semiconductor device | |
| JP6674395B2 (ja) | 半導体装置 | |
| JP6077309B2 (ja) | ダイオード及びダイオードを内蔵した半導体装置 | |
| JP6550995B2 (ja) | 半導体装置 | |
| JP2019054193A (ja) | 半導体装置 | |
| JP2019075502A (ja) | 半導体装置 | |
| JP6089733B2 (ja) | 半導体装置 | |
| JP2016149429A (ja) | 逆導通ｉｇｂｔ | |
| WO2018186313A1 (ja) | 炭化珪素半導体装置 | |
| JP2018190838A (ja) | ダイオード | |
| JP6561496B2 (ja) | 半導体装置 | |
| JP2022130063A (ja) | 半導体装置 | |
| JP2023136028A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190228 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190604 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190617 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6550995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |