JP2009071217A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009071217A
JP2009071217A JP2007240595A JP2007240595A JP2009071217A JP 2009071217 A JP2009071217 A JP 2009071217A JP 2007240595 A JP2007240595 A JP 2007240595A JP 2007240595 A JP2007240595 A JP 2007240595A JP 2009071217 A JP2009071217 A JP 2009071217A
Authority
JP
Japan
Prior art keywords
region
conductivity type
diode
igbt
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007240595A
Other languages
English (en)
Other versions
JP4483918B2 (ja
Inventor
Kenji Kono
Yukio Tsuzuki
憲司 河野
幸夫 都築
Original Assignee
Denso Corp
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, 株式会社デンソー filed Critical Denso Corp
Priority to JP2007240595A priority Critical patent/JP4483918B2/ja
Publication of JP2009071217A publication Critical patent/JP2009071217A/ja
Application granted granted Critical
Publication of JP4483918B2 publication Critical patent/JP4483918B2/ja
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623Buried supplementary region, e.g. buried guard ring
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Abstract

【課題】ダイオード内蔵IGBT素子を備えた半導体装置において、ダイオードリカバリ動作時にIGBTとダイオードとの境界部に電流が集中しにくい構造を提供する。
【解決手段】N−型ドリフト層11を含む半導体基板にIGBT素子として動作するIGBT領域1とダイオード素子として動作するダイオード領域2とが交互に繰り返しレイアウトされており、ダイオード領域2のうちもっともIGBT領域1側であって、N−型ドリフト層11の表層部に、N−型ドリフト層11からホールを引き抜くP型のショットキーコンタクト領域24を設ける。
【選択図】図1

Description

本発明は、ダイオード内蔵IGBT素子を備えた半導体装置に関する。

従来より、ダイオード内蔵IGBTを備えた半導体装置が、例えば特許文献1で提案されている。具体的には、以下の構造の半導体装置が提案されている。

N−基板の上に、N層、Pベース層が形成され、Pベース層の表面からN−基板に達するように1対の溝が形成されている。1対の溝に挟まれたPベース層にのみ、n型のエミッタ領域が設けられている。

また、溝の内壁にゲート酸化膜が形成され、ゲート酸化膜の内部にゲート電極が形成されている。ゲート酸化膜を介してゲート電極と接するPベース層がIGBTのチャネル領域となる。ゲート電極の上に、エミッタ領域の一部を覆うように層間絶縁膜が形成されている。

さらに、エミッタ領域の一部の上およびPベース層の上に、エミッタ電極が形成されている。エミッタ電極はアノード電極と共通になっている。N−基板の裏面にP+コレクタ層とN+カソード層とが別々に形成されている。また、P+コレクタ層とN+カソード層との双方に接続されたコレクタ電極が設けられている。コレクタ電極はカソード電極と共通になっている。

このようなダイオードとIGBTとが一体的に形成された構造では、N−基板の裏面にP+コレクタ層が設けられたIGBT領域がIGBTとして動作し、N−基板の裏面にN+カソード層が設けられたダイオード領域がダイオードとして動作する。上記半導体装置は、複数が組み合わされてインバータに用いられる。
特開2007−134625号公報

しかしながら、上記従来の技術では、以下の問題が生じることが発明者らの検討により明らかになった。

まず、エミッタ電極とコレクタ電極との間にダイオードの順方向バイアスが与えられると、N+カソード層からN−基板に電子が供給されると共に、Pベース層からN−基板にホールが供給され、N−基板の電子が過剰となって電子がカソード(コレクタ電極)からアノード(エミッタ電極)に流れ、ダイオードに順方向電流が流れる。

このような状態で急に電極間に逆方向の電圧が印加されると一瞬逆方向に電流が流れる。すなわち、Pベース層からN−基板に供給されていたホールが移動する方向が順方向時とは逆方向、すなわちエミッタ電極側になると共に、N−基板に残されたホールの再結合や拡散によって逆方向電流が流れる逆回復(リカバリ)が生じる。これにより、N−基板に蓄積されたホールがリカバリ時にPベース層を介してアノード(エミッタ電極)に流れる。

他方、IGBTがオンすると、IGBTのチャネル領域の抵抗は非常に小さいため、エミッタ電極とN−基板とがショートする。つまり、ダイオードリカバリ動作時にIGBTがオンすると、ダイオードがショートし、ダイオード領域からIGBT領域に電流が流れてしまう。

したがって、従来の半導体装置の構造では、ダイオードリカバリ動作時にダイオード領域とIGBT領域との境界部に電流が集中しやすく、素子破壊が発生しやすいという問題があった。

本発明は、上記点に鑑み、ダイオード内蔵IGBT素子を備えた半導体装置において、ダイオードリカバリ動作時にIGBTとダイオードとの境界部に電流が集中しにくい構造を提供することを目的とする。

上記目的を達成するため、本発明は、第1導電型の層(11)を含む半導体基板にIGBT素子として動作するIGBT領域(1)とダイオード素子として動作するダイオード領域(2)とが交互に繰り返しレイアウトされてなる半導体装置であって、ダイオード領域(2)は、当該ダイオード領域(2)のうちもっともIGBT領域(1)側であって、第1導電型の層(11)の表層部に、第1導電型の層(11)から少数キャリアを引き抜く第2導電型のショットキーコンタクト領域(24)を有している。

これによると、ショットキーコンタクト領域(24)がIGBT領域(1)とダイオード領域(2)との境界部に配置されているため、このショットキーコンタクト領域(24)によって、上記境界部の少数キャリアが引き抜かれる。このため、上記境界部に残された少数キャリアが非常に少なく、ダイオード素子のリカバリ時にIGBT素子がオンしたとしても、少数キャリアの再結合や拡散によるリカバリ電流がダイオード領域(2)からIGBT領域(1)に流れにくくすることができる。したがって、ダイオードリカバリ動作時に上記境界部に電流が集中しにくくすることができ、ひいては素子破壊を防止することができる。

この場合、ダイオード領域(2)は、ショットキーコンタクト領域(24)を四角形状に囲むと共に、ショットキーコンタクト領域(24)を貫通して第1導電型の層(11)に達するトレンチ(17)を有する構成とすることができる。

これによると、ショットキーコンタクト領域(24)が設けられたダイオード領域(2)は、トレンチ(17)で囲まれていて分断されている。これにより、ダイオードリカバリ動作時に周辺領域から少数キャリア電流の回り込みを無くすことができ、電流集中による破壊を防止することができる。

また、IGBT領域(1)がトレンチゲート構造を有するものであるならば、IGBT領域(1)の端のトレンチに電界が集中するが、ダイオード領域(2)にショットキーコンタクト領域(24)を囲むトレンチ(17)を設けることで、電界強度の均一化を図ることができ、ひいては耐圧を向上させることができる。

他方、ダイオード領域(2)は、ショットキーコンタクト領域(24)よりも前記ダイオード領域(2)の内側に、第1導電型の層(11)の表層部にドット状に複数形成された第2導電型のオーミックコンタクト領域(28)を備えている。

このように、ダイオード領域(2)をPINダイオードとショットキーダイオードとが混在したMPS構造とすることもできる。

ダイオード領域(2)は、ショットキーコンタクト領域(24)よりも前記ダイオード領域(2)の内側に、第1導電型の層(11)の表層部に形成された第2導電型の領域(23)と、第2導電型の領域(23)の表層部に形成され、第2導電型の領域(23)よりも不純物濃度が高い第2導電型のオーミックコンタクト領域(25)とを備えて構成されている。

これにより、ダイオード素子の順方向動作時にオーミックコンタクト領域(25)を少数キャリアの供給源とすることができ、第1導電型の層(11)に少数キャリアを注入することができる。これにより、ダイオード素子の順方向電圧Vfを小さくすることができ、ひいては順方向特性を向上させることができる。

ダイオード領域(2)は、第2導電型の領域(23)を四角形状に囲むと共に、第2導電型の領域(23)を貫通して第1導電型の層(11)に達するトレンチ(17)を有し、オーミックコンタクト領域(25)は、トレンチ(17)に囲まれた第2導電型の領域(23)の表層部に形成されている。

これにより、ダイオード領域(2)における第1導電型の層(11)の電界強度の均一化を図ることができ、耐圧を向上させることができる。

オーミックコンタクト領域(25)は、IGBT領域(1)とダイオード領域(2)とが繰り返される方向に垂直な方向に延びる直線状にレイアウトされている。

これにより、ダイオード領域(2)において、オーミックコンタクト領域(25)によって少数キャリアが第1導電型の層(11)に注入される領域を均一に動作させることができる。

他方、オーミックコンタクト領域(25)は、ショットキーコンタクト領域(24)の表層部であって、ダイオード領域(2)の内側に形成されている。

これによると、ダイオード領域(2)において、オーミックコンタクト領域(25)の面積を大きくすることができる。これにより、オーミックコンタクト領域(25)による少数キャリアの注入を多くすることができ、ダイオード素子の順方向電圧Vfをさらに小さくすることができる。

IGBT領域(1)は、第1導電型の層(11)の表層部に形成された第2導電型の層(14)と、第2導電型の層(14)を四角形状に囲うと共に、第2導電型の層(14)を貫通して第1導電型の層(11)に達するものであり、IGBT領域(1)とダイオード領域(2)とが繰り返される方向に複数並べられたトレンチ(17)と、隣り合う各トレンチ(17)の間に設けられ、前記第2導電型の層(14)を含んだ素子領域と、隣り合う各トレンチ(17)の間に設けられると共に、トレンチ(17)の一辺に平行に延設されるコンタクト部(22)とを有しており、ダイオード領域(2)は、IGBT領域(1)とダイオード領域(2)とが繰り返される方向に垂直な方向に形成された素子領域の端まで設けられたショットキーコンタクト領域(24)および第2導電型の領域(23)を有している。

これにより、ダイオードリカバリ動作時に電流集中して破壊しやすいIGBT領域(1)の終端部、特にコンタクト部(22)の周辺に少数キャリア注入領域を無くすことができ、リカバリ電流を低減することができる。

IGBT領域(1)は、第1導電型の層(11)の表層部に形成された第2導電型の層(14)と、第2導電型の層(14)を四角形状に囲うと共に、第2導電型の層(14)を貫通して第1導電型の層(11)に達するものであり、IGBT領域(1)とダイオード領域(2)とが繰り返される方向に複数並べられたトレンチ(17)と、隣り合う各トレンチ(17)の間に設けられ、前記第2導電型の層(14)を含んだ素子領域と、隣り合う各トレンチ(17)の間に設けられると共に、トレンチ(17)の一辺に平行に延設されるコンタクト部(22)とを有しており、ダイオード領域(2)は、IGBT領域(1)とダイオード領域(2)とが繰り返される方向に垂直な方向に形成されたコンタクト部(22)の端まで設けられたショットキーコンタクト領域(24)と、IGBT領域(1)とダイオード領域(2)とが繰り返される方向に垂直な方向に形成された素子領域の端まで設けられた第2導電型の領域(23)とを有している。

このように、IGBT領域(1)の終端部、特にコンタクト部(22)の周辺に少数キャリアを引き抜くショットキーコンタクト領域(24)を配置することで、IGBT領域(1)のコンタクト部(22)における電流集中を防止することができる。

素子領域は、隣り合う各トレンチ(17)の間にトレンチ(17)よりも浅い溝部(21)を有している。

この溝部(21)内にエミッタ電極が形成されると、チャネル領域からエミッタコンタクトまでの距離を小さくすることができる。つまり、トレンチ(17)から溝部(21)までの抵抗を小さくすることができる。すなわち、PN接合の少数キャリアの注入を抑えることができ、リカバリ耐量を向上させることができる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、以下の各実施形態で示されるN−型は本発明の第1導電型に対応し、P型、P+型は本発明の第2導電型に対応している。

(第1実施形態)
以下、本発明の第1実施形態について図を参照して説明する。本実施形態に係るダイオード内蔵IGBT素子を備えた半導体装置は、例えばインバータ回路に用いられるものである。

図1は、本実施形態に係る半導体装置の平面図である。図2は図1のA−A断面図である。以下、図1および図2を参照して説明する。

図1および図2に示されるように、半導体装置はIGBT素子として動作するIGBT領域1とダイオード素子として動作するダイオード領域2とを備えている。これらIGBT領域1およびダイオード領域2は交互に繰り返しレイアウトされている。

これらIGBT領域1およびダイオード領域2は、N型シリコン基板10上に形成されたN−型ドリフト層11の表層部にそれぞれ設けられている。また、N型シリコン基板10の裏面にはIGBT領域1に対応する領域にP+型領域12が形成されており、ダイオード領域2に対応する領域にN+型領域13が形成されている。本実施形態ではP+型領域12およびN+型領域13はコレクタ接地されている。

このうち、IGBT領域1においては、N−型ドリフト層11の表層部にチャネル領域を設定するP型ベース領域14が形成されている。このP型ベース領域14の表層部にP+型ボディ領域15が形成され、このP+型ボディ領域15の表層部にN+型ソース領域16が形成されている。なお、P型ベース領域14は、本発明の第2導電型の層に相当する。

以下では、N型シリコン基板10、N−型ドリフト層11によって構成される基板を半導体基板と定義する。

また、図2に示されるように、半導体基板には、N+型ソース領域16、P+型ボディ領域15、およびP型ベース領域14を貫通してN−型ドリフト層11に達するようにトレンチ17が形成されている。そして、このトレンチ17の内壁にSiOで構成されたゲート絶縁膜18とPolySiで構成されたゲート電極19とが順に形成され、これらトレンチ17、ゲート絶縁膜18、ゲート電極19からなるトレンチゲート構造が構成されている。さらに、ゲート電極19上を含み、N+型ソース領域16の上にはBPSG等からなる層間絶縁膜20が形成されている。

さらに、各トレンチ17の間にN+型ソース領域16およびP+型ボディ領域15を貫通してP型ベース領域14に達するトレンチ17よりも浅い溝部21が設けられている。以下では、P型ベース領域14、P+型ボディ領域15、N+型ソース領域16、トレンチゲート構造、溝部21を素子領域と定義する。なお、図1では素子領域を斜線で示してある。

図1に示されるように、上記トレンチ17は四角形状に形成され、P型ベース領域14を囲むと共に、IGBT領域1とダイオード領域2とが交互に繰り返し配置される方向と同じ方向に複数並べられている。

そして、隣り合う各トレンチ17の間に素子領域が配置されている。すなわち、素子領域は、IGBT領域1とダイオード領域2とが繰り返される方向に垂直な方向に延設されている。また、この素子領域の端部よりも外側に溝部21およびコンタクト部22が延設されている。コンタクト部22は、P型ベース領域14の表層部に設けられたコンタクト領域であり、コンタクト部22の上部に図示しないメタル電極が形成されることで、当該メタル電極と半導体基板とが電気的に接続される部分である。

他方、ダイオード領域2においては、半導体基板の表層部にIGBT領域1と同様のトレンチゲート構造が多数形成されている。具体的には、半導体基板の表層部にP型領域23が形成され、このP型領域23を貫通してN−型ドリフト層11に達するトレンチ17が複数形成されている。このトレンチ17は、IGBT領域1に形成されたものと同じ四角形状になっている。

また、ダイオード領域2には、当該ダイオード領域2のうちもっともIGBT領域1側であって、N−型ドリフト層11の表層部に、N−型ドリフト層11から少数キャリア(以下、ホールという)を引き抜くP型のショットキーコンタクト領域24が設けられている。このショットキーコンタクト領域24は、上述の四角形状のトレンチ17によって囲まれている。ショットキーコンタクト領域24の不純物濃度は、例えば1×1016〜1×1017cm−3である。

なお、ショットキーコンタクト領域24は、P型領域23のうちもっともIGBT領域1側の領域とも言える。

さらに、ダイオード領域2には、当該ダイオード領域2のうちショットキーコンタクト領域24よりも内側であって、P型領域23の表層部に形成されたP型領域23よりも不純物濃度が高いP+型のオーミックコンタクト領域25が設けられている。このオーミックコンタクト領域25は、トレンチ17に囲まれたP型領域23の表層部に形成され、N−型ドリフト層11へのホールの供給源として機能する。

本実施形態では、オーミックコンタクト領域25は、IGBT領域1とダイオード領域2とが繰り返される方向に垂直な方向に延びる直線状にレイアウトされている。これにより、ダイオード領域2において、オーミックコンタクト領域25によってホールがN−型ドリフト層11に注入される領域を均一に動作させることが可能となる。オーミックコンタクト領域25の不純物濃度は、例えば1×1019cm−3である。

ダイオード領域2において、トレンチ17で囲まれた領域にオーミックコンタクト領域25が設けられた領域のうち、P型領域23の表層部にオーミックコンタクト領域25が形成された部分、すなわちN−型ドリフト層11、P型領域23、およびオーミックコンタクト領域25によってPINダイオードが構成されている。他方、P型領域23の表層部のうちオーミックコンタクト領域25が形成されていない領域がショットキーダイオードとして機能する。このように、トレンチ17で囲まれた領域内に高不純物濃度P型領域(PINダイオード)と低不純物濃度P型領域(ショットキーダイオード)とが混在している。

また、ダイオード領域2において、オーミックコンタクト領域25が設けられたP型領域23およびショットキーコンタクト領域24は、IGBT領域1とダイオード領域2とが繰り返される方向に垂直な方向に形成されたIGBT領域1のコンタクト部22の端までそれぞれ設けられている。

そして、半導体基板上に図示しないエミッタ電極が形成されている。この場合、IGBT領域1では、溝部21内にもエミッタ電極が設けられる。これにより、エミッタ電極がP型ベース領域14に直接接触し、チャネル領域からエミッタコンタクトまでの距離を小さくすることができ、トレンチ17から溝部21までの抵抗を小さくすることができる。また、PN接合のホールの注入を抑えることができ、リカバリ耐量を向上させることができる。

また、図1に示されるように、IGBT領域1、ダイオード領域2にそれぞれ電気的に接続されるゲート用パッド26とエミッタ用パッド27とが配置されている。ゲート用パッド26は、IGBT領域1のトレンチ17のゲート構造に電気的に接続されると共に、ダイオード領域2のうちショットキーコンタクト領域24を囲むトレンチ17のゲート構造にも電気的に接続されている。他方、エミッタ用パッド27は、オーミックコンタクト領域25が設けられたP型領域23を囲むトレンチ17のゲート構造と電気的に接続されている。

これによると、ダイオード領域2のうちオーミックコンタクト領域25を囲むトレンチ17のゲート構造がゲート用パッド26と電気的に分離されている。これにより、PINダイオードやショットキーダイオードにゲート電圧依存性がない。すなわち、これらダイオード素子の順方向電圧Vfを小さくすることが可能となる。以上が、本実施形態に係る半導体装置の構成である。

次に、上記構成の半導体装置の作動について説明する。まず、通常動作として、IGBT素子はゲートに駆動信号が入力されることオン/オフし、エミッタ−コレクタ間に電流を流す。

また、ダイオード素子は、IGBT素子に流れる負荷電流を転流させる。ダイオード素子の順方向動作時、ダイオード領域2のうちショットキーコンタクト領域24が設けられた領域では、ダイオード順方向動作時に電子電流しか流れず、N−型ドリフト層11へのホールの注入がない。さらに、ダイオード領域2において、オーミックコンタクト領域25が設けられた領域では、オーミックコンタクト領域25からN−型ドリフト層11にホールが供給される。したがって、ダイオード素子の順方向動作時では、ダイオード素子はIGBT領域1から遠い領域、すなわちオーミックコンタクト領域25が設けられた領域で動作する。このように、オーミックコンタクト領域25からホールが供給されることで、ダイオード素子の順方向電圧Vfを小さくすることができ、ひいては順方向特性を向上させることができる。

他方、ダイオードリカバリ動作時には、ダイオード領域2のうちショットキーコンタクト領域24が設けられた領域にホール電流が流れる。すなわち、ショットキーコンタクト領域24がN−型ドリフト層11のホールを抜き出す。ショットキーコンタクト領域24は、ダイオード領域2のうちもっともIGBT領域1側に設けられているため、ショットキーコンタクト領域24によってIGBT領域1とダイオード領域2との境界部のホールが吸い出される。

したがって、ダイオードリカバリ時にIGBT素子がオンしたとしても、ダイオード領域2からIGBT領域1に流れるリカバリ電流が低減されるので、電流集中して破壊しやすいIGBT領域1とダイオード領域2との境界部に電流集中しにくくなり、半導体装置の破壊耐量が向上する。

また、ダイオード領域2のうちオーミックコンタクト領域25がトレンチ17で囲まれた領域はトレンチ17によって周辺領域と分断されている。これにより、ダイオードリカバリ動作時に周辺領域からホール電流の回り込みを防止することができ、当該ホール電流による電流集中破壊を防ぐことができる。

以上説明したように、本実施形態では、ダイオード領域2のうちもっともIGBT領域1側に、ダイオードリカバリ動作時にN−型ドリフト層11からホールを抜き出すショットキーコンタクト領域24を設けたことが特徴となっている。

これにより、IGBT領域1とダイオード領域2との境界部のホールを低減することができ、ホールの再結合や拡散によるリカバリ電流がダイオード領域2からIGBT領域1に集中しないようにすることができる。したがって、ダイオードリカバリ動作時に上記境界部に電流が集中しにくくすることができ、ひいては素子破壊を防止することができる。

この場合、ショットキーコンタクト領域24をトレンチ17で囲む構造としている。これにより、IGBT領域1がトレンチゲート構造を有しているためにIGBT領域1の端のトレンチ17に電界が集中したとしても、IGBT領域1とダイオード領域2との電界強度の均一化を図ることができ、半導体装置の耐圧を向上させることができる。

(第2実施形態)
本実施形態では、第1実施形態と異なる部分についてのみ説明する。図3は、本実施形態に係る半導体装置の平面図である。この図に示されるように、本実施形態では、ショットキーコンタクト領域24にオーミックコンタクト領域25が設けられている。このオーミックコンタクト領域25は、ショットキーコンタクト領域24の表層部であって、ダイオード領域2の内側に設けられている。また、ショットキーコンタクト領域24に設けられたオーミックコンタクト領域25は直線状に形成されている。

このように、ショットキーコンタクト領域24にもオーミックコンタクト領域25を設けることで、N−型ドリフト層11へのホールの注入を多くすることができ、ダイオード素子の順方向電圧Vfをさらに小さくすることが可能となる。

(第3実施形態)
本実施形態では、第1実施形態と異なる部分についてのみ説明する。図4は、本実施形態に係る半導体装置の平面図である。この図に示されるように、ダイオード領域2において、ショットキーコンタクト領域24およびP型領域23は、IGBT領域1とダイオード領域2とが繰り返される方向に垂直な方向に形成されたIGBT領域1の素子領域の端まで設けられている。言い換えると、ダイオード領域2のうち、IGBT領域1のコンタクト部22に挟まれた領域にショットキーコンタクト領域24およびP型領域23が設けられていない。

このような構造において、ダイオードリカバリ動作時では、コンタクト部22の周辺でのホールの注入領域がないため、外周領域やダイオード領域2からコンタクト部22への電流が集中して流れないようにすることができる。したがって、電流集中しやすいIGBT領域1の終端部、特にコンタクト部22への電流集中を低減することができ、リカバリ耐量を向上することができる。

(第4実施形態)
本実施形態では、第1実施形態と異なる部分についてのみ説明する。図5は、本実施形態に係る半導体装置の平面図である。この図に示されるように、ダイオード領域2において、オーミックコンタクト領域25が設けられたP型領域23は、IGBT領域1とダイオード領域2とが繰り返される方向に垂直な方向に形成されたIGBT領域1の素子領域の端まで設けられている一方、ショットキーコンタクト領域24は、IGBT領域1とダイオード領域2とが繰り返される方向に垂直な方向に形成されたコンタクト部22の端まで設けられている。

このように、N−型ドリフト層11のホールを抜き出すショットキーコンタクト領域24をコンタクト部22の端まで延設しておくことで、ダイオードリカバリ動作時にショットキーコンタクト領域24によってコンタクト部22の周辺からホールを抜き出すことができる。これにより、IGBT領域1のコンタクト部22における電流集中を防止することができ、リカバリ耐量を向上することができる。

(第5実施形態)
本実施形態では、第1実施形態と異なる部分についてのみ説明する。図6は、本実施形態に係る半導体装置の平面図であり、図7は図6のB−B断面図である。

図6に示されるように、本実施形態では、ダイオード領域2のうちショットキーコンタクト領域24は四角形状のトレンチ17に囲まれている。また、ショットキーコンタクト領域24が囲まれたトレンチ17の間、すなわちショットキーコンタクト領域24よりもダイオード領域2の内側にホールの供給源となるP+型のオーミックコンタクト領域28がドット状に複数設けられている。ドット状のオーミックコンタクト領域28は斜線が交差する点に配置されており、1つのドットが六角形をなす6つのドットに囲まれた配置になっている。

図7に示されるように、オーミックコンタクト領域28は、N−型ドリフト層11の表層部に点在するように設けられている。そして、N−型ドリフト層11の表層部のうちオーミックコンタクト領域28が設けられていない領域がショットキーダイオードとして機能し、オーミックコンタクト領域28がPINダイオードとして機能する。以上のように、ダイオード領域2がPINダイオードとショットキーダイオードとが混在したMPS構造とすることができる。

(他の実施形態)
上記各実施形態では、IGBT領域1の素子構造において、P型ベース領域14にP+型ボディ領域15が設けられているものが示されているが、これは素子構造の一例を示したものであって、他の素子構造になっていても構わない。

図1〜図5に示されるオーミックコンタクト領域25はトレンチ17に囲まれた領域内に直線状に2本ずつレイアウトされているが、これは一例を示すものであって、オーミックコンタクト領域25の本数は1本でも3本以上であっても構わない。

図6に示されるドット状のオーミックコンタクト領域28の配置レイアウトは一例を示すものであって、他の配置レイアウトであっても良い。

本発明の第1実施形態に係る半導体装置の平面図である。 図1のA−A断面図である。 本発明の第2実施形態に係る半導体装置の平面図である。 本発明の第3実施形態に係る半導体装置の平面図である。 本発明の第4実施形態に係る半導体装置の平面図である。 本発明の第5実施形態に係る半導体装置の平面図である。 図6のB−B断面図である。

符号の説明

1…IGBT領域、2…ダイオード領域、11…N−型ドリフト層、14…P型ベース領域、17…トレンチ、21…溝部、22…コンタクト部、23…P型領域、24…ショットキーコンタクト領域、25、28…オーミックコンタクト領域。

Claims (10)

  1. 第1導電型の層(11)を含む半導体基板にIGBT素子として動作するIGBT領域(1)とダイオード素子として動作するダイオード領域(2)とが交互に繰り返しレイアウトされてなる半導体装置であって、
    前記ダイオード領域(2)は、当該ダイオード領域(2)のうちもっともIGBT領域(1)側であって、前記第1導電型の層(11)の表層部に、前記第1導電型の層(11)から少数キャリアを引き抜く第2導電型のショットキーコンタクト領域(24)を有していることを特徴とする半導体装置。
  2. 前記ダイオード領域(2)は、前記ショットキーコンタクト領域(24)を四角形状に囲むと共に、前記ショットキーコンタクト領域(24)を貫通して前記第1導電型の層(11)に達するトレンチ(17)を有していることを特徴とする請求項1に記載の半導体装置。
  3. 前記ダイオード領域(2)は、前記ショットキーコンタクト領域(24)よりも前記ダイオード領域(2)の内側に、前記第1導電型の層(11)の表層部にドット状に複数形成された第2導電型のオーミックコンタクト領域(28)を備えていることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記ダイオード領域(2)は、前記ショットキーコンタクト領域(24)よりも前記ダイオード領域(2)の内側に、前記第1導電型の層(11)の表層部に形成された第2導電型の領域(23)と、前記第2導電型の領域(23)の表層部に形成され、前記第2導電型の領域(23)よりも不純物濃度が高い第2導電型のオーミックコンタクト領域(25)とを備えて構成されていることを特徴とする請求項1または2に記載の半導体装置。
  5. 前記ダイオード領域(2)は、前記第2導電型の領域(23)を四角形状に囲むと共に、前記第2導電型の領域(23)を貫通して前記第1導電型の層(11)に達するトレンチ(17)を有し、
    前記オーミックコンタクト領域(25)は、前記トレンチ(17)に囲まれた前記第2導電型の領域(23)の表層部に形成されていることを特徴とする請求項4に記載の半導体装置。
  6. 前記オーミックコンタクト領域(25)は、前記IGBT領域(1)と前記ダイオード領域(2)とが繰り返される方向に垂直な方向に延びる直線状にレイアウトされていることを特徴とする請求項5に記載の半導体装置。
  7. 前記オーミックコンタクト領域(25)は、前記ショットキーコンタクト領域(24)の表層部であって、前記ダイオード領域(2)の内側に形成されていることを特徴とする請求項6に記載の半導体装置。
  8. 前記IGBT領域(1)は、
    前記第1導電型の層(11)の表層部に形成された第2導電型の層(14)と、
    前記第2導電型の層(14)を四角形状に囲うと共に、前記第2導電型の層(14)を貫通して前記第1導電型の層(11)に達するものであり、前記IGBT領域(1)と前記ダイオード領域(2)とが繰り返される方向に複数並べられたトレンチ(17)と、
    前記隣り合う各トレンチ(17)の間に設けられ、前記第2導電型の層(14)を含んだ素子領域と、
    前記隣り合う各トレンチ(17)の間に設けられると共に、前記トレンチ(17)の一辺に平行に延設されるコンタクト部(22)とを有しており、
    前記ダイオード領域(2)は、前記IGBT領域(1)と前記ダイオード領域(2)とが繰り返される方向に垂直な方向に形成された前記素子領域の端まで設けられた前記ショットキーコンタクト領域(24)および前記第2導電型の領域(23)を有していることを特徴とする請求項6に記載の半導体装置。
  9. 前記IGBT領域(1)は、
    前記第1導電型の層(11)の表層部に形成された第2導電型の層(14)と、
    前記第2導電型の層(14)を四角形状に囲うと共に、前記第2導電型の層(14)を貫通して前記第1導電型の層(11)に達するものであり、前記IGBT領域(1)と前記ダイオード領域(2)とが繰り返される方向に複数並べられたトレンチ(17)と、
    前記隣り合う各トレンチ(17)の間に設けられ、前記第2導電型の層(14)を含んだ素子領域と、
    前記隣り合う各トレンチ(17)の間に設けられると共に、前記トレンチ(17)の一辺に平行に延設されるコンタクト部(22)とを有しており、
    前記ダイオード領域(2)は、前記IGBT領域(1)と前記ダイオード領域(2)とが繰り返される方向に垂直な方向に形成された前記コンタクト部(22)の端まで設けられた前記ショットキーコンタクト領域(24)と、前記IGBT領域(1)と前記ダイオード領域(2)とが繰り返される方向に垂直な方向に形成された前記素子領域の端まで設けられた前記第2導電型の領域(23)とを有していることを特徴とする請求項6に記載の半導体装置。
  10. 前記素子領域は、前記隣り合う各トレンチ(17)の間に前記トレンチ(17)よりも浅い溝部(21)を有していることを特徴とする請求項8または9に記載の半導体装置。
JP2007240595A 2007-09-18 2007-09-18 半導体装置 Active JP4483918B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007240595A JP4483918B2 (ja) 2007-09-18 2007-09-18 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007240595A JP4483918B2 (ja) 2007-09-18 2007-09-18 半導体装置
DE102008040892.1A DE102008040892B4 (de) 2007-09-18 2008-07-31 Halbleitervorrichtung mit einer Diode und einem IGBT
US12/222,557 US7728382B2 (en) 2007-09-18 2008-08-12 Semiconductor device having diode and IGBT
CN 200810149208 CN101393914B (zh) 2007-09-18 2008-09-17 具有二极管和igbt的半导体器件

Publications (2)

Publication Number Publication Date
JP2009071217A true JP2009071217A (ja) 2009-04-02
JP4483918B2 JP4483918B2 (ja) 2010-06-16

Family

ID=40365542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007240595A Active JP4483918B2 (ja) 2007-09-18 2007-09-18 半導体装置

Country Status (4)

Country Link
US (1) US7728382B2 (ja)
JP (1) JP4483918B2 (ja)
CN (1) CN101393914B (ja)
DE (1) DE102008040892B4 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141202A (ja) * 2007-12-07 2009-06-25 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP2011238975A (ja) * 2011-08-29 2011-11-24 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP2011243694A (ja) * 2010-05-17 2011-12-01 Denso Corp 半導体装置
JP2012028567A (ja) * 2010-07-23 2012-02-09 Denso Corp 半導体装置
JP2013211374A (ja) * 2012-03-30 2013-10-10 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015177058A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
US9536875B2 (en) 2013-10-04 2017-01-03 Fuji Electric Co., Ltd. Semiconductor device
JP2017027977A (ja) * 2015-07-16 2017-02-02 富士電機株式会社 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5282822B2 (ja) * 2009-09-07 2013-09-04 トヨタ自動車株式会社 ダイオード領域とigbt領域を有する半導体基板を備える半導体装置
US8809871B2 (en) * 2010-10-29 2014-08-19 Panasonic Corporation Semiconductor element and semiconductor device
US8502346B2 (en) * 2010-12-23 2013-08-06 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quasi-resonant converters
US9184255B2 (en) * 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage
US9018674B2 (en) * 2012-04-06 2015-04-28 Infineon Technologies Ag Reverse conducting insulated gate bipolar transistor
JP6107767B2 (ja) * 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
JP6221974B2 (ja) * 2014-07-14 2017-11-01 トヨタ自動車株式会社 半導体装置
JP6197773B2 (ja) * 2014-09-29 2017-09-20 トヨタ自動車株式会社 半導体装置
US9773777B2 (en) * 2016-01-08 2017-09-26 Texas Instruments Incorporated Low dynamic resistance low capacitance diodes

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196705A (ja) 1992-12-24 1994-07-15 Hitachi Ltd 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
US5969400A (en) 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
JP2002373989A (ja) * 2001-06-13 2002-12-26 Toshiba Corp 半導体装置
JP4799829B2 (ja) 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
US7157785B2 (en) * 2003-08-29 2007-01-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
JP2007134625A (ja) 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5034461B2 (ja) 2006-01-10 2012-09-26 株式会社デンソー 半導体装置
JP5011748B2 (ja) 2006-02-24 2012-08-29 株式会社デンソー 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141202A (ja) * 2007-12-07 2009-06-25 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP2011243694A (ja) * 2010-05-17 2011-12-01 Denso Corp 半導体装置
JP2012028567A (ja) * 2010-07-23 2012-02-09 Denso Corp 半導体装置
JP2011238975A (ja) * 2011-08-29 2011-11-24 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP2013211374A (ja) * 2012-03-30 2013-10-10 Renesas Electronics Corp 半導体装置およびその製造方法
US9536875B2 (en) 2013-10-04 2017-01-03 Fuji Electric Co., Ltd. Semiconductor device
JP2015177058A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
JP2017027977A (ja) * 2015-07-16 2017-02-02 富士電機株式会社 半導体装置
US10229970B2 (en) 2015-07-16 2019-03-12 Fuji Electric Co., Ltd. Semiconductor device having schottky electrode connected to anode region

Also Published As

Publication number Publication date
JP4483918B2 (ja) 2010-06-16
DE102008040892B4 (de) 2019-08-01
CN101393914A (zh) 2009-03-25
DE102008040892A1 (de) 2009-03-26
CN101393914B (zh) 2011-05-18
US20090072339A1 (en) 2009-03-19
US7728382B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
JP4791704B2 (ja) 逆導通型半導体素子とその製造方法
US6501146B1 (en) Semiconductor device and method of manufacturing thereof
DE10160118B4 (de) Halbleiterelement
DE102007024113B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE102008052422B4 (de) Halbleitervorrichtung mit reduzierter Kapazität
JP4357753B2 (ja) 高耐圧半導体装置
US6489653B2 (en) Lateral high-breakdown-voltage transistor
US8604544B2 (en) Semiconductor device
EP2200089A1 (en) Trench gate field effect devices
US6936893B2 (en) Power semiconductor device
JP5011748B2 (ja) 半導体装置
KR100965354B1 (ko) 트렌치 구조 반도체 장치
JP3751463B2 (ja) 高耐圧半導体素子
CN101877352B (zh) 反向导通半导体器件
DE69533010T2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
KR100778352B1 (ko) 반도체 장치 및 그 제조 방법
JP3382172B2 (ja) 横型絶縁ゲートバイポーラトランジスタ
JP4857566B2 (ja) 絶縁ゲート型半導体装置とその製造方法
JP5034461B2 (ja) 半導体装置
JP5511124B2 (ja) 絶縁ゲート型半導体装置
JP5589042B2 (ja) 半導体装置
JP3417013B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2007184486A (ja) 半導体装置
JP2003224273A (ja) 半導体装置
JP2008510294A (ja) バイポーラmosfet素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100315

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250