JP6550995B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6550995B2 JP6550995B2 JP2015141832A JP2015141832A JP6550995B2 JP 6550995 B2 JP6550995 B2 JP 6550995B2 JP 2015141832 A JP2015141832 A JP 2015141832A JP 2015141832 A JP2015141832 A JP 2015141832A JP 6550995 B2 JP6550995 B2 JP 6550995B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- anode
- semiconductor device
- electrode
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 106
- 238000000605 extraction Methods 0.000 claims description 42
- 230000002093 peripheral effect Effects 0.000 claims description 21
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000011084 recovery Methods 0.000 description 36
- 230000015572 biosynthetic process Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 20
- 239000000969 carrier Substances 0.000 description 17
- 239000010936 titanium Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 238000004088 simulation Methods 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 108091006149 Electron carriers Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Description
しかしながら、逆回復耐量に関する逆回復di/dtは年々大きくなる傾向にあり、これに伴ってアノード電極がアノード領域にオーミック接続するオーミック接続部分の周縁部での電流集中による破壊や、アノード領域の側面となる外側曲率部での電界集中による破壊が増えることが懸念されるため、逆回復耐量の向上を図ることが重要となる。
≪半導体装置の構造≫
本発明の第1の実施形態に係る半導体装置31は、図3に示すように、第1導電型(n−型)のドリフト層1を例えば単結晶シリコンからなる半導体基板で構成している。ドリフト層1は、図1及び図2に示す平面図から分かるように、中央部に位置する素子形成領域21と、この素子形成領域21を取り囲むようにして設けられたエッジ終端領域(耐圧領域)22とを有している。素子形成領域21には電力用のダイオード素子20が構成されている。エッジ終端領域22には、図3に示す構造に限定されるものではないが、例えばフローティング領域である3本の第2導電型(p+型)のフィールド・リミッティング・リング(FLR:Field Limiting Ring)領域6j,6j+1,6j+2が素子形成領域21を取り囲むようにして三重配列で設けられている。
また、第1の実施形態に係る半導体装置31は、図3に示すように、絶縁膜10を貫通するコンタクト孔11を通してアノード領域3とオーミック接続されたオーミック接続部分12a及びこのオーミック接続部分12aからオーミック接続部分12aの周囲に引き出された引出部分12bを有するアノード電極12を備えている。コンタクト孔11は、図2の平面図から分かるように、方形状の平面パターンで構成されている。アノード電極12のオーミック接続部分12aは、図3に示すようにコンタクト孔11の内部に配置され、図1から分るように、このコンタクト孔11と同様に方形状の平面パターンで構成されている。アノード電極12の引出部分12bは、図1及び図3に示すように、オーミック接続部分12a及びコンタクト孔11を囲むようにしてオーミック接続部分12aと一体に構成されている。また、引出部分12bは、主に絶縁膜10の上に配置されている。
また、実施形態1に係る半導体装置31は、図3に示すように、アノード領域3を取り囲む位置にアノード領域3と接して設けられ、かつアノード領域3よりも深く構成された第2導電型(p+型)の引抜領域4を備えている。引抜領域4は、図2の平面図から分かるように、アノード領域3を取り囲むようにして環状に延伸するリング状平面パターンで構成されている。
また、第1の実施形態に係る半導体装置31は、図3に示すように、素子形成領域21に構成されたダイオード素子20と、エッジ終端領域22に設けられた3本のFLR領域6j,6j+1,6j+2を備えている。ダイオード素子20は、主に、上述したドリフト層1、アノード領域3及びカソード領域15を有している。
図3に示すように、FLR領域6j,6j+1,6j+2の各々には、絶縁膜10を貫通するフィールド・リミッティング・リング・コンタクト孔(FLRコンタクト孔)11j,11j+1,11j+2を通してフィールド・リミッティング・リング電極(FLR電極)13j,13j+1,13j+2がそれぞれ個別に低いオーミック接触抵抗をなすように電気的にかつ金属学的に接続されている。このFLR電極13j,13j+1,13j+2及びFLRコンタクト孔11j,11j+1,11j+2は、図1及び図2に示すように、アノード領域3及びアノード電極12を取り囲むようにして環状に延伸するリング状平面パターンで構成されている。
絶縁膜10は、例えば酸化シリコン膜で形成されている。アノード電極12、FLR電極13j,13j+1,13j+2及びウエル電極14は、例えばアルミニウム(Al)膜、又はアルミニウム・シリコン(Al−Si),アルミニウム・銅(Al−Cu),アルミニウム・銅・シリコン(Al−Cu−Si)などのアルミニウム合金膜で形成されている。カソード電極16は、例えば金(Au)膜で形成されている。
ショットキー電極8は、アノード電極12よりもバリアハイトが高い金属膜で形成されている。本発明の第1の実施形態ではアノード電極12がAl膜又はAl合金膜で形成されているので、ショットキー電極8はAl膜又はAl合金膜よりもバリアハイトが高い例えば白金(Pt)膜で形成されている。
アノード領域3は、図1乃至図3から分かるように、アノード電極12の全体の平面サイズよりも小さく、アノード電極12のオーミック接続部分12aの平面サイズよりも大きい平面サイズになっている。即ち、アノード領域3は、アノード電極12のオーミック接続部分12aの直下から引出部分12bの直下に亘って設けられ、引出部分12bとアノード領域3との間にはショットキー電極8の形成領域である貫通孔11aを除いて絶縁膜10が介在されている。
図4に示すように、アノード電極12のオーミック接続部分12aの周縁部からショットキー電極8までの距離L1は、長すぎるとリカバリー時のキャリア(この場合正孔)の引き抜きがほぼオーミック接続部分で行われるため、0.5μm〜15μmの範囲まで離しても構わない。また、ショットキー電極8の幅(同一平面内において延伸方向と直交する方向に沿う幅)W1は、短すぎるとリカバリー時のキャリアの引き抜き効果が低くなり、長すぎるとデバイス長が長くなるため40μm〜70μmの範囲が好ましい。
次に、第1の実施形態に係る半導体装置31の動作について図4を参照して説明する。
まず、ダイオード素子20が順バイアスされ、p型のアノード領域3の電位がアノード領域3とn−型のドリフト層1とのpn接合の拡散電位(内部電位)を超えると、アノード領域3から少数キャリアである正孔がドリフト層1に注入される。その結果、ドリフト層1には高注入される正孔キャリアの濃度に応じた電動変調が生じて電子キャリア(多数キャリア)濃度が増加するので、よく知られたダイオードの順方向I−V曲線に見られるように、順方向抵抗が激減して順方向電流が急激に増加する順方向特性を示す。
次に、第1の実施形態に係る半導体装置31の効果について、従来の半導体装置と対比して説明する。
図5は、第1の実施形態に係る半導体装置31のデバイス構造において、シミュレーションによって計算されたオン状態での正孔電流密度分布を示す図((a)は図3に対応する位置での断面分布図,(b)は(a)の一部を拡大した断面分布図)である。図6は、第1の実施形態に係る半導体装置31のデバイ構造に対してショットキー電極を持たない従来の半導体装置のデバイス構造において、シミュレーションによって計算されたオン状態での正孔電流密度分布を示す図((a)は図3に対応する位置での断面分布図,(b)は(a)の一部を拡大した断面分布図)である。図5及び図6には、図3及び図4と対応する部分に同一符号を付けている。図中に示す数値は、電流密度(A/cm2)である。
図9から分かるように、引抜領域4の幅を150μmから140μm狭くして10μmとしても、ほとんど逆回復時の波形A及び波形Bには変化がない。
なお、上述の第1の実施形態では、アノード領域3を取り囲む位置に、このアノード領域3と接して引抜領域4を設けた場合について説明したが、引抜領域4は必ずしも設ける必要はない。この場合においても、ショットキー電極8による効果を奏することができる。
また、上述の第1の実施形態では、ショットキー電極8がアノード電極12のオーミック接続部分12aを取り囲むようにアノード領域3に連続してオーミック接合された場合について説明した。しかしながら、ショットキー電極8は、アノード電極12のオーミック接続部分12aを取り囲む位置において複数個点在するようにアノード領域3と周期的に接合してもよい。
本発明の第2の実施形態に係る半導体装置32は、上述した第1の実施形態に係る半導体装置31とほぼ同様の構成なっているが、ショットキー電極の配置が異なっている。
図12に示すように、本発明の第2の実施形態に係る半導体装置32は、ドリフト層1と、ドリフト層1の上部に選択的に設けられたp型のアノード領域3と、ドリフト層1の上に設けられた絶縁膜10とを備えている。また、第2の実施形態に係る半導体装置32は、絶縁膜10を貫通するコンタクト孔11を通してアノード領域3とオーミック接続されたオーミック接続部分12a及びこのオーミック接続部分12aからオーミック接続部分12aの周囲に引き出された引出部分12bを有するアノード電極12を備えている。
また、第2の実施形態に係る半導体装置32は、図12に示すように、アノード領域3の周辺部分にショットキー接合されたショットキー電極8Aを備えている。また、第2の実施形態に係る半導体装置32は、アノード領域3を取り囲む位置にアノード領域3に接して設けられ、かつアノード領域3よりも深く構成されたp+型の引抜領域4を備えている。
図12に示すように、ショットキー電極8Aは、上述した第1の実施形態に係るショットキー電極8と同様に、アノード電極12の引出部分12bと接続されるようにしてアノード領域3とアノード電極12の引出部分12bとの間に配置されている。また、ショットキー電極8Aはアノード電極12の引出部分12bと電気的にかつ金属学的に接続されている。また、ショットキー電極8Aは、アノード電極12のオーミック接続部分12aを取り囲むようにして環状に延伸するリング状平面パターンで構成されている。また、ショットキー電極8Aは、例えばPt膜で形成されている。
図3に示すように、上述した第1の実施形態に係る半導体装置31では、コンタクト孔11から離間して絶縁膜10を貫通する貫通孔11aの内部にショットキー電極8が配置された構成になっている。これに対し、第2の実施形態に係る半導体装置32では、図1乃至図3に示すように、コンタクト孔11の内部の周縁部に絶縁膜10の端部10aと接するようにしてショットキー電極8Aが配置された構成になっている。
また、ショットキー電極8Aはコンタクト孔11の内部の周縁部に配置されているので、順バイアス時にアノード領域3からエッジ側へ流れるキャリアを低減することが可能となる。そのため逆回復時に活性部及びショットキー電極8Aへ集中する電流を抑制することができる。
また、上述の第2の実施形態においても、例えばアノード領域3とショットキー接合するTi膜と、このTi膜上に設けたTiN膜との複合膜でショットキー電極8Aを形成してもよい。
また、上述の第2の実施形態においても、ショットキー電極8Aは、アノード電極12のオーミック接続部分12aを取り囲む位置において複数個点在するようにアノード領域3と周期的に接合してもよい。
本発明の第3の実施形態に係る半導体装置33は、第2の実施形態に係る半導体装置32とほぼ同様の構成なっているが、ショットキー電極にショットキー接合される半導体領域が異なっている。
図13に示すように、本発明の第3の実施形態に係る半導体装置33は、ドリフト層1と、ドリフト層1の上面側の上部に選択的に設けられたp型のアノード領域3Aと、ドリフト層1の上に設けられた絶縁膜10とを備えている。
また、第3の実施形態に係る半導体装置33は、図13に示すように、絶縁膜10を貫通するコンタクト孔11を通してアノード領域3Aとオーミック接続されたオーミック接続部分12a及びこのオーミック接続部分12aからオーミック接続部分12aの周囲に引き出された引出部分12bを有するアノード電極12を備えている。
また、第3の実施形態に係る半導体装置33は、図13に示すように、ドリフト層1の裏面側の下部に素子形成領域21及びエッジ終端領域22に亘って設けられたn+型のカソード領域15と、ドリフト層1の裏面に素子形成領域21及びエッジ終端領域22に亘って設けられたカソード電極16とを備えている。また、第3の実施形態に係る半導体装置33は、素子形成領域21に構成されたダイオード素子20Aと、エッジ終端領域22に設けられた3本のFLR領域6j,6j+1,6j+2を備えている。ダイオード素子20Aは、主に、上述したドリフト層1、アノード領域3A及びカソード領域15を有している。
ショットキー電極8Bは、アノード電極12の引出部分12bと接続されるようにして、アノード領域3A、ドリフト層1及び引抜領域40の各々とアノード電極12の引出部分12bとの間に配置されている。また、ショットキー電極8Bはアノード電極12の引出部分12bと電気的にかつ金属学的に接続されている。また、ショットキー電極8Bは、アノード電極12のオーミック接続部分12aを取り囲むようにして環状に延伸するリング状平面パターンで構成されている。また、ショットキー電極8Bは、コンタクト孔11の内部の周縁部に絶縁膜10の端部10aと接するようにして設けられている。また、ショットキー電極8Bは、例えばアノード電極12のオーミック接続部分12aを取り囲むように連続してアノード領域3A上、ドリフト層1上及び引抜領域40上を延伸し、アノード領域3A、ドリフト層1及び引抜領域40の各々と連続してオーミック接合されている。また、ショットキー電極8Bは、例えばPt膜で形成されている。
上述した第2の実施形態に係る半導体装置32では、図12に示すように、アノード領域3が、アノード電極12のオーミック接続部分12aの直下から引出部分12bの直下に亘って設けられた構成になっている。すなわち、アノード領域3は、コンタクト孔11の内外に亘って設けられている。これに対し、第3の実施形態に係る半導体装置33では、図13に示すように、アノード領域3Aがコンタクト孔11の内部に、コンタクト孔11の周縁部(絶縁膜10の端部10a)から離間するようにして設けられた構成になっている。
また、上述した第2の実施形態に係る半導体装置32では、図12に示すように、ショットキー電極8Aがアノード領域3のみとショットキー接合された構成になっている。これに対し、第3の実施形態に係る半導体装置33では、図13に示すように、ショットキー電極8Bが、アノード領域3A、ドリフト層1及び引抜領域40の各々にショットキー接合された構成になっている。
また、ショットキー電極8Bは、アノード領域3A、ドリフト層1及び引抜領域40の各々とショットキー接合された構成になっているので、ドリフト層1から効果的にキャリアを引き抜くことができる。
また、上述の第3の実施形態においても、例えばアノード領域3Aとショットキー接合するTi膜と、このTi膜上に設けたTiN膜との複合膜でショットキー電極8Bを形成してもよい。
また、上述の第3の実施形態においても、ショットキー電極8Bは、アノード電極12のオーミック接続部分12aを取り囲む位置において複数個点在するようにアノード領域3A、ドリフト層1及び引抜領域40の各々と周期的に接合してもよい。
本発明の第4の実施形態に係る半導体装置34は、第3の実施形態に係る半導体装置33とほぼ同様の構成なっているが、ショットキー電極にショットキー接合される半導体領域が異なっている。
図14に示すように、本発明の第4の実施形態に係る半導体装置34は、ドリフト層1と、ドリフト層1の上面側の上部に選択的に設けられたp型のアノード領域3Aと、ドリフト層1の上に設けられた絶縁膜10とを備えている。
また、第4の実施形態に係る半導体装置34は、図14に示すように、絶縁膜10を貫通するコンタクト孔11を通してアノード領域3Aとオーミック接続されたオーミック接続部分12a及びこのオーミック接続部分12aからオーミック接続部分12aの周囲に引き出された引出部分12bを有するアノード電極12を備えている。
また、第4の実施形態に係る半導体装置33は、図14に示すように、ドリフト層1の裏面側の下部に素子形成領域21及びエッジ終端領域22に亘って設けられたn+型のカソード領域15と、ドリフト層1の裏面に素子形成領域21及びエッジ終端領域22に亘って設けられたカソード電極16とを備えている。また、第4の実施形態に係る半導体装置34は、素子形成領域21に構成されたダイオード素子20Aと、エッジ終端領域22に設けられた3本のFLR領域6j,6j+1,6j+2を備えている。
このように構成された第4の実施形態に係る半導体装置34は、アノード領域3Aを取り囲む位置にアノード領域3Aに接して設けられ、かつアノード領域3Aよりも深く構成された引抜領域41と、この引抜領域41にショットキー接合されたショットキー電極8Cとを備えているので、上述した第1の実施形態に係る半導体装置31と同様に、ダイオード素子20Aの逆回復耐量の向上を図ることができる。
また、上述の第4の実施形態においても、ショットキー電極8Cは、アノード電極12のオーミック接続部分12aを取り囲む位置において複数個点在するように引抜領域40と周期的に接合してもよい。
以上、本発明を上述の実施形態に基づき具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
以上のように、本発明に係る半導体装置は、ダイオード素子の逆回復耐量の向上を図ることができ、電力用ダイオード素子を有するパワーデバイスやパワーICなどの半導体装置に有用である。
3 …アノード領域
4 …引抜領域
4a…外側曲面部、4b…内側曲面部
6j,6j+1,6j+2…FLR領域
7 …ウエル領域
8,8A,8B,8C…ショットキー電極
10…絶縁膜
11…コンタクト孔
12アノード電極
12a…オーミック接続部分
12b…引出部分
13j,13j+1,13j+2…FLR電極
14…ウエル電極
15…カソード領域
16…電極
20,20A…ダイオード素子
31,32,33,34…半導体装置
40,41…引抜領域
40a,41a…外側曲面部
Claims (12)
- 第1導電型のドリフト層と、
前記ドリフト層の上部に設けられた第2導電型のアノード領域と、
前記ドリフト層の上に設けられた絶縁膜と、
前記絶縁膜を貫通するコンタクト孔を通して前記アノード領域とオーミック接続されたオーミック接続部分を有するアノード電極と、
前記アノード領域の周辺部分にショットキー接合され、かつ前記アノード電極よりもバリアハイトが高いショットキー電極と、
を備えることを特徴とする半導体装置。 - 前記アノード電極は、前記オーミック接続部分から前記オーミック接続部分の周囲に引き出された引出部分を更に有し、
前記ショットキー電極は、前記引出部分と接続されていることを特徴とする請求項1に記載の半導体装置。 - 前記ショットキー電極は、前記コンタクト孔から離間して前記絶縁膜を貫通する貫通孔の内部に配置されていることを特徴とする請求項2に記載の半導体装置。
- 前記ショットキー電極は、前記コンタクト孔の内部に配置されていることを特徴とする請求項2に記載の半導体装置。
- 前記アノード領域を囲む位置に前記アノード領域に接して設けられ、かつ前記アノード領域よりも深く構成された引抜領域を更に備えることを特徴とする請求項3又は請求項4に記載の半導体装置。
- 前記引抜領域は、前記ショットキー電極から離間して前記引出部分の直下に配置されていることを特徴とする請求項5に記載の半導体装置。
- 前記アノード領域を囲む位置に前記アノード領域から離間して設けられ、かつ前記アノード領域よりも深く構成された第2導電型の引抜領域を更に備え、
前記ショットキー電極は、前記ドリフト層及び前記引抜領域とショットキー接合されていることを特徴とする請求項4に記載の半導体装置。 - 前記ドリフト層の下部に設けられた第1導電型のカソード領域を更に備えることを特徴とする請求項3又は請求項4に記載の半導体装置。
- 前記ドリフト層の上部において、前記引抜領域を取り囲む位置に前記引抜領域から離間して設けられた第2導電型のフィールド・リミッティング・リング領域を更に備えることを特徴とする請求項5又は請求項7に記載の半導体装置。
- 第1導電型のドリフト層と、
前記ドリフト層の上部に設けられた第2導電型のアノード領域と、
前記ドリフト層の上に設けられた絶縁膜と、
前記絶縁膜を貫通するコンタクト孔を通して前記アノード領域とオーミック接続されたオーミック接続部分を有するアノード電極と、
前記アノード領域を囲む位置に前記アノード領域に接して設けられ、かつ前記アノード領域よりも深く構成された第2導電型の引抜領域と、
前記引抜領域にショットキー接合され、かつ前記アノード電極よりもバリアハイトが高いショットキー電極と、
を備えることを特徴とする半導体装置。 - 前記アノード電極は、前記オーミック接続部分から前記オーミック接続部分の周囲に引き出された引出部分を更に有し、
前記ショットキー電極は、前記引出部分と接続されていることを特徴とする請求項10に記載の半導体装置。 - 前記ショットキー電極は、前記コンタクト孔の内部に配置されていることを特徴とする請求項11に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015141832A JP6550995B2 (ja) | 2015-07-16 | 2015-07-16 | 半導体装置 |
US15/170,188 US10229970B2 (en) | 2015-07-16 | 2016-06-01 | Semiconductor device having schottky electrode connected to anode region |
CN201610394268.7A CN106356409B (zh) | 2015-07-16 | 2016-06-06 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015141832A JP6550995B2 (ja) | 2015-07-16 | 2015-07-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017027977A JP2017027977A (ja) | 2017-02-02 |
JP6550995B2 true JP6550995B2 (ja) | 2019-07-31 |
Family
ID=57775234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015141832A Active JP6550995B2 (ja) | 2015-07-16 | 2015-07-16 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10229970B2 (ja) |
JP (1) | JP6550995B2 (ja) |
CN (1) | CN106356409B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018155566A1 (ja) * | 2017-02-24 | 2018-08-30 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
WO2022190567A1 (ja) * | 2021-03-12 | 2022-09-15 | 京セラ株式会社 | 半導体素子及び半導体装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3737524B2 (ja) | 1994-02-10 | 2006-01-18 | 新電元工業株式会社 | 整流用半導体装置 |
US5969400A (en) | 1995-03-15 | 1999-10-19 | Kabushiki Kaisha Toshiba | High withstand voltage semiconductor device |
JP3447884B2 (ja) | 1995-03-15 | 2003-09-16 | 株式会社東芝 | 高耐圧半導体素子 |
EP1203410B1 (de) * | 1999-08-06 | 2011-11-02 | Infineon Technologies AG | Halbleitererzeugnis mit einem schottky-kontakt |
JP4653273B2 (ja) | 1999-11-05 | 2011-03-16 | 富士電機システムズ株式会社 | 半導体装置、および、その製造方法 |
JP2001168351A (ja) * | 1999-12-13 | 2001-06-22 | Fuji Electric Co Ltd | 半導体装置 |
JP4610207B2 (ja) * | 2004-02-24 | 2011-01-12 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
JP4189415B2 (ja) * | 2006-06-30 | 2008-12-03 | 株式会社東芝 | 半導体装置 |
JP4483918B2 (ja) | 2007-09-18 | 2010-06-16 | 株式会社デンソー | 半導体装置 |
JP2009088345A (ja) * | 2007-10-01 | 2009-04-23 | Toshiba Corp | 半導体装置 |
US8426913B2 (en) * | 2008-06-23 | 2013-04-23 | Force Mos Technology Co., Ltd. | Integrated trench MOSFET with trench Schottky rectifier |
JP5381420B2 (ja) * | 2008-07-22 | 2014-01-08 | 富士電機株式会社 | 半導体装置 |
US7842974B2 (en) * | 2009-02-18 | 2010-11-30 | Alpha & Omega Semiconductor, Inc. | Gallium nitride heterojunction schottky diode |
US8148749B2 (en) | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
JP5182766B2 (ja) * | 2009-12-16 | 2013-04-17 | 三菱電機株式会社 | 高耐圧半導体装置 |
JP5531620B2 (ja) * | 2010-01-05 | 2014-06-25 | 富士電機株式会社 | 半導体装置 |
US8614482B2 (en) * | 2011-12-30 | 2013-12-24 | Force Mos Technology Co., Ltd. | Semiconductor power device having improved termination structure for mask saving |
JP5938242B2 (ja) * | 2012-03-16 | 2016-06-22 | 株式会社豊田中央研究所 | ダイオード |
JP6107156B2 (ja) | 2012-05-21 | 2017-04-05 | 富士電機株式会社 | 半導体装置 |
CN103311315B (zh) * | 2013-05-15 | 2015-09-09 | 电子科技大学 | 具有肖特基接触终端的快恢复二极管 |
JP5940500B2 (ja) * | 2013-09-11 | 2016-06-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
CN104617094B (zh) * | 2015-01-08 | 2018-04-17 | 电子科技大学 | 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法 |
-
2015
- 2015-07-16 JP JP2015141832A patent/JP6550995B2/ja active Active
-
2016
- 2016-06-01 US US15/170,188 patent/US10229970B2/en active Active
- 2016-06-06 CN CN201610394268.7A patent/CN106356409B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN106356409A (zh) | 2017-01-25 |
US10229970B2 (en) | 2019-03-12 |
US20170018659A1 (en) | 2017-01-19 |
JP2017027977A (ja) | 2017-02-02 |
CN106356409B (zh) | 2021-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6274154B2 (ja) | 逆導通igbt | |
JP6135636B2 (ja) | 半導体装置 | |
JP6003961B2 (ja) | 半導体装置 | |
JP5922886B2 (ja) | ダイオードおよび半導体装置 | |
JP2016167539A (ja) | 半導体装置 | |
JP6673439B2 (ja) | 半導体装置 | |
JP2012234848A (ja) | 半導体装置 | |
US10304969B2 (en) | Semiconductor device | |
US9224844B2 (en) | Semiconductor device | |
JP6103038B2 (ja) | 半導体装置 | |
US10083956B2 (en) | Semiconductor device | |
JP6185511B2 (ja) | 半導体装置 | |
JP6077309B2 (ja) | ダイオード及びダイオードを内蔵した半導体装置 | |
JP2018125443A (ja) | 半導体装置 | |
JP6550995B2 (ja) | 半導体装置 | |
JP7337739B2 (ja) | 半導体装置 | |
JP2019075502A (ja) | 半導体装置 | |
TWI532164B (zh) | 整流器 | |
JP6217700B2 (ja) | ダイオード | |
JP2018137392A (ja) | 半導体装置 | |
JP6852541B2 (ja) | 半導体装置 | |
WO2018186313A1 (ja) | 炭化珪素半導体装置 | |
JP2018190838A (ja) | ダイオード | |
US11043557B2 (en) | Semiconductor device | |
JP6561496B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190228 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6550995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |