CN106356409A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106356409A
CN106356409A CN201610394268.7A CN201610394268A CN106356409A CN 106356409 A CN106356409 A CN 106356409A CN 201610394268 A CN201610394268 A CN 201610394268A CN 106356409 A CN106356409 A CN 106356409A
Authority
CN
China
Prior art keywords
electrode
semiconductor device
anode region
anode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610394268.7A
Other languages
English (en)
Other versions
CN106356409B (zh
Inventor
小川恵理
中川明夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN106356409A publication Critical patent/CN106356409A/zh
Application granted granted Critical
Publication of CN106356409B publication Critical patent/CN106356409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体装置，实现二极管元件的反向恢复耐受量的提高。半导体装置具备第一导电型的漂移层(1)；第二导电型的阳极区(3)，其设置于漂移层(1)的上部；绝缘膜(10)，其设置于漂移层(1)之上；阳极电极(12)，其具有穿过贯通绝缘膜(10)的接触孔(11)来与阳极区(3)进行欧姆连接的欧姆连接部分(12a)；以及肖特基电极(8)，其与阳极区(3)的周边部进行肖特基接合。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，特别涉及一种有效应用于具有二极管元件的半导体装置的技术。
背景技术
在与绝缘栅型双极晶体管(IGBT)或MOSFET等绝缘栅型场效应晶体管(IGFET)等开关元件反并联连接来使用的电力用二极管元件中，如果恢复时的从正向状态向反向状态转变时的电流的随时间的变化量(di/dt)过大，则视使用条件而有可能导致击穿。因此，一般来说，在电力用二极管元件中要求达到击穿状态时的di/dt的值大、即反向恢复中的击穿耐受量(以下称为“反向恢复耐受量”)大。
然而，与反向恢复耐受量有关的反向恢复di/dt有逐年增大的倾向，担心随之因阳极电极与阳极区进行欧姆连接的欧姆连接部分的周缘部处的电流集中而导致的击穿、因作为阳极区的侧面的外侧曲率部处的电场集中而导致的击穿增多，因此实现反向恢复耐受量的提高是很重要的。
在专利文献1中，公开了如下一种技术：在p型阳极扩散区的外侧设置p型环状扩散区，该p型环状扩散区与p型阳极扩散区接触，且深度比p型阳极区的深度深，由此，使作为p型环状扩散区的侧面的外侧曲率部处的电场集中缓和以实现反向恢复耐受量的提高。
专利文献1：日本特开2014-3271号公报
发明内容
发明要解决的问题
本发明的目的在于提供一种能够实现二极管元件的反向恢复耐受量的提高的新型半导体装置。
用于解决问题的方案
为了达到上述目的，本发明的一个方式所涉及的半导体装置具备：第一导电型的漂移层；第二导电型的阳极区，其设置于漂移层的上部；绝缘膜，其设置于漂移层之上；阳极电极，其具有穿过贯通绝缘膜的接触孔来与阳极区进行欧姆连接的欧姆连接部分；以及肖特基电极，其与阳极区的周边部分进行肖特基接合。另外，本发明其它方式所涉及的半导体装置具备：第一导电型的漂移层；第二导电型的阳极区，其设置于漂移层的上部；绝缘膜，其设置于漂移层之上；阳极电极，其具有穿过贯通绝缘膜的接触孔来与阳极区进行欧姆连接的欧姆连接部分；第二导电型的抽出区，其设置于包围阳极区的位置，与阳极区接触，且构成为比阳极区深；以及肖特基电极，其与抽出区进行肖特基接合。
发明的效果
根据本发明，能够提供实现了二极管元件的反向恢复耐受量的提高的半导体装置。
附图说明
图1是本发明的第一实施方式所涉及的半导体装置的芯片布局图。
图2是省略了图1所示的阳极电极和FLR电极的图示的状态的芯片布局图。
图3是表示沿着图1的II-II线的截面构造的主要部分截面图。
图4是将图3的一部分放大后的主要部分截面图。
图5是表示本发明的第一实施方式所涉及的半导体装置中通过仿真而计算出的导通状态下的空穴电流密度分布的图((a)是与图3对应的位置处的截面分布图，(b)是将(a)的一部分放大后的截面分布图)。
图6是表示以往的半导体装置中通过仿真而计算出的导通状态下的空穴电流密度分布的图((a)是与图3对应的位置处的截面分布图，(b)是将(a)的一部分放大后的截面分布图)。
图7是表示本发明的第一实施方式所涉及的半导体装置中通过仿真而得到的恢复时的碰撞电离率分布的图((a)是与图3对应的位置处的截面分布图，(b)是将(a)的一部分放大后的截面分布图)。
图8是表示以往的半导体装置中通过仿真而得到的恢复时的碰撞电离率分布的图((a)是与图3对应的位置处的截面分布图，(b)是将(a)的一部分放大后的截面分布图)。
图9是表示本发明的第一实施方式所涉及的半导体装置中反向恢复时的波形的图。
图10是本发明的第二实施方式所涉及的半导体装置的芯片布局图。
图11是省略了图10所示的阳极电极和FLR电极的图示的状态的芯片布局图。
图12是表示沿着图10的III-III线的截面构造的主要部分截面图。
图13是表示本发明的第三实施方式所涉及的半导体装置的截面构造的主要部分截面图。
图14是表示本发明的第四实施方式所涉及的半导体装置的截面构造的主要部分截面图。
附图标记说明
1：漂移层；3：阳极区；4：抽出区；4a：外侧曲面部；6j、6j+1、6j+2：FLR区；7：阱区；8、8A、8B、8C：肖特基电极；10：绝缘膜；11：接触孔；12：阳极电极；12a：欧姆连接部分；12b：引出部分；13j、13j+1、13j+2：FLR电极；14：阱电极；15：阴极区；16：阴极电极；20、20A：二极管元件；31、32、33、34：半导体装置；40、41：抽出区；40a、41a：外侧曲面部。
具体实施方式
下面，参照附图来详细说明本发明的第一实施方式至第四实施方式所涉及的半导体装置。在本说明书和附图中，在标记有n或p的层、区中，分别表示电子或空穴为该层、区的多数载流子。另外，以上角标的方式附于n或p的+和-分别表示是相比于未附记+和-的半导体区而言掺杂浓度相对高或相对低的半导体区。并且，在下面的说明中，“上表面”、“下表面”等“上”、“下”的定义单纯是所图示的截面上的表达上的问题，例如，如果将半导体装置的方位改变90°后进行观察，则“上”、“下”的叫法会变成“左”、“右”，如果将半导体装置的方位改变180°后进行观察，则“上”、“下”的叫法的关系会反过来，这是理所当然的。
此外，在下面的第一实施方式至第四实施方式的说明和附图中，对相同的结构标注同一标记，省略重复的说明。另外，为了易于观察或易于理解，第一实施方式至第四实施方式中说明的附图没有按照准确的比例尺、尺寸比描绘。只要不超过本发明的宗旨，本发明就不限定于下面说明的一个实施方式的记载。另外，在图1、图3、图10以及图12～图14中，为了易于观察附图，省略了比阳极电极靠上层的结构的图示。
(第一实施方式)
《半导体装置的构造》
在本发明的第一实施方式所涉及的半导体装置31中，如图3所示，由例如包括单晶硅的半导体衬底来构成第一导电型(n-型)的漂移层1。根据图1和图2所示的俯视图可知，漂移层1具有：元件形成区21，其位于中央部；以及边缘终端区(耐压区)22，其被设置成包围该元件形成区21。元件形成区21中构成有电力用的二极管元件20。在边缘终端区22中，如图3所示，例如以包围元件形成区21、且三重排列的方式设置有作为浮动区的3条第二导电型(p+型)的场限环(FLR：Field Limiting Ring)区6j、6j+1、6j+2，但不限定于图3所示的构造。
如图3所示，本发明的第一实施方式所涉及的半导体装置31具备：漂移层1；第二导电型(p型)的阳极区3，其选择性地设置于漂移层1的一个主面(以下定义为“上表面”。)侧的上部；以及绝缘膜10，其设置于漂移层1之上。根据图2的俯视图可知，阳极区3由方形的平面图案构成。
另外，如图3所示，第一实施方式所涉及的半导体装置31具备阳极电极12，该阳极电极12具有欧姆连接部分12a和引出部分12b，该欧姆连接部分12a穿过贯通绝缘膜10的接触孔11来与阳极区3进行欧姆连接，该引出部分12b从该欧姆连接部分12a引出到欧姆连接部分12a的周围。根据图2的俯视图可知，接触孔11由方形的平面图案构成。阳极电极12的欧姆连接部分12a如图3所示那样配置于接触孔11的内部，根据图1可知，与该接触孔11同样地由方形的平面图案构成。如图1和图3所示，阳极电极12的引出部分12b以包围欧姆连接部分12a和接触孔11的方式与欧姆连接部分12a构成为一体。另外，引出部分12b主要配置于绝缘膜10之上。
另外，如图3所示，第一实施方式所涉及的半导体装置31具备与阳极区3的周边部分进行肖特基接合的肖特基势垒电极(以下称为“肖特基电极”)8。肖特基电极8以与阳极电极12的引出部分12b连接的方式配置于阳极区3与阳极电极12的引出部分12b之间。肖特基电极8与阳极电极12的引出部分12b电连接且金属性连接。
另外，如图3所示，第一实施方式所涉及的半导体装置31具备第二导电型(p+型)的抽出区4，该抽出区4设置于包围阳极区3的位置，与阳极区3接触，且构成为比阳极区3深。根据图2的俯视图可知，抽出区4由以包围阳极区3的方式呈环状地延伸的环形平面图案构成。
另外，如图3所示，第一实施方式所涉及的半导体装置31具备：第一导电型(n+型)的阴极区15，其在漂移层1的另一个主面(以下定义为“背面”。)侧的下部以遍及元件形成区21和边缘终端区22的方式设置；以及阴极电极16，其在漂移层1的背面以遍及元件形成区21和边缘终端区22的方式设置。阴极电极16与阴极区15以形成低的欧姆接触电阻的方式电连接且金属性连接。
另外，如图3所示，第一实施方式所涉及的半导体装置31具备构成于元件形成区21的二极管元件20以及设置于边缘终端区22的3条FLR区6j、6j+1、6j+2。二极管元件20主要具有上述的漂移层1、阳极区3以及阴极区15。
如图1至图3所示，3条FLR区6j、6j+1、6j+2分别由呈环状地延伸的环形平面图案构成，位于漂移层1的上表面的包围二极管元件20的抽出区4的位置，且与该抽出区4相离。
如图3所示，场限环电极(FLR电极)13j、13j+1、13j+2分别穿过贯通绝缘膜10的场限环接触孔(FLR接触孔)11j、11j+1、11j+2来与各FLR区6j、6j+1、6j+2以分别独立地形成低的欧姆接触电阻的方式电连接且金属性连接。如图1和图2所示，该FLR电极13j、13j+1、13j+2和FLR接触孔11j、11j+1、11j+2由以包围阳极区3和阳极电极12的方式呈环状地延伸的环形平面图案构成。
如图2和图3所示，在漂移层1的上表面侧的上部设置有第一导电型(n型)的阱区(well region)7，该阱区7位于包围FLR区6j、6j+1、6j+2的位置，且与FLR区6j、6j+1、6j+2相离。以包围FLR区6j、6j+1、6j+2的方式呈环状地延伸的环形平面图案的阱电极14与该阱区7以形成低的欧姆接触电阻的方式电连接且金属性连接。
绝缘膜10例如由氧化硅膜形成。阳极电极12、FLR电极13j、13j+1、13j+2以及阱电极14例如由铝(Al)膜或者铝-硅(Al-Si)、铝-铜(Al-Cu)、铝-铜-硅(Al-Cu-Si)等铝合金膜形成。阴极电极16例如由金(Au)膜形成。
抽出区4的表面浓度比阳极区3的表面浓度高。另外，抽出区4是例如通过与FLR区6j、6j+1、6j+2同一个工序来形成的，表面浓度与FLR区6j、6j+1、6j+2的表面浓度相同。抽出区4的表面浓度例如为1.0×1018～1.0×1019/cm3左右，阳极区3的表面浓度例如为1.0×1016～1.0×1017/cm3左右。
肖特基电极8由势垒高度(barrier height)比阳极电极12的势垒高度高的金属膜形成。在本发明的第一实施方式中，阳极电极12由Al膜或者Al合金膜形成，因此肖特基电极8由势垒高度比Al膜或Al合金膜的势垒高度高的例如铂(Pt)膜形成。
如图3所示，肖特基电极8设置于贯通绝缘膜10的贯通孔11a的内部。如图1和图2所示，该肖特基电极8和贯通孔11a由以包围阳极电极12的欧姆连接部分12a的方式呈环状地延伸的环形平面图案构成。另外，如图3所示，该肖特基电极8和贯通孔11a设置成与阳极电极12的欧姆连接部分12a的周缘部(接触孔11的周缘部)、换言之作为欧姆连接部分12a的端部的绝缘膜10的端部10a相离。另外，肖特基电极8的厚度也可以比绝缘膜10的厚度薄，阳极电极12的厚度也可以比绝缘膜10的厚度厚。
根据图1至图3可知，肖特基电极8例如以包围阳极电极12的欧姆连接部分12a的方式连续地在阳极区3上延伸，与阳极区3连续地进行欧姆接合。
根据图1至图3可知，阳极区3的平面尺寸比阳极电极12的整体的平面尺寸小，比阳极电极12的欧姆连接部分12a的平面尺寸大。即，阳极区3从阳极电极12的欧姆连接部分12a的正下方一直设置到引出部分12b的正下方，在引出部分12b与阳极区3之间，除了作为肖特基电极8的形成区的贯通孔11a以外均介有绝缘膜10。
如图3和图4所示，抽出区4配置于引出部分12b的正下方，与阳极电极12的欧姆连接部分12a的周缘部(绝缘膜的端部10a)相离，且与肖特基电极8相离。即，根据图1和图2的俯视图可知，肖特基电极8以与阳极电极12的欧姆连接部分12a及抽出区4分别相离的方式配置于该欧姆连接部分12a的周缘部与抽出区4之间。
如图4所示，关于从阳极电极12的欧姆连接部分12a的周缘部到肖特基电极8的距离L1，若过长则恢复时的载流子(在该情况下为空穴)的抽出几乎都在欧姆连接部分进行，因此可以将距离L1设置在0.5μm～15μm的范围内。另外，关于肖特基电极8的宽度(沿着在同一平面内与延伸方向正交的方向的宽度)W1，若过短则恢复时的载流子的抽出效果变低，若过长则器件长度变长，因此该宽度W1优选处于40μm～70μm的范围。
《半导体装置的动作》
接着，参照图4来说明第一实施方式所涉及的半导体装置31的动作。
首先，二极管元件20被正向偏置，当p型的阳极区3的电位超过阳极区3与n-型的漂移层1的pn结的扩散电位(内部电位)时，从阳极区3向漂移层1注入作为少数载流子的空穴。其结果，在漂移层1中产生与被大注入的空穴载流子的浓度相应的电导调制，电子载流子(多数载流子)浓度增加，因此如众所周知的二极管的正向I-V曲线中可见的那样，呈现正向电阻急剧减小而正向电流急剧增大的正向特性。
接着，当二极管元件20被反向偏置时，经过残留于漂移层1的作为少数载流子的空穴与作为多数载流子的电子的复合以及该空穴向阳极(负极)侧的扫出过程，在漂移层1中耗尽层变宽。当耗尽层宽至极限时变为截止状态，达到该截止状态为止的过程被称为反向恢复。该反向恢复时的载流子扫出过程在宏观上被称为反向恢复电流，是尽管反向偏置但电流仍过渡性地流动的状态。关于该反向恢复电流而言，从正向向反向转变时的电流降低率越大，则峰值电流越大(也被称为硬触发(hard trigger))。
作为少数载流子的空穴在从作为反向偏置时的负极侧的阳极电极12被抽出(或被扫出)时集中于抽出区4的外侧曲面部4a。在未设置抽出区4的情况下，作为少数载流子的空穴集中于作为阳极区3的侧面的曲面部。这是因为，在该外侧曲面部4a，通过反向偏置而产生的电场的等电位线局部变密而电场容易变高，因此电流密度和电场强度这两者变高。特别是在从正向向反向转变时的电流降低率大的情况下变高。
另外，反向恢复时的电流集中于抽出区4的外侧曲面部4a的其它原因是，在施加正向偏置时，不仅在元件形成区21的下部，在包围元件形成区21的边缘终端区22的下部也存在很多作为少数载流子的空穴。在反向恢复时，该边缘终端区22的少数载流子被局部变高的电场吸引到抽出区4，由此电流集中于抽出区4的外侧曲面部4a。在边缘终端区22的下部也存在很多作为少数载流子的空穴的原因是，在施加正向偏置时从阳极电极12的引出部分12b的正下方的阳极区3也发生空穴的注入，该空穴流向边缘终端区22侧。
《半导体装置的效果》
接着，与以往的半导体装置进行对比来说明第一实施方式所涉及的半导体装置31的效果。
图5是表示第一实施方式所涉及的半导体装置31的器件构造中通过仿真而计算出的导通状态下的空穴电流密度分布的图((a)是与图3对应的位置处的截面分布图，(b)是将(a)的一部分放大后的截面分布图)。图6是表示相对于第一实施方式所涉及的半导体装置31的器件构造而言不具有肖特基电极的以往的半导体装置的器件构造中通过仿真而计算出的导通状态下的空穴电流密度分布的图((a)是与图3对应的位置处的截面分布图，(b)是将(a)的一部分放大后的截面分布图)。在图5和图6中，对与图3和图4对应的部分标注相同的标记。图中所示的数值是电流密度(A/cm2)。
将图5和图6的等电流密度线进行比较可知，具有肖特基电极8的器件构造(第一实施方式所涉及的半导体装置31)中流向边缘终端区22的电流密度更小。这是因为，参照图4来说明，与阳极区3进行欧姆连接的阳极电极12处于正向偏置，与此相对，肖特基电极8为被施加反向偏置的状态。因此，在阳极电极12的引出部分12b的正下方的阳极区3中，在施加正向偏置时不发生从肖特基电极8的正下方的阳极区3的空穴的注入，与不具有肖特基电极8的以往的器件构造相比，导通状态下的向边缘终端区22的载流子注入减少，即，与不具有肖特基电极8的以往的器件构造相比，流向边缘终端区22侧的空穴电流减小。
图7是表示第一实施方式所涉及的半导体装置31的器件构造中通过仿真而得到的恢复时的碰撞电离率分布的图((a)是与图3对应的位置处的截面分布图，(b)是将(a)的一部分放大后的截面分布图)。图8是表示相对于第一实施方式所涉及的半导体装置31的器件构造而言不具有肖特基电极的以往的半导体装置的器件构造中通过仿真而得到的恢复时的碰撞电离率分布的图((a)是与图3对应的位置处的截面分布图，(b)是将(a)的一部分放大后的截面分布图)。碰撞电离率是指将电子的饱和速度、电子浓度、电子的离子化系数之积与空穴的饱和速度、空穴浓度、空穴的离子化系数之积相加而得到的值，单位表示为[cm-3s-1]。在图7和图8中，也对与图3和图4对应的部分标注了同一标记。
将图7和图8的电流密度部分进行比较可知，与图4的抽出区4的外侧曲面部4a相当的部分的碰撞电离率分别为2×1019[cm-3s-1]、1×1021[cm-3s-1]左右，具有肖特基电极8的器件构造(第一实施方式所涉及的半导体装置)相比于不具有肖特基电极8的器件构造而言其值少两位数左右，能够减少碰撞电离。这是因为，导通状态下的向边缘终端区22的载流子注入量减少，因此在恢复时集中于抽出区4的外侧曲面部4a的载流子量也减少。另外，在反向恢复时，肖特基电极8发挥吸出空穴的作用，因此流向边缘终端区22侧的电流被肖特基电极8吸取，积存在元件形成区21侧的载流子如以往那样被阳极电极12吸取，因此与不具有肖特基电极8的以往构造相比缓和了电流集中。
图9是表示第一实施方式所涉及的半导体装置31的反向恢复时的波形的图。在图9中，波形A表示阳极电流，波形B表示阳极-阴极间电压。另外，波形A和波形B是将抽出区4的宽度设为“10μm”、“150μm”的情况下的波形，“10μm”的情况与“150μm”的情况下的两者的波形几乎重叠。
根据图9可知，即使将抽出区4的宽度从150μm缩小140μm而设为10μm，反向恢复时的波形A和波形B也几乎没有变化。
如以上所说明的那样，本发明的第一实施方式所涉及的半导体装置31具备肖特基电极8，该肖特基电极8在阳极区3与阳极电极12的引出部分12b之间与引出部分12b连接，且与阳极区3进行肖特基接合。因而，根据本发明的第一实施方式所涉及的半导体装置31，在正向偏置时，不发生从肖特基电极8正下方的阳极区3的空穴的注入，与不具有肖特基电极8的以往的器件构造相比，能够减小流向边缘终端区22侧的空穴电流。另外，在反向恢复时，肖特基电极8发挥吸取空穴的作用，因此流向边缘终端区22侧的电流被肖特基电极8吸取，积存在元件形成区21侧的载流子如以往那样被阳极电极12吸取，因此与不具备肖特基电极8的以往构造相比能够缓和电流集中。其结果，能够实现二极管元件20的反向恢复耐受量的提高。另外，即使将抽出区4的宽度缩小约140μm，反向恢复时的波形A和波形B也几乎没有变化，因此能够缩短从阳极电极12的欧姆连接部分12a的周缘部(接触孔11的周缘部)、换言之作为欧姆连接部分12a的端部的绝缘膜10的端部10a到抽出区4的外侧曲面部4a的端部的距离，从而能够缩小芯片尺寸。
另外，如上所述，本发明的第一实施方式所涉及的半导体装置31具备FLR区6j、6j+1、6j+2，该FLR区6j、6j+1、6j+2设置于漂移层1的上表面的包围阳极区3和抽出区4的位置，且与抽出区4相离。该FLR区6j、6j+1、6j+2能够缓和抽出区4的外侧曲面部4a处的电场集中。因而，根据本发明的第一实施方式所涉及的半导体装置31，通过将肖特基电极8与FLR区6j、6j+1、6j+2相组合，能够进一步实现二极管元件20的反向恢复耐受量的提高。
另外，如上所述，本发明的第一实施方式所涉及的半导体装置31具备抽出区4，该抽出区4设置于包围阳极区3的位置，与阳极区3接触，且构成为比阳极区3深。与以与阳极区3相同程度的深度构成的情况相比，该抽出区4的外侧曲面部4a的曲率变大，因此能够缓和外侧曲面部4a处的电场集中。因而，根据本发明的一个实施方式所涉及的半导体装置，通过将肖特基电极8与抽出区4相组合，能够进一步实现二极管元件20的反向恢复耐受量的提高。
另外，如上所述，本发明的第一实施方式所涉及的半导体装置31为使抽出区4的外侧曲面部4a与阳极电极12的欧姆连接部分12a的周缘部相离的相离构造。该相离构造能够缓和阳极电极12的欧姆连接部分12a的周缘部处的电流集中。因而，根据本发明的第一实施方式所涉及的半导体装置31，通过将肖特基电极8与相离构造相组合，能够进一步提高二极管元件20的反向恢复耐受量。
此外，在上述的第一实施方式中，说明了将抽出区4设置于包围阳极区3的位置且使抽出区4与该阳极区3接触的情况，但是未必一定要设置抽出区4。在该情况下，也能够起到基于肖特基电极8的效果。
另外，在上述的第一实施方式中，说明了利用Pt膜来形成肖特基电极8的情况，但是例如也可以利用与阳极区3进行肖特基接合的钛(Ti)膜与在该Ti膜上设置的氮化钛(TiN)膜的复合膜来形成肖特基电极8。
另外，在上述的第一实施方式中，说明了肖特基电极8以包围阳极电极12的欧姆连接部分12a的方式与阳极区3连续地进行欧姆接合的情况。然而，肖特基电极8也可以以散布在包围阳极电极12的欧姆连接部分12a的多个位置的方式与阳极区3周期性地接合。
(第二实施方式)
本发明的第二实施方式所涉及的半导体装置32的结构与上述的第一实施方式所涉及的半导体装置31的结构大致相同，但是肖特基电极的配置不同。
如图12所示，本发明的第二实施方式所涉及的半导体装置32具备：漂移层1；p型的阳极区3，其选择性地设置于漂移层1的上部；以及绝缘膜10，其设置于漂移层1之上。另外，第二实施方式所涉及的半导体装置32具备阳极电极12，该阳极电极12具有欧姆连接部分12a和引出部分12b，该欧姆连接部分12a穿过贯通绝缘膜10的接触孔11来与阳极区3进行欧姆连接，该引出部分12b从该欧姆连接部分12a引出到欧姆连接部分12a的周围。
另外，如图12所示，第二实施方式所涉及的半导体装置32具备与阳极区3的周边部分进行肖特基接合的肖特基电极8A。另外，第二实施方式所涉及的半导体装置32具备p+型的抽出区4，该抽出区4设置于包围阳极区3的位置，与阳极区3接触，且构成为比阳极区3深。
另外，第二实施方式所涉及的半导体装置32具备：n+型的阴极区15，其在漂移层1的背面侧的下部以遍及元件形成区21和边缘终端区22的方式设置；以及阴极电极16，其在漂移层1的背面以遍及元件形成区21和边缘终端区22的方式设置。另外，第二实施方式所涉及的半导体装置32具备构成于元件形成区21的二极管元件20以及设置于边缘终端区22的3条FLR区6j、6j+1、6j+2。
如图12所示，肖特基电极8A与上述的第一实施方式所涉及的肖特基电极8同样地，以与阳极电极12的引出部分12b连接的方式配置于阳极区3与阳极电极12的引出部分12b之间。另外，肖特基电极8A与阳极电极12的引出部分12b电连接且金属性连接。另外，肖特基电极8A由以包围阳极电极12的欧姆连接部分12a的方式呈环状地延伸的环形平面图案构成。另外，肖特基电极8A例如由Pt膜形成。
虽未详细图示，但肖特基电极8A与上述的第一实施方式所涉及的肖特基电极8同样地，例如以包围阳极电极12的欧姆连接部分12a的方式连续地在阳极区3上延伸，与阳极区3连续地进行欧姆接合。
如图3所示，在上述第一实施方式所涉及的半导体装置31中，成为如下结构：肖特基电极8配置于与接触孔11相离的、贯通绝缘膜10的贯通孔11a的内部。与此相对，在第二实施方式所涉及的半导体装置32中，如图10至图12所示，成为如下结构：肖特基电极8A以与绝缘膜10的端部10a接触的方式配置于接触孔11的内部的周缘部。
在这样构成的第二实施方式所涉及的半导体装置32中，也具备与阳极区3的周边部分进行肖特基接合的肖特基电极8A，因此与上述的第一实施方式所涉及的半导体装置31同样地，能够实现二极管元件20的反向恢复耐受量的提高。
另外，肖特基电极8A配置于接触孔11的内部的周缘部，因此能够减少在正向偏置时从阳极区3流向边缘侧的载流子。因此，能够抑制在反向恢复时向活性部和肖特基电极8A集中的电流。
此外，在上述的第二实施方式中也是，未必一定要设置抽出区4。在该情况下，也能够起到基于肖特基电极8A的效果。
另外，在上述的第二实施方式中也是，例如也可以利用与阳极区3进行肖特基接合的Ti膜与在该Ti膜上设置的TiN膜的复合膜来形成肖特基电极8A。
另外，在上述的第二实施方式中也是，肖特基电极8A也可以以散布在包围阳极电极12的欧姆连接部分12a的多个位置的方式与阳极区3周期性地接合。
(第三实施方式)
本发明的第三实施方式所涉及的半导体装置33的结构与第二实施方式所涉及的半导体装置32的结构大致相同，但是与肖特基电极进行肖特基接合的半导体区不同。
如图13所示，本发明的第三实施方式所涉及的半导体装置33具备：漂移层1；p型的阳极区3A，其选择性地设置于漂移层1的上表面侧的上部；以及绝缘膜10，其设置于漂移层1之上。
另外，如图13所示，第三实施方式所涉及的半导体装置33具备阳极电极12，该阳极电极12具有欧姆连接部分12a和引出部分12b，该欧姆连接部分12a穿过贯通绝缘膜10的接触孔11来与阳极区3A进行欧姆连接，该引出部分12b从该欧姆连接部分12a引出到欧姆连接部分12a的周围。
另外，如图13所示，第三实施方式所涉及的半导体装置33具备与阳极区3A的周边部分进行肖特基接合的肖特基电极8B。另外，第三实施方式所涉及的半导体装置33具备p+型的抽出区40，该抽出区40设置于包围阳极区3A的位置，与阳极区3A相离，且构成为比阳极区3A深。
另外，如图13所示，第三实施方式所涉及的半导体装置33具备：n+型的阴极区15，其在漂移层1的背面侧的下部以遍及元件形成区21和边缘终端区22的方式设置；以及阴极电极16，其在漂移层1的背面以遍及元件形成区21和边缘终端区22的方式设置。另外，第三实施方式所涉及的半导体装置33具备构成于元件形成区21的二极管元件20A以及设置于边缘终端区22的3条FLR区6j、6j+1、6j+2。二极管元件20A主要具有上述的漂移层1、阳极区3A以及阴极区15。
阳极区3A与上述的第一实施方式和第二实施方式所涉及的阳极区3同样地由方形的平面图案构成。另外，阳极区3A与上述的第一实施方式和第二实施方式所涉及的阳极区3不同，以与接触孔11的周缘部(绝缘膜10的边缘10a)相离的方式配置于接触孔11的内部。
肖特基电极8B以与阳极电极12的引出部分12b连接的方式配置于阳极区3A、漂移层1以及抽出区40各自与阳极电极12的引出部分12b之间。另外，肖特基电极8B与阳极电极12的引出部分12b电连接且金属性连接。另外，肖特基电极8B由以包围阳极电极12的欧姆连接部分12a的方式呈环状地延伸的环形平面图案构成。另外，肖特基电极8B以与绝缘膜10的端部10a接触的方式设置于接触孔11的内部的周缘部。另外，肖特基电极8B例如以包围阳极电极12的欧姆连接部分12a的方式连续地在阳极区3A上、漂移层1上以及抽出区40上延伸，与阳极区3A、漂移层1以及抽出区40分别连续地进行欧姆接合。另外，肖特基电极8B例如由Pt膜形成。
抽出区40与上述的第一实施方式和第二实施方式所涉及的抽出区4同样地构成。即，抽出区40由以包围阳极区3A的方式呈环状地延伸的环形平面图案构成。另外，抽出区40的表面浓度比阳极区3A的表面浓度高。另外，与以与阳极区3A相同程度的深度构成的情况相比，抽出区40的外侧曲面部40a的曲率变大。
在上述的第二实施方式所涉及的半导体装置32中，如图12所示，阳极区3为从阳极电极12的欧姆连接部分12a的正下方一直设置到引出部分12b的正下方的结构。即，阳极区3以遍及接触孔11的内外的方式设置。与此相对，在第三实施方式所涉及的半导体装置33中，如图13所示，阳极区3A为以与接触孔11的周缘部(绝缘膜10的端部10a)相离的方式设置于接触孔11的内部的结构。
另外，在上述的第二实施方式所涉及的半导体装置32中，如图12所示，抽出区4为设置于包围阳极区3的位置且与阳极区3接触的结构。与此相对，在第三实施方式所涉及的半导体装置33中，如图13所示，抽出区40为设置于包围阳极区3A的位置且与阳极区3A相离的结构。
另外，在上述的第二实施方式所涉及的半导体装置32中，如图12所示，肖特基电极8A为仅与阳极区3进行肖特基接合的结构。与此相对，在第三实施方式所涉及的半导体装置33中，如图13所示，肖特基电极8B为与阳极区3A、漂移层1以及抽出区40分别进行肖特基接合的结构。
在这样构成的第三实施方式所涉及的半导体装置33中，也具备与阳极区3A的周边部进行肖特基接合的肖特基电极8B，因此与上述的第一实施方式所涉及的半导体装置31同样地，能够实现二极管元件20A的反向恢复耐受量的提高。
另外，肖特基电极8B为与阳极区3A、漂移层1以及抽出区40分别进行肖特基接合的结构，因此能够从漂移层1有效地抽出载流子。
此外，在上述的第三实施方式中也是，未必一定要设置抽出区40。在该情况下，也能够起到基于肖特基电极8B的效果。
另外，在上述的第三实施方式中也是，例如也可以利用与阳极区3A进行肖特基接合的Ti膜与在该Ti膜上设置的TiN膜的复合膜来形成肖特基电极8B。
另外，在上述的第三实施方式中也是，肖特基电极8B也可以以散布在包围阳极电极12的欧姆连接部分12a的多个位置的方式与阳极区3A、漂移层1以及抽出区40分别周期性地接合。
(第四实施方式)
本发明的第四实施方式所涉及的半导体装置34的结构与第三实施方式所涉及的半导体装置33的结构大致相同，但是与肖特基电极进行肖特基接合的半导体区不同。
如图14所示，本发明的第四实施方式所涉及的半导体装置34具备：漂移层1；p型的阳极区3A，其选择性地设置于漂移层1的上表面侧的上部；以及绝缘膜10，其设置于漂移层1之上。
另外，如图14所示，第四实施方式所涉及的半导体装置34具备阳极电极12，该阳极电极12具有欧姆连接部分12a和引出部分12b，该欧姆连接部分12a穿过贯通绝缘膜10的接触孔11来与阳极区3A进行欧姆连接，该引出部分12b从该欧姆连接部分12a引出到欧姆连接部分12a的周围。
另外，如图14所示，第四实施方式所涉及的半导体装置34具备p+型的抽出区41，该抽出区41设置于包围阳极区3A的位置，与阳极区3A接触，且构成为比阳极区3A深。另外，第四实施方式所涉及的半导体装置34具备与抽出区41进行肖特基接合的肖特基电极8C。
另外，如图14所示，第四实施方式所涉及的半导体装置33具备：n+型的阴极区15，其在漂移层1的背面侧的下部以遍及元件形成区21和边缘终端区22的方式设置；以及阴极电极16，其在漂移层1的背面以遍及元件形成区21和边缘终端区22的方式设置。另外，第四实施方式所涉及的半导体装置34具备构成于元件形成区21的二极管元件20A以及设置于边缘终端区22的3条FLR区6j、6j+1、6j+2。
肖特基电极8C以与阳极电极12的引出部分12b连接的方式配置于抽出区41与阳极电极12的引出部分12b之间。另外，肖特基电极8C与阳极电极12的引出部分12b电连接且金属性连接。另外，肖特基电极8C由以包围阳极电极12的欧姆连接部分12a的方式呈环状地延伸的环形平面图案构成。另外，肖特基电极8C设置于接触孔11的内部的周缘部，且与绝缘膜10的端部10a接触。另外，肖特基电极8C例如以包围阳极电极12的欧姆连接部分12a的方式连续地在抽出区41上延伸，与抽出区41连续地进行欧姆接合。肖特基电极8C例如由Pt膜形成。
抽出区41由以包围阳极区3A的方式呈环状地延伸的环形平面图案构成。另外，抽出区41的表面浓度比阳极区3A的表面浓度高。另外，与以与阳极区3A相同程度的深度构成的情况相比，抽出区41的外侧曲面部41a的曲率变大。
这样构成的第四实施方式所涉及的半导体装置34具备：抽出区41，其设置于包围阳极区3A的位置，与阳极区3A接触，且构成为比阳极区3A深；以及肖特基电极8C，其与该抽出区41进行肖特基接合，因此，与上述的第一实施方式所涉及的半导体装置31同样地，能够实现二极管元件20A的反向恢复耐受量的提高。
此外，在上述的第四实施方式中也是，例如也可以利用与抽出区41进行肖特基接合的Ti膜与在该Ti膜上设置的TiN膜的复合膜来形成肖特基电极8C。
另外，在上述的第四实施方式中也是，肖特基电极8C也可以以散布在包围阳极电极12的欧姆连接部分12a的多个位置的方式与抽出区41周期性地接合。
以上，基于上述的实施方式具体地说明了本发明，但是本发明并不限定于上述的实施方式，能够在不脱离其宗旨的范围内进行各种变更，这是理所当然的。
例如，在上述的第一至第四实施方式中，在元件形成区21中设置有1个阳极区3、3A，但是也可以将多个阳极区3、3A以散布在元件形成区21中的方式设置。
如以上那样，本发明所涉及的半导体装置能够实现二极管元件的反向恢复耐受量的提高，在具有电力用二极管元件的电力器件、电力IC等半导体装置中有用。

Claims (14)

1.一种半导体装置，其特征在于，具备：
第一导电型的漂移层；
第二导电型的阳极区，其设置于所述漂移层的上部；
绝缘膜，其设置于所述漂移层之上；
阳极电极，其具有穿过贯通所述绝缘膜的接触孔来与所述阳极区进行欧姆连接的欧姆连接部分；以及
肖特基电极，其与所述阳极区的周边部分进行肖特基接合。
2.根据权利要求1所述的半导体装置，其特征在于，
所述阳极电极还具有从所述欧姆连接部分引出到所述欧姆连接部分的周围的引出部分，
所述肖特基电极与所述引出部分连接。
3.根据权利要求2所述的半导体装置，其特征在于，
所述肖特基电极配置于与所述接触孔相离的、贯通所述绝缘膜的贯通孔的内部。
4.根据权利要求2所述的半导体装置，其特征在于，
所述肖特基电极配置于所述接触孔的内部。
5.根据权利要求3或4所述的半导体装置，其特征在于，
还具备抽出区，该抽出区设置于包围所述阳极区的位置，与所述阳极区接触，且构成为比所述阳极区深。
6.根据权利要求5所述的半导体装置，其特征在于，
所述抽出区配置于所述引出部分的正下方，且与所述肖特基电极相离。
7.根据权利要求4所述的半导体装置，其特征在于，
还具备第二导电型的抽出区，该第二导电型的抽出区设置于包围所述阳极区的位置，与所述阳极区相离，且构成为比所述阳极区深，
所述肖特基电极与所述漂移层及所述抽出区进行肖特基接合。
8.根据权利要求3或4所述的半导体装置，其特征在于，
还具备设置于所述漂移层的下部的第一导电型的阴极区。
9.根据权利要求3或4所述的半导体装置，其特征在于，
所述肖特基电极的势垒高度高于所述阳极电极的势垒高度。
10.根据权利要求5所述的半导体装置，其特征在于，
在所述漂移层的上部还具备第二导电型的场限环区，该第二导电型的场限环区设置于包围所述抽出区的位置，且与所述抽出区相离。
11.根据权利要求7所述的半导体装置，其特征在于，
在所述漂移层的上部还具备第二导电型的场限环区，该第二导电型的场限环区配置于包围所述抽出区的位置，且与所述抽出区相离。
12.一种半导体装置，其特征在于，具备：
第一导电型的漂移层；
第二导电型的阳极区，其设置于所述漂移层的上部；
绝缘膜，其设置于所述漂移层之上；
阳极电极，其具有穿过贯通所述绝缘膜的接触孔来与所述阳极区进行欧姆连接的欧姆连接部分；
第二导电型的抽出区，其设置于包围所述阳极区的位置，与所述阳极区接触，且构成为比所述阳极区深；以及
肖特基电极，其与所述抽出区进行肖特基接合。
13.根据权利要求12所述的半导体装置，其特征在于，
所述阳极电极还具有从所述欧姆连接部分引出到所述欧姆连接部分的周围的引出部分，
所述肖特基电极与所述引出部分连接。
14.根据权利要求13所述的半导体装置，其特征在于，
所述肖特基电极配置于所述接触孔的内部。
CN201610394268.7A 2015-07-16 2016-06-06 半导体装置 Active CN106356409B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-141832 2015-07-16
JP2015141832A JP6550995B2 (ja) 2015-07-16 2015-07-16 半導体装置

Publications (2)

Publication Number Publication Date
CN106356409A true CN106356409A (zh) 2017-01-25
CN106356409B CN106356409B (zh) 2021-01-12

Family

ID=57775234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610394268.7A Active CN106356409B (zh) 2015-07-16 2016-06-06 半导体装置

Country Status (3)

Country Link
US (1) US10229970B2 (zh)
JP (1) JP6550995B2 (zh)
CN (1) CN106356409B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110337725B (zh) * 2017-02-24 2022-08-05 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
WO2022190567A1 (ja) * 2021-03-12 2022-09-15 京セラ株式会社 半導体素子及び半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015445A1 (en) * 1999-12-13 2001-08-23 Michio Nemoto Semiconductor device
US20020109200A1 (en) * 1999-08-06 2002-08-15 Wolfgang Bartsch Semiconductor product with a Schottky contact
US20120193749A1 (en) * 2008-07-22 2012-08-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device
CN103311315A (zh) * 2013-05-15 2013-09-18 电子科技大学 具有肖特基接触终端的快恢复二极管
CN104425565A (zh) * 2013-09-11 2015-03-18 株式会社东芝 半导体装置及其制造方法
CN104617094A (zh) * 2015-01-08 2015-05-13 电子科技大学 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3737524B2 (ja) 1994-02-10 2006-01-18 新電元工業株式会社 整流用半導体装置
US5969400A (en) 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
JP3447884B2 (ja) 1995-03-15 2003-09-16 株式会社東芝 高耐圧半導体素子
JP4653273B2 (ja) 1999-11-05 2011-03-16 富士電機システムズ株式会社 半導体装置、および、その製造方法
JP4610207B2 (ja) * 2004-02-24 2011-01-12 三洋電機株式会社 半導体装置およびその製造方法
JP4189415B2 (ja) * 2006-06-30 2008-12-03 株式会社東芝 半導体装置
JP4483918B2 (ja) * 2007-09-18 2010-06-16 株式会社デンソー 半導体装置
JP2009088345A (ja) * 2007-10-01 2009-04-23 Toshiba Corp 半導体装置
US8426913B2 (en) * 2008-06-23 2013-04-23 Force Mos Technology Co., Ltd. Integrated trench MOSFET with trench Schottky rectifier
US7842974B2 (en) * 2009-02-18 2010-11-30 Alpha & Omega Semiconductor, Inc. Gallium nitride heterojunction schottky diode
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
JP5182766B2 (ja) * 2009-12-16 2013-04-17 三菱電機株式会社 高耐圧半導体装置
JP5531620B2 (ja) * 2010-01-05 2014-06-25 富士電機株式会社 半導体装置
US8614482B2 (en) * 2011-12-30 2013-12-24 Force Mos Technology Co., Ltd. Semiconductor power device having improved termination structure for mask saving
JP5938242B2 (ja) * 2012-03-16 2016-06-22 株式会社豊田中央研究所 ダイオード
JP6107156B2 (ja) 2012-05-21 2017-04-05 富士電機株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020109200A1 (en) * 1999-08-06 2002-08-15 Wolfgang Bartsch Semiconductor product with a Schottky contact
US20010015445A1 (en) * 1999-12-13 2001-08-23 Michio Nemoto Semiconductor device
US20120193749A1 (en) * 2008-07-22 2012-08-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device
CN103311315A (zh) * 2013-05-15 2013-09-18 电子科技大学 具有肖特基接触终端的快恢复二极管
CN104425565A (zh) * 2013-09-11 2015-03-18 株式会社东芝 半导体装置及其制造方法
CN104617094A (zh) * 2015-01-08 2015-05-13 电子科技大学 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法

Also Published As

Publication number Publication date
US10229970B2 (en) 2019-03-12
JP6550995B2 (ja) 2019-07-31
JP2017027977A (ja) 2017-02-02
CN106356409B (zh) 2021-01-12
US20170018659A1 (en) 2017-01-19

Similar Documents

Publication Publication Date Title
JP6732715B2 (ja) ストライプ状トレンチゲート構造とゲートコネクタ構造とを有する半導体装置
CN105047712B (zh) 纵向型半导体装置及其制造方法
CN104395993B (zh) 半导体装置
US9252211B2 (en) Semiconductor device and manufacturing method thereof
CN105185821B (zh) 在边缘区域具有场电介质的半导体器件
US9799648B2 (en) Semiconductor device
CN106256024B (zh) 碳化硅半导体装置
CN108735736A (zh) 半导体装置及其制造方法
CN106784008A (zh) 一种集成肖特基二极管的SiC MOSFET器件
CN107534061A (zh) 半导体器件
CN107195678B (zh) 一种载流子存储增强的超结igbt
CN109755293A (zh) 半导体装置
JP6650431B2 (ja) 半導体装置およびその製造方法
JP2013021240A (ja) ダイオードおよび半導体装置
CN105428406A (zh) 半导体装置
US20210159315A1 (en) Semiconductor device and method of manufacturing the same
EP3007231A1 (en) Semiconductor device
CN106489210B (zh) 半导体装置
CN109216444A (zh) 半导体装置
TW201810386A (zh) 半導體裝置
US10083956B2 (en) Semiconductor device
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
CN106356409A (zh) 半导体装置
JP7172216B2 (ja) 半導体装置および半導体回路装置
JP7342408B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant