CN106489210B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106489210B
CN106489210B CN201680001961.1A CN201680001961A CN106489210B CN 106489210 B CN106489210 B CN 106489210B CN 201680001961 A CN201680001961 A CN 201680001961A CN 106489210 B CN106489210 B CN 106489210B
Authority
CN
China
Prior art keywords
extraction area
semiconductor device
area
insulating film
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680001961.1A
Other languages
English (en)
Other versions
CN106489210A (zh
Inventor
掛布光泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN106489210A publication Critical patent/CN106489210A/zh
Application granted granted Critical
Publication of CN106489210B publication Critical patent/CN106489210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

进一步实现二极管元件的反向恢复耐量的提高。具备：第一导电型的漂移层(1)；第二导电型的阳极区(3)，其设置于漂移层(1)的上部；第二导电型的抽出区(4)，其设置于包围阳极区(3)的位置，且与阳极区(3)接触；以及第二导电型的场限环区(6j)，其设置于漂移层(1)的上部的包围抽出区(4)的位置，且与抽出区(4)相离，其中，抽出区(4)构成为比阳极区(3)和场限环区(6j)深。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，特别涉及一种有效应用于具有二极管元件的半导体装置的技术。
背景技术
在与IGBT、MOSFET等开关元件反并联连接来使用的电力用二极管元件中，如果恢复时的从正向状态向反向状态转变时的电流的随时间的变化量(di/dt)过大，则视使用条件而有可能导致击穿。因此，一般来说，在电力用二极管元件中要求达到击穿时的di/dt的值大、即反向恢复时的击穿耐量(以下称为“反向恢复耐量”)大。
专利文献1中公开了以下技术：在阳极区的外侧设置抽出区，该抽出区与阳极区接触，且深度比阳极区的深度深，由此，使该抽出区的外侧曲率部(外侧曲面部)处的电场集中缓和来提高反向恢复耐量。
然而，与所要求的反向恢复耐量有关的反向恢复di/dt有逐年增大的倾向。担心随之产生阳极电极与阳极区连接的连接部分的外周端处的电流集中击穿、抽出区的外侧曲率部处的电场集中击穿。因此，需要实现反向恢复耐量的进一步提高。
专利文献1：日本特开2014-3271号公报
发明内容
发明要解决的问题
本发明的目的在于提供一种能够进一步实现二极管元件的反向恢复耐量的提高的技术。
用于解决问题的方案
为了达到上述目的，宗旨在于，本发明的一个方式所涉及的半导体装置具备：第一导电型的漂移层；第二导电型的阳极区，其设置于漂移层的上部；以及第二导电型的抽出区，其设置于包围阳极区的位置，且与阳极区接触。在漂移层的上部设置有第二导电型的场限环区，该第二导电型的场限环区设置于包围抽出区的位置，且与抽出区相离。而且，抽出区构成为比阳极区和场限环区深。
发明的效果
根据本发明，能够进一步实现二极管元件的反向恢复耐量的提高。
附图说明
图1是本发明的一个实施方式所涉及的半导体装置的芯片布局图。
图2是省略了图1所示的阳极电极的图示的状态的芯片布局图。
图3是表示沿着图1的II-II线的截面构造的主要部分截面图。
图4是将图3的一部分放大后的主要部分截面图。
图5是表示本发明的一个实施方式所涉及的半导体装置中抽出区的深度与(电流×电压)的最大值的关系的特性图。
图6是本发明的一个实施方式所涉及的半导体装置中从抽出区的外侧曲面部到阳极电极的连接部分的外周端的距离与(电流×电压)的最大值的关系的特性图。
图7是表示本发明的一个实施方式所涉及的半导体装置中的空穴电流密度的特性图。
图8是将图2的一部分放大后的主要部分俯视图。
图9是表示本发明的其它实施方式所涉及的半导体装置的截面构造的主要部分截面图。
图10是以往的半导体装置的主要部分截面图。
具体实施方式
下面，参照附图来详细说明本发明的一个实施方式所涉及的半导体装置。在本说明书和附图中，在标记有n或p的层、区中，分别表示电子或空穴为该层、区的多数载流子。另外，附于n或p的+和-分别表示是相比于未附记+和-的半导体区而言掺杂浓度相对高或相对低的半导体区。
此外，在下面的一个实施方式的说明和附图中，对相同的结构标注同一标记，省略重复的说明。另外，为了易于观察或易于理解，一个实施方式中说明的附图没有按照准确的比例尺、尺寸比描绘。只要不超过本发明的宗旨，本发明就不限定于下面说明的一个实施方式的记载。另外，在下面的说明中，使用了“上”“下”“上层”“下层”“上表面”“下表面”等用语，但是“上”“下”等的定义单纯是便于说明的选择上的问题，在技术上并没有意义。也可以在相差90°或180°的方向上定义“上”“下”。按照该“上”“下”的定义，在图1和图3中，为了易于观察附图，省略了比阳极电极靠上层的结构的图示。
<一个实施方式所涉及的半导体装置的构造>
如图3所示，本发明的一个实施方式所涉及的半导体装置由例如包括单晶硅的半导体衬底来构成第一导电型(n-型)的漂移层1。
根据图1和图2所示的俯视图可知，漂移层1具备：元件形成区21，其位于中央部；以及边缘终端区(周边区)22，其被设置成包围该元件形成区21。元件形成区21中构成有二极管元件20。边缘终端区22中例如设置有作为浮动区的3条第二导电型(p型)的场限环(FLR：Field Limiting Ring)区6j、6j+1、6j+2，但是不限定于图3所示的构造。FLR区6j、6j+1、6j+2以三重排列的方式相互分离地设置。
如图3所示，二极管元件20具备漂移层1和第二导电型(p型)的阳极区3，该第二导电型(p型)的阳极区3选择性地设置于漂移层1的一个主面(以下定义为“上表面”。)侧的上部。在漂移层1的上部设置有第二导电型(p+型)的抽出区4，该第二导电型(p+型)的抽出区4设置于包围阳极区3的位置，且与阳极区3接触。如图2所示，抽出区4由以包围阳极区3的方式呈环状地延伸的环状平面图案构成。另外，如图3所示，二极管元件20具备第一导电型(n+型)的阴极区15，该阴极区15在漂移层1的另一个主面(以下定义为“背面”。)以遍及元件形成区21和边缘终端区22的方式设置。
如图1至图3所示，3条FLR区6j、6j+1、6j+2分别依次设置于漂移层1的上表面的包围二极管元件20的抽出区4的位置，且与抽出区4相离。3条FLR区6j、6j+1、6j+2分别由以包围阳极区3和抽出区4的方式呈环状地延伸的环状平面图案构成。
如图3和图4所示，抽出区4构成为比阳极区3和3条FLR区6j、6j+1、6j+2深。如图4所示，抽出区4的深度db例如为20μm左右，阳极区3的深度da例如为5μm左右，FLR区6j、6j+1、6j+2各自的深度dj例如为9μm左右。作为FLR区6j、6j+1、6j+2各自的深度dj，例如优选3μm以上且比10μm浅。
如图3所示，一个实施方式所涉及的半导体装置具备：绝缘膜10，其设置于漂移层1的上表面；以及阳极电极12，其经由贯通绝缘膜10的接触孔11来与阳极区3连接。在漂移层1的背面以遍及元件形成区21和边缘终端区22的方式设置有阴极电极16。阴极电极16与阴极区15以形成低的欧姆接触电阻的方式电连接且金属性连接。
如图3所示，阳极电极12具有欧姆连接部分12a和引出部分12b，该欧姆连接部分12a与阳极区3进行欧姆连接，该引出部分12b从该欧姆连接部分12a被引出到绝缘膜10上。抽出区4设置于阳极电极12的引出部分12b的正下方。并且，抽出区4以跨越阳极电极12的与阳极区3欧姆连接的欧姆连接部分12a以及绝缘膜10上的引出部分12b的正下方的方式设置。并且，抽出区4与阳极电极12的欧姆连接部分12a以形成低的欧姆接触电阻的方式电连接且金属性连接。
如图4所示，将从作为抽出区4的侧面的外侧曲面部4a的漂移层1的上表面侧的端部到阳极电极12的欧姆连接部分12a的外周端的距离设为A。换言之，将从作为欧姆连接部分12a的端部的绝缘膜10的端部10a(接触孔11的周缘)到抽出区4的外侧曲面部4a的端部的距离设为A。并且，将从欧姆连接部分12a的外周端(绝缘膜10的端部10a)到抽出区4的内侧曲面部4b的端部的距离设为B。此时，抽出区4为：
B>A……(1)
的结构。
在该一个实施方式所涉及的半导体装置中，虽未详细地进行图示，但是为：
B≥A×3……(2)
的结构。
另外，在一个实施方式所涉及的半导体装置中，为以下构造：使抽出区4的外侧曲面部4a以位于欧姆连接部分12a的外周端(绝缘膜10的端部10a)的外侧的方式与欧姆连接部分12a的外周端相离。并且，为以下构造：使抽出区4的内侧曲面部4b以位于欧姆连接部分12a的外周端(绝缘膜10的端部10a)的内侧的方式与欧姆连接部分12a的外周端相离。
阳极区3的表面浓度比FLR区6j、6j+1、6j+2的表面浓度高。另外，FLR区6j、6j+1、6j+2的表面浓度比抽出区4的表面浓度高。阳极区3的表面浓度比抽出区4的表面浓度高。阳极区3的表面浓度例如为1×1017～3×1018/cm3左右。FLR区6j、6j+1、6j+2的表面浓度例如为3×1016～1×1018/cm3左右。抽出区4的表面浓度例如为1×1016～3×1017/cm3左右。
关于阳极区3、抽出区4以及FLR区6j、6j+1、6j+2，在该一个实施方式所涉及的半导体装置的制造中，分别通过不同工序在漂移层1的上表面以例如硼离子(11B+)等呈p型的掺杂离子进行离子注入。之后，统一地实施或分别通过不同工序来实施使分别通过不同工序进行离子注入后的掺杂离子活性化的热处理，由此形成阳极区3、抽出区4以及FLR区6j、6j+1、6j+2的各区。
例如在剂量为7×1013/cm2～1×1014/cm2左右、加速能量为100keV左右的条件下进行用于形成阳极区3的硼离子的注入。例如在剂量为1×1015/cm2～5×1015/cm2左右、加速能量为100keV左右的条件下进行用于形成抽出区4的硼离子的注入。例如在剂量为1×1015/cm2～3×1015/cm2左右、加速能量为45keV左右的条件下进行用于形成FLR区6j、6j+1、6j+2的各区的硼离子的注入。
作为上述的各工序的顺序，也可以如以下那样。例如，设有如下的抽出区形成工序：在抽出区4的形成区进行离子注入和利用热处理的扩散。在抽出区形成工序之后，设有如下FLR区形成工序：在FLR区6j、6j+1、6j+2的形成区进行离子注入和利用热处理的扩散。在FLR区形成工序之后，设有如下的阳极区形成工序：在阳极区3的形成区进行离子注入和利用热处理的扩散。通过先进行抽出区形成工序，能够使抽出区4的扩散深度比阳极区3和FLR区6j、6j+1、6j+2的扩散深度深。
如图3所示，场限环电极(FLR电极)13j、13j+1、13j+2分别经由贯通绝缘膜10的场限环接触孔(FLR接触孔)11j、11j+1、11j+2来与FLR区6j、6j+1、6j+2的各区独立地连接。FLR区6j、6j+1、6j+2与FLR电极13j、13j+1、13j+2以形成低的欧姆接触电阻的方式电连接且金属性连接。如图1和图2所示，该FLR电极13j、13j+1、13j+2和FLR接触孔11j、11j+1、11j+2由以包围阳极区3和阳极电极12的方式呈环状地延伸的环状平面图案构成。
绝缘膜10例如由氧化硅膜形成。阳极电极12和FLR电极13j、13j+1、13j+2例如由铝(Al)膜或者铝-硅(Al-Si)、铝-铜(Al-Cu)、铝-铜-硅(Al-Cu-Si)等铝合金膜形成。阴极电极16例如由金(Au)膜形成。
如图2和图3所示，在漂移层1的上表面设置有第二导电型(p型)的阱区7，该第二导电型(p型)的阱区7设置于包围FLR区6j、6j+1、6j+2的位置，且与FLR区6j、6j+1、6j+2相离。该阱区7处连接有以包围FLR区6j、6j+1、6j+2的方式呈环状地延伸的环状平面图案的阱电极14。阱区7与阱电极14以形成低的欧姆接触电阻的方式电连接且金属性连接。
<一个实施方式所涉及的半导体装置的动作>
接着，参照图4和表示以往的半导体装置的图10来说明一个实施方式所涉及的半导体装置的动作。
首先，参照表示以往的半导体装置的图10。二极管元件被正向偏置，当p型的阳极区103的电位超过阳极区103与n-型的漂移层101的pn结的扩散电位(内部电位)时，从阳极区103向漂移层101注入作为少数载流子的空穴。其结果，在漂移层101中产生与被大注入的空穴载流子的浓度相应的电导调制，电子载流子(多数载流子)浓度增加。因此，如众所周知的二极管的正向I-V曲线中可见的那样，呈现正向电阻急剧减小而正向电流急剧增加的正向特性。
接着，当二极管元件被反向偏置时，经过残留于漂移层101的作为少数载流子的空穴与作为多数载流子的电子的复合以及该空穴向阳极(负极)侧的扫出过程，在漂移层101中耗尽层变宽。当耗尽层宽至极限时变为截止状态。达到该截止状态为止的过程被称为反向恢复。该反向恢复时的载流子扫出过程在宏观上被称为反向恢复电流，是尽管反向偏置但电流仍瞬变流动的状态。关于该反向恢复电流而言，从正向向反向转变时的电流降低率越大，则峰值电流值越大(也称为硬恢复(hard recovery))。
作为少数载流子的空穴在从作为反向偏置时的负极侧的阳极电极112被抽出(或被扫出)时集中于抽出区104的外侧曲面部104a。其理由是，在该外侧曲面部104a，通过反向偏置而产生的电场的等电位线局部变密而电场容易变高，因此电流密度和电场强度这两者变高。特别是在从正向向反向转变时的电流降低率大的情况下变高。
在二极管元件中，如果恢复时的从正向状态向反向状态转变时的电流的di/dt过大，则视使用条件而有可能导致击穿。因此，一般来说，要求达到击穿时的di/dt的值大、即反向恢复耐量大。
然而，与所要求的反向恢复耐量有关的反向恢复di/dt有逐年增大的倾向。担心随之产生阳极电极112与阳极区103连接的欧姆连接部分112a的外周端处的电流集中击穿、抽出区104的外侧曲面部104a处的电场集中击穿。因此，需要实现反向恢复耐量的进一步提高。
如上所述，图4所示的本发明的一个实施方式所涉及的半导体装置在漂移层1的主面具备FLR区6j、6j+1、6j+2，该FLR区6j、6j+1、6j+2设置于包围阳极区3和抽出区4的位置，且与抽出区4相离。因而，根据本发明的一个实施方式所涉及的半导体装置，能够通过FLR区6j、6j+1、6j+2来缓和抽出区4的外侧曲面部4a处的电场集中，因此能够提高二极管元件20的反向恢复耐量。
另外，如上所述，一个实施方式所涉及的半导体装置的抽出区4构成为比阳极区3和FLR区6j、6j+1、6j+2深。因而，根据一个实施方式所涉及的半导体装置，与将抽出区4构成为与FLR区6j、6j+1、6j+2相同程度的深度(例如9μm)的情况相比，抽出区4的外侧曲面部4a处的曲率变大。因而，能够进一步缓和抽出区4的外侧曲面部4a处的电场集中。其结果，能够进一步提高二极管元件20的反向恢复耐量。
另外，如上所述，一个实施方式所涉及的半导体装置为以下构造：使抽出区4的外侧曲面部4a与阳极电极12的欧姆连接部分12a的外周端相离。因而，根据一个实施方式所涉及的半导体装置，能够缓和阳极电极12的欧姆连接部分12a的外周端处的电流集中。因而，能够进一步提高二极管元件20的反向恢复耐量。
<抽出区的结构>
接着，要参照图5至图7和图10来说明抽出区4的具体结构。
图5是表示本发明的一个实施方式所涉及的半导体装置中抽出区4的深度db与电流×电压的最大值的关系的特性图。在图5中，还例示了以往的半导体装置的特性。
在图5中，若参照图4来说明一个实施方式所涉及的半导体装置的数据则是以下情况下的数据：将阳极区3的深度da设为5μm，将抽出区4的宽度设为“距离A＝100μm，距离B＝300μm”，将抽出区4的深度db分别构成为10μm、20μm、30μm。若参照图10来说明以往的半导体装置的数据则是以下情况下的数据：将阳极区103的深度daa设为5μm，将抽出区104的宽度设为20μm，设距离A＝300μm，将抽出区104的深度dbb构成为与FLR区106j的深度ddj同等的例如9μm。
图6是表示本发明的一个实施方式所涉及的半导体装置中从抽出区4的外侧曲面部4a到阳极电极12的欧姆连接部分12a的外周端(绝缘膜10的端部10a)的距离A与电流×电压的最大值的关系的特性图。在图6中，还例示了以往的半导体装置的特性。
在图6中，若参照图4来说明一个实施方式所涉及的半导体装置的数据则是以下情况下的数据：将阳极区3的深度da设为5μm，将抽出区4的深度db设为20μm，将抽出区4的宽度构成为“距离A＝100μm，距离B＝300μm”、“距离A＝200μm，距离B＝600μm”。若参照图10来说明以往的半导体装置的数据则是以下情况下的数据：将阳极区103的深度daa设为5μm，将抽出区104的宽度设为20μm，将抽出区104的深度dbb设为与FLR区106j的深度ddj同等的例如9μm，构成为“距离A＝100μm”、“距离A＝200μm”、“距离A＝300μm”。
图7是表示本发明的一个实施方式所涉及的半导体装置中空穴电流密度的特性图。在图7中还例示了以往的半导体装置的特性。另外，在图7中还例示了比较例。
在图7中，若参照图4来说明一个实施方式所涉及的半导体装置的数据D1则是以下情况下的数据：将阳极区3的深度da设为5μm，将抽出区4的深度db设为20μm，将抽出区4的宽度构成为“距离A＝100μm，距离B＝100μm”。若参照图4来说明比较例的数据D2则是以下情况下的数据：将阳极区3的深度da设为5μm，将抽出区4的深度db设为20μm，将抽出区4的宽度构成为“距离A＝100μm，距离B＝300μm”。若参照图10来说明以往的半导体装置的数据D3则是以下情况下的数据：将阳极区103的深度daa设为5μm，将抽出区4的宽度设为20μm，将抽出区4的深度dbb设为与FLR区106j的深度ddj同等的例如9μm，设“距离A＝300μm”。
此外，在图7中，空穴电流密度是反向恢复时的半导体衬底的表面处的数据。另外，若参照图4，则一个实施方式所涉及的半导体装置的数据D1的P1点、比较例的数据D2的P2点与阳极电极12的欧姆连接部分12a的外周端(绝缘膜10的端部10a)的位置对应。若参照图10来说明，则以往的半导体装置的数据D3的P3点与阳极电极112的欧姆连接部分112a的外周端(绝缘膜110的端部110a)的位置对应。另外，数据D1的数据宽度Dwa、数据D2的数据宽度Dwb与“距离A＝100μm”对应，数据D3的数据宽度Dwc与“距离A＝300μm”对应。
根据图5可以明确的是，在本发明的一个实施方式所涉及的半导体装置中，在db＝30μm、db＝20μm、db＝10μm中的任一个情况下，电流×电压的最大值均比以往的半导体装置高、反向恢复耐量均比以往的半导体装置高。因而，在本发明的一个实施方式所涉及的半导体装置中，抽出区4的深度db优选为10μm至30μm。
另外，根据图6可以明确的是，在本发明的一个实施方式所涉及的半导体装置中，在“距离A＝100μm”、“距离A＝200μm”中的任一个情况下，电流×电压的最大值均比以往的半导体装置高、反向恢复耐量均比以往的半导体装置高。因而，根据本发明的一个实施方式所涉及的半导体装置，即使使从抽出区4的外侧曲面部4a到阳极电极12的欧姆连接部分12a的外周端(绝缘膜10的端部10a)的距离A为以往的半导体装置的1/3以下，反向恢复耐量也比以往的半导体装置高。因此，能够缩短距离A来缩小芯片尺寸。其结果，能够提高从一片半导体晶圆获取芯片的芯片获取率。因而，能够实现本发明的一个实施方式所涉及的半导体装置的低成本化，并且能够实现二极管元件20的反向恢复耐量的提高。
另外，根据图7可以明确的是，在本发明的一个实施方式所涉及的半导体装置中，优选满足式(2)的关系。其理由是，在3倍的情况下空穴电流密度为与以往的半导体装置相同的程度。
此外，在一个实施方式所涉及的半导体装置中，通过将阳极区3的深度da设为5μm至25μm，能够保持反向恢复时的软恢复。
如图3所示，绝缘膜10的端部10a位于抽出区4与阳极电极12的欧姆连接部分12a之间。如图2所示，绝缘膜10的端部10a由具有圆弧形状的4个角部10ax的方形平面图案构成。另外，如图2所示，抽出区4由具有圆弧形状的4个角部4x的边框状平面图案构成。
如图8所示，绝缘膜10的端部10a的角部10ax为以中心10rp为起点的曲率半径10r的圆弧形状。另外，如图8所示，抽出区4的角部4x的外侧端4x1为以中心4rp1为起点的曲率半径4r1的圆弧形状。该外侧端4x1与图3所示的外侧曲面部4a对应。另外，如图8所示，抽出区4的角部4x的内侧端4x2为以中心4rp2为起点的曲率半径4r2的圆弧形状。该内侧端4x2与图3所示的内侧曲面部4b对应。
如图8所示，曲率半径4r1的中心4rp1和曲率半径4r2的中心4rp2位于比曲率半径10r的中心10rp靠内侧的位置。换言之，中心4rp1和中心4rp2位于比中心10rp靠元件形成区21的中心侧的位置。另外，抽出区4的角部4x处的外侧端4x1为曲率半径4r1的圆弧形状。外侧端4x1的中心4rp1位于比绝缘膜10的端部10a的角部10ax处的曲率半径10r的中心10rp靠内侧(元件形成区21的中心侧)的位置。并且，抽出区4的角部4x处的外侧端4x1的曲率半径4r1比角部10ax的曲率半径10r大。另外，外侧端4x1位于比角部10ax靠外侧的位置。
因此，与使抽出区4的角部4x的外侧端4x1为曲率半径的中心位置同绝缘膜10的端部10a的角部10ax处的曲率半径10r的中心10rp的位置相同的圆弧形状的情况相比，抽出区4的角部4x的外侧端4x1处的平面方向的曲率变大。因而，根据一个实施方式所涉及的半导体装置，能够进一步缓和抽出区4的角部4x的外侧端4x1、即抽出区4的角部4x的外侧曲面部4a处的电场集中。其结果，能够进一步提高二极管元件20的反向恢复耐量。
另外，抽出区4的角部4x处的内侧端4x2为曲率半径4r2的圆弧形状。内侧端4x2的中心4rp2位于比绝缘膜10的端部10a的角部10ax处的曲率半径10r的中心10rp靠内侧的位置。并且，内侧端4x2的曲率半径4r2比端部10a的角部10ax处的曲率半径10r大。
因而，根据一个实施方式所涉及的半导体装置，与使抽出区4的角部4x处的内侧端4x2为曲率半径的中心位置同绝缘膜10的端部10a的角部10ax处的曲率半径10r的中心10rp的位置相同的圆弧形状的情况相比，角部4x的内侧端4x2处的平面方向的曲率变大。因此，与端部10a为直线的区域相比，在角部10ax处，能够使抽出区4的内侧曲面部4b与端部10a之间的长度B比端部10a与外侧曲面部4a之间的长度A长。由此，能够缓和抽出区4的角部4x的内侧端4x2、即阳极电极12的欧姆连接部分12a的外周端处的电流集中。因此，能够提高二极管元件20的反向恢复耐量。
另外，在一个实施方式所涉及的半导体装置中，也可以向元件形成区(活性区)21与边缘终端区(耐压构造区)22的边界部分照射氦(He)离子。具体地说，如图9中以虚线示意性地示出的那样，在抽出区4与漂移层1的边界部分(pn结部)设置有He离子的照射区8。He离子的照射区8位于抽出区4的深度的80％～120％的范围、且位于抽出区4的长度(图4所示的从外侧曲面部4a到内侧曲面部4b的距离A+B)的90％～110％的范围。换言之，He离子的照射区8设置于抽出区4的外侧曲面部4a的一部分、底部及内侧曲面部4b的一部分与漂移层1的边界部分(pn结部)。
通过如图9所示那样设置He离子的照射区8，能够抑制在反向恢复时向阳极电极12流动的空穴(电流)，抽出区4与漂移层1的pn结部处的电流集中被缓和，反向恢复耐量提高。另外，通过减少空穴的注入，能够成为软恢复而抑制浪涌电压。设形成He离子的照射区8时的He离子照射剂量为5×1011/cm2以下。通过使He离子照射剂量为5×1011/cm2以下，能够将泄漏电流的增大抑制为小于25μA。
如以上所说明的那样，根据本发明的一个实施方式所涉及的半导体装置，能够进一步提高二极管元件20的反向恢复耐量。
以上，基于上述实施方式具体地说明了由本发明人完成的本发明，但是本发明并不限定于上述的实施方式，能够在不脱离其宗旨的范围内进行各种变更，这是理所当然的。
例如，在上述的一个实施方式中，在元件形成区21中设置有1个阳极区3，但是也可以将多个阳极区3以散布在元件形成区21中的方式设置。另外，在上述的一个实施方式中，以跨越阳极电极12的欧姆连接部分12a和引出部分12b的方式设置抽出区4，但是也可以将抽出区4选择性地设置于阳极电极12的引出部分12b的正下方。
附图标记说明
1：漂移层；3：阳极区；4：抽出区；4a：外侧曲面部；4b：内侧曲面部；4x：角部；4x1：外侧端；4x2：内侧端；4r1、4r2：曲率半径；4rp1、4rp2：中心；6j、6j+1、6j+2：FLR区；7：阱区；8：He离子的照射区；10：绝缘膜；10a：端部；10ax：角部；10r：曲率半径；10rp：中心；11：接触孔；11j、11j+1、11j+2：FLR接触孔；12：阳极电极；12a：欧姆连接部分；12b：引出部分；13j、13j+1、13j+2：FLR电极；14：阱电极；15：阴极区；16：阴极电极。

Claims (18)

1.一种半导体装置，其特征在于，具备：
第一导电型的漂移层；
第二导电型的阳极区，其设置于所述漂移层的上部；
第二导电型的抽出区，其设置于包围所述阳极区的位置，且与所述阳极区接触；以及
第二导电型的场限环区，其设置于所述漂移层的上部的包围所述抽出区的位置，且与所述抽出区相离，
绝缘膜，其设置于所述漂移层之上；以及
阳极电极，其经由贯通所述绝缘膜的接触孔来与所述阳极区进行欧姆连接，
其中，
所述抽出区构成为比所述阳极区和所述场限环区深，
所述绝缘膜的位于所述抽出区与所述阳极电极之间的端部由具有圆弧形状的角部的方形平面图案构成，
所述抽出区由具有角部的边框状平面图案构成，
所述抽出区的角部处的外侧端为圆弧形状，该圆弧形状的曲率半径的中心位于比所述绝缘膜的端部的角部处的曲率半径的中心靠内侧的位置。
2.根据权利要求1所述的半导体装置，其特征在于，
还具备设置于所述漂移层的下部的阴极区。
3.根据权利要求1或2所述的半导体装置，其特征在于，
氦离子的照射区以位于所述抽出区的深度的80％～120％的范围的方式设置于所述抽出区与所述漂移层的边界部分。
4.根据权利要求3所述的半导体装置，其特征在于，
所述照射区位于所述抽出区的长度的90％～110％的范围。
5.根据权利要求3所述的半导体装置，其特征在于，
照射所述氦离子的剂量为5×1011/cm2。
6.根据权利要求1或2所述的半导体装置，其特征在于
所述阳极电极具有欧姆连接部分和引出部分，该欧姆连接部分经由贯通所述绝缘膜的接触孔来与所述阳极区进行欧姆连接，该引出部分从所述欧姆连接部分被引出到所述绝缘膜上，
其中，所述抽出区配置于所述阳极电极的所述引出部分的正下方。
7.根据权利要求6所述的半导体装置，其特征在于，
所述抽出区以跨越所述欧姆连接部分和所述引出部分的方式设置，且与所述欧姆连接部分连接。
8.根据权利要求7所述的半导体装置，其特征在于，
所述抽出区的深度是10μm至30μm。
9.根据权利要求7所述的半导体装置，其特征在于，
在将从所述抽出区的外侧曲面部到所述欧姆连接部分的外周端的距离设为A、将从所述欧姆连接部分的外周端到所述抽出区的内侧曲面部的距离设为B时，B>A。
10.根据权利要求9所述的半导体装置，其特征在于，
B≥A×3。
11.根据权利要求1所述的半导体装置，其特征在于，
所述抽出区的角部处的外侧端的曲率半径比所述绝缘膜的端部的角部处的曲率半径大。
12.根据权利要求1所述的半导体装置，其特征在于，
所述抽出区的角部处的内侧端为圆弧形状，该圆弧形状的曲率半径的中心位于比所述绝缘膜的端部的角部处的曲率半径的中心靠内侧的位置。
13.根据权利要求12所述的半导体装置，其特征在于，
所述抽出区的角部处的内侧端的曲率半径比所述绝缘膜的端部的角部处的曲率半径大。
14.一种半导体装置，其特征在于，具备：
第一导电型的漂移层；
第二导电型的阳极区，其设置于所述漂移层的上部；
第二导电型的抽出区，其设置于所述漂移层的上部的包围所述阳极区的位置，且与所述阳极区接触；
绝缘膜，其设置于所述漂移层之上；以及
阳极电极，其具有欧姆连接部分和引出部分，该欧姆连接部分经由贯通所述绝缘膜的接触孔来与所述阳极区进行欧姆连接，该引出部分从所述欧姆连接部分被引出到所述绝缘膜上，
其中，所述抽出区构成为比所述阳极区深，且以跨越所述阳极电极的所述欧姆连接部分和所述引出部分的方式设置，
在将从所述抽出区的外侧曲面部到所述欧姆连接部分的外周端的距离设为A、将从所述欧姆连接部分的外周端到所述抽出区的内侧曲面部的距离设为B时，B>A，
所述绝缘膜的位于所述抽出区与所述阳极电极之间的端部由具有圆弧形状的角部的方形平面图案构成，
所述抽出区由具有角部的边框状平面图案构成，
所述抽出区的角部处的外侧端为圆弧形状，该圆弧形状的曲率半径的中心位于比所述绝缘膜的端部的角部处的曲率半径的中心靠内侧的位置。
15.根据权利要求14所述的半导体装置，其特征在于，
B≥A×3。
16.根据权利要求14或15所述的半导体装置，其特征在于，
氦离子的照射区以位于所述抽出区的深度的80％～120％的范围的方式设置于所述抽出区与所述漂移层的边界部分。
17.根据权利要求16所述的半导体装置，其特征在于，
所述照射区位于所述抽出区的长度的90％～110％的范围。
18.根据权利要求16所述的半导体装置，其特征在于，
照射所述氦离子的剂量为5×1011/cm2。
CN201680001961.1A 2015-01-14 2016-01-14 半导体装置 Active CN106489210B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015005177 2015-01-14
JP2015-005177 2015-01-14
PCT/JP2016/000155 WO2016114138A1 (ja) 2015-01-14 2016-01-14 半導体装置

Publications (2)

Publication Number Publication Date
CN106489210A CN106489210A (zh) 2017-03-08
CN106489210B true CN106489210B (zh) 2019-08-13

Family

ID=56405686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680001961.1A Active CN106489210B (zh) 2015-01-14 2016-01-14 半导体装置

Country Status (5)

Country Link
US (1) US10056501B2 (zh)
JP (2) JP6460127B2 (zh)
CN (1) CN106489210B (zh)
DE (1) DE112016000062T5 (zh)
WO (1) WO2016114138A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6637012B2 (ja) 2016-11-10 2020-01-29 ローム株式会社 半導体装置
CN108447903B (zh) * 2017-02-16 2023-07-04 富士电机株式会社 半导体装置
JP2018157040A (ja) * 2017-03-16 2018-10-04 ローム株式会社 半導体装置
JP7190256B2 (ja) 2018-02-09 2022-12-15 ローム株式会社 半導体装置
CN109346512A (zh) * 2018-11-15 2019-02-15 江苏捷捷微电子股份有限公司 一种半导体器件的终端结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093550A (ja) * 2003-09-12 2005-04-07 Toshiba Corp 半導体装置
FR2958452B1 (fr) * 2010-03-30 2012-06-15 Alstom Transport Sa Anneaux d'extension de terminaison de jonction
CN104241398A (zh) * 2013-06-12 2014-12-24 三菱电机株式会社 半导体元件、半导体元件的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284718A (ja) * 1997-04-08 1998-10-23 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
JP4017258B2 (ja) * 1998-07-29 2007-12-05 三菱電機株式会社 半導体装置
JP2005340528A (ja) * 2004-05-27 2005-12-08 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP4803211B2 (ja) 2008-05-27 2011-10-26 トヨタ自動車株式会社 半導体装置
JP5381420B2 (ja) 2008-07-22 2014-01-08 富士電機株式会社 半導体装置
JP5640969B2 (ja) * 2011-12-26 2014-12-17 三菱電機株式会社 半導体素子
JP5549704B2 (ja) * 2012-04-26 2014-07-16 富士電機株式会社 半導体装置およびその製造方法
JP6107156B2 (ja) 2012-05-21 2017-04-05 富士電機株式会社 半導体装置
US9385183B2 (en) * 2012-12-06 2016-07-05 Mitsubishi Electric Corporation Semiconductor device
JP6003672B2 (ja) 2013-01-23 2016-10-05 トヨタ自動車株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093550A (ja) * 2003-09-12 2005-04-07 Toshiba Corp 半導体装置
FR2958452B1 (fr) * 2010-03-30 2012-06-15 Alstom Transport Sa Anneaux d'extension de terminaison de jonction
CN104241398A (zh) * 2013-06-12 2014-12-24 三菱电机株式会社 半导体元件、半导体元件的制造方法

Also Published As

Publication number Publication date
JP6673439B2 (ja) 2020-03-25
US20170110596A1 (en) 2017-04-20
JP6460127B2 (ja) 2019-01-30
JP2019050406A (ja) 2019-03-28
CN106489210A (zh) 2017-03-08
US10056501B2 (en) 2018-08-21
WO2016114138A1 (ja) 2016-07-21
JPWO2016114138A1 (ja) 2017-10-19
DE112016000062T5 (de) 2017-03-02

Similar Documents

Publication Publication Date Title
CN106489210B (zh) 半导体装置
CN105210187B (zh) 半导体装置
US10937784B2 (en) Method of manufacturing a semiconductor device
CN105047712B (zh) 纵向型半导体装置及其制造方法
CN109075214A (zh) 沟槽mos型肖特基二极管
CN110352498A (zh) 沟槽mos型肖特基二极管
CN102694011B (zh) 半导体器件
CN108604602A (zh) 半导体装置及半导体装置的制造方法
JP5922886B2 (ja) ダイオードおよび半導体装置
CN104576710B (zh) 半导体装置
JP2008251772A (ja) 半導体装置
TW201208039A (en) Semiconductor device
TW200950104A (en) Integrated low leakage schottky diode
CN109219889A (zh) 半导体装置和半导体装置的制造方法
CN109166917A (zh) 一种平面型绝缘栅双极晶体管及其制备方法
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
CN103311245B (zh) 一种逆导igbt芯片及其制备方法
US10529867B1 (en) Schottky diode having double p-type epitaxial layers with high breakdown voltage and surge current capability
CN107112325A (zh) 碳化硅半导体装置及其制造方法
JPWO2017187856A1 (ja) 半導体装置
US20210098579A1 (en) Schottky diode with high breakdown voltage and surge current capability using double p-type epitaxial layers
CN104465793A (zh) 肖特基势垒二极管和用于制造肖特基势垒二极管的方法
TWI776173B (zh) 碳化矽半導體元件
CN209216985U (zh) 高压肖特基二极管
CN103594377A (zh) 一种集成肖特基分裂栅型功率mos器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant