WO2016114138A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2016114138A1
WO2016114138A1 PCT/JP2016/000155 JP2016000155W WO2016114138A1 WO 2016114138 A1 WO2016114138 A1 WO 2016114138A1 JP 2016000155 W JP2016000155 W JP 2016000155W WO 2016114138 A1 WO2016114138 A1 WO 2016114138A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
semiconductor device
extraction region
extraction
anode
Prior art date
Application number
PCT/JP2016/000155
Other languages
English (en)
French (fr)
Inventor
光泰 掛布
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to CN201680001961.1A priority Critical patent/CN106489210B/zh
Priority to JP2016569289A priority patent/JP6460127B2/ja
Priority to DE112016000062.6T priority patent/DE112016000062T5/de
Publication of WO2016114138A1 publication Critical patent/WO2016114138A1/ja
Priority to US15/391,170 priority patent/US10056501B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Definitions

  • the present invention relates to a semiconductor device, and more particularly to a technique effective when applied to a semiconductor device having a diode element.
  • a power diode element In power diode elements that are used connected in reverse parallel to switching elements such as IGBTs and MOSFETs, the amount of time change (di / dt) in current when transitioning from the forward direction to the reverse state during recovery becomes excessive There is a risk of destruction depending on the conditions of use. For this reason, in general, a power diode element is required to have a large di / dt value at the time of breakdown, that is, a large reverse recovery tolerance.
  • Patent Document 1 an extraction region that is in contact with the anode region and deeper than the anode region is provided outside the anode region, thereby reducing electric field concentration at the outer curvature portion (outer curved surface portion) of the extraction region.
  • a technique for improving the reverse recovery tolerance is disclosed.
  • An object of the present invention is to provide a technique capable of further improving the reverse recovery tolerance of a diode element.
  • a semiconductor device includes a first conductivity type drift layer, a second conductivity type anode region provided over the drift layer, and a position surrounding the anode region. And a second conductivity type extraction region provided in contact with the anode region.
  • a field limiting ring region of the second conductivity type is provided at a position surrounding the extraction region and spaced from the extraction region. The gist of the drawing region is that it is deeper than the anode region and the field limiting ring region.
  • the reverse recovery tolerance of the diode element can be further improved.
  • FIG. 1 is a chip layout diagram of a semiconductor device according to an embodiment of the present invention.
  • FIG. 2 is a chip layout diagram in a state where illustration of an anode electrode shown in FIG. 1 is omitted.
  • FIG. 2 is a cross-sectional view of a main part showing a cross-sectional structure taken along line II-II in FIG. It is principal part sectional drawing to which a part of FIG. 3 was expanded.
  • the semiconductor device concerning one embodiment of the present invention, it is a characteristic view showing the relation between the depth of an extraction field, and the maximum value of (current x voltage).
  • the semiconductor device concerning one embodiment of the present invention, it is a characteristic view showing the relation between the distance from the outside curved surface part of the extraction region to the outer peripheral edge of the connection part of the anode electrode, and the maximum value of (current ⁇ voltage).
  • it is a characteristic figure showing hole current density. It is the principal part top view which expanded a part of FIG. It is principal part sectional drawing which shows the cross-section of the semiconductor device which concerns on other embodiment of this invention. It is principal part sectional drawing of the conventional semiconductor device.
  • n or p electrons or holes are majority carriers in layers and regions with n or p, respectively.
  • + or ⁇ attached to n or p means a semiconductor region having a relatively high or low impurity concentration as compared with a semiconductor region where + and ⁇ are not added.
  • the first conductivity type (n ⁇ type) drift layer 1 is formed of a semiconductor substrate made of, for example, single crystal silicon.
  • the drift layer 1 includes an element formation region 21 located in the center, and an edge termination region (peripheral region) 22 provided so as to surround the element formation region 21. It has.
  • a diode element 20 is configured in the element formation region 21.
  • the edge termination region 22 is not limited to the structure shown in FIG. 3, but is, for example, three second conductivity type (p-type) field limiting ring (FLR) regions that are floating regions. 6 j , 6 j + 1 , 6 j + 2 are provided.
  • the FLR regions 6 j , 6 j + 1 , 6 j + 2 are provided in a triple arrangement and spaced apart from each other.
  • the diode element 20 includes a drift layer 1 and a second conductivity type that is selectively provided on one main surface (hereinafter, referred to as “upper surface”) side of the drift layer 1. (P-type) anode region 3. Above the drift layer 1, a second conductivity type (p + -type) extraction region 4 is provided in contact with the anode region 3 at a position surrounding the anode region 3. As shown in FIG. 2, the extraction region 4 is configured by a ring-shaped plane pattern that extends in an annular shape so as to surround the anode region 3. Further, as shown in FIG.
  • the diode element 20 is provided on the other main surface (hereinafter, referred to as “back surface”) of the drift layer 1 over the element formation region 21 and the edge termination region 22.
  • a cathode region 15 of one conductivity type (n + type) is provided.
  • each of the three FLR regions 6 j , 6 j + 1 , 6 j + 2 is separated from the extraction region 4 at a position surrounding the extraction region 4 of the diode element 20 on the upper surface of the drift layer 1.
  • Each of the three FLR regions 6 j , 6 j + 1 , 6 j + 2 is configured by a ring-shaped planar pattern extending in an annular shape so as to surround the anode region 3 and the extraction region 4.
  • the extraction region 4 is configured deeper than the anode region 3 and the three FLR regions 6 j , 6 j + 1 , 6 j + 2 .
  • the depth d b is, for example, 20 ⁇ m about extracting region 4, the depth d a of the anode region 3, for example 5 ⁇ m about, FLR region 6 j, 6 j + 1, 6 j + 2 of each of the depth d j Is about 9 ⁇ m, for example.
  • the FLR region 6 j, 6 j + 1, 6 j + 2 of each of the depth d j is preferably shallower than 10 ⁇ m in 3 ⁇ m or more.
  • the semiconductor device includes an insulating film 10 provided on the upper surface of the drift layer 1 and an anode connected to the anode region 3 through a contact hole 11 penetrating the insulating film 10. And an electrode 12.
  • a cathode electrode 16 is provided on the back surface of the drift layer 1 across the element formation region 21 and the edge termination region 22. The cathode electrode 16 is electrically and metallurgically connected so as to form a low ohmic contact resistance with the cathode region 15.
  • the anode electrode 12 has an ohmic connection portion 12a ohmically connected to the anode region 3, and a lead portion 12b drawn from the ohmic connection portion 12a onto the insulating film 10.
  • the extraction region 4 is provided immediately below the extraction portion 12 b of the anode electrode 12. Further, the extraction region 4 is provided directly below the ohmic connection portion 12 a of the anode electrode 12 with the anode region 3 and the extraction portion 12 b on the insulating film 10. In addition, the extraction region 4 is electrically and metallurgically connected to the ohmic connection portion 12a of the anode electrode 12 so as to form a low ohmic contact resistance.
  • the semiconductor device has a structure in which the outer curved surface portion 4a of the extraction region 4 is separated from the outer peripheral end of the ohmic connection portion 12a (end portion 10a of the insulating film 10). Further, the inner curved surface portion 4b of the extraction region 4 is separated from the outer peripheral end (end portion 10a of the insulating film 10) of the ohmic connection portion 12a.
  • the surface concentration of the anode region 3 is higher than the surface concentration of the FLR regions 6 j , 6 j + 1 , 6 j + 2 . Further, the surface concentration of the FLR regions 6 j , 6 j + 1 , 6 j + 2 is higher than the surface concentration of the extraction region 4. The surface concentration of the anode region 3 is higher than the surface concentration of the extraction region 4. The surface concentration of the anode region 3 is, for example, about 1 ⁇ 10 17 to 3 ⁇ 10 18 / cm 3 . The surface concentration of the FLR regions 6 j , 6 j + 1 , 6 j + 2 is, for example, about 3 ⁇ 10 16 to 1 ⁇ 10 18 / cm 3 . The surface concentration of the extraction region 4 is, for example, about 1 ⁇ 10 16 to 3 ⁇ 10 17 / cm 3 .
  • Each of the anode region 3, the extraction region 4, and the FLR regions 6 j , 6 j + 1 , 6 j + 2 is formed of, for example, boron ions ( 11 B + ) on the upper surface of the drift layer 1 in the manufacture of the semiconductor device according to this embodiment.
  • Impurity ions exhibiting p-type are ion-implanted in separate steps. Thereafter, heat treatment for activating the impurity ions implanted in the respective separate processes is performed all at once or in each separate process.
  • Boron ion implantation for forming the anode region 3 is performed under the conditions of, for example, a dose of about 7 ⁇ 10 13 / cm 2 to 1 ⁇ 10 14 / cm 2 and an acceleration energy of about 100 keV.
  • Boron ion implantation for forming the extraction region 4 is performed under the conditions of, for example, a dose of about 1 ⁇ 10 15 / cm 2 to 5 ⁇ 10 15 / cm 2 and an acceleration energy of about 100 keV.
  • Boron ion implantation for forming each of the FLR regions 6 j , 6 j + 1 , 6 j + 2 has, for example, a dose amount of about 1 ⁇ 10 15 / cm 2 to 3 ⁇ 10 15 / cm 2 and an acceleration energy of about 45 keV. Performed on condition.
  • an extraction region forming step is performed in which diffusion by ion implantation and heat treatment is performed on the formation region of the extraction region 4.
  • a FLR region forming step is performed in which diffusion by ion implantation and heat treatment is performed on the forming region of the FLR regions 6 j , 6 j + 1 , 6 j + 2 .
  • an anode region formation step is performed in which diffusion by ion implantation and heat treatment is performed on the formation region of the anode region 3.
  • each of the FLR regions 6 j , 6 j + 1 , 6 j + 2 has a field limiting ring contact hole (FLR contact hole) 11 j , 11 j + 1 , 11 j + 2 penetrating the insulating film 10.
  • Field limiting ring electrodes (FLR electrodes) 13 j , 13 j + 1 , and 13 j + 2 are individually connected.
  • the FLR regions 6 j , 6 j + 1 , 6 j + 2 and the FLR electrodes 13 j , 13 j + 1 , 13 j + 2 are electrically and metallurgically connected to form a low ohmic contact resistance.
  • the FLR electrodes 13 j , 13 j + 1 , 13 j + 2 and the FLR contact holes 11 j , 11 j + 1 , 11 j + 2 are annularly extended so as to surround the anode region 3 and the anode electrode 12 as shown in FIGS. It is comprised by the shape plane pattern.
  • the insulating film 10 is made of, for example, a silicon oxide film.
  • the anode electrode 12 and the FLR electrodes 13 j , 13 j + 1 , 13 j + 2 are, for example, an aluminum (Al) film, or aluminum / silicon (Al—Si), aluminum / copper (Al—Cu), aluminum / copper / silicon (Al— It is formed of an aluminum alloy film such as Cu—Si).
  • the cathode electrode 16 is formed of, for example, a gold (Au) film.
  • the second conductivity type (p) is spaced apart from the FLR regions 6 j , 6 j + 1 , 6 j + 2 at a position surrounding the FLR regions 6 j , 6 j + 1 , 6 j + 2 on the upper surface of the drift layer 1.
  • Type well region 7 is provided.
  • the well region 7 is connected to a well electrode 14 having a ring-like planar pattern extending in an annular shape so as to surround the FLR regions 6 j , 6 j + 1 , 6 j + 2 .
  • the well region 7 and the well electrode 14 are electrically and metalically connected to form a low ohmic contact resistance.
  • FIG. 10 showing a conventional semiconductor device.
  • the diode element When the diode element is forward-biased and the potential of the p-type anode region 103 exceeds the diffusion potential (internal potential) of the pn junction between the anode region 103 and the n ⁇ -type drift layer 101, the minority carriers are generated from the anode region 103. Holes are injected into the drift layer 101. As a result, conductivity modulation corresponding to the concentration of highly injected hole carriers occurs in the drift layer 101, and the electron carrier (majority carrier) concentration increases. Therefore, as shown in the well-known diode forward IV curve, the forward resistance drastically decreases and the forward current rapidly increases.
  • the drift layer 101 undergoes recombination of holes, which are minority carriers remaining in the drift layer 101, with electrons, which are majority carriers, and sweeps out to the anode (negative electrode) side.
  • a depletion layer extends to 101.
  • the process up to this blocking state is called reverse recovery.
  • the carrier sweeping process during reverse recovery is macroscopically referred to as reverse recovery current, and is a state in which current flows transiently despite reverse bias.
  • This reverse recovery current has a higher peak current value (also referred to as hard recovery) as the current decrease rate when shifting from the forward direction to the reverse direction is larger.
  • the diode element may be destroyed depending on the use conditions if the current di / dt becomes excessive when shifting from the forward direction to the reverse state during recovery. For this reason, it is generally required that the value of di / dt at the time of destruction is large, that is, the reverse recovery tolerance is large.
  • the semiconductor device according to the embodiment of the present invention shown in FIG. 4 is provided at a position surrounding the anode region 3 and the extraction region 4 on the main surface of the drift layer 1 and separated from the extraction region 4.
  • FLR regions 6 j , 6 j + 1 , 6 j + 2 are provided. Therefore, according to the semiconductor device according to the embodiment of the present invention, the electric field concentration in the outer curved surface portion 4a of the extraction region 4 can be mitigated by the FLR regions 6 j , 6 j + 1 , 6 j + 2 . Reverse recovery tolerance can be improved.
  • the extraction region 4 is configured deeper than the anode region 3 and the FLR regions 6 j , 6 j + 1 , 6 j + 2 . Therefore, according to the semiconductor device according to the embodiment, the extraction region 4 is compared with the case where the extraction region 4 is configured to have a depth (for example, 9 ⁇ m) comparable to the FLR regions 6 j , 6 j + 1 , 6 j + 2 .
  • the curvature at the outer curved surface portion 4a increases. Therefore, the electric field concentration in the outer curved surface portion 4a of the extraction region 4 can be further relaxed. As a result, the reverse recovery tolerance of the diode element 20 can be further improved.
  • the semiconductor device according to the embodiment has a structure in which the outer curved surface portion 4a of the extraction region 4 is separated from the outer peripheral end of the ohmic connection portion 12a of the anode electrode 12 as described above. Therefore, according to the semiconductor device according to the embodiment, current concentration at the outer peripheral end of the ohmic connection portion 12a of the anode electrode 12 can be reduced. Therefore, the reverse recovery tolerance of the diode element 20 can be further improved.
  • FIG. 5 in the semiconductor device according to an embodiment of the present invention, is a characteristic diagram showing the depth d b of the extracting region 4, the relationship between the maximum current ⁇ voltage.
  • FIG. 5 also illustrates characteristics of a conventional semiconductor device.
  • the depth d aa anode region 103 5 [mu] m, the width of the extracting region 104 20 [mu] m, the distance A 300 [mu] m, the depth d bb withdrawal region 104 Is the data in the case of, for example, 9 ⁇ m equivalent to the depth dd j of the FLR region 106 j .
  • FIG. 6 shows a distance A from the outer curved surface portion 4a of the extraction region 4 to the outer peripheral end (end portion 10a of the insulating film 10) of the ohmic connection portion 12a of the anode electrode 12 in the semiconductor device according to the embodiment of the present invention.
  • FIG. 6 is a characteristic diagram showing a relationship between the maximum value of current ⁇ voltage.
  • FIG. 6 also illustrates characteristics of a conventional semiconductor device.
  • FIG. 7 is a characteristic diagram showing the hole current density in the semiconductor device according to one embodiment of the present invention.
  • FIG. 7 also illustrates characteristics of a conventional semiconductor device.
  • FIG. 7 also illustrates a comparative example.
  • Data D3 of a conventional semiconductor device with reference to FIG. 10, 5 [mu] m depth d aa anode region 103, 20 [mu] m the width of the extracting region 4, the depth d bb the FLR region 106 j of extracting regions 4
  • This is data in the case of “distance A 300 ⁇ m”, for example, 9 ⁇ m, which is equivalent to the depth dd j .
  • the hole current density is data on the surface of the semiconductor substrate during reverse recovery.
  • the point P 1 of the data D 1 of the semiconductor device according to the embodiment and the point P 2 of the data D 2 of the comparative example are the outer peripheral ends (insulating film 10) of the ohmic connection portion 12 a of the anode electrode 12. Corresponds to the position of the end 10a).
  • the P 3 points of the data D3 of a conventional semiconductor device will be described with reference to FIG. 10, corresponding to the position of the outer peripheral end of the ohmic contact portion 112a of the anode electrode 112 (the end portion 110a of the insulating film 110).
  • the maximum value of is high and reverse recovery tolerance is high.
  • the depth d b of the pull-out area 4, 10 [mu] m to 30 ⁇ m are preferred.
  • the maximum current value of voltage is high, and reverse recovery tolerance is high. Therefore, according to the semiconductor device according to the embodiment of the present invention, the distance A from the outer curved surface portion 4a of the extraction region 4 to the outer peripheral end (end portion 10a of the insulating film 10) of the ohmic connection portion 12a of the anode electrode 12 is.
  • reverse recovery tolerance is high even at 1/3 or less. Therefore, the distance A can be shortened to reduce the chip size. As a result, it is possible to increase the chip acquisition rate for acquiring chips from one semiconductor wafer. Therefore, the cost of the semiconductor device according to the embodiment of the present invention can be reduced, and the reverse recovery tolerance of the diode element 20 can be improved.
  • a depth d a of the anode region 3 and 5 ⁇ m to 25 [mu] m it is possible to maintain the soft recovery during reverse recovery.
  • the end 10 a of the insulating film 10 is located between the extraction region 4 and the ohmic connection portion 12 a of the anode electrode 12.
  • the end portion 10 a of the insulating film 10 is configured by a rectangular planar pattern having four arc-shaped corner portions 10 ax.
  • region 4 is comprised by the frame-like plane pattern which has the four corner
  • the corner 10ax of the end 10a of the insulating film 10 has an arc shape with a radius of curvature of 10r starting from the center 10rp.
  • the outer end 4x1 of the corner 4x of the extraction region 4 has an arc shape with a radius of curvature 4r1 starting from the center 4rp1.
  • the outer end 4x1 corresponds to the outer curved surface portion 4a shown in FIG.
  • the inner end 4x2 of the corner 4x of the extraction region 4 has an arc shape with a radius of curvature 4r2 starting from the center 4rp2.
  • the inner end 4x2 corresponds to the inner curved surface portion 4b shown in FIG.
  • the center 4rp1 of the curvature radius 4r1 and the center 4rp2 of the curvature radius 4r2 are located inward from the center 10rp of the curvature radius 10r.
  • the center 4rp1 and the center 4rp2 are located closer to the center of the element formation region 21 than the center 10rp.
  • the outer end 4x1 at the corner 4x of the extraction region 4 has an arc shape with a curvature radius 4r1.
  • the center 4rp1 of the outer end 4x1 is located inward (center side of the element formation region 21) from the center 10rp of the radius of curvature 10r at the corner 10ax of the end 10a of the insulating film 10.
  • the radius of curvature 4r1 of the outer end 4x1 at the corner 4x of the extraction region 4 is larger than the radius of curvature 10r of the corner 10ax.
  • the outer end 4x1 is located outward from the corner 10ax.
  • the outer end of the corner 4x of the extraction region 4 is compared.
  • the curvature in the plane direction at 4 ⁇ 1 increases. Therefore, according to the semiconductor device according to the embodiment, the electric field concentration at the outer end 4x1 of the corner portion 4x of the extraction region 4, that is, the outer curved surface portion 4a of the corner portion 4x of the extraction region 4 can be further alleviated. As a result, the reverse recovery tolerance of the diode element 20 can be further improved.
  • the inner end 4x2 at the corner 4x of the extraction region 4 has an arc shape with a curvature radius of 4r2.
  • the center 4rp2 of the inner end 4x2 is located inward of the center 10rp of the radius of curvature 10r at the corner 10ax of the end 10a of the insulating film 10.
  • the curvature radius 4r2 of the inner end 4x2 is larger than the curvature radius 10r at the corner portion 10ax of the end portion 10a.
  • the inner end 4x2 at the corner 4x of the extraction region 4 has the same center as the center 10rp of the curvature radius 10r at the corner 10ax of the end 10a of the insulating film 10.
  • the curvature in the plane direction at the inner end 4x2 of the corner portion 4x is larger than that in the case of the arc shape having the radius of curvature of the position. Therefore, compared with the area
  • region 4 is the length of the edge part 10a and the outer curved surface part 4a. Can be longer than A.
  • the current concentration at the inner end 4x2 of the corner 4x of the extraction region 4, that is, the outer peripheral end of the ohmic connection portion 12a of the anode electrode 12, can be reduced. Therefore, the reverse recovery tolerance of the diode element 20 can be improved.
  • helium (He) ions may be irradiated to the boundary portion between the element formation region (active region) 21 and the edge termination region (breakdown voltage structure region) 22.
  • an He ion irradiation region 8 is provided at a boundary portion (pn junction) between the extraction region 4 and the drift layer 1.
  • the He ion irradiation region 8 is located in a range of 80% to 120% of the depth of the extraction region 4, and the length of the extraction region 4 (distance A + B from the outer curved surface portion 4a to the inner curved surface portion 4b shown in FIG. 4). ) In the range of 90% to 110%.
  • the He ion irradiation region 8 is provided at a boundary portion (pn junction) between the drift layer 1 and a part of the outer curved surface portion 4a of the extraction region 4, a part of the bottom and inner curved surface portion 4b. ing.
  • the He ion irradiation region 8 by providing the He ion irradiation region 8, holes (current) flowing toward the anode electrode 12 during reverse recovery can be suppressed, and the pn junction between the extraction region 4 and the drift layer 1 can be suppressed. Current concentration at the part is relaxed and reverse recovery tolerance is improved. In addition, by reducing hole injection, soft recovery is achieved, and surge voltage can be suppressed.
  • the dose amount of He ion irradiation when forming the He ion irradiation region 8 is 5 ⁇ 10 11 / cm 2 or less. By setting the dose of He ion irradiation to 5 ⁇ 10 11 / cm 2 or less, an increase in leakage current can be suppressed to less than 25 ⁇ A.
  • the reverse recovery tolerance of the diode element 20 can be further improved.
  • one anode region 3 is provided in the element formation region 21, but a plurality of anode regions 3 may be provided in the element formation region 21.
  • the extraction region 4 is provided across the ohmic connection portion 12a and the extraction portion 12b of the anode electrode 12, but the extraction region 4 is selectively provided directly below the extraction portion 12b of the anode electrode 12. May be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　ダイオード素子の逆回復耐量の向上を更に図る。第１導電型のドリフト層（１）と、ドリフト層（１）の上部に設けられた第２導電型のアノード領域（３）と、アノード領域（３）を取り囲む位置にアノード領域（３）と接して設けられた第２導電型の引き抜き領域（４）と、ドリフト層（１）の上部において、引き抜き領域（４）を取り囲む位置に引き抜き領域（４）から離間して設けられた第２導電型のフィールドリミッティングリング領域（６ｊ）と、を備え、引き抜き領域（４）は、アノード領域（３）及びフィールドリミッティングリング領域（６ｊ）よりも深く構成されている。

Description

半導体装置
　本発明は、半導体装置に関し、特に、ダイオード素子を有する半導体装置に適用して有効な技術に関するものである。
　ＩＧＢＴやＭＯＳＦＥＴなどのスイッチング素子に逆並列で接続されて用いられる電力用ダイオード素子では、リカバリー時の順方向から逆方向状態に移行するときの電流の時間変化量（di／dt）が過大になると使用条件次第では破壊するおそれがある。このため、一般的に、電力用ダイオード素子では破壊に至るときのdi／dtの値は大きいこと、即ち逆回復耐量が大きいことが要求される。
　特許文献１には、アノード領域の外側に、アノード領域と接してアノード領域よりも深さが深い引き抜き領域を設けることにより、この引き抜き領域の外側曲率部（外側曲面部）での電界集中を緩和して逆回復耐量を向上させる技術が開示されている。
　しかしながら、要求される逆回復耐量に関する逆回復di／dtは年々大きくなる傾向にある。これに伴ってアノード電極がアノード領域に接続する接続部分の外周端での電流集中破壊や、引き抜き領域の外側曲率部での電界集中破壊が懸念される。このため、更なる逆回復耐量の向上を図る必要がある。
特開２０１４－３２７１号公報
　本発明の目的は、ダイオード素子の逆回復耐量の向上を更に図ることが可能な技術を提供することにある。
　上記目的を達成するため、本発明の一態様に係る半導体装置は、第１導電型のドリフト層と、ドリフト層の上部に設けられた第２導電型のアノード領域と、アノード領域を取り囲む位置にアノード領域と接して設けられた第２導電型の引き抜き領域とを備える。ドリフト層の上部において、引き抜き領域を取り囲む位置に引き抜き領域から離間して第２導電型のフィールドリミッティングリング領域が設けられている。そして、引き抜き領域は、アノード領域及びフィールドリミッティングリング領域よりも深く構成されていることを要旨とする。
　本発明によれば、ダイオード素子の逆回復耐量の向上を更に図ることができる。
本発明の一実施形態に係る半導体装置のチップレイアウト図である。 図１に示すアノード電極の図示を省略した状態のチップレイアウト図である。 図１のII－II線に沿った断面構造を示す要部断面図である。 図３の一部を拡大した要部断面図である。 本発明の一実施形態に係る半導体装置において、引き抜き領域の深さと（電流×電圧）の最大値との関係を示す特性図である。 本発明の一実施形態に係る半導体装置において、引き抜き領域の外側曲面部からアノード電極の接続部分の外周端までの距離と、（電流×電圧）の最大値との関係を示す特性図である。 本発明の一実施形態に係る半導体装置において、ホール電流密度を示す特性図である。 図２の一部を拡大した要部平面図である。 本発明のその他の実施形態に係る半導体装置の断面構造を示す要部断面図である。 従来の半導体装置の要部断面図である。
　以下、本発明の一実施形態に係る半導体装置を、図面を参照しながら詳細に説明する。本明細書及び添付図面においては、ｎ又はｐを冠記した層や領域では、それぞれ電子又は正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋や－は、＋及び－が付記されていない半導体領域に比してそれぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。
　なお、以下の一実施形態の説明及び添付図面において、同様の構成には同一符号を付し、重複する説明を省略する。また、一実施形態で説明される添付図面は、見易く又は理解し易くするために正確なスケール、寸法比で描かれていない。本発明はその要旨を超えない限り、以下に説明する一実施形態の記載に限定されるものではない。また、以下の説明では「上」「下」「上層」「下層」「上面」「下面」などの用語を用いるが、「上」「下」などの定義は説明の便宜上の単なる選択の問題であって、技術的に意味をなすものではない。「上」「下」を９０°又は１８０°異なる方向で定義しても構わない。この「上」「下」の定義に従って図１及び図３においては、図面を見易くすめため、アノード電極よりも上層の図示を省略している。
　＜一実施形態に係る半導体装置の構造＞
　本発明の一実施形態に係る半導体装置は、図３に示すように、第１導電型（ｎ－型）のドリフト層１を例えば単結晶シリコンからなる半導体基板で構成している。
　ドリフト層１は、図１及び図２に示す平面図から分かるように、中央部に位置する素子形成領域２１と、この素子形成領域２１を囲むようにして設けられたエッジ終端領域（周辺領域）２２とを備えている。素子形成領域２１にはダイオード素子２０が構成されている。エッジ終端領域２２には、図３に示す構造に限定されるものではないが、例えばフローティング領域である３本の第２導電型（ｐ型）のフィールドリミッティングリング（ＦＬＲ：Field Limiting Ring）領域６ｊ，６ｊ＋１，６ｊ＋２が設けられている。ＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２は、三重配列で互いに離間して設けられている。
　図３に示すように、ダイオード素子２０は、ドリフト層１と、ドリフト層１の一方の主面（以下において「上面」と定義する。）側の上部に選択的に設けられた第２導電型（ｐ型）のアノード領域３とを備えている。ドリフト層１の上部には、アノード領域３を取り囲む位置にアノード領域３と接して第２導電型（ｐ＋型）の引き抜き領域４が設けられている。引き抜き領域４は、図２に示すように、アノード領域３を囲むようにして環状に延伸するリング状平面パターンで構成されている。また、ダイオード素子２０は、図３に示すように、ドリフト層１の他方の主面（以下において「裏面」と定義する。）に素子形成領域２１及びエッジ終端領域２２に亘って設けられた第１導電型（ｎ＋型）のカソード領域１５を備えている。
　図１乃至図３に示すように、３本のＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２の各々は、ドリフト層１の上面においてダイオード素子２０の引き抜き領域４を取り囲む位置に引き抜き領域４から離間して順次設けられている。３本のＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２の各々は、アノード領域３及び引き抜き領域４を囲むようにして環状に延伸するリング状平面パターンで構成されている。
　図３及び図４に示すように、引き抜き領域４は、アノード領域３及び３本のＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２よりも深く構成されている。図４に示すように、引き抜き領域４の深さｄｂは例えば２０μｍ程度、アノード領域３の深さｄａは例えば５μｍ程度、ＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２の各々の深さｄｊは例えば９μｍ程度になっている。ＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２の各々の深さｄｊとしては、例えば３μｍ以上で１０μｍよりも浅いことが好ましい。
　一実施形態に係る半導体装置は、図３に示すように、ドリフト層１の上面に設けられた絶縁膜１０と、絶縁膜１０を貫通するコンタクト孔１１を介してアノード領域３と接続されたアノード電極１２とを備えている。ドリフト層１の裏面には、素子形成領域２１及びエッジ終端領域２２に亘ってカソード電極１６が設けられている。カソード電極１６は、カソード領域１５と低いオーミック接触抵抗をなすように電気的に、かつ金属学的に接続されている。
　図３に示すように、アノード電極１２は、アノード領域３とオーミック接続されたオーミック接続部分１２ａと、このオーミック接続部分１２ａから絶縁膜１０上に引き出された引出部分１２ｂとを有している。引き抜き領域４はアノード電極１２の引出部分１２ｂの直下に設けられている。更に、引き抜き領域４は、アノード電極１２のアノード領域３とのオーミック接続部分１２ａ及び絶縁膜１０上の引出部分１２ｂの直下に亘って設けられている。更に、引き抜き領域４は、アノード電極１２のオーミック接続部分１２ａと低いオーミック接触抵抗をなすように電気的に、かつ金属学的に接続されている。
　図４に示すように、引き抜き領域４の側面となる外側曲面部４ａのドリフト層１の上面側の端部からアノード電極１２のオーミック接続部分１２ａの外周端までの距離をＡとする。換言すればオーミック接続部分１２ａの端部となる絶縁膜１０の端部１０ａ（コンタクト孔１１の周縁）から引き抜き領域４の外側曲面部４ａの端部までの距離をＡとする。更に、オーミック接続部分１２ａの外周端（絶縁膜１０の端部１０ａ）から引き抜き領域４の内側曲面部４ｂの端部までの距離をＢとする。このとき、引き抜き領域４は：
 
　Ｂ＞Ａ　　　……（１）
 
とする構成になっている。
　この一実施形態に係る半導体装置では、詳細に図示していないが：
 
　Ｂ≧Ａ×３　……（２）
 
とする構成になっている。
　また、一実施形態に係る半導体装置では、オーミック接続部分１２ａの外周端（絶縁膜１０の端部１０ａ）から外側に引き抜き領域４の外側曲面部４ａを離間した構造になっている。更に、オーミック接続部分１２ａの外周端（絶縁膜１０の端部１０ａ）から内側に引き抜き領域４の内側曲面部４ｂを離間した構造になっている。
　アノード領域３の表面濃度は、ＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２の表面濃度よりも高くなっている。また、ＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２の表面濃度は、引き抜き領域４の表面濃度よりも高くなっている。アノード領域３の表面濃度は、引き抜き領域４の表面濃度よりも高くなっている。アノード領域３の表面濃度は例えば１×１０１７～３×１０１８／ｃｍ３程度である。ＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２の表面濃度は例えば３×１０１６～１×１０１８／ｃｍ３程度である。引き抜き領域４の表面濃度は例えば１×１０１６～３×１０１７／ｃｍ３程度である。
　アノード領域３、引き抜き領域４及びＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２の各々は、この一実施形態に係る半導体装置の製造において、ドリフト層１の上面に例えばボロンイオン（１１Ｂ＋）などのｐ型を呈する不純物イオンをそれぞれ別工程でイオン注入する。その後、それぞれ別工程でイオン注入された不純物イオンを活性化させる熱処理を一括して若しくはそれぞれ別工程で施すことにより形成される。
　アノード領域３を形成するためのボロンイオンの注入は、例えばドーズ量が７×１０１３／ｃｍ２～１×１０１４／ｃｍ２程度、加速エネルギーが１００ｋｅＶ程度の条件で行われる。引き抜き領域４を形成するためのボロンイオンの注入は、例えばドーズ量が１×１０１５／ｃｍ２～５×１０１５／ｃｍ２程度、加速エネルギーが１００ｋｅＶ程度の条件で行なわれる。ＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２の各々を形成するためのボロンイオンの注入は、例えばドーズ量が１×１０１５／ｃｍ２～３×１０１５／ｃｍ２程度、加速エネルギーが４５ｋｅＶ程度の条件で行なわれる。
　上述の各工程の順番としては、以下のようにしてもよい。例えば、引き抜き領域４の形成領域にイオン注入および熱処理による拡散を行う、引き抜き領域形成工程とする。引き抜き領域形成工程の後に、ＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２の形成領域にイオン注入および熱処理による拡散を行う、ＦＬＲ領域形成工程とする。ＦＬＲ領域形成工程の後に、アノード領域３の形成領域にイオン注入および熱処理による拡散を行う、アノード領域形成工程とする。引き抜き領域形成工程を先に行うことで、引き抜き領域４をアノード領域３およびＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２よりも拡散深さを深くすることができる。
　図３に示すように、ＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２の各々には、絶縁膜１０を貫通するフィールドリミッティングリングコンタクト孔（ＦＬＲコンタクト孔）１１ｊ，１１ｊ＋１，１１ｊ＋２を介してフィールドリミッティングリング電極（ＦＬＲ電極）１３ｊ，１３ｊ＋１，１３ｊ＋２がそれぞれ個別に接続されている。ＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２とＦＬＲ電極１３ｊ，１３ｊ＋１，１３ｊ＋２は、低いオーミック接触抵抗をなすように電気的に、かつ金属学的に接続されている。このＦＬＲ電極１３ｊ，１３ｊ＋１，１３ｊ＋２及びＦＬＲコンタクト孔１１ｊ，１１ｊ＋１，１１ｊ＋２は、図１及び図２に示すように、アノード領域３及びアノード電極１２を囲むようにして環状に延伸するリング状平面パターンで構成されている。
　絶縁膜１０は、例えば酸化シリコン膜で形成されている。アノード電極１２及びＦＬＲ電極１３ｊ，１３ｊ＋１，１３ｊ＋２は、例えばアルミニウム（Ａｌ）膜、又はアルミニウム・シリコン（Ａｌ－Ｓｉ），アルミニウム・銅（Ａｌ－Ｃｕ），アルミニウム・銅・シリコン（Ａｌ－Ｃｕ－Ｓｉ）などのアルミニウム合金膜で形成されている。カソード電極１６は、例えば金（Ａｕ）膜で形成されている。
　図２及び図３に示すように、ドリフト層１の上面においてＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２を取り囲む位置にＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２から離間して第２導電型（ｐ型）のウエル領域７が設けられている。このウエル領域７には、ＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２を囲むようにして環状に延伸するリング状平面パターンのウエル電極１４が接続されている。ウエル領域７とウエル電極１４は、低いオーミック接触抵抗をなすように電気的に、かつ金属学的に接続されている。
　＜一実施形態に係る半導体装置の動作＞
　次に、一実施形態に係る半導体装置の動作について、図４及び従来の半導体装置を示す図１０を参照して説明する。
　まず、従来の半導体装置を示す図１０を参照する。ダイオード素子が順バイアスされ、ｐ型のアノード領域１０３の電位がアノード領域１０３とｎ－型のドリフト層１０１とのｐｎ接合の拡散電位（内部電位）を超えると、アノード領域１０３から少数キャリアである正孔がドリフト層１０１に注入される。その結果、ドリフト層１０１には高注入される正孔キャリアの濃度に応じた伝導度変調が生じて電子キャリア（多数キャリア）濃度が増加する。このため、よく知られたダイオードの順方向Ｉ－Ｖ曲線に見られるように、順方向抵抗が激減して順方向電流が急激に増加する順方向特性を示す。
　次に、ダイオード素子が逆バイアスされると、ドリフト層１０１に残留する少数キャリアである正孔の、多数キャリアである電子との再結合及びアノード（負極）側への掃き出し過程を経て、ドリフト層１０１に空乏層が広がる。空乏層が広がりきると遮断状態となる。この遮断状態に至るまでの過程が逆回復と呼ばれる。この逆回復時のキャリア掃き出し過程はマクロ的には逆回復電流と称され、逆バイアスにもかかわらず、過渡的に電流が流れる状態である。この逆回復電流は順から逆方向に移行する際の電流低下率が大きいほど、ピーク電流値が大きくなる（ハードリカバリーともいう）。
　少数キャリアである正孔が、逆バイアス時の負極側であるアノード電極１１２から引き抜かれる（又は掃き出される）際、引き抜き領域１０４の外側曲面部１０４ａに集中する。その理由は、この外側曲面部１０４ａでは、逆バイアスによって生じる電界の等電位線が局部的に密になり電界が高くなり易いので、電流密度と電界強度の双方が高くなるからである。特に、順方向から逆方向に移行するときの電流低減率が大きい場合に高くなる。
　ダイオード素子は、リカバリー時の順方向から逆方向状態に移行するときの電流のdi／dtが過大になると使用条件次第では破壊するおそれがある。このため、一般的に、破壊に至るときのdi／dtの値は大きいこと、即ち逆回復耐量が大きいことが要求される。
　しかしながら、要求される逆回復耐量に関する逆回復di／dtは年々大きくなる傾向にある。これに伴ってアノード電極１１２がアノード領域１０３に接続するオーミック接続部分１１２ａの外周端での電流集中破壊や、引き抜き領域１０４の外側曲面部１０４ａでの電界集中破壊が懸念される。このため、更なる逆回復耐量の向上を図る必要がある。
　図４に示す本発明の一実施形態に係る半導体装置は、上述したように、ドリフト層１の主面においてアノード領域３及び引き抜き領域４を囲む位置に、引き抜き領域４から離間して設けられたＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２を備えている。したがって、本発明の一実施形態に係る半導体装置によれば、引き抜き領域４の外側曲面部４ａにおける電界集中をＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２により緩和することができるので、ダイオード素子２０の逆回復耐量を向上させることができる。
　また、一実施形態に係る半導体装置は、上述したように、引き抜き領域４がアノード領域３及びＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２よりも深く構成されている。したがって、一実施形態に係る半導体装置によれば、引き抜き領域４をＦＬＲ領域６ｊ，６ｊ＋１，６ｊ＋２と同程度の深さ（例えば９μｍ）で構成した場合と比較して、引き抜き領域４の外側曲面部４ａでの曲率が大きくなる。したがって、引き抜き領域４の外側曲面部４ａにおける電界集中を更に緩和することができる。この結果、ダイオード素子２０の逆回復耐量を更に向上させることができる。
　また、一実施形態に係る半導体装置は、上述したように、アノード電極１２のオーミック接続部分１２ａの外周端から引き抜き領域４の外側曲面部４ａを離す構造になっている。したがって、一実施形態に係る半導体装置によれば、アノード電極１２のオーミック接続部分１２ａの外周端における電流集中を緩和することができる。したがって、ダイオード素子２０の逆回復耐量を更に向上させることができる。
　＜引き抜き領域の構成＞
　次に、引き抜き領域４の具体的な構成について、主に図５乃至図７及び図１０を参照しながら説明する。
　図５は、本発明の一実施形態に係る半導体装置において、引き抜き領域４の深さｄｂと、電流×電圧の最大値との関係を示す特性図である。図５では従来の半導体装置の特性についても例示している。
　図５において、一実施形態に係る半導体装置のデータは、図４を参照して説明すると、アノード領域３の深さｄａを５μｍ、引き抜き領域４の幅を「距離Ａ＝１００μｍ，距離Ｂ＝３００μｍ」として、引き抜き領域４の深さｄｂをそれぞれ１０μｍ、２０μｍ、３０μｍで構成した場合のデータである。従来の半導体装置のデータは、図１０を参照して説明すると、アノード領域１０３の深さｄａａを５μｍ、引き抜き領域１０４の幅を２０μｍ、距離Ａ＝３００μｍとして、引き抜き領域１０４の深さｄｂｂをＦＬＲ領域１０６ｊの深さｄｄｊと同等の例えば９μｍで構成した場合のデータである。
　図６は、本発明の一実施形態に係る半導体装置において、引き抜き領域４の外側曲面部４ａからアノード電極１２のオーミック接続部分１２ａの外周端（絶縁膜１０の端部１０ａ）までの距離Ａと、電流×電圧の最大値との関係を示す特性図である。図６でも、従来の半導体装置の特性について例示している。
　図６において、一実施形態に係る半導体装置のデータは、図４を参照して説明すると、アノード領域３の深さｄａを５μｍ、引き抜き領域４の深さｄｂを２０μｍとして、引き抜き領域４の幅を「距離Ａ＝１００μｍ，距離Ｂ＝３００μｍ」，「距離Ａ＝２００μｍ，距離Ｂ＝６００μｍ」で構成した場合のデータである。従来の半導体装置のデータは、図１０を参照して説明すると、アノード領域１０３の深さｄａａを５μｍ、引き抜き領域１０４の幅を２０μｍ、引き抜き領域１０４の深さｄｂｂをＦＬＲ領域１０６ｊの深さｄｄｊと同等の例えば９μｍとして、「距離Ａ＝１００μｍ」、「距離Ａ＝２００μｍ」、「距離Ａ＝３００μｍ」で構成した場合のデータである。
　図７は、本発明の一実施形態に係る半導体装置において、ホール電流密度を示す特性図である。図７でも、従来の半導体装置の特性について例示している。また、図７では、比較例も例示している。
　図７において、一実施形態に係る半導体装置のデータＤ１は、図４を参照して説明すると、アノード領域３の深さｄａを５μｍ、引き抜き領域４の深さｄｂを２０μｍとして、引き抜き領域４の幅を「距離Ａ＝１００μｍ，距離Ｂ＝１００μｍ」で構成した場合のデータである。比較例のデータＤ２は、図４を参照して説明すると、アノード領域３の深さｄａを５μｍ、引き抜き領域４の深さｄｂを２０μｍとして、引き抜き領域４の幅を「距離Ａ＝１００μｍ，距離Ｂ＝３００μｍ」で構成した場合のデータである。従来の半導体装置のデータＤ３は、図１０を参照して説明すると、アノード領域１０３の深さｄａａを５μｍ、引き抜き領域４の幅を２０μｍ、引き抜き領域４の深さｄｂｂをＦＬＲ領域１０６ｊの深さｄｄｊと同等の例えば９μｍとして、「距離Ａ＝３００μｍ」とした場合のデータである。
　なお、図７において、ホール電流密度は、逆回復時の半導体基板の表面におけるデータである。また、一実施形態に係る半導体装置のデータＤ１のＰ１点、比較例のデータＤ２のＰ２点は、図４を参照すれば、アノード電極１２のオーミック接続部分１２ａの外周端（絶縁膜１０の端部１０ａ）の位置に対応する。従来の半導体装置のデータＤ３のＰ３点は、図１０を参照して説明すれば、アノード電極１１２のオーミック接続部分１１２ａの外周端（絶縁膜１１０の端部１１０ａ）の位置に対応する。また、データＤ１のデータ幅Ｄｗａ、データＤ２のデータ幅Ｄｗｂは、「距離Ａ＝１００μｍ」に対応し、データＤ２のデータ幅Ｄｗｃは、「距離Ａ＝３００μｍ」に対応する。
　図５から明らかなように、本発明の一実施形態に係る半導体装置では、ｄｂ＝３０μｍ、ｄｂ＝２０μｍ、ｄｂ＝１０μｍの何れの場合も従来の半導体装置と比較して電流×電圧の最大値が高く、逆回復耐量が高い。したがって、本発明の一実施形態に係る半導体装置において、引き抜き領域４の深さｄｂは、１０μｍ乃至３０μｍが好ましい。
　また、図６から明らかなように、本発明の一実施形態に係る半導体装置では、「距離Ａ＝１００μｍ」、「距離Ａ＝２００μｍ」の何れの場合も従来の半導体装置と比較して電流×電圧の最大電流値が高く、逆回復耐量が高い。したがって、本発明の一実施形態に係る半導体装置によれば、引き抜き領域４の外側曲面部４ａからアノード電極１２のオーミック接続部分１２ａの外周端（絶縁膜１０の端部１０ａ）までの距離Ａが従来の半導体装置と比較して１／３以下でも逆回復耐量が高い。よって、距離Ａを短くしてチップサイズを小さくすることができる。この結果、１枚の半導体ウエハからチップを取得するチップ取得率を高めることができる。したがって、本発明の一実施形態に係る半導体装置の低コスト化を図ることができると共に、ダイオード素子２０の逆回復耐量の向上を図ることができる。
　また、図７から明らかなように、本発明の一実施形態に係る半導体装置においては、式（２）の関係を満足することが好ましい。その理由は、ホール電流密度が３倍で従来の半導体装置と同程度となるためである。
　なお、一実施形態に係る半導体装置においては、アノード領域３の深さｄａを５μｍ乃至２５μｍとすることで、逆回復の際のソフトリカバリーを保つことができる。
　図３に示すように、絶縁膜１０の端部１０ａは、引き抜き領域４とアノード電極１２のオーミック接続部分１２ａとの間に位置している。絶縁膜１０の端部１０ａは、図２に示すように、円弧形状の４つの角部１０ａｘを有する方形状平面パターンで構成されている。また、引き抜き領域４は、図２に示すように、円弧形状の４つの角部４ｘを有する額縁状平面パターンで構成されている。
　図８に示すように、絶縁膜１０の端部１０ａの角部１０ａｘは、中心１０ｒｐを起点とする曲率半径１０ｒの円弧形状になっている。また、図８に示すように、引き抜き領域４の角部４ｘの外側端４ｘ１は、中心４ｒｐ１を起点とする曲率半径４ｒ１の円弧形状になっている。この外側端４ｘ１は、図３に示す外側曲面部４ａに対応する。また、図８に示すように、引き抜き領域４の角部４ｘの内側端４ｘ２は、中心４ｒｐ２を起点とする曲率半径４ｒ２の円弧形状になっている。この内側端４ｘ２は、図３に示す内側曲面部４ｂに対応する。
　図８に示すように、曲率半径４ｒ１の中心４ｒｐ１及び曲率半径４ｒ２の中心４ｒｐ２は、曲率半径１０ｒの中心１０ｒｐよりも内方に位置する。換言すれば中心４ｒｐ１および中心４ｒｐ２は、中心１０ｒｐよりも素子形成領域２１の中心側に位置している。また、引き抜き領域４の角部４ｘでの外側端４ｘ１は、曲率半径４ｒ１の円弧形状になっている。外側端４ｘ１の中心４ｒｐ１は、絶縁膜１０の端部１０ａの角部１０ａｘでの曲率半径１０ｒの中心１０ｒｐよりも内方（素子形成領域２１の中心側）に位置する。さらに、引き抜き領域４の角部４ｘでの外側端４ｘ１の曲率半径４ｒ１は、角部１０ａｘの曲率半径１０ｒよりも大きい。また、外側端４ｘ１は角部１０ａｘよりも外方に位置している。
　そのため、絶縁膜１０の端部１０ａの角部１０ａｘでの曲率半径１０ｒの中心１０ｒｐと中心が同一位置の曲率半径の円弧形状とした場合と比較して、引き抜き領域４の角部４ｘの外側端４ｘ１での平面方向の曲率が大きくなる。したがって、一実施形態に係る半導体装置によれば、引き抜き領域４の角部４ｘの外側端４ｘ１、すなわち引き抜き領域４の角部４ｘの外側曲面部４ａにおける電界集中を更に緩和することができる。この結果、ダイオード素子２０の逆回復耐量を更に向上させることができる。
　また、引き抜き領域４の角部４ｘでの内側端４ｘ２は、曲率半径４ｒ２の円弧形状になっている。内側端４ｘ２の中心４ｒｐ２は、絶縁膜１０の端部１０ａの角部１０ａｘでの曲率半径１０ｒの中心１０ｒｐよりも内方に位置する。さらに、内側端４ｘ２の曲率半径４ｒ２は、端部１０ａの角部１０ａｘでの曲率半径１０ｒよりも大きい。
　したがって、一実施形態に係る半導体装置によれば、引き抜き領域４の角部４ｘでの内側端４ｘ２を、絶縁膜１０の端部１０ａの角部１０ａｘでの曲率半径１０ｒの中心１０ｒｐと中心が同一位置の曲率半径の円弧形状とした場合と比較して、角部４ｘの内側端４ｘ２での平面方向の曲率が大きくなる。そのため、端部１０ａが直線の領域と比較して、角部１０ａｘにおいて、引き抜き領域４の内側曲面部４ｂと端部１０ａとの長さＢを、端部１０ａと外側曲面部４ａとの長さＡよりも長くできる。これにより引き抜き領域４の角部４ｘの内側端４ｘ２、すなわちアノード電極１２のオーミック接続部分１２ａの外周端における電流集中を緩和することができる。よって、ダイオード素子２０の逆回復耐量を向上させることができる。
　また、一実施形態に係る半導体装置において、素子形成領域（活性領域）２１とエッジ終端領域（耐圧構造領域）２２との境界部分にヘリウム（Ｈｅ）イオンを照射してもよい。具体的には、図９に破線で模式的に示すように、引き抜き領域４とドリフト層１との境界部分（ｐｎ接合部）にＨｅイオンの照射領域８が設けられる。Ｈｅイオンの照射領域８は、引き抜き領域４の深さの８０％～１２０％の範囲に位置し、引き抜き領域４の長さ（図４に示す外側曲面部４ａから内側曲面部４ｂまでの距離Ａ＋Ｂ）の９０％～１１０％の範囲に位置する。換言すれば、Ｈｅイオンの照射領域８は、引き抜き領域４の外側曲面部４ａの一部、底部及び内側曲面部４ｂの一部と、ドリフト層１との境界部分（ｐｎ接合部）に設けられている。
　図９に示すようにＨｅイオンの照射領域８を設けたことにより、逆回復時にアノード電極１２に向かって流れるホール（電流）を抑制することができ、引き抜き領域４とドリフト層１とのｐｎ接合部への電流集中が緩和され、逆回復耐量が向上する。また、ホールの注入が低減されることにより、ソフトリカバリーとなりサージ電圧を抑制することができる。Ｈｅイオンの照射領域８を形成するときのＨｅイオン照射のドーズ量は５×１０１１／ｃｍ２以下とする。Ｈｅイオン照射のドーズ量を５×１０１１／ｃｍ２以下とすることにより、漏れ電流の増大を２５μＡ未満に抑制することができる。
　以上説明したように、本発明の一実施形態に係る半導体装置によれば、ダイオード素子２０の逆回復耐量を更に向上させることができる。
　以上、本発明者によってなされた発明を、上記実施形態に基づき具体的に説明したが、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
　例えば、上述の一実施形態では、素子形成領域２１に１つのアノード領域３が設けられているが、素子形成領域２１に複数のアノード領域３が点在して設けられていても構わない。また、上述の一実施形態では、アノード電極１２のオーミック接続部分１２ａ及び引出部分１２ｂに亘って引き抜き領域４が設けられているが、アノード電極１２の引出部分１２ｂの直下に選択的に引き抜き領域４が設けられていても構わない。
　１…ドリフト層
　３…アノード領域
　４…引き抜き領域
　４ａ…外側曲面部，４ｂ…内側曲面部
　４ｘ…角部
　４ｘ１…外側端，４ｘ２…内側端
　４ｒ１，４ｒ２…曲率半径
　４ｒｐ１，４ｒｐ２…中心
　６ｊ，６ｊ＋１，６ｊ＋２…ＦＬＲ領域
　７…ウエル領域
　８…Ｈｅイオンの照射領域
　１０…絶縁膜，１０ａ…端部
　１０ａｘ…角部
　１０ｒ…曲率半径
　１０ｒｐ…中心
　１１…コンタクト孔
　１１ｊ，１１ｊ＋１，１１ｊ＋２…ＦＬＲコンタクト孔
　１２…アノード電極
　１２ａ…オーミック接続部分
　１２ｂ…引出部分
　１３ｊ，１３ｊ＋１，１３ｊ＋２…ＦＬＲ電極
　１４…ウエル電極
　１５…カソード領域
　１６…カソード電極

Claims (16)

  1. 　第１導電型のドリフト層と、
    　前記ドリフト層の上部に設けられた第２導電型のアノード領域と、
    　前記アノード領域を取り囲む位置に前記アノード領域と接して設けられた第２導電型の引き抜き領域と、
    　前記ドリフト層の上部において、前記引き抜き領域を取り囲む位置に前記引き抜き領域から離間して設けられた第２導電型のフィールドリミッティングリング領域と、
    　を備え、
    　前記引き抜き領域は、前記アノード領域及び前記フィールドリミッティングリング領域よりも深く構成されていることを特徴とする半導体装置。
  2. 　前記ドリフト層の下部に設けられたカソード領域を更に備えることを特徴とする請求項１に記載の半導体装置。
  3. 　前記ドリフト層の上に設けられた絶縁膜と、
    　前記絶縁膜を貫通するコンタクト孔を介して前記アノード領域とオーミック接続されたオーミック接続部分及び前記オーミック接続部分から前記絶縁膜上に引き出された引出部分とを有するアノード電極と、
    　を更に備え、
    　前記引き抜き領域は、前記アノード電極の前記引出部分の直下に配置されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 　前記引き抜き領域は、前記オーミック接続部分及び前記引出部分に亘って設けられ、かつ前記オーミック接続部分に接続されていることを特徴とする請求項３に記載の半導体装置。
  5. 　前記引き抜き領域の深さは、１０μｍ乃至３０μｍであることを特徴とする請求項４に記載の半導体装置。
  6. 　前記引き抜き領域の外側曲面部から前記オーミック接続部分の外周端までの距離をＡとし、前記オーミック接続部分の外周端から前記引き抜き領域の内側曲面部までの距離をＢとしたとき、Ｂ＞Ａであることを特徴とする請求項４に記載の半導体装置。
  7. 　Ｂ≧Ａ×３であることを特徴とする請求項６に記載の半導体装置。
  8. 　前記引き抜き領域と前記アノード電極との間の前記絶縁膜の端部は、円弧形状の角部を有する方形状平面パターンで構成され、
    　前記引き抜き領域は、角部を有する額縁状平面パターンで構成され、
    　前記引き抜き領域の角部での外側端は、前記絶縁膜の端部の角部での曲率半径の中心よりも中心が内方に位置する曲率半径の円弧形状になっていることを特徴とする請求項４に記載の半導体装置。
  9. 　前記引き抜き領域の角部での外側端の曲率半径は、前記絶縁膜の端部の角部での曲率半径よりも大きいことを特徴とする請求項８に記載の半導体装置。
  10. 　前記引き抜き領域の角部での内側端は、前記絶縁膜の端部の角部での曲率半径の中心よりも中心が内方に位置する曲率半径の円弧形状になっていることを特徴とする請求項８に記載の半導体装置。
  11. 　前記引き抜き領域の角部での内側端の曲率半径は、前記絶縁膜の端部の角部での曲率半径よりも大きいことを特徴とする請求項１０に記載の半導体装置。
  12. 　第１導電型のドリフト層と、
    　前記ドリフト層の上部に設けられた第２導電型のアノード領域と、
    　前記ドリフト層の上部において前記アノード領域を取り囲む位置に前記アノード領域と接して設けられた第２導電型の引き抜き領域と、
    　前記ドリフト層の上に設けられた絶縁膜と、
    　前記絶縁膜を貫通するコンタクト孔を介して前記アノード領域とオーミック接続されたオーミック接続部分及び前記オーミック接続部分から前記絶縁膜上に引き出された引出部分を有するアノード電極と、
    　を備え、
    　前記引き抜き領域は、前記アノード領域よりも深く構成され、かつ前記アノード電極の前記オーミック接続部分及び前記引出部分に亘って設けられ、
    　前記引き抜き領域の外側曲面部から前記オーミック接続部分の外周端までの距離をＡとし、前記オーミック接続部分の外周端から前記引き抜き領域の内側曲面部までの距離をＢとしたとき、Ｂ＞Ａであることを特徴とする半導体装置。
  13. 　Ｂ≧Ａ×３であることを特徴とする請求項１２に記載の半導体装置。
  14. 　前記引き抜き領域の深さの８０％～１２０％の範囲に位置するように、前記引き抜き領域と前記ドリフト層との境界部分にヘリウムイオンの照射領域が設けられていることを特徴とする請求項１、２、１２、１３のいずれか１項に記載の半導体装置。
  15. 　前記照射領域は、前記引き抜き領域の長さの９０％～１１０％の範囲に位置することを特徴とする請求項１４に記載の半導体装置。
  16. 　前記ヘリウムイオン照射のドーズ量は、５×１０１１／ｃｍ２以下であることを特徴とする請求項１４に記載の半導体装置。
PCT/JP2016/000155 2015-01-14 2016-01-14 半導体装置 WO2016114138A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201680001961.1A CN106489210B (zh) 2015-01-14 2016-01-14 半导体装置
JP2016569289A JP6460127B2 (ja) 2015-01-14 2016-01-14 半導体装置
DE112016000062.6T DE112016000062T5 (de) 2015-01-14 2016-01-14 Halbleitervorrichtung
US15/391,170 US10056501B2 (en) 2015-01-14 2016-12-27 Power diode with improved reverse-recovery immunity

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015005177 2015-01-14
JP2015-005177 2015-01-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/391,170 Continuation US10056501B2 (en) 2015-01-14 2016-12-27 Power diode with improved reverse-recovery immunity

Publications (1)

Publication Number Publication Date
WO2016114138A1 true WO2016114138A1 (ja) 2016-07-21

Family

ID=56405686

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/000155 WO2016114138A1 (ja) 2015-01-14 2016-01-14 半導体装置

Country Status (5)

Country Link
US (1) US10056501B2 (ja)
JP (2) JP6460127B2 (ja)
CN (1) CN106489210B (ja)
DE (1) DE112016000062T5 (ja)
WO (1) WO2016114138A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018082158A (ja) * 2016-11-10 2018-05-24 ローム株式会社 半導体装置
US20180233554A1 (en) * 2017-02-16 2018-08-16 Fuji Electric Co., Ltd. Semiconductor device
JP2018157040A (ja) * 2017-03-16 2018-10-04 ローム株式会社 半導体装置
JP2019140239A (ja) * 2018-02-09 2019-08-22 ローム株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346512A (zh) * 2018-11-15 2019-02-15 江苏捷捷微电子股份有限公司 一种半导体器件的终端结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093550A (ja) * 2003-09-12 2005-04-07 Toshiba Corp 半導体装置
JP2012165013A (ja) * 2012-04-26 2012-08-30 Fuji Electric Co Ltd 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284718A (ja) * 1997-04-08 1998-10-23 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
JP4017258B2 (ja) * 1998-07-29 2007-12-05 三菱電機株式会社 半導体装置
JP2005340528A (ja) * 2004-05-27 2005-12-08 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP4803211B2 (ja) 2008-05-27 2011-10-26 トヨタ自動車株式会社 半導体装置
JP5381420B2 (ja) 2008-07-22 2014-01-08 富士電機株式会社 半導体装置
FR2958452B1 (fr) * 2010-03-30 2012-06-15 Alstom Transport Sa Anneaux d'extension de terminaison de jonction
JP5640969B2 (ja) * 2011-12-26 2014-12-17 三菱電機株式会社 半導体素子
JP6107156B2 (ja) 2012-05-21 2017-04-05 富士電機株式会社 半導体装置
WO2014087522A1 (ja) * 2012-12-06 2014-06-12 三菱電機株式会社 半導体装置
JP6003672B2 (ja) 2013-01-23 2016-10-05 トヨタ自動車株式会社 半導体装置
JP2014241367A (ja) * 2013-06-12 2014-12-25 三菱電機株式会社 半導体素子、半導体素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093550A (ja) * 2003-09-12 2005-04-07 Toshiba Corp 半導体装置
JP2012165013A (ja) * 2012-04-26 2012-08-30 Fuji Electric Co Ltd 半導体装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018082158A (ja) * 2016-11-10 2018-05-24 ローム株式会社 半導体装置
US11145714B2 (en) 2016-11-10 2021-10-12 Rohm Co., Ltd. Semiconductor device
US20180233554A1 (en) * 2017-02-16 2018-08-16 Fuji Electric Co., Ltd. Semiconductor device
US10529800B2 (en) * 2017-02-16 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
JP2018157040A (ja) * 2017-03-16 2018-10-04 ローム株式会社 半導体装置
JP2019140239A (ja) * 2018-02-09 2019-08-22 ローム株式会社 半導体装置
JP7190256B2 (ja) 2018-02-09 2022-12-15 ローム株式会社 半導体装置
US11695036B2 (en) 2018-02-09 2023-07-04 Rohm Co., Ltd. Semiconductor device
US11961883B2 (en) 2018-02-09 2024-04-16 Rohm Co. Ltd. Semiconductor device

Also Published As

Publication number Publication date
US10056501B2 (en) 2018-08-21
JP2019050406A (ja) 2019-03-28
CN106489210A (zh) 2017-03-08
JP6673439B2 (ja) 2020-03-25
US20170110596A1 (en) 2017-04-20
JPWO2016114138A1 (ja) 2017-10-19
JP6460127B2 (ja) 2019-01-30
CN106489210B (zh) 2019-08-13
DE112016000062T5 (de) 2017-03-02

Similar Documents

Publication Publication Date Title
JP5787853B2 (ja) 電力用半導体装置
JP6673439B2 (ja) 半導体装置
JP5725083B2 (ja) 半導体装置
JP6274154B2 (ja) 逆導通ｉｇｂｔ
JP5474218B2 (ja) 半導体装置
US20130140584A1 (en) Semiconductor device
JP6496992B2 (ja) 半導体装置
WO2015166608A1 (ja) 炭化珪素半導体装置
JP2009105200A (ja) ジャンクションバリアショットキーダイオード
JP5711646B2 (ja) ダイオード
JP2016201448A (ja) ダイオード及びダイオードの製造方法
JP5106604B2 (ja) 半導体装置およびその製造方法
JP2012129299A (ja) 異種材料接合型ダイオード及びその製造方法
US10930797B2 (en) Schottky barrier diode and method of manufacturing the same
US9224844B2 (en) Semiconductor device
WO2014136344A1 (ja) 半導体装置
TW201537750A (zh) 半導體裝置
JP5943846B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2008251925A (ja) ダイオード
JP2012248736A (ja) 半導体装置
JP2013021358A (ja) ジャンクションバリアショットキーダイオード
JP6089733B2 (ja) 半導体装置
JPH06283727A (ja) 電力用半導体素子
JP6550995B2 (ja) 半導体装置
JP6217700B2 (ja) ダイオード

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16737209

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016569289

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112016000062

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16737209

Country of ref document: EP

Kind code of ref document: A1