JP4017258B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4017258B2 JP4017258B2 JP21389198A JP21389198A JP4017258B2 JP 4017258 B2 JP4017258 B2 JP 4017258B2 JP 21389198 A JP21389198 A JP 21389198A JP 21389198 A JP21389198 A JP 21389198A JP 4017258 B2 JP4017258 B2 JP 4017258B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity diffusion
- diffusion region
- semiconductor substrate
- field limiting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 106
- 238000009792 diffusion process Methods 0.000 claims description 153
- 239000012535 impurity Substances 0.000 claims description 153
- 229910052751 metal Inorganic materials 0.000 claims description 139
- 239000002184 metal Substances 0.000 claims description 139
- 239000000758 substrate Substances 0.000 claims description 94
- 238000002513 implantation Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 description 85
- 238000011084 recovery Methods 0.000 description 37
- 230000005684 electric field Effects 0.000 description 18
- 230000006378 damage Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 238000009826 distribution Methods 0.000 description 8
- 239000010931 gold Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、インテリジェントパワーモジュールに用いられる、フィールドリミティングを有するフリーホイールダイオードに関するものである。
【０００２】
【従来の技術】
従来より、インテリジェントパワーモジュール＜Inteligent Power Module ＞には、 フリーホイールダイオード＜Free Wheel Diode＞（以下、「ＦＷＤ」という。）が使用されている。図２７に示すようなＦＷＤの模擬試験評価用のハーフブリッジ回路４００を用いてこのＦＷＤ２００の動作を説明する。このハーフブリッジ回路のＯＮ／ＯＦＦ制御は、インシュレイティッドゲートバイポーラトランジスタ＜Insulated Gate Bipolar Transistor ＞（以下、「ＩＧＢＴ」という。）２１０により行なう。たとえば、図２８に示すような波形を電源からＩＧＢＴ２１０に送ると、ＩＧＢＴ２１０はＯＦＦの状態からＯＮの状態へターンオンする。このとき、ノード０とノード１との間の電流電圧の波形およびノード１とノード２との間の電流電圧波形は、それぞれ図２９および図３０に示すようなる。また、ＩＧＢＴがＯＦＦのときはＦＷＤに順バイアスがかかっているが、ＩＧＢＴがＯＮのときはＦＷＤに逆バイアスがかかり、ターンオン完了時には、ＦＷＤに高い電圧の逆バイアスがかかったまま保持される。
【０００３】
この高い電圧の逆バイアスがかかっている状態での、ＦＷＤの内部の状態を図１６〜図２６を用いて説明する。従来のＦＷＤは、図１６に示したような平面であり、そのｘ−ｘ線断面の状態が図１７に示すような構造を有している。まず、従来のＦＷＤの構造を図１６および図１７を用いて説明する。
【０００４】
従来のＦＷＤは、図１６に示すように、アノード電極側から見た半導体基板の表面においては、半導体基板１の主表面の中心部にアノード層１０３が設けられている。また、アノード層１０３の周囲にフィールドリミティング最内周層１０４が設けられている。さらに、環状のフィールドリミティング最内周層１０４から所定の距離をおいた外側にフィールドリミティング最内周層１０４を取囲むように環状のフィールドリミティング層１０５が徐々にその環状を大きくするように複数設けられている。また、半導体基板１０１の最外周には、ストッパチャネル層１０６が設けられている。
【０００５】
また、図１７に示すように、図１６におけるｘ−ｘ線できった断面においては、幅ｗ2＝５６００μｍ、厚さｔ＝５００μｍのｎ型の半導体基板１には、この半導体基板１０１の下面側から所定の深さにかけて形成された、この半導体基板１０１よりも濃度の高いｎ型の不純物拡散領域であるカソード層１０２と、半導体基板１の上側の主表面における略中心から所定の距離をおいた位置まで、上側の主表面からの拡散深さ６μｍに形成された、表面濃度５×１０16／ｃｍ3のｐ型の不純物拡散領域である幅ｗ3＝３４５０μｍのアノード層１０３とが設けられている。
【０００６】
また、半導体基板１の上側の主表面において、平面的にアノード層１０３の周囲を取り囲むように、上側の主表面からの拡散深さが１０μｍであり、アノード層１０３よりも深く形成され、かつ、拡散濃度が１×１０19／ｃｍ3というアノード層１０３よりも高い濃度で、幅ｗ4＝５０μｍで設けられた環状のｐ型の不純物拡散領域であるフィールドリミティング層最内周１０４が形成されている。さらに、フィールドリミティング最内周層１０４を取り囲むように、このフィールドリミティング層最内周層１０４の外側へそれぞれ所定の距離をおいて複数設けられた、フィールドリミティング層最内周１０４と同じ濃度を有する、平面的には環状のｐ型の不純物拡散領域群であるフィールドリミティング層１０５が設けられている。また、この半導体基板１０１の最外周には、半導体基板１０１よりも濃度が高いｎ型の不純物拡散領域であるストッパチャネル層１０６が設けられている。
【０００７】
さらに、カソード層１０２に接して設けられた金（Ａｕ）等からなるカソード電極用金属層１０７と、アノード層１０３に接して設けられたアルミニウムからなる幅ｗ1＝３４５０μｍのアノード電極用金属層１０８とが設けられている。
【０００８】
このＦＷＤは、ハーフブリッジ回路のスイッチとしての機能を果たすＩＧＢＴ２１０がＯＦＦの状態では、ＦＷＤは順バイアスがかかることとなるため、アノード電極用金属層１０８には正の電界が、カソード電極用金属層１０７には負の電界がかかる。それにより、図１７のＤ−Ｄ断面において、アノード層１０３からカソード層１０２に向かって流れる電流と、ｐ型のアノード層１０３から電流がフィールドリミティング最内周層１０４を経由してカソード層１０２に向かって流れる電流が発生する。このときのデバイス内部の電流密度分布および正孔密度分布をそれぞれ図１９および図２０に示す。また、逆バイアス印加時、すなわち、カソード金属層１０７にアノード金属層１０８を基準とし、正の電位が加わった場合には、その電位が大きくなるにつれて、等電位面は、図１８に示すように、フィールドリミティング最内周層１０４からフィールドリミティング層１０５へと徐々に外側のフィールドリミティング１０５に向かって伸びていき、半導体基板１０１の表面近傍での電界集中を緩和できるような状態になっている。また、フィールドリミティング最内周層１０４に流れた電流は負の電界がかかったカソード電極用金属層１０７の方に向かって流れる。
【０００９】
このとき、図１９の電流密度分布が示すように、ＦＷＤの図１７の平面図におけるＢ−Ｂ線からｘ＝３×１０3μｍ〜４×１０3μｍの位置、すなわち、フィールドリミティング最内周層１０４の下側部分で、電流密度が周辺より高くなる領域が現れる。これは、図２０に示すように、ＦＷＤにおける図１７のＢ−Ｂ線のからｘ＝３×１０3μｍ〜４×１０3μｍの位置にｐ型の濃度の高いフィールドリミティング最内周層１０４が設けられているため、正孔密度が大きくなっているからである。そのため、ｎ型の半導体基板１０１のフィールドリミティング最内周層１０４の下側部分で抵抗値が小さくなり、電流が流れやすくなっている。
【００１０】
上記フィールドリミティング最内周層１０４は、逆バイアス時に、アノード層１０３の最外周部で電界集中が発生することを防止するために設けられたものであり、図２１および図２２に示すように、フィールドリミティング最内周層１０４の端部の曲率半径が大きいほど、電荷はその円周に沿って分布し、電界集中は発生しにくい。それにより、フィールドリミティング最内周層１０４の曲率半径大きくするには、図２３に示すように、アノード層１０３よりも半導体基板１０１の主表面から深く不純物を注入する必要がある。また、不純物拡散工程の時間を短縮するために、注入する不純物の濃度を大きくすることや、アノード層１０３との境界に不純物領域の隙間が形成されることを防止するため、図２３に示すような重なり幅ｗ5の小さなものではなく、図２４に示すように、アノード層１０３と重複する領域の幅ｗ5が大きくなるように不純物を注入することがある。また、フィールドリミティング最内周層１０４と半導体基盤１０１とのｐｎ接合面の曲率半径が小さいと、図２５に示すように、等電位面の間隔１１１が狭くなり電界が集中する。そのため、図２６に示すように、半導体基板１０１の表面に垂直でフィールドリミティング最内周層１０４と半導体基板１０１とのｐｎ接合面の曲率半径を大きくするように、広範囲に渡って不純物を注入し、等電位面の間隔１１２を大きくする必要がある。その結果、フィールドリミティング最内周層１０４の不純物濃度はアノード層１０３に比べてかなり大きくなっている。
【００１１】
【発明が解決しようとする課題】
しかしながら、このＦＷＤ２００は、ハーフブリッジ回路のスイッチとしての機能を果たすＩＧＢＴ２１０がＯＦＦの状態からＯＮの状態へ変化したとき、順バイアスがかかった状態から逆バイアスがかかった状態へと変化する。このとき、アノード層１０３には、カソード電極１０２を基準として負の電位がかかり、半導体基板１０１をアノード層１０３側からカソード層１０２側へ流れていた正の電荷を有する正孔は、アノード層１０３に向かって逆流する。このとき、フィールドリミティング最内周層１０４の下側からカソード層１０２に向かって流れていた電流は、アノード層１０３およびフィールドリミティング最内周層１０４に向かって逆流するように流れる。このとき、半導体基板１０１中からフィールドリミティング最内周層１０４へ向かって流れるリカバリー電流は、局所的に大きな密度で逆流する。その結果、フィールドリミティング最内周層１０４の近傍で温度が上昇するため、フィールドリミティング最内周層１０４が破壊されるという問題がある。
【００１２】
本発明は、上記の課題を解決するためになされたものであり、その目的は、スイッチング動作時に逆バイアスがかけられたときに、局所的に大きく流れるリカバリー電流によるフィールドリミティング最内周近傍の温度上昇に起因する、フィールドリミティング最内周層の熱による破壊を抑制し得るＦＷＤを提供することである。
【００１３】
【課題を解決するための手段】
請求項１に記載の本発明の半導体装置は、第１導電型を有する半導体基板と、半導体基板の第１の主表面から所定の深さにかけて形成された、第２導電型を有する第１の不純物拡散領域と、第１の主表面において、第１の不純物拡散領域よりも外側の領域に、この第１の不純物拡散領域を取り囲むように、第１の主表面からの深さが第１の不純物拡散領域よりも深く、かつ、この第１の不純物拡散領域よりも濃度が高い、所定の幅で形成された環状の第２導電型を有する第２の不純物拡散領域と、半導体基板の第１の主表面上に第１の不純物拡散領域に接して、第２の不純物拡散領域の最内周から所定の距離をおいた内側の領域に設けられた第１の金属層と、半導体基板の第２の主表面に接するように設けられた第２の金属層とを備えている。
【００１４】
このような構造にすることにより、半導体基板の第１の主表面上で、第１の金属層の最外周面と第２の不純物拡散領域の最内周面との間に所定の距離を有する構造とすることができる。それにより、順バイアス時、すなわち、第１の金属層に、第２の金属層を基準とした場合に正の電位がかけられ、第２の金属層に、第１の金属層を基準とした場合に負の電位がかけられたときに、半導体基板の第１の主表面において第１の金属層の最外周面と第２の不純物拡散領域の最内周面との間の半導体基板の第１の主表面から所定の深さにかけて設けられた第１の不純物拡散領域の外周近傍部分は、第１の金属層の下面で発生する電流が、第２の不純物拡散領域の方向へ流れていくことを妨げる抵抗としてはたらく。そのため、第１の金属層が第２の不純物拡散領域に直接接する程度まで大きく形成されている場合よりも、スイッチング動作時に、逆バイアスがかけられたとき、すなわち、第１の金属層に、第２の金属層を基準として負の電位がかけられ、第２の金属層に、第１の金属層を基準として正の電位がかけられ場合に、第２の不純物拡散領域の下側から第２の金属層に向かって流れる電流密度を小さくできる。それにより、スイッチング動作時のリカバリー時に、逆バイアスがかかったとき、第２の不純物拡散領域と第２の金属層との間に局所的に大きく生じるリカバリー電流の不均一動作に基づく電流の集中を抑制できる。その結果、リカバリー電流による、第２の不純物拡散領域近傍の温度上昇に起因する、第２の不純物拡散領域近傍の熱破壊の発生を抑制できる。
【００１５】
また、請求項１に記載の本発明の半導体装置は、第１の不純物拡散領域と第２の不純物拡散領域とが接しており、第１の不純物拡散領域と第２の不純物拡散領域との間に、第２の不純物拡散領域の平面的に内側に接して設けられ、第１の不純物拡散領域よりも注入深さが浅い第１導電型を有する第３の不純物拡散領域をさらに備えている。
【００１６】
このような構造にすることにより、第１の不純物拡散領域と第２の不純物拡散領域との間には、第１導電型の第３の不純物拡散領域が形成されているため、第１の不純物拡散領域のうち第３の不純物拡散領域の直下の部分が、順バイアス時、すなわち、第１の金属層に、第２の金属層を基準とした場合に正の電位がかけられ、第２の金属層に、第１の金属層を基準とした場合に負の電位がかけられたときに、第１の不純物拡散領域から第２の不純物拡散領域まで流れる電流に対して抵抗としてはたらく。そのため、第１の不純物拡散領域と第２の不純物拡散領域とが接触するように形成されている場合よりも、順バイアス時、すなわち、第１の金属層に、第２の金属層を基準とした場合に負の電位がかかり、第２の金属層に、第１の金属層を基準とした場合に正の電位がかかっているときに、第２の不純物拡散領域の下側から第２の金属層に向かって流れる電流密度を小さくできる。それにより、逆バイアスがかけられたときに生じる、第２の不純物拡散領域と第２の金属層との間に局所的に大きく流れるリカバリー電流の不均一動作に基づく電流の集中を抑制できる。その結果、リカバリー電流による第２の不純物拡散領域近傍の温度上昇に起因する、第２の不純物拡散領域近傍の熱破壊の発生を抑制できる。
【００１７】
請求項２に記載の本発明の半導体装置は、第１導電型を有する半導体基板と、半導体基板の第１の主表面から所定の深さにかけて形成された、第２導電型を有する第１の不純物拡散領域と、半導体基板の第１の主表面において、第１の不純物拡散領域よりも外側の領域に、この第１の不純物拡散領域を取り囲むように、この第１の主表面からの深さが第１の不純物拡散領域よりも深く、かつ、この第１の不純物拡散領域よりも濃度が高い、所定の幅で設けられた第２の不純物拡散領域と、半導体基板の第１の主表面上に第１の不純物拡散領域に接して設けられた第１の金属層と、半導体基板の第２の主表面に接するように設けられた第２の金属層と、第１の不純物拡散領域と第２の不純物拡散領域との間の領域に、半導体基板の第１の主表面から所定の深さにかけて形成された、絶縁膜が埋め込まれたトレンチを備えている。
【００１８】
このような構造にすることにより、第１の不純物拡散流域と第２の不純物拡散領域との間には、トレンチに埋め込まれた絶縁層が形成されている。そのため、順バイアス時、すなわち、第１の金属層に、第２の金属層を基準とした場合に正の電位がかかり、第２の金属層に、第１の金属層を基準とした場合に負の電位がかかっているときに、この絶縁層が、第１の不純物拡散領域から第２の不純物拡散領域まで流れる電流に対して絶縁体としてはたらき、電流を流さない。それにより、順バイアス時、すなわち、第１の金属層に、第２の金属層を基準とした場合に負の電位がかり、第２の金属層に、第１の金属層を基準とした場合に正の電位がかかっているときに、第２の不純物拡散領域の下側から第２の金属層に向かって流れる電流密度を小さくできる。それにより、逆バイアスがかけられたときに、第２の不純物拡散領域と第２の金属層との間に局所的に大きく生じるリカバリー電流の不均一動作に基づく電流の集中を抑制できる。その結果、リカバリー電流による第２の不純物拡散領域近傍の温度上昇に起因する、第２の不純物拡散領域近傍の熱破壊の発生を抑制できる。
【００１９】
また、この場合、第１の金属層を第１の不純物拡散領域と同程度に大きくしても、トレンチに埋め込まれた絶縁膜は絶縁体として有効にはたらくため、第１の金属層と第２の金属層の間にかかる電圧が同一の状態での第１の金属層から第２の金属層へ流れる電流をより半導体基板の幅方向に均一に分散することが可能となる。その結果、第１の金属層と第２の金属層との間の電流電圧特性を向上させることができる。
【００２０】
請求項３に記載の本発明の半導体装置は、第１導電型を有する半導体基板と、半導体基板の第１の主表面から所定の深さにかけて形成された、第２導電型を有する第１の不純物拡散領域と、半導体基板の第１の主表面において、第１の不純物拡散領域よりも外側の領域に、この第１の不純物拡散領域を取り囲むように、この第１の主表面からの深さが第１の不純物拡散領域よりも深く、かつ、この第１の不純物拡散領域よりも濃度が高い、所定の幅で設けられ、この幅方向の中心部付近の不純物濃度が最外周および最内周に比較して低い、環状の第２導電型を有する第２の不純物拡散領域と、半導体基板の第１の主表面上に第２の不純物拡散領域に略接する程度まで設けられた第１の金属層と、半導体基板の第２の主表面に接するように設けられた第２の金属層とを備えている。
【００２１】
このような構造にすることにより、第２の不純物拡散領域は、その環状の幅方向の中心部近傍に、第２の不純物拡散領域の他の部分よりも濃度が小さい部分を有する。それにより、第２の不純物拡散領域は、この第２の不純物拡散領域が、幅方向に一定の濃度で分布している場合よりも、正孔密度が小さくなっている。そのため、順バイアス時、すなわち、第１の金属層に、第２の金属層を基準として正の電位を与える場合の、第２の不純物拡散領域から第２の金属層に向かって流れる電流の密度は比較的に小さくなる。その結果、逆バイアス時、すなわち、第１の金属層に、第２の金属層を基準とした場合に正の電位がかけられ、第２の金属層に第１の金属層として負の電位の電位がかけられたときに、局所的に大きく流れるリカバリー電流の集中を抑制できる。その結果、リカバリー電流による第２の不純物拡散領域近傍の温度上昇に起因する、第２の不純物拡散領域近傍の熱破壊の発生を抑制できる。
【００２２】
また、第２の不純物拡散領域の幅および拡散深さを変えずに、その幅方向の中央部の密度を下げることにより正孔密度を低下させて、リカバリー電流の集中を抑制するため、電界集中を防止するという効果は低下しない。
【００２３】
また、この場合、第１の金属層を第１の不純物拡散領域と同程度に大きくしても、第２の不純物拡散領域の中央部の濃度が低い部分は抵抗として有効にはたらくため、上記局所的に大きなリカバリー電流の集中の抑制を図ることができる。そのため、第１の金属層と第２の金属層の間にかかる電圧が同一の状態での第１の金属層から第２の金属層へ流れる電流をより半導体基板の幅方向に均一に分散することが可能となる。その結果、第１の金属層と第２の金属層との間の電流電圧特性を向上させることができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態およびそれに関連する参考例を図に基づいて説明する。
【００２５】
（参考例１）
本発明の参考例１のＦＷＤを図１〜図９を用いて説明する。本参考例のＦＷＤは、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図１に示すような構造を有している。以下、本発明の参考例１のＦＷＤの構造を説明する。
【００２６】
本参考例のＦＷＤは、半導体基板の表面から見た平面図は、図１６と同様である。また、断面においては、図１に示す断面の幅ｗ2＝５６００μｍ、厚さｔ＝５００μｍのｎ型の半導体基板１に、この半導体基板１の下側主表面から所定の深さにかけて形成された、この半導体基板１よりも濃度の高いｎ型の不純物拡散領域であるカソード層２と、半導体基板１の上側主表面の図１６の平面図における略中心となる軸、すなわち、図１のＢ−Ｂ線から所定の距離をおいた位置まで、上側主表面から拡散深さが６μｍの領域に形成された、表面濃度５×１０16／ｃｍ3のｐ型の不純物拡散領域である幅ｗ3＝３４５０μｍのアノード層３が設けられている。
【００２７】
また、半導体基板１の上側主表面において、平面的にアノード層３の周囲を取り囲むように、断面的には半導体基板１の上側主表面からの拡散深さが１０μｍと、アノード層３よりも拡散深さが深くなるように、かつ、拡散濃度が１×１０19／ｃｍ3というアノード層３よりも高い濃度で、幅ｗ4＝５０μｍで設けられた環状のｐ型の不純物拡散領域であるフィールドリミティング層最内周４を備えている。さらに、フィールドリミティング最内周層４を平面的に取り囲むように、このフィールドリミティング層最内周４の外側へそれぞれ所定の距離をおいて複数設けられた、フィールドリミティング層最内周４と同じ濃度を有する、環状のｐ型の不純物拡散領域群である、拡散深さ１０μｍ、拡散濃度が１×１０19／ｃｍ3のフィールドリミティング層５が設けられている。
【００２８】
また、半導体基板１の最外周には、半導体基板１よりも濃度が高いｎ型の不純物拡散領域であるストッパチャネル層６が設けられている。さらに、カソード層２に接して設けられた金からなるカソード電極用金属層７と、アノード層３に接して設けられ、この第２のカソード層よりも略中心からの距離が小さいアルミニウムからなるアノード電極用金属層８とを備えている。本参考例では、アノード電極用金属層８の幅が、それぞれｗ1＝３０００、２５００、２０００μｍというように、アノード層３の幅より一定の長さだけ短くなっていることが、従来と異なる点である。
【００２９】
このとき、ｗ1＝３０００、２５００、２０００μｍの状態に対応する、電流密度と電圧の関係を図２に示す。図２に示すように、ｗ1を小さくすれば、同電圧がかかったときの電流密度が低下していることより、ダイオードの特性が低下することが分かる。また、図３のデータのそれぞれは、ｗ1＝３０００、２５００、２０００μｍの状態のときの電流密度分布と図１のＢ−Ｂ線からアノード電極用金属層８の最外周までの距離との関係を表すグラフである。さらに、図４のデータのそれぞれは、ｗ1＝３０００、２５００、２０００μｍの状態のときの正孔密度分布と図１のＢ−Ｂ線からアノード電極用金属層８の最外周までの距離との関係を表すグラフである。これらのグラフより、ｗ1＝３０００、２５００、２０００μｍのそれぞれの場合において、従来技術の図１９および図２０で示したような、電流密度の不均一な分布が解消されていることが分かる。
【００３０】
このような構造にすることにより、半導体基板１の上側面で、アノード電極用金属層８の最外周面とフィールドリミティング最内周４の最内周面との間に所定の距離を有する構造となる。それにより、半導体基板１の上側主表面近傍においてアノード電極用金属層８の最外周面とフィールドリミティング最内周４の最内周面との間で、半導体基板１の上側主表面から深さ６μｍにかけて形成されたアノード層３の平面的に見て外周部分は、順バイアス時、すなわち、アノード電極用金属層８に正の電界がかかり、カソード電極金属７に負の電界がかかったときに、図５に示す経路ＩＩの抵抗Ｒ0から分かるように、アノード電極用金属層８の下面で発生する電流が、フィールドリミティング最内周４の方向へ流れていくことを妨げる抵抗としてはたらく。このとき、不純物濃度ＮA（ｃｍ-3）の場合の一様なｐ型半導体基板の抵抗率ρpは、
【００３１】
【数１】
【００３２】
である。
また、ＮAはアノード層３の不純物濃度である。上式を用いると、
ＮA＝１×１０16／ｃｍ3の場合には、抵抗率ρp＝０．２１０５Ωｃｍ程度となる。アノード層３の最外周からフィールドリミティング最内周４までの距離が５００μｍとすると、図５の経路ＩＩの抵抗値Ｒ0 ＝０．１０５３Ω程度となる。
【００３３】
一方、経路Ｉのｎ型の半導体基板１の部分の抵抗値Ｒ1は、１００Ａ／ｃｍ2での電圧が１．５Ｖの場合には、ｐｎ接合面での接触電位を０．７Ｖとすると、
【００３４】
【数２】
【００３５】
となり、経路Ｉの抵抗値は、Ｒ1＝０．８Ωで、経路ＩＩの抵抗値はＲ0＋Ｒ2＝０．８Ω＋０．１Ω＝０．９Ωとなり、経路Ｉでは経路ＩＩよりも、その値が大きいことから、経路Ｉを流れる電流に比べて経路ＩＩを流れる電流が極めて小さいことが分かる。
【００３６】
そのため、アノード電極用金属層８がフィールドリミティング最内周４に直接接する程度まで大きく形成されている場合よりも、フィールドリミティング最内周４の下側からカソード層２に向かって流れる電流密度を小さく、すなわち、電流の集中を抑制できる。それにより、従来技術に比べて、逆バイアス時、すなわち、アノード電極用金属層８に、カソード電極用金属７を基準とした場合に、負の電位がかかり、カソード電極用金属層７に、アノード電極用金属層８を基準とした場合に、正の電位がかかったときに、フィールドリミティング最内周４の下部に局所的に大きく蓄積された正孔の逆流により生じる、フィールドリミティング最内周層４に向かって局所的に大きく流れるリカバリー電流の集中を抑制できる。その結果、リカバリー電流によるフィールドリミティング最内周４の下側の温度上昇に起因する、フィールドリミティング最内周４近傍の熱破壊の発生を抑制できる。
【００３７】
（参考例２）
本発明の参考例２のＦＷＤを図６を用いて説明する。本参考例のＦＷＤは、半導体基板の表面から見た平面図は、図１６と同様である。また、断面においては、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図６に示すような構造を有している。本参考例のＦＷＤは、半導体基板１、カソード層２、フィールドリミティング最内周層４、フィールドリミティング層５、ストッパチャンネル層６、カソード電極用金属７、および、アノード電極用金属層８の構造においては、参考例１に記載のＦＷＤと共通している。また、本参考例のＦＷＤは、アノード層３の径方向の長さが短く、アノード層３とフィールドリミティング最内周層４との間はｎ型の半導体基板１で電気的導通が遮断され、また、半導体基板１の主表面上にアノード電極用金属層８の最外周からフィールドリミティング最内周層４の内側面にまでに絶縁膜１７を介してアルミニウムからなるフィールドプレート１６が設けられている点においては、参考例１のＦＷＤと構造が異なる。
【００３８】
このような構造にすることにより、ｐ型のアノード層３とフィールドリミティング最内周層４との間に、ｎ型を有する半導体基板１が不純物注入されずにそのまま残っているため、順バイアス時に、アノード層３からフィールドリミティング最内周層４へと流れる電流は、半導体基板１により遮られる。それにより、フィールドリミティング最内周層４の下側が局所的に大きな正孔密度分布になることを抑制する。そのため、フィールドリミティング最内周層４の下側からカソード層２に向かって流れる電流密度を小さくできる。そのため、逆バイアスがかけられたときに生じる、カソード層２とフィールドリミティング最内周層４との間に局所的に大きく流れるリカバリー電流の集中が抑制される。その結果、リカバリー電流によるフィールドリミティング最内周層４近傍の温度上昇に起因する、フィールドリミティング最内周４近傍の熱破壊の発生を抑制できる。
【００３９】
また、フィールドプレート１６がない場合は、図７に示すように、アノード層３とフィールドリミティング最内周層４との間で、逆バイアス時に、等電位面は間隔が狭くなり、変化が大きいので、電界が大きくなっているが、フィールドプレート１６を設けると、図８に示すように、アノード電極用金属層８にかかる電位が、アノード層３とフィールドリミティング最内周４との間に生じる逆バイアス時の等電位面の間隔が大きくなり、電位の高い面が外側へ送り出され、電界集中が緩和される。それにより、アノード層３とフィールドリミティング最内周４との間に生じる電界集中を抑制することが可能となる。
【００４０】
（参考例３）
本発明の参考例３のＦＷＤを図９を用いて説明する。本参考例のＦＷＤは、半導体基板の表面から見た平面図は、図１６とほぼ同様である。また、断面においては、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図９に示すような構造を有している。本参考例のＦＷＤは、半導体基板１、カソード層２、フィールドリミティング最内周層４、フィールドリミティング層５、ストッパチャンネル層６、カソード電極用金属７、および、アノード電極８の構造においては参考例１に記載のＦＷＤと共通している。また、本参考例のＦＷＤは、アノード層３の径方向の長さを短くし、アノード層３の最外周部分とフィルドリミティング最内周層４とが直接接触することなく、導電がｎ型の半導体基板１でほぼ遮断された状態であり、アノード層３の最外周部分とフィールドリミティング最内周層４との間の半導体基板１の表面上に絶縁膜１０を設け、さらに、その絶縁膜１０を覆うようにに多結晶シリコンからなる配線９を設け、アノード層３の最外周部分とフィールドリミティング最内周層４とを導通させている構造においては、参考例１に記載のＦＷＤと異なる。
【００４１】
このような構造にすることにより、ｐ型のアノード層３とフィールドリミティング最内周層４とは、ｎ型の半導体基板１により間隔をおいて設けられている。また、半導体基板１の上側主表面で絶縁膜１０を介して、アノード層３とフィールドリミティング最内周層４とを接続する多結晶シリコンからなる導電層９が設けられていることにより、導電層９と平行にアノード層３とフィールドリミティング最内周層４との間で電界が集中しないように半導体基板１の表面に平行で、間隔の比較的大きな等電位面が形成される。
【００４２】
また、アノード層３からフィールドリミティング最内周層４へ流れる電流に対しては、導電層９が抵抗としてはたらき、フィールドリミティング最内周層４に流れる電流を小さくする。そのため、逆バイアス時には、逆バイアスがかけられたときに生じるカソード層２とフィールドリミティング最内周層４との間に局所的に大きく流れるリカバリー電流の集中が抑制される。その結果、リカバリー電流によるフィールドリミティング最内周層４近傍の温度上昇に起因する、フィールドリミティング最内周層４近傍の熱破壊の発生を抑制し得る。
【００４３】
（実施の形態Ｉ）
本発明の実施の形態ＩのＦＷＤを図１０を用いて説明する。本実施の形態のＦＷＤは、半導体基板の表面から見た平面図は、図１６とほぼ同様である。また、断面においては、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図１０に示すような構造を有している。本実施の形態のＦＷＤは、半導体基板１、カソード層２、フィールドリミティング最内周層４、フィールドリミティング層５、ストッパチャンネル層６、カソード電極用金属７、および、アノード電極８の構造においては、参考例１に記載のＦＷＤと共通している。また、本実施の形態のＦＷＤは、アノード層３の最外周からフィールドリミティング最内周４の内側面までに、アノード層３よりも注入深さが浅いｎ型の不純物拡散領域１１を備えている点においては、参考例１に記載のＦＷＤと構造が異なる。
【００４４】
このような構造にすることにより、アノード層３とフィールドリミティング最内周４との間には、アノード層３のｎ型の不純物拡散領域１１直下の部分の、ｐ型の濃度が低い部分が抵抗層としてはたらく。そのため、アノード層３からフィールドリミティング最内周４まで流れる電流に対して、不純物拡散領域１１が抵抗としてはたらく。そのため、不純物拡散領域１１がなく、アノード層３のみの場合よりも、順バイアス時において、フィールドリミティング最内周４の下側からカソード層２に向かって流れる電流密度を小さくできる。それにより、逆バイアスがかけられたときに生じるカソード層２とフィールドリミティング最内周４との間に局所的に大きく流れるリカバリー電流の集中が抑制される。その結果、リカバリー電流によるフィールドリミティング最内周４近傍の温度上昇に起因する、フィールドリミティング最内周４近傍の熱破壊の発生を抑制できる。
【００４５】
（実施の形態ＩＩ）
本発明の実施の形態ＩＩのＦＷＤを図１１を用いて説明する。本実施の形態のＦＷＤは、半導体基板の表面から見た平面図は、図１６とほぼ同様である。また、断面においては、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図１１に示すような構造を有している。本実施の形態のＦＷＤは、半導体基板１、カソード層２、アノード層３、フィールドリミティング最内周層４、フィールドリミティング層５、ストッパチャンネル層６、カソード電極用金属７の構造においては、参考例１に記載のＦＷＤと共通している。また、本実施の形態のＦＷＤは、アノード電極用金属８がアノード層３の最外周まで延びており、また、アノード層３とフィールドリミティング最内周層４との境界部分にトレンチを埋め込むように形成された酸化膜１２が設けられている点において、参考例１に記載のＦＷＤと構造が異なる。
【００４６】
このような構造にすることにより、アノード層３とフィールドリミティング最内周４との間には、トレンチに埋め込まれた絶縁層１２が形成されているため、この絶縁層１２が、アノード層３からフィールドリミティング最内周４まで流れている電流に対して絶縁層としてはたらき、電流を流さない。そのため、順バイアス時に、フィールドリミティング最内周４の下側からカソード層２に向かって流れる電流密度を小さくできる。それにより、逆バイアスがかけられたときに、局所的に大きく流れるリカバリー電流の集中が抑制される。その結果、リカバリー電流によるフィールドリミティング最内周４近傍の温度上昇に起因する、フィールドリミティング最内周４近傍の熱破壊の発生を抑制できる。
【００４７】
また、この場合、アノード電極用金属層８をアノード層３と同程度に大きくしても、トレンチに埋め込まれた酸化膜１２は抵抗として有効にはたらくため、アノード電極用金属層とカソード層２の間にかかる電圧が同一の状態でのアノード電極用金属層８からカソード電極用金属層７へ流れる電流をより半導体基板１の幅方向に均一に分散することが可能となる。その結果、アノード電極用金属層８とカソード電極用金属層７との間の電流電圧特性を向上させることができる。
【００４８】
（参考例４）
本発明の参考例４のＦＷＤを図１２を用いて説明する。本参考例のＦＷＤは、半導体基板の表面から見た平面図は、図１６と同様である。また、断面においては、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図１２に示すような構造を有している。本参考例のＦＷＤは、半導体基板１、カソード層２、フィールドリミティング最内周層４、フィールドリミティング層５、ストッパチャンネル層６、カソード電極用金属７の構造においては、参考例１に記載のＦＷＤと共通している。また、アノード層３の径方向の長さが短く、アノード層３とフィールドリミティング最内周層４との間に、アノード層３と主表面からの深さが略等しく、極めて低濃度のｐ型の不純物拡散領域１３が設けられている。また、アノード電極用金属層８は、フィールドリミティング最内周層４の内側面にまで設けられている点において、参考例１に記載のＦＷＤと構造が異なる。
【００４９】
このような構造にすることにより、アノード層３とフィールドリミティング最内周層４との間には、比較的濃度が低いｐ型の不純物拡散領域１３が形成されているため、順バイアス時には、不純物拡散領域１３が、アノード層３からフィールドリミティング最内周層４まで流れる電流に対して抵抗としてはたらく。そのため、アノード層３のみで形成され、不純物拡散領域１３がない場合よりも、フィールドリミティング最内周層４の下側からカソード層２に向かって流れる電流密度を小さくできる。それにより、逆バイアスがかけられたときに生じるカソード層２とフィールドリミティング最内周層４との間に局所的に大きく生じるリカバリー電流の集中が抑制される。その結果、リカバリー電流によるフィールドリミティング最内周層４近傍の温度上昇に起因する、フィールドリミティング最内周層４近傍の熱破壊の発生を抑制できる。
【００５０】
また、この場合、実施の形態ＩＩと同様の理由で、アノード電極用金属層８とカソード電極用金属層７との間の電流電圧特性を向上させることができる。
【００５１】
（参考例５）
本発明の参考例５のＦＷＤを図１３を用いて説明する。本参考例のＦＷＤは、半導体基板の表面から見た平面図は、図１６と同様である。また、断面においては、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図１３に示すような構造を有している。本参考例のＦＷＤは、半導体基板１、カソード層２、フィールドリミティング最内周層４、フィールドリミティング層５、ストッパチャンネル層６、カソード電極用金属７、および、アノード電極８の構造においては、参考例１に記載のＦＷＤと共通している。また、本参考例のＦＷＤは、アノード層３に中心から最外周部分に向かって所定の間隔で、複数の極めて低濃度のｐ型の不純物拡散領域１４を備えている点において、参考例１と構造が異なる。
【００５２】
このような構造にすることにより、アノード層３には、比較的濃度が低いｐ型の複数の不純物拡散領域１４が形成されているため、順バイアス時には、不純物拡散領域１４が、アノード層３からフィールドリミティング最内周層４まで流れる電流に対して抵抗としてはたらく。そのため、アノード層３のみで形成され、不純物拡散領域１４がない場合よりも、フィールドリミティング最内周層４の下側からカソード層２向かって流れる電流密度を小さくできる。それにより、逆バイアスがかけられたときに、カソード層２とフィールドリミティング最内周層４との間に局所的に大きく流れるリカバリー電流の集中が抑制される。その結果、リカバリー電流によるフィールドリミティング最内周層４近傍の温度上昇に起因する、フィールドリミティング最内周層４近傍の熱破壊の発生を抑制できる。
【００５３】
また、この場合、アノード電極用金属層８をアノード層３と同程度に大きくしても、比較的濃度が低いｐ型の不純物拡散領域１３は抵抗として有効にはたらくため、アノード電極用金属層とカソード電極用金属層７の間にかかる電圧が同一の状態でのアノード電極用金属層８からカソード電極用金属層７へ流れる電流をより半導体基板１の幅方向に均一に分散することが可能となる。その結果、アノード電極用金属層８とカソード電極用金属層７との間の電流電圧特性を向上させることができる。
【００５４】
（参考例６）
本発明の参考例６のＦＷＤを図１４を用いて説明する。本参考例のＦＷＤは、半導体基板の表面から見た平面図は、図１６と同様である。また、断面においては、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図１４に示すような構造を有している。本参考例のＦＷＤは、半導体基板１、カソード層２、フィールドリミティング最内周層４、フィールドリミティング層５、ストッパチャンネル層６、カソード電極用金属７の構造においては、参考例１に記載のＦＷＤと共通している。また、本参考例のＦＷＤは、アノード層３の径方向の長さが短く、アノード層３とフィールドリミティング最内周層４との間に、アノード層３と主表面からの深さが浅い、比較的濃度が低いｐ型の不純物拡散領域１５が設けられている。また、本参考例のＦＷＤは、アノード電極用金属層８は、フィールドリミティング最内周層４の内側面にまで設けられている点において、参考例１に記載のＦＷＤと構造が異なる。
【００５５】
このような構造にすることにより、アノード層３とフィールドリミティング最内周層４との間には、アノード層３よりも深さが浅く、比較的濃度が低いｐ型の第９の不純物拡散領域１５が形成されている。そのため、順バイアス時には、不純物拡散領域１５は、アノード層３からフィールドリミティング最内周層４へは、ほとんど電流を流さない。それにより、フィールドリミティング最内周層４の下側からカソード層２に向かって流れる電流密度を小さくできる。それにより、逆バイアスがかけられたときに、カソード層２とフィールドリミティング最内周層４との間に局所的に大きく流れるリカバリー電流の集中が抑制される。その結果、リカバリー電流によるフィールドリミティング最内周層４近傍の温度上昇に起因する、フィールドリミティング最内周層４近傍の熱破壊の発生を抑制できる。
【００５６】
また、アノード電極用金属層８が、フィールドリミティング最内周層４の内側面近傍まで設けられていることにより、アノード層３とフィールドリミティング最内周層４との間の電界集中を抑制することが可能となる。
【００５７】
（実施の形態ＩＩＩ）
本発明の実施の形態ＩＩＩのＦＷＤを図１５を用いて説明する。本実施の形態のＦＷＤは、半導体基板の表面から見た平面図は、図１６と同様である。また、断面においては、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図１５に示すような構造を有している。本実施の形態のＦＷＤは、参考例１に記載のＦＷＤと、半導体基板１、カソード層２、アノード層３、フィールドリミティング層５、ストッパチャンネル層６、カソード電極用金属７の構造においては共通している。また、本実施の形態のＦＷＤは、アノード電極用金属８がアノード層３の最外周近傍まで延びており、フィールドリミティング最内周層４がその中央部に濃度の低い部分を有するように、フィールドリミティング最内周層内側部分４ａとフィールドリミティング最内周層外側部分４ｂとに分かれている点において、参考例１に記載のＦＷＤと構造が異なる。
【００５８】
このような構造にすることにより、フィールドリミティング最内周層内側４ａとフィールドリミティング最内周層外側４ｂとは、それぞれの間に比較的濃度が低い部分を有する。それにより、フィールドリミティング最内周層内側４ａとフィールドリミティング最内周層外側４ｂとは、このフィールドリミティング最内周層内側４ａとフィールドリミティング最内周層外側４ｂとがその幅方向の中央部に比較的濃度の小さい部分を有さず、一定の濃度で分布している場合よりも、比較的正孔密度が小さくなっている。そのため、順バイアス時に生じる、フィールドリミティング最内周層４からカソード電極２に向かって流れる電流の密度は比較的に小さくなる。その結果、逆バイアスがかけられたときに、カソード層２とフィールドリミティング最内周層４との間に局所的に大きく流れるリカバリー電流の集中が抑制される。その結果、フィールドリミティング最内周層内側４ａおよびフィールドリミティング最内周層外側４ｂ近傍の温度上昇に起因する、フィールドリミティング最内周層内側４ａおよびフィールドリミティング最内周層外側４ｂ近傍の熱破壊の発生を抑制できる。
【００５９】
また、フィールドリミティング最内周層内側４ａおよびフィールドリミティング最内周層外側４ｂは、その幅および最も深い部分の注入深さは従来と共通であり、等電位面の状態は従来とほぼ同様であるため、幅を狭くする、または、注入深さを浅くして正孔密度を小さくするときのように、電界集中の緩和の効果を低減させることはない。
【００６０】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００６１】
【発明の効果】
請求項１に記載の本発明の半導体装置によれば、逆バイアスがかけられたときに生じる、第２の不純物拡散領域と第２の金属層との間に局所的に大きく流れるリカバリー電流の集中を抑制できる。その結果、リカバリー電流による第２の不純物拡散領域近傍の温度上昇に起因する、フィールドリミティング最内周層近傍の熱破壊の発生を抑制できる。
【００６２】
また、請求項１に記載の本発明の半導体装置によれば、逆バイアスがかけられたときに生じる、第２の不純物拡散領域と第２の金属層との間に局所的に大きく流れるリカバリー電流の集中を抑制できる。その結果、リカバリー電流による第２の不純物拡散領域近傍の温度上昇に起因する、第２の不純物拡散領域近傍の熱破壊の発生を抑制できる。
【００６３】
請求項２に記載の本発明の半導体装置によれば、逆バイアスがかけられたときに、第２の不純物拡散領域と第２の金属層との間に局所的に大きく流れるリカバリー電流の集中を抑制できる。その結果、リカバリー電流による第２の不純物拡散領域近傍の温度上昇に起因する、第２の不純物拡散領域近傍の熱破壊の発生を抑制できる。また、第１の金属層と第２の金属層の間にかかる電圧が同一の状態での第１の金属層から第２の金属層へ流れる電流をより均一に分散することが可能となる。その結果、第１の金属層と第２の金属層との間の電流電圧特性が向上させることができる。
【００６４】
請求項３に記載の本発明の半導体装置によれば、逆バイアス時、すなわち、第１の金属層に正の電界がかけられ、第２の不純物拡散領域に負の電界がかけられたときに、局所的に大きく流れるリカバリー電流の集中を抑制できる。その結果、第２の不純物拡散領域近傍の温度上昇に起因する、第２の不純物拡散領域近傍の熱破壊の発生を抑制できる。また、第１の金属層と第２の金属層の間にかかる電圧が同一の状態での第１の金属層から第２の金属層へ流れる電流をより均一に分散することが可能となる。その結果、第１の金属層と第２の金属層との間の電流電圧特性が向上させることができる。
【図面の簡単な説明】
【図１】 本発明の参考例１における、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図２】 本発明の参考例１における、ＦＷＤの、アノード電極用金層の径方向の長さｗ1＝３４５０，３０００，２５００，２０００μｍの場合の順方向の電流電圧特性を示したグラフを表す図である。
【図３】 本発明の参考例１における、ＦＷＤの、アノード電極用金層の径方向の長さがｗ1 ＝３０００、２５００、２０００μｍの場合の、Ａ−Ａ線断面におけるＦＷＤのＢ−Ｂ線からの距離と電流密度の関係を示すグラフを表す図である。
【図４】 本発明の参考例１における、ＦＷＤの、アノード電極用金層の径方向の長さがｗ1＝３０００、２５００、２０００μｍの場合の、Ａ−Ａ線断面におけるフリーフダイオードのＢ−Ｂ線からの距離と正孔密度の関係を示すグラフを表す図である。
【図５】 本発明の参考例１における、ＦＷＤの、順バイアスがかかったときの、電流経路とその経路で抵抗として機能する部分を模式的に示した図である。
【図６】 本発明の参考例２における、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図７】 本発明の参考例２における、ＦＷＤのアノードの外周近傍における、フィールドプレートがない場合の等電位面を示す図である。
【図８】 本発明の参考例２における、ＦＷＤのアノードの外周近傍における、フィールドプレートがある場合の等電位面を示す図である。
【図９】 本発明の参考例３における、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図１０】 本発明の実施の形態Ｉにおける、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図１１】 本発明の実施の形態ＩＩにおける、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図１２】 本発明の参考例４における、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図１３】 本発明の参考例５における、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図１４】 本発明の参考例６における、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図１５】 本発明の実施の形態ＩＩＩにおける、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図１６】 従来の、ＦＷＤのアノード電極側からみた平面を示す図である。
【図１７】 従来の、ＦＷＤの半導体基板に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図１８】 フィールドリミティングの下側で等電位面が外側に延びていく状態を示す図である。
【図１９】 従来の、ＦＷＤのアノード電極の図１７におけるｗ1 ＝３４５０μｍの状態のときの電流密度分布と図１のＢ−Ｂ線からアノード電極用金属層８の最外周までの距離との関係を表すグラフである。
【図２０】 従来の、ＦＷＤのアノード電極の図１７におけるｗ1 ＝３４５０μｍの状態のときの正孔密度分布と図１のＢ−Ｂ線からアノード電極用金属層８の最外周までの距離との関係を表すグラフである。
【図２１】 フィールドリミティング最内周層の曲率半径が大きい場合を示した図である。
【図２２】 フィールドリミティング最内周層の曲率半径が小さい場合を示した図である。
【図２３】 アノード層とフィールドリミティング最内周層とのオーバーラップが小さい場合を示した図である。
【図２４】 アノード層とフィールドリミティング最内周層とのオーバーラップが大きい場合を示した図である。
【図２５】 フィールドリミティング最内周層の底面の幅が小さい場合の等電位面を示した図である。
【図２６】 フィールドリミティング最内周層の底面の幅が大きい場合の等電位面を示した図である。
【図２７】 ＦＷＤが組込まれたハーフブリッジ回路を示す模式図である。
【図２８】 ＩＧＢＴの電源の波形を示した図である。
【図２９】 図２４のＦＷＤが組込まれたハーフブリッジ回路において、ＩＧＢＴをＯＦＦの状態からＯＮの状態へ変化させたときの、ノード０−ノード１電流電圧損失波形を示すグラフを表す図である。
【図３０】 図２４のＦＷＤが組込まれたハーフブリッジ回路において、ＩＧＢＴをＯＦＦの状態からＯＮの状態へ変化させたときの、ノード１−ノード２電流電圧損失波形を示すグラフを表す図である。
【符号の説明】
１ 半導体基板、２ カソード層、３ アノード層、４，４ａ，４ｂ フィールドリミティング最内周層、５ フィールドリミティング層、６ ストッパチャネル層、７ カソード電極用金属層、８ アノード電極用金属層、９ 絶縁膜、１０ 導電層、１１ ｎ型の不純物拡散領域、１２ 酸化膜、１３，１４，１５ ｐ型の不純物拡散領域、１６ フィールドプレート、１７ 絶縁膜。
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、インテリジェントパワーモジュールに用いられる、フィールドリミティングを有するフリーホイールダイオードに関するものである。
【０００２】
【従来の技術】
従来より、インテリジェントパワーモジュール＜Inteligent Power Module ＞には、 フリーホイールダイオード＜Free Wheel Diode＞（以下、「ＦＷＤ」という。）が使用されている。図２７に示すようなＦＷＤの模擬試験評価用のハーフブリッジ回路４００を用いてこのＦＷＤ２００の動作を説明する。このハーフブリッジ回路のＯＮ／ＯＦＦ制御は、インシュレイティッドゲートバイポーラトランジスタ＜Insulated Gate Bipolar Transistor ＞（以下、「ＩＧＢＴ」という。）２１０により行なう。たとえば、図２８に示すような波形を電源からＩＧＢＴ２１０に送ると、ＩＧＢＴ２１０はＯＦＦの状態からＯＮの状態へターンオンする。このとき、ノード０とノード１との間の電流電圧の波形およびノード１とノード２との間の電流電圧波形は、それぞれ図２９および図３０に示すようなる。また、ＩＧＢＴがＯＦＦのときはＦＷＤに順バイアスがかかっているが、ＩＧＢＴがＯＮのときはＦＷＤに逆バイアスがかかり、ターンオン完了時には、ＦＷＤに高い電圧の逆バイアスがかかったまま保持される。
【０００３】
この高い電圧の逆バイアスがかかっている状態での、ＦＷＤの内部の状態を図１６〜図２６を用いて説明する。従来のＦＷＤは、図１６に示したような平面であり、そのｘ−ｘ線断面の状態が図１７に示すような構造を有している。まず、従来のＦＷＤの構造を図１６および図１７を用いて説明する。
【０００４】
従来のＦＷＤは、図１６に示すように、アノード電極側から見た半導体基板の表面においては、半導体基板１の主表面の中心部にアノード層１０３が設けられている。また、アノード層１０３の周囲にフィールドリミティング最内周層１０４が設けられている。さらに、環状のフィールドリミティング最内周層１０４から所定の距離をおいた外側にフィールドリミティング最内周層１０４を取囲むように環状のフィールドリミティング層１０５が徐々にその環状を大きくするように複数設けられている。また、半導体基板１０１の最外周には、ストッパチャネル層１０６が設けられている。
【０００５】
また、図１７に示すように、図１６におけるｘ−ｘ線できった断面においては、幅ｗ2＝５６００μｍ、厚さｔ＝５００μｍのｎ型の半導体基板１には、この半導体基板１０１の下面側から所定の深さにかけて形成された、この半導体基板１０１よりも濃度の高いｎ型の不純物拡散領域であるカソード層１０２と、半導体基板１の上側の主表面における略中心から所定の距離をおいた位置まで、上側の主表面からの拡散深さ６μｍに形成された、表面濃度５×１０16／ｃｍ3のｐ型の不純物拡散領域である幅ｗ3＝３４５０μｍのアノード層１０３とが設けられている。
【０００６】
また、半導体基板１の上側の主表面において、平面的にアノード層１０３の周囲を取り囲むように、上側の主表面からの拡散深さが１０μｍであり、アノード層１０３よりも深く形成され、かつ、拡散濃度が１×１０19／ｃｍ3というアノード層１０３よりも高い濃度で、幅ｗ4＝５０μｍで設けられた環状のｐ型の不純物拡散領域であるフィールドリミティング層最内周１０４が形成されている。さらに、フィールドリミティング最内周層１０４を取り囲むように、このフィールドリミティング層最内周層１０４の外側へそれぞれ所定の距離をおいて複数設けられた、フィールドリミティング層最内周１０４と同じ濃度を有する、平面的には環状のｐ型の不純物拡散領域群であるフィールドリミティング層１０５が設けられている。また、この半導体基板１０１の最外周には、半導体基板１０１よりも濃度が高いｎ型の不純物拡散領域であるストッパチャネル層１０６が設けられている。
【０００７】
さらに、カソード層１０２に接して設けられた金（Ａｕ）等からなるカソード電極用金属層１０７と、アノード層１０３に接して設けられたアルミニウムからなる幅ｗ1＝３４５０μｍのアノード電極用金属層１０８とが設けられている。
【０００８】
このＦＷＤは、ハーフブリッジ回路のスイッチとしての機能を果たすＩＧＢＴ２１０がＯＦＦの状態では、ＦＷＤは順バイアスがかかることとなるため、アノード電極用金属層１０８には正の電界が、カソード電極用金属層１０７には負の電界がかかる。それにより、図１７のＤ−Ｄ断面において、アノード層１０３からカソード層１０２に向かって流れる電流と、ｐ型のアノード層１０３から電流がフィールドリミティング最内周層１０４を経由してカソード層１０２に向かって流れる電流が発生する。このときのデバイス内部の電流密度分布および正孔密度分布をそれぞれ図１９および図２０に示す。また、逆バイアス印加時、すなわち、カソード金属層１０７にアノード金属層１０８を基準とし、正の電位が加わった場合には、その電位が大きくなるにつれて、等電位面は、図１８に示すように、フィールドリミティング最内周層１０４からフィールドリミティング層１０５へと徐々に外側のフィールドリミティング１０５に向かって伸びていき、半導体基板１０１の表面近傍での電界集中を緩和できるような状態になっている。また、フィールドリミティング最内周層１０４に流れた電流は負の電界がかかったカソード電極用金属層１０７の方に向かって流れる。
【０００９】
このとき、図１９の電流密度分布が示すように、ＦＷＤの図１７の平面図におけるＢ−Ｂ線からｘ＝３×１０3μｍ〜４×１０3μｍの位置、すなわち、フィールドリミティング最内周層１０４の下側部分で、電流密度が周辺より高くなる領域が現れる。これは、図２０に示すように、ＦＷＤにおける図１７のＢ−Ｂ線のからｘ＝３×１０3μｍ〜４×１０3μｍの位置にｐ型の濃度の高いフィールドリミティング最内周層１０４が設けられているため、正孔密度が大きくなっているからである。そのため、ｎ型の半導体基板１０１のフィールドリミティング最内周層１０４の下側部分で抵抗値が小さくなり、電流が流れやすくなっている。
【００１０】
上記フィールドリミティング最内周層１０４は、逆バイアス時に、アノード層１０３の最外周部で電界集中が発生することを防止するために設けられたものであり、図２１および図２２に示すように、フィールドリミティング最内周層１０４の端部の曲率半径が大きいほど、電荷はその円周に沿って分布し、電界集中は発生しにくい。それにより、フィールドリミティング最内周層１０４の曲率半径大きくするには、図２３に示すように、アノード層１０３よりも半導体基板１０１の主表面から深く不純物を注入する必要がある。また、不純物拡散工程の時間を短縮するために、注入する不純物の濃度を大きくすることや、アノード層１０３との境界に不純物領域の隙間が形成されることを防止するため、図２３に示すような重なり幅ｗ5の小さなものではなく、図２４に示すように、アノード層１０３と重複する領域の幅ｗ5が大きくなるように不純物を注入することがある。また、フィールドリミティング最内周層１０４と半導体基盤１０１とのｐｎ接合面の曲率半径が小さいと、図２５に示すように、等電位面の間隔１１１が狭くなり電界が集中する。そのため、図２６に示すように、半導体基板１０１の表面に垂直でフィールドリミティング最内周層１０４と半導体基板１０１とのｐｎ接合面の曲率半径を大きくするように、広範囲に渡って不純物を注入し、等電位面の間隔１１２を大きくする必要がある。その結果、フィールドリミティング最内周層１０４の不純物濃度はアノード層１０３に比べてかなり大きくなっている。
【００１１】
【発明が解決しようとする課題】
しかしながら、このＦＷＤ２００は、ハーフブリッジ回路のスイッチとしての機能を果たすＩＧＢＴ２１０がＯＦＦの状態からＯＮの状態へ変化したとき、順バイアスがかかった状態から逆バイアスがかかった状態へと変化する。このとき、アノード層１０３には、カソード電極１０２を基準として負の電位がかかり、半導体基板１０１をアノード層１０３側からカソード層１０２側へ流れていた正の電荷を有する正孔は、アノード層１０３に向かって逆流する。このとき、フィールドリミティング最内周層１０４の下側からカソード層１０２に向かって流れていた電流は、アノード層１０３およびフィールドリミティング最内周層１０４に向かって逆流するように流れる。このとき、半導体基板１０１中からフィールドリミティング最内周層１０４へ向かって流れるリカバリー電流は、局所的に大きな密度で逆流する。その結果、フィールドリミティング最内周層１０４の近傍で温度が上昇するため、フィールドリミティング最内周層１０４が破壊されるという問題がある。
【００１２】
本発明は、上記の課題を解決するためになされたものであり、その目的は、スイッチング動作時に逆バイアスがかけられたときに、局所的に大きく流れるリカバリー電流によるフィールドリミティング最内周近傍の温度上昇に起因する、フィールドリミティング最内周層の熱による破壊を抑制し得るＦＷＤを提供することである。
【００１３】
【課題を解決するための手段】
請求項１に記載の本発明の半導体装置は、第１導電型を有する半導体基板と、半導体基板の第１の主表面から所定の深さにかけて形成された、第２導電型を有する第１の不純物拡散領域と、第１の主表面において、第１の不純物拡散領域よりも外側の領域に、この第１の不純物拡散領域を取り囲むように、第１の主表面からの深さが第１の不純物拡散領域よりも深く、かつ、この第１の不純物拡散領域よりも濃度が高い、所定の幅で形成された環状の第２導電型を有する第２の不純物拡散領域と、半導体基板の第１の主表面上に第１の不純物拡散領域に接して、第２の不純物拡散領域の最内周から所定の距離をおいた内側の領域に設けられた第１の金属層と、半導体基板の第２の主表面に接するように設けられた第２の金属層とを備えている。
【００１４】
このような構造にすることにより、半導体基板の第１の主表面上で、第１の金属層の最外周面と第２の不純物拡散領域の最内周面との間に所定の距離を有する構造とすることができる。それにより、順バイアス時、すなわち、第１の金属層に、第２の金属層を基準とした場合に正の電位がかけられ、第２の金属層に、第１の金属層を基準とした場合に負の電位がかけられたときに、半導体基板の第１の主表面において第１の金属層の最外周面と第２の不純物拡散領域の最内周面との間の半導体基板の第１の主表面から所定の深さにかけて設けられた第１の不純物拡散領域の外周近傍部分は、第１の金属層の下面で発生する電流が、第２の不純物拡散領域の方向へ流れていくことを妨げる抵抗としてはたらく。そのため、第１の金属層が第２の不純物拡散領域に直接接する程度まで大きく形成されている場合よりも、スイッチング動作時に、逆バイアスがかけられたとき、すなわち、第１の金属層に、第２の金属層を基準として負の電位がかけられ、第２の金属層に、第１の金属層を基準として正の電位がかけられ場合に、第２の不純物拡散領域の下側から第２の金属層に向かって流れる電流密度を小さくできる。それにより、スイッチング動作時のリカバリー時に、逆バイアスがかかったとき、第２の不純物拡散領域と第２の金属層との間に局所的に大きく生じるリカバリー電流の不均一動作に基づく電流の集中を抑制できる。その結果、リカバリー電流による、第２の不純物拡散領域近傍の温度上昇に起因する、第２の不純物拡散領域近傍の熱破壊の発生を抑制できる。
【００１５】
また、請求項１に記載の本発明の半導体装置は、第１の不純物拡散領域と第２の不純物拡散領域とが接しており、第１の不純物拡散領域と第２の不純物拡散領域との間に、第２の不純物拡散領域の平面的に内側に接して設けられ、第１の不純物拡散領域よりも注入深さが浅い第１導電型を有する第３の不純物拡散領域をさらに備えている。
【００１６】
このような構造にすることにより、第１の不純物拡散領域と第２の不純物拡散領域との間には、第１導電型の第３の不純物拡散領域が形成されているため、第１の不純物拡散領域のうち第３の不純物拡散領域の直下の部分が、順バイアス時、すなわち、第１の金属層に、第２の金属層を基準とした場合に正の電位がかけられ、第２の金属層に、第１の金属層を基準とした場合に負の電位がかけられたときに、第１の不純物拡散領域から第２の不純物拡散領域まで流れる電流に対して抵抗としてはたらく。そのため、第１の不純物拡散領域と第２の不純物拡散領域とが接触するように形成されている場合よりも、順バイアス時、すなわち、第１の金属層に、第２の金属層を基準とした場合に負の電位がかかり、第２の金属層に、第１の金属層を基準とした場合に正の電位がかかっているときに、第２の不純物拡散領域の下側から第２の金属層に向かって流れる電流密度を小さくできる。それにより、逆バイアスがかけられたときに生じる、第２の不純物拡散領域と第２の金属層との間に局所的に大きく流れるリカバリー電流の不均一動作に基づく電流の集中を抑制できる。その結果、リカバリー電流による第２の不純物拡散領域近傍の温度上昇に起因する、第２の不純物拡散領域近傍の熱破壊の発生を抑制できる。
【００１７】
請求項２に記載の本発明の半導体装置は、第１導電型を有する半導体基板と、半導体基板の第１の主表面から所定の深さにかけて形成された、第２導電型を有する第１の不純物拡散領域と、半導体基板の第１の主表面において、第１の不純物拡散領域よりも外側の領域に、この第１の不純物拡散領域を取り囲むように、この第１の主表面からの深さが第１の不純物拡散領域よりも深く、かつ、この第１の不純物拡散領域よりも濃度が高い、所定の幅で設けられた第２の不純物拡散領域と、半導体基板の第１の主表面上に第１の不純物拡散領域に接して設けられた第１の金属層と、半導体基板の第２の主表面に接するように設けられた第２の金属層と、第１の不純物拡散領域と第２の不純物拡散領域との間の領域に、半導体基板の第１の主表面から所定の深さにかけて形成された、絶縁膜が埋め込まれたトレンチを備えている。
【００１８】
このような構造にすることにより、第１の不純物拡散流域と第２の不純物拡散領域との間には、トレンチに埋め込まれた絶縁層が形成されている。そのため、順バイアス時、すなわち、第１の金属層に、第２の金属層を基準とした場合に正の電位がかかり、第２の金属層に、第１の金属層を基準とした場合に負の電位がかかっているときに、この絶縁層が、第１の不純物拡散領域から第２の不純物拡散領域まで流れる電流に対して絶縁体としてはたらき、電流を流さない。それにより、順バイアス時、すなわち、第１の金属層に、第２の金属層を基準とした場合に負の電位がかり、第２の金属層に、第１の金属層を基準とした場合に正の電位がかかっているときに、第２の不純物拡散領域の下側から第２の金属層に向かって流れる電流密度を小さくできる。それにより、逆バイアスがかけられたときに、第２の不純物拡散領域と第２の金属層との間に局所的に大きく生じるリカバリー電流の不均一動作に基づく電流の集中を抑制できる。その結果、リカバリー電流による第２の不純物拡散領域近傍の温度上昇に起因する、第２の不純物拡散領域近傍の熱破壊の発生を抑制できる。
【００１９】
また、この場合、第１の金属層を第１の不純物拡散領域と同程度に大きくしても、トレンチに埋め込まれた絶縁膜は絶縁体として有効にはたらくため、第１の金属層と第２の金属層の間にかかる電圧が同一の状態での第１の金属層から第２の金属層へ流れる電流をより半導体基板の幅方向に均一に分散することが可能となる。その結果、第１の金属層と第２の金属層との間の電流電圧特性を向上させることができる。
【００２０】
請求項３に記載の本発明の半導体装置は、第１導電型を有する半導体基板と、半導体基板の第１の主表面から所定の深さにかけて形成された、第２導電型を有する第１の不純物拡散領域と、半導体基板の第１の主表面において、第１の不純物拡散領域よりも外側の領域に、この第１の不純物拡散領域を取り囲むように、この第１の主表面からの深さが第１の不純物拡散領域よりも深く、かつ、この第１の不純物拡散領域よりも濃度が高い、所定の幅で設けられ、この幅方向の中心部付近の不純物濃度が最外周および最内周に比較して低い、環状の第２導電型を有する第２の不純物拡散領域と、半導体基板の第１の主表面上に第２の不純物拡散領域に略接する程度まで設けられた第１の金属層と、半導体基板の第２の主表面に接するように設けられた第２の金属層とを備えている。
【００２１】
このような構造にすることにより、第２の不純物拡散領域は、その環状の幅方向の中心部近傍に、第２の不純物拡散領域の他の部分よりも濃度が小さい部分を有する。それにより、第２の不純物拡散領域は、この第２の不純物拡散領域が、幅方向に一定の濃度で分布している場合よりも、正孔密度が小さくなっている。そのため、順バイアス時、すなわち、第１の金属層に、第２の金属層を基準として正の電位を与える場合の、第２の不純物拡散領域から第２の金属層に向かって流れる電流の密度は比較的に小さくなる。その結果、逆バイアス時、すなわち、第１の金属層に、第２の金属層を基準とした場合に正の電位がかけられ、第２の金属層に第１の金属層として負の電位の電位がかけられたときに、局所的に大きく流れるリカバリー電流の集中を抑制できる。その結果、リカバリー電流による第２の不純物拡散領域近傍の温度上昇に起因する、第２の不純物拡散領域近傍の熱破壊の発生を抑制できる。
【００２２】
また、第２の不純物拡散領域の幅および拡散深さを変えずに、その幅方向の中央部の密度を下げることにより正孔密度を低下させて、リカバリー電流の集中を抑制するため、電界集中を防止するという効果は低下しない。
【００２３】
また、この場合、第１の金属層を第１の不純物拡散領域と同程度に大きくしても、第２の不純物拡散領域の中央部の濃度が低い部分は抵抗として有効にはたらくため、上記局所的に大きなリカバリー電流の集中の抑制を図ることができる。そのため、第１の金属層と第２の金属層の間にかかる電圧が同一の状態での第１の金属層から第２の金属層へ流れる電流をより半導体基板の幅方向に均一に分散することが可能となる。その結果、第１の金属層と第２の金属層との間の電流電圧特性を向上させることができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態およびそれに関連する参考例を図に基づいて説明する。
【００２５】
（参考例１）
本発明の参考例１のＦＷＤを図１〜図９を用いて説明する。本参考例のＦＷＤは、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図１に示すような構造を有している。以下、本発明の参考例１のＦＷＤの構造を説明する。
【００２６】
本参考例のＦＷＤは、半導体基板の表面から見た平面図は、図１６と同様である。また、断面においては、図１に示す断面の幅ｗ2＝５６００μｍ、厚さｔ＝５００μｍのｎ型の半導体基板１に、この半導体基板１の下側主表面から所定の深さにかけて形成された、この半導体基板１よりも濃度の高いｎ型の不純物拡散領域であるカソード層２と、半導体基板１の上側主表面の図１６の平面図における略中心となる軸、すなわち、図１のＢ−Ｂ線から所定の距離をおいた位置まで、上側主表面から拡散深さが６μｍの領域に形成された、表面濃度５×１０16／ｃｍ3のｐ型の不純物拡散領域である幅ｗ3＝３４５０μｍのアノード層３が設けられている。
【００２７】
また、半導体基板１の上側主表面において、平面的にアノード層３の周囲を取り囲むように、断面的には半導体基板１の上側主表面からの拡散深さが１０μｍと、アノード層３よりも拡散深さが深くなるように、かつ、拡散濃度が１×１０19／ｃｍ3というアノード層３よりも高い濃度で、幅ｗ4＝５０μｍで設けられた環状のｐ型の不純物拡散領域であるフィールドリミティング層最内周４を備えている。さらに、フィールドリミティング最内周層４を平面的に取り囲むように、このフィールドリミティング層最内周４の外側へそれぞれ所定の距離をおいて複数設けられた、フィールドリミティング層最内周４と同じ濃度を有する、環状のｐ型の不純物拡散領域群である、拡散深さ１０μｍ、拡散濃度が１×１０19／ｃｍ3のフィールドリミティング層５が設けられている。
【００２８】
また、半導体基板１の最外周には、半導体基板１よりも濃度が高いｎ型の不純物拡散領域であるストッパチャネル層６が設けられている。さらに、カソード層２に接して設けられた金からなるカソード電極用金属層７と、アノード層３に接して設けられ、この第２のカソード層よりも略中心からの距離が小さいアルミニウムからなるアノード電極用金属層８とを備えている。本参考例では、アノード電極用金属層８の幅が、それぞれｗ1＝３０００、２５００、２０００μｍというように、アノード層３の幅より一定の長さだけ短くなっていることが、従来と異なる点である。
【００２９】
このとき、ｗ1＝３０００、２５００、２０００μｍの状態に対応する、電流密度と電圧の関係を図２に示す。図２に示すように、ｗ1を小さくすれば、同電圧がかかったときの電流密度が低下していることより、ダイオードの特性が低下することが分かる。また、図３のデータのそれぞれは、ｗ1＝３０００、２５００、２０００μｍの状態のときの電流密度分布と図１のＢ−Ｂ線からアノード電極用金属層８の最外周までの距離との関係を表すグラフである。さらに、図４のデータのそれぞれは、ｗ1＝３０００、２５００、２０００μｍの状態のときの正孔密度分布と図１のＢ−Ｂ線からアノード電極用金属層８の最外周までの距離との関係を表すグラフである。これらのグラフより、ｗ1＝３０００、２５００、２０００μｍのそれぞれの場合において、従来技術の図１９および図２０で示したような、電流密度の不均一な分布が解消されていることが分かる。
【００３０】
このような構造にすることにより、半導体基板１の上側面で、アノード電極用金属層８の最外周面とフィールドリミティング最内周４の最内周面との間に所定の距離を有する構造となる。それにより、半導体基板１の上側主表面近傍においてアノード電極用金属層８の最外周面とフィールドリミティング最内周４の最内周面との間で、半導体基板１の上側主表面から深さ６μｍにかけて形成されたアノード層３の平面的に見て外周部分は、順バイアス時、すなわち、アノード電極用金属層８に正の電界がかかり、カソード電極金属７に負の電界がかかったときに、図５に示す経路ＩＩの抵抗Ｒ0から分かるように、アノード電極用金属層８の下面で発生する電流が、フィールドリミティング最内周４の方向へ流れていくことを妨げる抵抗としてはたらく。このとき、不純物濃度ＮA（ｃｍ-3）の場合の一様なｐ型半導体基板の抵抗率ρpは、
【００３１】
【数１】
である。
また、ＮAはアノード層３の不純物濃度である。上式を用いると、
ＮA＝１×１０16／ｃｍ3の場合には、抵抗率ρp＝０．２１０５Ωｃｍ程度となる。アノード層３の最外周からフィールドリミティング最内周４までの距離が５００μｍとすると、図５の経路ＩＩの抵抗値Ｒ0 ＝０．１０５３Ω程度となる。
【００３３】
一方、経路Ｉのｎ型の半導体基板１の部分の抵抗値Ｒ1は、１００Ａ／ｃｍ2での電圧が１．５Ｖの場合には、ｐｎ接合面での接触電位を０．７Ｖとすると、
【００３４】
【数２】
となり、経路Ｉの抵抗値は、Ｒ1＝０．８Ωで、経路ＩＩの抵抗値はＲ0＋Ｒ2＝０．８Ω＋０．１Ω＝０．９Ωとなり、経路Ｉでは経路ＩＩよりも、その値が大きいことから、経路Ｉを流れる電流に比べて経路ＩＩを流れる電流が極めて小さいことが分かる。
【００３６】
そのため、アノード電極用金属層８がフィールドリミティング最内周４に直接接する程度まで大きく形成されている場合よりも、フィールドリミティング最内周４の下側からカソード層２に向かって流れる電流密度を小さく、すなわち、電流の集中を抑制できる。それにより、従来技術に比べて、逆バイアス時、すなわち、アノード電極用金属層８に、カソード電極用金属７を基準とした場合に、負の電位がかかり、カソード電極用金属層７に、アノード電極用金属層８を基準とした場合に、正の電位がかかったときに、フィールドリミティング最内周４の下部に局所的に大きく蓄積された正孔の逆流により生じる、フィールドリミティング最内周層４に向かって局所的に大きく流れるリカバリー電流の集中を抑制できる。その結果、リカバリー電流によるフィールドリミティング最内周４の下側の温度上昇に起因する、フィールドリミティング最内周４近傍の熱破壊の発生を抑制できる。
【００３７】
（参考例２）
本発明の参考例２のＦＷＤを図６を用いて説明する。本参考例のＦＷＤは、半導体基板の表面から見た平面図は、図１６と同様である。また、断面においては、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図６に示すような構造を有している。本参考例のＦＷＤは、半導体基板１、カソード層２、フィールドリミティング最内周層４、フィールドリミティング層５、ストッパチャンネル層６、カソード電極用金属７、および、アノード電極用金属層８の構造においては、参考例１に記載のＦＷＤと共通している。また、本参考例のＦＷＤは、アノード層３の径方向の長さが短く、アノード層３とフィールドリミティング最内周層４との間はｎ型の半導体基板１で電気的導通が遮断され、また、半導体基板１の主表面上にアノード電極用金属層８の最外周からフィールドリミティング最内周層４の内側面にまでに絶縁膜１７を介してアルミニウムからなるフィールドプレート１６が設けられている点においては、参考例１のＦＷＤと構造が異なる。
【００３８】
このような構造にすることにより、ｐ型のアノード層３とフィールドリミティング最内周層４との間に、ｎ型を有する半導体基板１が不純物注入されずにそのまま残っているため、順バイアス時に、アノード層３からフィールドリミティング最内周層４へと流れる電流は、半導体基板１により遮られる。それにより、フィールドリミティング最内周層４の下側が局所的に大きな正孔密度分布になることを抑制する。そのため、フィールドリミティング最内周層４の下側からカソード層２に向かって流れる電流密度を小さくできる。そのため、逆バイアスがかけられたときに生じる、カソード層２とフィールドリミティング最内周層４との間に局所的に大きく流れるリカバリー電流の集中が抑制される。その結果、リカバリー電流によるフィールドリミティング最内周層４近傍の温度上昇に起因する、フィールドリミティング最内周４近傍の熱破壊の発生を抑制できる。
【００３９】
また、フィールドプレート１６がない場合は、図７に示すように、アノード層３とフィールドリミティング最内周層４との間で、逆バイアス時に、等電位面は間隔が狭くなり、変化が大きいので、電界が大きくなっているが、フィールドプレート１６を設けると、図８に示すように、アノード電極用金属層８にかかる電位が、アノード層３とフィールドリミティング最内周４との間に生じる逆バイアス時の等電位面の間隔が大きくなり、電位の高い面が外側へ送り出され、電界集中が緩和される。それにより、アノード層３とフィールドリミティング最内周４との間に生じる電界集中を抑制することが可能となる。
【００４０】
（参考例３）
本発明の参考例３のＦＷＤを図９を用いて説明する。本参考例のＦＷＤは、半導体基板の表面から見た平面図は、図１６とほぼ同様である。また、断面においては、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図９に示すような構造を有している。本参考例のＦＷＤは、半導体基板１、カソード層２、フィールドリミティング最内周層４、フィールドリミティング層５、ストッパチャンネル層６、カソード電極用金属７、および、アノード電極８の構造においては参考例１に記載のＦＷＤと共通している。また、本参考例のＦＷＤは、アノード層３の径方向の長さを短くし、アノード層３の最外周部分とフィルドリミティング最内周層４とが直接接触することなく、導電がｎ型の半導体基板１でほぼ遮断された状態であり、アノード層３の最外周部分とフィールドリミティング最内周層４との間の半導体基板１の表面上に絶縁膜１０を設け、さらに、その絶縁膜１０を覆うようにに多結晶シリコンからなる配線９を設け、アノード層３の最外周部分とフィールドリミティング最内周層４とを導通させている構造においては、参考例１に記載のＦＷＤと異なる。
【００４１】
このような構造にすることにより、ｐ型のアノード層３とフィールドリミティング最内周層４とは、ｎ型の半導体基板１により間隔をおいて設けられている。また、半導体基板１の上側主表面で絶縁膜１０を介して、アノード層３とフィールドリミティング最内周層４とを接続する多結晶シリコンからなる導電層９が設けられていることにより、導電層９と平行にアノード層３とフィールドリミティング最内周層４との間で電界が集中しないように半導体基板１の表面に平行で、間隔の比較的大きな等電位面が形成される。
【００４２】
また、アノード層３からフィールドリミティング最内周層４へ流れる電流に対しては、導電層９が抵抗としてはたらき、フィールドリミティング最内周層４に流れる電流を小さくする。そのため、逆バイアス時には、逆バイアスがかけられたときに生じるカソード層２とフィールドリミティング最内周層４との間に局所的に大きく流れるリカバリー電流の集中が抑制される。その結果、リカバリー電流によるフィールドリミティング最内周層４近傍の温度上昇に起因する、フィールドリミティング最内周層４近傍の熱破壊の発生を抑制し得る。
【００４３】
（実施の形態Ｉ）
本発明の実施の形態ＩのＦＷＤを図１０を用いて説明する。本実施の形態のＦＷＤは、半導体基板の表面から見た平面図は、図１６とほぼ同様である。また、断面においては、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図１０に示すような構造を有している。本実施の形態のＦＷＤは、半導体基板１、カソード層２、フィールドリミティング最内周層４、フィールドリミティング層５、ストッパチャンネル層６、カソード電極用金属７、および、アノード電極８の構造においては、参考例１に記載のＦＷＤと共通している。また、本実施の形態のＦＷＤは、アノード層３の最外周からフィールドリミティング最内周４の内側面までに、アノード層３よりも注入深さが浅いｎ型の不純物拡散領域１１を備えている点においては、参考例１に記載のＦＷＤと構造が異なる。
【００４４】
このような構造にすることにより、アノード層３とフィールドリミティング最内周４との間には、アノード層３のｎ型の不純物拡散領域１１直下の部分の、ｐ型の濃度が低い部分が抵抗層としてはたらく。そのため、アノード層３からフィールドリミティング最内周４まで流れる電流に対して、不純物拡散領域１１が抵抗としてはたらく。そのため、不純物拡散領域１１がなく、アノード層３のみの場合よりも、順バイアス時において、フィールドリミティング最内周４の下側からカソード層２に向かって流れる電流密度を小さくできる。それにより、逆バイアスがかけられたときに生じるカソード層２とフィールドリミティング最内周４との間に局所的に大きく流れるリカバリー電流の集中が抑制される。その結果、リカバリー電流によるフィールドリミティング最内周４近傍の温度上昇に起因する、フィールドリミティング最内周４近傍の熱破壊の発生を抑制できる。
【００４５】
（実施の形態ＩＩ）
本発明の実施の形態ＩＩのＦＷＤを図１１を用いて説明する。本実施の形態のＦＷＤは、半導体基板の表面から見た平面図は、図１６とほぼ同様である。また、断面においては、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図１１に示すような構造を有している。本実施の形態のＦＷＤは、半導体基板１、カソード層２、アノード層３、フィールドリミティング最内周層４、フィールドリミティング層５、ストッパチャンネル層６、カソード電極用金属７の構造においては、参考例１に記載のＦＷＤと共通している。また、本実施の形態のＦＷＤは、アノード電極用金属８がアノード層３の最外周まで延びており、また、アノード層３とフィールドリミティング最内周層４との境界部分にトレンチを埋め込むように形成された酸化膜１２が設けられている点において、参考例１に記載のＦＷＤと構造が異なる。
【００４６】
このような構造にすることにより、アノード層３とフィールドリミティング最内周４との間には、トレンチに埋め込まれた絶縁層１２が形成されているため、この絶縁層１２が、アノード層３からフィールドリミティング最内周４まで流れている電流に対して絶縁層としてはたらき、電流を流さない。そのため、順バイアス時に、フィールドリミティング最内周４の下側からカソード層２に向かって流れる電流密度を小さくできる。それにより、逆バイアスがかけられたときに、局所的に大きく流れるリカバリー電流の集中が抑制される。その結果、リカバリー電流によるフィールドリミティング最内周４近傍の温度上昇に起因する、フィールドリミティング最内周４近傍の熱破壊の発生を抑制できる。
【００４７】
また、この場合、アノード電極用金属層８をアノード層３と同程度に大きくしても、トレンチに埋め込まれた酸化膜１２は抵抗として有効にはたらくため、アノード電極用金属層とカソード層２の間にかかる電圧が同一の状態でのアノード電極用金属層８からカソード電極用金属層７へ流れる電流をより半導体基板１の幅方向に均一に分散することが可能となる。その結果、アノード電極用金属層８とカソード電極用金属層７との間の電流電圧特性を向上させることができる。
【００４８】
（参考例４）
本発明の参考例４のＦＷＤを図１２を用いて説明する。本参考例のＦＷＤは、半導体基板の表面から見た平面図は、図１６と同様である。また、断面においては、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図１２に示すような構造を有している。本参考例のＦＷＤは、半導体基板１、カソード層２、フィールドリミティング最内周層４、フィールドリミティング層５、ストッパチャンネル層６、カソード電極用金属７の構造においては、参考例１に記載のＦＷＤと共通している。また、アノード層３の径方向の長さが短く、アノード層３とフィールドリミティング最内周層４との間に、アノード層３と主表面からの深さが略等しく、極めて低濃度のｐ型の不純物拡散領域１３が設けられている。また、アノード電極用金属層８は、フィールドリミティング最内周層４の内側面にまで設けられている点において、参考例１に記載のＦＷＤと構造が異なる。
【００４９】
このような構造にすることにより、アノード層３とフィールドリミティング最内周層４との間には、比較的濃度が低いｐ型の不純物拡散領域１３が形成されているため、順バイアス時には、不純物拡散領域１３が、アノード層３からフィールドリミティング最内周層４まで流れる電流に対して抵抗としてはたらく。そのため、アノード層３のみで形成され、不純物拡散領域１３がない場合よりも、フィールドリミティング最内周層４の下側からカソード層２に向かって流れる電流密度を小さくできる。それにより、逆バイアスがかけられたときに生じるカソード層２とフィールドリミティング最内周層４との間に局所的に大きく生じるリカバリー電流の集中が抑制される。その結果、リカバリー電流によるフィールドリミティング最内周層４近傍の温度上昇に起因する、フィールドリミティング最内周層４近傍の熱破壊の発生を抑制できる。
【００５０】
また、この場合、実施の形態ＩＩと同様の理由で、アノード電極用金属層８とカソード電極用金属層７との間の電流電圧特性を向上させることができる。
【００５１】
（参考例５）
本発明の参考例５のＦＷＤを図１３を用いて説明する。本参考例のＦＷＤは、半導体基板の表面から見た平面図は、図１６と同様である。また、断面においては、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図１３に示すような構造を有している。本参考例のＦＷＤは、半導体基板１、カソード層２、フィールドリミティング最内周層４、フィールドリミティング層５、ストッパチャンネル層６、カソード電極用金属７、および、アノード電極８の構造においては、参考例１に記載のＦＷＤと共通している。また、本参考例のＦＷＤは、アノード層３に中心から最外周部分に向かって所定の間隔で、複数の極めて低濃度のｐ型の不純物拡散領域１４を備えている点において、参考例１と構造が異なる。
【００５２】
このような構造にすることにより、アノード層３には、比較的濃度が低いｐ型の複数の不純物拡散領域１４が形成されているため、順バイアス時には、不純物拡散領域１４が、アノード層３からフィールドリミティング最内周層４まで流れる電流に対して抵抗としてはたらく。そのため、アノード層３のみで形成され、不純物拡散領域１４がない場合よりも、フィールドリミティング最内周層４の下側からカソード層２向かって流れる電流密度を小さくできる。それにより、逆バイアスがかけられたときに、カソード層２とフィールドリミティング最内周層４との間に局所的に大きく流れるリカバリー電流の集中が抑制される。その結果、リカバリー電流によるフィールドリミティング最内周層４近傍の温度上昇に起因する、フィールドリミティング最内周層４近傍の熱破壊の発生を抑制できる。
【００５３】
また、この場合、アノード電極用金属層８をアノード層３と同程度に大きくしても、比較的濃度が低いｐ型の不純物拡散領域１３は抵抗として有効にはたらくため、アノード電極用金属層とカソード電極用金属層７の間にかかる電圧が同一の状態でのアノード電極用金属層８からカソード電極用金属層７へ流れる電流をより半導体基板１の幅方向に均一に分散することが可能となる。その結果、アノード電極用金属層８とカソード電極用金属層７との間の電流電圧特性を向上させることができる。
【００５４】
（参考例６）
本発明の参考例６のＦＷＤを図１４を用いて説明する。本参考例のＦＷＤは、半導体基板の表面から見た平面図は、図１６と同様である。また、断面においては、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図１４に示すような構造を有している。本参考例のＦＷＤは、半導体基板１、カソード層２、フィールドリミティング最内周層４、フィールドリミティング層５、ストッパチャンネル層６、カソード電極用金属７の構造においては、参考例１に記載のＦＷＤと共通している。また、本参考例のＦＷＤは、アノード層３の径方向の長さが短く、アノード層３とフィールドリミティング最内周層４との間に、アノード層３と主表面からの深さが浅い、比較的濃度が低いｐ型の不純物拡散領域１５が設けられている。また、本参考例のＦＷＤは、アノード電極用金属層８は、フィールドリミティング最内周層４の内側面にまで設けられている点において、参考例１に記載のＦＷＤと構造が異なる。
【００５５】
このような構造にすることにより、アノード層３とフィールドリミティング最内周層４との間には、アノード層３よりも深さが浅く、比較的濃度が低いｐ型の第９の不純物拡散領域１５が形成されている。そのため、順バイアス時には、不純物拡散領域１５は、アノード層３からフィールドリミティング最内周層４へは、ほとんど電流を流さない。それにより、フィールドリミティング最内周層４の下側からカソード層２に向かって流れる電流密度を小さくできる。それにより、逆バイアスがかけられたときに、カソード層２とフィールドリミティング最内周層４との間に局所的に大きく流れるリカバリー電流の集中が抑制される。その結果、リカバリー電流によるフィールドリミティング最内周層４近傍の温度上昇に起因する、フィールドリミティング最内周層４近傍の熱破壊の発生を抑制できる。
【００５６】
また、アノード電極用金属層８が、フィールドリミティング最内周層４の内側面近傍まで設けられていることにより、アノード層３とフィールドリミティング最内周層４との間の電界集中を抑制することが可能となる。
【００５７】
（実施の形態ＩＩＩ）
本発明の実施の形態ＩＩＩのＦＷＤを図１５を用いて説明する。本実施の形態のＦＷＤは、半導体基板の表面から見た平面図は、図１６と同様である。また、断面においては、図１６に示したようなＦＷＤの平面図のｘ−ｘ線断面の状態が図１５に示すような構造を有している。本実施の形態のＦＷＤは、参考例１に記載のＦＷＤと、半導体基板１、カソード層２、アノード層３、フィールドリミティング層５、ストッパチャンネル層６、カソード電極用金属７の構造においては共通している。また、本実施の形態のＦＷＤは、アノード電極用金属８がアノード層３の最外周近傍まで延びており、フィールドリミティング最内周層４がその中央部に濃度の低い部分を有するように、フィールドリミティング最内周層内側部分４ａとフィールドリミティング最内周層外側部分４ｂとに分かれている点において、参考例１に記載のＦＷＤと構造が異なる。
【００５８】
このような構造にすることにより、フィールドリミティング最内周層内側４ａとフィールドリミティング最内周層外側４ｂとは、それぞれの間に比較的濃度が低い部分を有する。それにより、フィールドリミティング最内周層内側４ａとフィールドリミティング最内周層外側４ｂとは、このフィールドリミティング最内周層内側４ａとフィールドリミティング最内周層外側４ｂとがその幅方向の中央部に比較的濃度の小さい部分を有さず、一定の濃度で分布している場合よりも、比較的正孔密度が小さくなっている。そのため、順バイアス時に生じる、フィールドリミティング最内周層４からカソード電極２に向かって流れる電流の密度は比較的に小さくなる。その結果、逆バイアスがかけられたときに、カソード層２とフィールドリミティング最内周層４との間に局所的に大きく流れるリカバリー電流の集中が抑制される。その結果、フィールドリミティング最内周層内側４ａおよびフィールドリミティング最内周層外側４ｂ近傍の温度上昇に起因する、フィールドリミティング最内周層内側４ａおよびフィールドリミティング最内周層外側４ｂ近傍の熱破壊の発生を抑制できる。
【００５９】
また、フィールドリミティング最内周層内側４ａおよびフィールドリミティング最内周層外側４ｂは、その幅および最も深い部分の注入深さは従来と共通であり、等電位面の状態は従来とほぼ同様であるため、幅を狭くする、または、注入深さを浅くして正孔密度を小さくするときのように、電界集中の緩和の効果を低減させることはない。
【００６０】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００６１】
【発明の効果】
請求項１に記載の本発明の半導体装置によれば、逆バイアスがかけられたときに生じる、第２の不純物拡散領域と第２の金属層との間に局所的に大きく流れるリカバリー電流の集中を抑制できる。その結果、リカバリー電流による第２の不純物拡散領域近傍の温度上昇に起因する、フィールドリミティング最内周層近傍の熱破壊の発生を抑制できる。
【００６２】
また、請求項１に記載の本発明の半導体装置によれば、逆バイアスがかけられたときに生じる、第２の不純物拡散領域と第２の金属層との間に局所的に大きく流れるリカバリー電流の集中を抑制できる。その結果、リカバリー電流による第２の不純物拡散領域近傍の温度上昇に起因する、第２の不純物拡散領域近傍の熱破壊の発生を抑制できる。
【００６３】
請求項２に記載の本発明の半導体装置によれば、逆バイアスがかけられたときに、第２の不純物拡散領域と第２の金属層との間に局所的に大きく流れるリカバリー電流の集中を抑制できる。その結果、リカバリー電流による第２の不純物拡散領域近傍の温度上昇に起因する、第２の不純物拡散領域近傍の熱破壊の発生を抑制できる。また、第１の金属層と第２の金属層の間にかかる電圧が同一の状態での第１の金属層から第２の金属層へ流れる電流をより均一に分散することが可能となる。その結果、第１の金属層と第２の金属層との間の電流電圧特性が向上させることができる。
【００６４】
請求項３に記載の本発明の半導体装置によれば、逆バイアス時、すなわち、第１の金属層に正の電界がかけられ、第２の不純物拡散領域に負の電界がかけられたときに、局所的に大きく流れるリカバリー電流の集中を抑制できる。その結果、第２の不純物拡散領域近傍の温度上昇に起因する、第２の不純物拡散領域近傍の熱破壊の発生を抑制できる。また、第１の金属層と第２の金属層の間にかかる電圧が同一の状態での第１の金属層から第２の金属層へ流れる電流をより均一に分散することが可能となる。その結果、第１の金属層と第２の金属層との間の電流電圧特性が向上させることができる。
【図面の簡単な説明】
【図１】 本発明の参考例１における、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図２】 本発明の参考例１における、ＦＷＤの、アノード電極用金層の径方向の長さｗ1＝３４５０，３０００，２５００，２０００μｍの場合の順方向の電流電圧特性を示したグラフを表す図である。
【図３】 本発明の参考例１における、ＦＷＤの、アノード電極用金層の径方向の長さがｗ1 ＝３０００、２５００、２０００μｍの場合の、Ａ−Ａ線断面におけるＦＷＤのＢ−Ｂ線からの距離と電流密度の関係を示すグラフを表す図である。
【図４】 本発明の参考例１における、ＦＷＤの、アノード電極用金層の径方向の長さがｗ1＝３０００、２５００、２０００μｍの場合の、Ａ−Ａ線断面におけるフリーフダイオードのＢ−Ｂ線からの距離と正孔密度の関係を示すグラフを表す図である。
【図５】 本発明の参考例１における、ＦＷＤの、順バイアスがかかったときの、電流経路とその経路で抵抗として機能する部分を模式的に示した図である。
【図６】 本発明の参考例２における、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図７】 本発明の参考例２における、ＦＷＤのアノードの外周近傍における、フィールドプレートがない場合の等電位面を示す図である。
【図８】 本発明の参考例２における、ＦＷＤのアノードの外周近傍における、フィールドプレートがある場合の等電位面を示す図である。
【図９】 本発明の参考例３における、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図１０】 本発明の実施の形態Ｉにおける、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図１１】 本発明の実施の形態ＩＩにおける、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図１２】 本発明の参考例４における、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図１３】 本発明の参考例５における、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図１４】 本発明の参考例６における、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図１５】 本発明の実施の形態ＩＩＩにおける、ＦＷＤの電極面に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図１６】 従来の、ＦＷＤのアノード電極側からみた平面を示す図である。
【図１７】 従来の、ＦＷＤの半導体基板に垂直に切ったときに表れる対称断面の右半分を示す図である。
【図１８】 フィールドリミティングの下側で等電位面が外側に延びていく状態を示す図である。
【図１９】 従来の、ＦＷＤのアノード電極の図１７におけるｗ1 ＝３４５０μｍの状態のときの電流密度分布と図１のＢ−Ｂ線からアノード電極用金属層８の最外周までの距離との関係を表すグラフである。
【図２０】 従来の、ＦＷＤのアノード電極の図１７におけるｗ1 ＝３４５０μｍの状態のときの正孔密度分布と図１のＢ−Ｂ線からアノード電極用金属層８の最外周までの距離との関係を表すグラフである。
【図２１】 フィールドリミティング最内周層の曲率半径が大きい場合を示した図である。
【図２２】 フィールドリミティング最内周層の曲率半径が小さい場合を示した図である。
【図２３】 アノード層とフィールドリミティング最内周層とのオーバーラップが小さい場合を示した図である。
【図２４】 アノード層とフィールドリミティング最内周層とのオーバーラップが大きい場合を示した図である。
【図２５】 フィールドリミティング最内周層の底面の幅が小さい場合の等電位面を示した図である。
【図２６】 フィールドリミティング最内周層の底面の幅が大きい場合の等電位面を示した図である。
【図２７】 ＦＷＤが組込まれたハーフブリッジ回路を示す模式図である。
【図２８】 ＩＧＢＴの電源の波形を示した図である。
【図２９】 図２４のＦＷＤが組込まれたハーフブリッジ回路において、ＩＧＢＴをＯＦＦの状態からＯＮの状態へ変化させたときの、ノード０−ノード１電流電圧損失波形を示すグラフを表す図である。
【図３０】 図２４のＦＷＤが組込まれたハーフブリッジ回路において、ＩＧＢＴをＯＦＦの状態からＯＮの状態へ変化させたときの、ノード１−ノード２電流電圧損失波形を示すグラフを表す図である。
【符号の説明】
１ 半導体基板、２ カソード層、３ アノード層、４，４ａ，４ｂ フィールドリミティング最内周層、５ フィールドリミティング層、６ ストッパチャネル層、７ カソード電極用金属層、８ アノード電極用金属層、９ 絶縁膜、１０ 導電層、１１ ｎ型の不純物拡散領域、１２ 酸化膜、１３，１４，１５ ｐ型の不純物拡散領域、１６ フィールドプレート、１７ 絶縁膜。
Claims (3)
- 第１導電型を有する半導体基板と、
前記半導体基板の第１の主表面から所定の深さにかけて形成された、第２導電型を有する第１の不純物拡散領域と、
前記第１の主表面において、前記第１の不純物拡散領域よりも外側の領域に、該第１の不純物拡散領域を取り囲むように、前記第１の主表面からの深さが前記第１の不純物拡散領域よりも深く、かつ、該第１の不純物拡散領域よりも濃度が高い、所定の幅で形成された環状の第２導電型を有する第２の不純物拡散領域と、
前記半導体基板の前記第１の主表面上に前記第１の不純物拡散領域に接して、前記第２の不純物拡散領域の最内周から所定の距離をおいた内側の領域に設けられた第１の金属層と、
前記半導体基板の第２の主表面に接するように設けられた第２の金属層とを備え、
前記第１の不純物拡散領域と前記第２の不純物拡散領域とが接しており、
前記第１の不純物拡散領域と前記第２の不純物拡散領域との間に、前記第２の不純物拡散領域の平面的に内側に接して設けられ、前記第１の不純物拡散領域よりも注入深さが浅い第１導電型を有する第３の不純物拡散領域をさらに備える、半導体装置。 - 第１導電型を有する半導体基板と、
前記半導体基板の前記第１の主表面から所定の深さにかけて形成された、第２導電型を有する第１の不純物拡散領域と、
前記半導体基板の前記第１の主表面において、前記第１の不純物拡散領域よりも外側の領域に、該第１の不純物拡散領域を取り囲むように、該第１の主表面からの深さが前記第１の不純物拡散領域よりも深く、かつ、該第１の不純物拡散領域よりも濃度が高い、所定の幅で設けられた第２の不純物拡散領域と、
前記半導体基板の前記第１の主表面上に前記第１の不純物拡散領域に接して設けられた第１の金属層と、
前記半導体基板の第２の主表面に接するように設けられた第２の金属層と、
前記第１の不純物拡散領域と前記第２の不純物拡散領域との間の領域に、前記半導体基板の前記第１の主表面から所定の深さにかけて形成された、絶縁膜が埋め込まれたトレンチを備える、半導体装置。 - 第１導電型を有する半導体基板と、
前記半導体基板の前記第１の主表面から所定の深さにかけて形成された、第２導電型を有する第１の不純物拡散領域と、
前記半導体基板の前記第１の主表面において、前記第１の不純物拡散領域よりも外側の領域に、該第１の不純物拡散領域を取り囲むように、該第１の主表面からの深さが前記第１の不純物拡散領域よりも深く、かつ、該第１の不純物拡散領域よりも濃度が高い、所定の幅で設けられ、該幅方向の中心部付近の不純物濃度が最外周および最内周に比較して低い、環状の第２導電型を有する第２の不純物領域と、
前記半導体基板の前記第１の主表面上に前記第２の不純物拡散領域に略接する程度まで設けられた第１の金属層と、
前記半導体基板の第２の主表面に接するように設けられた第２の金属層とを備える、半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21389198A JP4017258B2 (ja) | 1998-07-29 | 1998-07-29 | 半導体装置 |
| US09/241,088 US6177713B1 (en) | 1998-07-29 | 1999-02-01 | Free wheel diode for preventing destruction of a field limiting innermost circumferential layer |
| DE19908477A DE19908477B4 (de) | 1998-07-29 | 1999-02-26 | Halbleitervorrichtung |
| KR1019990012710A KR100326222B1 (ko) | 1998-07-29 | 1999-04-10 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21389198A JP4017258B2 (ja) | 1998-07-29 | 1998-07-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000049360A JP2000049360A (ja) | 2000-02-18 |
| JP4017258B2 true JP4017258B2 (ja) | 2007-12-05 |
Family
ID=16646736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21389198A Expired - Lifetime JP4017258B2 (ja) | 1998-07-29 | 1998-07-29 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6177713B1 (ja) |
| JP (1) | JP4017258B2 (ja) |
| KR (1) | KR100326222B1 (ja) |
| DE (1) | DE19908477B4 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4761644B2 (ja) * | 2001-04-18 | 2011-08-31 | 三菱電機株式会社 | 半導体装置 |
| KR100538876B1 (ko) * | 2001-09-04 | 2005-12-23 | 엘지전자 주식회사 | 패킷 교환기와 패킷 관문 교환기간의 링크 채널 관리 방법 |
| KR100485131B1 (ko) * | 2002-10-18 | 2005-04-25 | 재단법인서울대학교산학협력재단 | 반도체 소자의 접합 마감 구조 |
| JP4791704B2 (ja) | 2004-04-28 | 2011-10-12 | 三菱電機株式会社 | 逆導通型半導体素子とその製造方法 |
| JP2006210667A (ja) * | 2005-01-28 | 2006-08-10 | Mitsubishi Electric Corp | 半導体装置 |
| JP5011748B2 (ja) * | 2006-02-24 | 2012-08-29 | 株式会社デンソー | 半導体装置 |
| JP5391447B2 (ja) * | 2009-04-06 | 2014-01-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| DE102010024257B4 (de) * | 2010-06-18 | 2020-04-30 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil |
| JP2012190873A (ja) | 2011-03-09 | 2012-10-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP5937413B2 (ja) * | 2011-06-15 | 2016-06-22 | 株式会社デンソー | 半導体装置 |
| JP5637188B2 (ja) * | 2011-09-27 | 2014-12-10 | 株式会社デンソー | 横型素子を有する半導体装置 |
| KR200482243Y1 (ko) | 2012-08-20 | 2017-01-04 | 갈원홍 | 이동 가능한 대용량의 저장탱크 |
| JP6029411B2 (ja) * | 2012-10-02 | 2016-11-24 | 三菱電機株式会社 | 半導体装置 |
| CN102983077B (zh) * | 2012-12-06 | 2015-10-14 | 乐山嘉洋科技发展有限公司 | 一种二极管芯片的制备方法 |
| WO2014148400A1 (ja) * | 2013-03-21 | 2014-09-25 | 富士電機株式会社 | 半導体装置 |
| JP6028864B2 (ja) * | 2013-07-08 | 2016-11-24 | 三菱電機株式会社 | 半導体装置 |
| JP6150908B2 (ja) * | 2014-01-29 | 2017-06-21 | 三菱電機株式会社 | 電力用半導体装置 |
| DE102014212455A1 (de) | 2014-06-27 | 2015-12-31 | Robert Bosch Gmbh | Diode mit einem plattenförmigen Halbleiterelement |
| WO2016114138A1 (ja) * | 2015-01-14 | 2016-07-21 | 富士電機株式会社 | 半導体装置 |
| KR102291424B1 (ko) | 2019-05-30 | 2021-08-20 | 갈원홍 | 악취 제거장치 및 그것을 구비한 가축분뇨 저장설비 |
| JP7257912B2 (ja) * | 2019-08-01 | 2023-04-14 | 三菱電機株式会社 | 半導体装置 |
| CN116799028A (zh) * | 2022-03-16 | 2023-09-22 | 华为数字能源技术有限公司 | 一种二极管和功率电路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2050694B (en) * | 1979-05-07 | 1983-09-28 | Nippon Telegraph & Telephone | Electrode structure for a semiconductor device |
| JPS58151068A (ja) * | 1982-03-02 | 1983-09-08 | Toshiba Corp | 高耐圧半導体装置 |
| GB2134705B (en) * | 1983-01-28 | 1985-12-24 | Philips Electronic Associated | Semiconductor devices |
| JPS59150471A (ja) * | 1983-01-31 | 1984-08-28 | Toshiba Corp | 半導体装置 |
| JP2706072B2 (ja) | 1987-10-02 | 1998-01-28 | 株式会社豊田自動織機製作所 | ｐｎ接合ダイオード |
| DE3832732A1 (de) * | 1988-09-27 | 1990-03-29 | Asea Brown Boveri | Leistungshalbleiterdiode |
| JPH03222475A (ja) * | 1990-01-29 | 1991-10-01 | Matsushita Electron Corp | 半導体装置 |
| JPH04364079A (ja) | 1991-06-11 | 1992-12-16 | Fuji Electric Co Ltd | 半導体装置 |
| JP2850694B2 (ja) * | 1993-03-10 | 1999-01-27 | 株式会社日立製作所 | 高耐圧プレーナ型半導体装置 |
| JPH07249737A (ja) | 1994-03-11 | 1995-09-26 | Mitsubishi Electric Corp | プレーナ型半導体装置およびその製造方法 |
| JP3447884B2 (ja) * | 1995-03-15 | 2003-09-16 | 株式会社東芝 | 高耐圧半導体素子 |
| JP3522887B2 (ja) * | 1995-04-20 | 2004-04-26 | 株式会社東芝 | 高耐圧半導体素子 |
| US5969400A (en) * | 1995-03-15 | 1999-10-19 | Kabushiki Kaisha Toshiba | High withstand voltage semiconductor device |
-
1998
- 1998-07-29 JP JP21389198A patent/JP4017258B2/ja not_active Expired - Lifetime
-
1999
- 1999-02-01 US US09/241,088 patent/US6177713B1/en not_active Expired - Lifetime
- 1999-02-26 DE DE19908477A patent/DE19908477B4/de not_active Expired - Lifetime
- 1999-04-10 KR KR1019990012710A patent/KR100326222B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100326222B1 (ko) | 2002-02-27 |
| KR20000011235A (ko) | 2000-02-25 |
| DE19908477B4 (de) | 2007-06-14 |
| DE19908477A1 (de) | 2000-02-10 |
| US6177713B1 (en) | 2001-01-23 |
| JP2000049360A (ja) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4017258B2 (ja) | 半導体装置 | |
| JP4357753B2 (ja) | 高耐圧半導体装置 | |
| US10109725B2 (en) | Reverse-conducting semiconductor device | |
| JP3321185B2 (ja) | 高耐圧半導体装置 | |
| JP3751463B2 (ja) | 高耐圧半導体素子 | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2007227806A (ja) | 半導体装置 | |
| JP2017147435A (ja) | 半導体装置 | |
| JP2009188178A (ja) | 半導体装置 | |
| JP3765950B2 (ja) | 半導体モジュール用の高電圧耐性を有する縁部構造体 | |
| JP6606007B2 (ja) | スイッチング素子 | |
| JP2019067890A (ja) | 半導体装置及びその製造方法 | |
| JP2862027B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US7598587B2 (en) | Semiconductor device | |
| JP2017152523A (ja) | パワー半導体素子およびそれを用いるパワー半導体モジュール | |
| JP2003174169A (ja) | 半導体装置 | |
| US5936267A (en) | Insulated gate thyristor | |
| JP7127389B2 (ja) | 炭化珪素半導体装置 | |
| JP2004356622A (ja) | 接合型電子部品および前記電子部品を含む集積された電力装置 | |
| JP4431761B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP3522887B2 (ja) | 高耐圧半導体素子 | |
| JPH0465552B2 (ja) | ||
| JP4177229B2 (ja) | 半導体装置とその製造方法 | |
| CN107546256B (zh) | 半导体器件和用于形成半导体器件的方法 | |
| JPH11204789A (ja) | 絶縁ゲ−ト形トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070918 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |